DE2032315A1

DE2032315A1 - Halbleiteranordnung mit emitterge koppelten inversen Transistoren

Info

Publication number: DE2032315A1
Application number: DE19702032315
Authority: DE
Inventors: Paul Phillip North William David Poughkeepsie Grochowski Edward George Wappingers Falls Palfi Thomas Laszlo Yorktown Heights N Y Castrucci (V St A )
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1969-06-30
Filing date: 1970-06-30
Publication date: 1971-01-28
Also published as: FR2048030A1; GB1300174A; FR2048030B1; FR2051769A1; DE2032315C3; DE2032201A1; BE753375A; GB1300778A; NL7009517A; US3648130A; FR2051769B1; DE2032315B2; US3659675A

Description

IBM Deutschland Internationale Büro-Maschinen Getelhthaft mbH

Böblingen, 24. Juni 1970 mö-sk

Anmelderin: International Business Machines Corporation

Armonk, N.Y. 10504

Amt1.Aktenzeichen: Neuanmeldung

Aktenz.d.

Anmelderin: Docket FI 969 041

Halbleiteranordnung mit emittergekoppelten inversen Transistoren

Die Erfindung betrifft eine Halbleiteranordnung mit emittergekoppelten inversen Transistoren in Planaranordnung, bei der die Emitterzonen durch vergrabene Schichten im Halbleitersubstrat gebildet werden, Über denen sich in der Epitaxieschicht die Basiszonen mit den darin angeordneten Kollektorzonen befinden.

Sehr viele elektrische Schaltkreise, insbesondere für Speicher zellen und Logikschaltungen, weisen emittergekoppelte Transistören auf« Bei einer normalen - im Gegensatz zu einer inversen - TransistorStruktur in Planartechnik wird die Kollektorzone als unterste und damit größte Zone im Halble.iterkrlstall realisiert. Darüber erstreckt sich die Basiszone, und in dieser ist die Emitterzone angeordnet. Um einen guten Emitterwirkungsgrad zu bekommen, ist der Emitter als letztes Diffusionegebiet meist am höchsten dotiert.

FI 969 041

009885/1509

Emitterverbindungen bei derartigen normalen Transistorstrukturen erfordern besondere Leiterzpgmuster auf der den Halbleiterkristall bedeckenden Oxydschicht sowie entsprechend zahlreiche Kontaktstellen. Bei sehr vielen Emitterverbindungen entstehen bezüglich der übrigen Leiterzugführung Kreuzungsund allgemeine Platzprobleme.

Aus der US-Patentschrift 3 244 950 ist eine in Planartechnik hergestellte inverse Transistorstruktur bekannt, bei welcher die Emitterzone durch eine vergrabene Schicht unterhalb der Epitaxieschicht gebildet ist. Bei mehreren derart ausgebildeten Transistoren sind auf diese Weise alle Emitter über das Substrat miteinander verbundene Die Bildung von gegeneinander isolierten Gruppen mit emitterverbundenen Transistoren ist damit nicht möglich. Zudem ist das Prinzip einer strengen Planarausführung mit dem Vorteil der elektrischen Zugänglichkeit aller Transistorzonen von einer Seite durchbrochen; dort sind die Kollektor- und Basiszonen von der Oberseite und die gemeinsame Emitterzone lediglich von der Substratunterseite her zugänglich.

Die Aufgabe der Erfindung besteht darin, eine in Planartechnik herstellbare Halbleiteranordnung mit gruppenweise gegeneinander Isolierten emittergekoppelten inversen Transistoren zu schaffen, deren Emitterkopplung im Halbleiterkristall erfolgt, und bei der alle Transistorzonen elektrisch von der Kristalloberfläche her zugänglich sind. Ferner soll ein Verfahren zur Herstellung einer derartigen Halbleiteranordnung angegeben werden.

Die Lösung dieser Aufgabe gemäß der Erfindung ist dadurch gekennzeichnet, daß die eine gemeinsame Emitterzone teilenden Transistoren von den Transistoren mit einer anderen Emitterzone mittels durch die Epitaxieschicht reichender und auf die vergrabenen Schichten aufsetzender Dotierungsgebiete

pi 969 OU 009886/1*0*

gleichen Leitfähigkeitstyps wie die vergrabenen Schichten isoliert sind. Vorteilhafterweise sind die vergrabenen sowie die seitlichen Emitterzonenteile höher dotiert als die zugehörigen Basiszonen. Ein weiteres vorteilhaftes Ausführungsbeispiel der Erfindung ist gekennzeichnet durch ein Halbleitersubstrat und einer dieses bedeckenden Epitaxieschicht gleichen Leitfähigkeitstyps j. welche die Transistorbasiszonen und die Isolationsgebiete bildet. Dabei weafden die Basiszonen der emittergekoppelten.Transistoren mit Ausnahme der Kristallowerflache allseitig von der Emitterzone umgeben.

Schließlich werden zwei Verfahren zur Herstellung einer derartigen erfindungsgemäßen Halbleiteranordnung vorgeschlagen, deren Einzelheiten sich aus den Unteransprüchen ergeben.

Die Erfindung wird im folgenden anhand von Ausführungsbeispielen unter Zuhilfenahme der Zeichnungen näher erläutert.

Es zeigen:

Fig.1 einige Querschnittsdarstellungen durch den

Halbleiterkristall mit der darin ausgebildeten erfindungsgemäßen Zonenanordnung zur Verdeutlichung des Herstellungsganges;

Fig.2 einen Querschnitt durch die integrierte

Speicherzelle entlang der Linie 2-2 von Fig.3, indem die nach Fig.l hergestellte erfindungsgemäße Halbleiteranordnung enthalten ist;

Fig.3 die Draufsicht auf eine integrierte Speicherzellenschaltung, bei der die Diffusionsgebiete in durchzogenen Linien,die Leiterzüge in unterbrochenen Linien und die ohmschen Kontaktbereiche als Schattenstellen dargestellt sind;

009885/1509
FI 969 041

• - 4 -

Fig.4 das elektrische Schaltbild der Speicherzelle, deren Draufsicht in Fig.3 gezeigt ist;

Fig.5 eine weitere Draufsicht, ähnlich der Darstellung in Fig.3, auf eine integrierte Logikschaltung mit emittergekoppelten Transistoren und

Fig.6 das zu Fig.5 zugehörige elektrische Schaltbild.

Bei dem in Fig.l dargestellten Verfahrensablauf zur Herstellung der erfindungsgemäßen Halbleiteranordnung wird ausgegangen von einem P-dotierten Halbleitersubstrat mit einem spezifischen Widerstand in der Größenordnung von 10 XL cm und einer Dicke von etwa 50-500 /Φ . Dieses Substrat ist vorzugsweise einkristallin und wird mit bekannten Verfahren aus einer Schmelze gezogen, dotiert und in eine Anzahl von Halbleiterscheiben geschnitten. Das Substrat kann auch durch eine Epitaxieschicht auf einer anderen Oberfläche gebildet sein.

Anschließend wird das Substrat 10 mit einer Oxydschicht, vorzugsweise aus Siliziumdioxyd, mit einer Dicke von etwa 5000 A bedeckt. Diese Oxydschicht wird entweder in einem konventionellen Wärmeprozeß in feuchter Atmosphäre bei 1050° C sechzig Minuten lang thermisch aufgewachsen oder pyrolithisch niedergeschlagen.. Die Oxydschicht kann ebenfalls durch einen Sputterprozeß, d.h. durch Zerstäubung, gebildet werden. Mittels bekannter photolithographischer Maskier- und Ätztechniken wird in der Photolackschicht eine Ätzmaske entwickelt und anschließend in der Oxydschicht eine entsprechende Diffusionsmaske hergestellt. In den so entstandenen Diffusionsfenstern bleibt das Halbleitersubstrat unbedeckt zurück, sodaß bei der anschließenden Diffusion an diesen Stellen die gewünschten Störstellenatome eindiffundieren können.

969 041 ' «09886/1609

Der erste Diffusionsschritt in die Oberfläche 12 des Halb-, leitersubstrats IO schafft ein N+ dotiertes Gebiet 11 mit

2O — ^ ' ' '

einer Oberflächenkonzentration C_Q von IO cm Majoritätsträgern (Schritt 2 in Fig.I)* Die übrige (nicht dargestellte) Oxydschicht dient dabei als Maske, so daß das N+ Gebißt 11 nur selektiv in dem Halbleitersubstrat 10 gebildet wird. Bie Diffusion dieser vergrabenen Schicht (Subkollektor) wird vorzugsweise aus einem üblichen evakuierten Quarzbehälter mit Arsen dotiertem Siliziumpulver als Quellmaterial vorgenommen.

Entsprechend dem dargestellten Prozeßschritt 3 wird ansChilessend die verbliebene Oxydschicht mittels gepufferter Flußsäure völlig entfernt und eine P-ieitende Schicht 13 mit einem spezifischen Widerstand von vorzugsweise 0,05 - 0,1 _Q, cm

1*7 —3 sowie eine Oberflächenkonzentration von etwa 3 χ 10 cm auf der Substratoberfläche epitaktisch aufgewachsen. Die Epitaxieschicht 13 ist mit Bor dotiert und etwa 2-4^dICk. Im Gegensatz zu der Darstellung in JPig.l wird das vergrabene N-dotierte Gebiet 11 bei jeder anschließenden Wärmebehandlung und somit auch beim Aufwachsen der Epitaxieschicht in diese hinein aüsdiffundieren.

Gemäß dem Schritt 4 wird dann durch einen selektiven Diffusions- a prozeß ein zusammenhängendes Gebiet 14 durch die Epitaxieschicht derart ausgebildet, daß es auf die vergrabene Schicht 11 aufsetzt. Durch diesen Diffusionsschritt werden in der Epitaxieschicht 13 mehrere allseits durch Gebiete 14 seitlich sowie durch vergrabene Schichten 11 zum Substrat hin isolierte Bereiche 15 geschaffen. Die Dotierungsgebiete 14 werden wieder mit den oben beschriebenen bekannten Maskier- und Diffusionstechniken hergestellt. Vorzugsweise geschieht diese Diffusion als offene Diffusion mit einem N dotierenden Quellmaterial, z.B. Phosphoroxychlorid. Das Halbleitergebiet 14 weist Vorzugs-.

009885/1509

FI 969 041

20 -3 weise eine Oberflächenkonzentration von 5 χ 10 cm auf. •Die auf diese Weise gebildeten Wannen aus den vergrabenen Gebieten 11 zusammen mit den Gebieten 14 dienen als N-dotierte gemeinsame Emitterzonen/ während die darin eingeschlossenen Epitaxiegebiete 15 die zugehörigen Basisgebiete der entsprechenden Transistoren darstellen. Obwohl in der Querschnittsdarstellung zu Schritt 4 in Fig.1 nicht direkt ersichtlich, kann eine solche durch die vergrabene Schicht sowie die seitlichen Dotierungsgebiete 14 gebildetes Emittergebiet mehrere separate P-Basisgebiete und damit mehrere emittergekoppelte Transistoren enthalten. Diese Tatsache ist im mittleren Teil der Querschnittsdarstellung nach Fig.2 gezeigt.

Vervollständigt wird die Transistorstruktu^ in dem gemäß dem Herstellungsschritt 5 anschließend in jeder Basiszone 15 eine Kollektorzone 16 eindiffundiert wird. In dem beschriebenen Ausführungsbeispiel wird als Kollektorzone ein N+ leitendes Gebiet 16 in einem offenen Diffusionsschritt mit Phosphoroxydchlorid gebildet.. Die Kollektorzone 16 weist vorzugsweise

20 -3 eine Oberflächenkonzentration von etwa 10 cm auf.

Die emittergekoppelte Transistorstruktur, wie sie nach dem Herstellungsschritt 5 besteht, kann alternativ auch, wie folgt ausgebildet werden. In die N+-dotierte vergrabene Schicht werden zusätzliche N-dotierte Gebiete eingebracht. Die so entstehenden Gebiete 11a gemäß Schritt 3A stimmen örtlicl^nit den später diffundierten Gebieten 14 überein. Für die N-Diffusion in die vergrabene Schicht 11 wird ein Material mit größerer Diffusionskonstante als für die vergrabene Schicht gewählt, das also schneller im Halbleitermaterial ausdiffundiert. Da die vergrabene Schicht 11 mit Arsen dotiert wurde, werden demnach die Gebiete lla vorzugsweise unter Verwendung * von Phosphor als Quellmaterial hergestellt. Die Gebiete lla

969 ο« 009885/1509

.■■-.-.■ ■-,■- 7 - - ·

2Ο —3 weisen eine Oberflächenkonzentration von etwa IO cm auf. V Damit ergibt sich beim anschließenden Aufwachsen der Epitaxieschicht 13 gemäß Schritt 4A eine erheblich stärkere Ausdiffusion der Gebiete 11a in die Epitaxieschicht hinein, was durch die Gebiete 14a gezeigt ist. Es kann dann in einem einzigen Diffusionsschritt gemäß 5A die Verbindung der vergrabenen Schicht 11 zur Kristalloberfläche in Form der Gebiete 14a sowie die Diffusion der Kollektougebiete 16a erfolgen. Die restlichen Verfahrensschritte zur Herstellung einer vollständigen integrierten Schaltung, nämlich die Bildung der Oxydschicht, der Anschlüsse sowie der Leiterzüge auf der Oxydschicht erfolgen in bekannter Weise. Eine Querschnitts- ™ darstellung der vollständigen Halbleiterstruktur ist in Fig.2 zu sehen, wobei die Oxydschicht mit 17 und die Metallisierung mit Ί8 bezeichnet ist.

Insbesondere bei monolithischen Speicheranordnungen wird sehr starker Gebrauch von enittergekoppelten Transistorschaltungen gemacht. Beispielsweise werden in einer an anderer Stelle vorgeschlagenen Speicherschaltung gemäß Fig.4 acht emittergekoppelte Transistoren in einer bistabilen Flip-Flop-Schaltung verwendet. Eine Vielzahl solcher einzelner Speicherzellen ist dabei zu einem umfangreichen monolithischen Matrixspeicher zusammengeschaltet. In dem in Fig.3 dargestellten - Jj topologischen Entwurf der Schaltung von Fig.4 ist gezeigt, wie die emittergekoppelten Transistoren gemäß den Maßnahmen der Erfindung ausgebildet sind. Zum Verständnis der Darstellung von Fig.3 möge der Querschnitt entsprechend Fig.2 dienen, der einen Schnitt entlang der Linie 2-2 in Fig.3 darstellt. Das N-dotierte Gebiet 30 stellt ein sich vertikal erstreckendes gemeinsames Emittergebiet für die emittergekoppelten Transistoren Tl und T5 dar. In gleicher Weise wird durch das N-dotierte Gebiet 31 das gemeinsame Emittergebiet für die Transistoren T4 und T8 gebildet. Dasselbe trifft für das gemeinsame Emittergebiet 32 der Transistoren T6 und T7

Fi 969 041 009885/1509

sowie für das gemeinsame Emittergebiet 33 der Transistoren T2 und T3 zu. Die Bitleitungen Bl und BO sind intern an die Emittergebiete 30 und 31 und die Wortleitungen Wl und W2 über in unterbrochenen Linien dargestellte Leiterzüge an die gemeinsamen Emittergebiete 33 und 32 über die Kontakte 35 und 36 angeschlossen. Die Versorgungsspannungen El und E2 sind mit den Widerständen Rl und R2 bzw. R3 und R4 ebenfalls über Leiterzüge verbunden. Das gleiche gilt für die übrigen Basis-Kollektor-Verbindungen bzw. für die Kreuzkopplungen der Transistoren. ' . .

Die erfindungsgemäße Halbleiteranordnung mit emittergekoppelten Transistoren kann weiterhin mit Vorteil beim Aufbau von Logik-Schaltungen Verwendung finden. In Fig.5 ist der topologische Entwurf der Logikschaltung von Fig.6 dargestellt. Die Zone 50 in Fig.5.dient als gemeinsame Emitterzone für * die Transistoren ΤΓ1-Τ14, in der die einzelnen Basiszonen B11-B14 untergebracht sind. In diesen Basiszonen sind wiederum die Kollektorzonen CIl-Cl4 angeordnet. Die Emitterzone 50 ist von den Emittern der Transistoren 10 und 15 durch den gesperrten übergang 51 isoliert.

Die Erfindung ist nicht

darauf beschränkt, daß lediglich die Emitter inverser Transistoren im Halbleiter in Form einer gemeinsamen Zone miteinander verbunden sind. Es kann auch öfer Emitter eines inversen Transistors, wobei dieser als unterste Zone ausgebildet ist, mit dem Kollektor eines normalen Transistors, der dann ebenfalls die unterste Zone bildet, direkt verbunden sein. Ferner können die Kollektorzonen durch Schottky-Kontakte gebildet werden. Schließlich kann statt der in den Ausführungsbeispielen gewählten Leitfähigkeit der Halbleiterzonen jeweils die dazu entgegengesetzte Leitfähigkeit gewählt werden, so daß von einem N-dotierten Halbleitersubstrat ausgegangen wird und die folgenden Diffusions-sowie Epitaxieprozeßschritte bezüglich der Leitfähigkeit abgeändert werden.

pi 969 ο« 009885/1509

Claims

24. Juni 1970 mö-sk

P a t e η t a n s ρ r ΐΐ c h e

Halbleiteranordnung mit emittergekoppelten inversen Transistoren in Planaranordnung, bei der die Emitterzonen durch vergrabene Schichten im Halbleitersubstrat gebildet werden, über denen sich in der Epitaxieschicht die Basiszonen mit den darin angeordneten Kollektor- i zonen befinden, dadurch gekennzeichnet, daß die eine gemeinsame Emitterzone teilenden Transistoren (T6,T7 in Fig.2) von den Transistoren (T5,T8) mit einer anderen Emitterzone mittels durch die Epitaxieschicht (13) reichender und auf die vergrabenen Schichten (11) aufsetzender Dotierungsgebiete (14) gleichen Leitfähigkeitstyps wie die vergrabenen Schichten isoliert sind.
2. Halbleiteranordnung nach Anspruch 1, dadurch gekenn~ zeichnet, daß zwischen den Basiszonen der emittergekoppelten Transistoren (T6,T7) bis auf die vergrabene Emitterzone (11) hinunterreichende Dotierungsgebiete (14) (f gleichen Leitfähigkeitstyps wie die Emitterzone angeordnet sind.
3. Halbleiteranordnung nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß die Basiszonen der emittergekoppelten Transistoren mit Ausnahme der Kristalloberfläche allfeitig von der Emitterzone umgeben sind.

ί "
4. . Halbleiteranordnung nach Anspruch 1, dadurch gekennzeichnet, daß die vergrabenen (11) sowie die seitlichen (14) Emitterzonen höher dotiert sind all die zugehörigen Basiszonen.

009885/1509

PI 969 041

5. Halbleiteranordnung nach den Ansprüchen 1 bis 4, gekennzeichnet durch ein Halbleitersubstrat: (1O) und einer dieses bedeckenden Epitaxieschicht (13) gleichen Leitfähigkeitstyps, welche die Transistor-Basiszonen und die Isolationsgebiete bildet.

6. Verfahren zur Herstellung einer Halbleiteranordnung nach den Ansprüchen 1-5, gekennzeichnet durch die Reihenfolge folgender Verfahrensschritte:

1. selektive Diffusion der vergrabenen Emitterzone im entgegengesetzt leitfähigen Halbleitersubstrat;

2. Aufwachsen einer geschlossenen Epitaxieschicht gleichen Leitfähigkeitstyps wie das Substrat;

3. selektive Diffusion von umrandenden bis auf die vergrabenen Emitterzonen hinunterreichenden Dotierungsgebieten gleichen Leitfähigkeitstyps für die vergrabenen Emitterzonen und

4. selektive Kollektordiffusion in die umrandeten Epitaxieschichtbereiche.

7. Verfahren zur Herstellung einer Halbleiteranordnung nach den Ansprüchen 1-5, gekennzeichnet durch die Reihenfolge folgender Verfahrensschritte:

1. selektive Diffusion der vergrabenen Emitterzone im entgegengesetzt leitfähigen Halbleitersubstrat;

2. selektive Diffusion in die Randgebiete der vergrabenen Emitterzone mit einem Quellmaterial gleichen Leitfähigkeitstyps wie für die Diffusion der vergrabenen Emitterzone jedoch mit größerer Diffusionskonstante;

3. Aufwachsen einer geschlossenen Epitaxieschicht gleichen Leitfähigkeitstyps wi· das Substrat und

4. selektive Diffusion der Kollektorzonen sowie der umrandenden bis auf die Ausdiffusion von den Rand- * „ gebieten der vergrabenen Emitterzonen hinabreichenden seitlichen Emitterzonen.

009885/1509

FI 969 041