DE20121799U1

DE20121799U1 - Vorrichtung zur Kanalcodierung/-Decodierung für ein CDMA-Mobilkommunikationssystem

Info

Publication number: DE20121799U1
Application number: DE20121799U
Authority: DE
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2000-08-18
Filing date: 2001-08-18
Publication date: 2003-07-03
Anticipated expiration: 2011-08-19

Description

VORRICHTUNG ZUR KANALCODIERUNG/-DECODIERUNG FÜR EIN CDMA-MOBILKOMMUNIKATIONSSYSTEM

HINTERGRUND DER ERFINDUNG

Erfindungsfeld

Die vorliegende Erfindung betrifft allgemein einen Codeerzeuger für ein CDMA-Mobilkommunikationssystem und insbesondere einen TFCI (Transport Format Combination Indicator)-Codeerzeuger zum Realisieren desselben.

Beschreibung des Standes der Technik

Ein IMT-2000-System, d.h. ein zukünftiges CDMA-Mobilkommunikationssystem, überträgt verschiedene Dienstrahmen, um einen Sprachdienst, einen Bilddienst und einen Datendienst innerhalb eines physikalischen Kanals zu unterstützen. Die Dienstrahmen werden entweder mit einer fixen Datenrate oder mit einer variablen Datenrate übertragen. Die mit der fixen Datenrate übertragenen unterschiedlichen Dienste müssen nicht separat eine Spreizrate an einen Empfänger melden. Jedoch die mit der variablen Datenrate übertragenen Dienste müssen den Empfänger bezüglich der Spreizraten der entsprechenden Dienstrahmen informieren, weil die Datenrate während der Dienste geändert werden kann. Die Spreizrate wird in Abhängigkeit von der Datenrate bestimmt.

In dem IMT-2000 System ist die Datenrate umgekehrt proportional zu der Datenspreizrate. Wenn die durch die entsprechenden Dienste verwendeten Rahmen unterschiedliche Datenraten aufweisen, wird ein TFCI (Transport Formation Combination Indicator = Transportformatierungs-Kombinationsindikator)-Bit verwendet, um eine Kombination aus den aktuell übertragenen Diensten anzugeben. Der TFCI ermöglicht den korrekten Empfang der Dienste.

Fig. 5 zeigt ein Verfahren unter Verwendung des TFCI in einem NB-TDD (Narrow Band-Time Division Duplex = Schmalband-Mehrfachzugriff mit Zeitteilung)-System als Beispiel. Insbe-

sondere verwendet das NB-TDD-System eine 8PSK (8-fach-Phasenumtastung)-Modulation für die Hochgeschwindigkeits-Datenübertragung und codiert den TFCI-Wert vor der Übertragung mit einem Code der Länge 24.

Wie in Fig. 5 gezeigt, umfasst ein Rahmen zwei Teilrahmen. Die Teilrahmen umfassen jeweils sieben Zeitschlitze TS#0-TS#6, einen Downlink-Pilotzeitschlitz DwPTS, eine Schutzperiode, in der kein Signal übertragen wird, und einen Uplink-Pilotzeitschlitz UpPTS. Die sieben Zeitschlitze TS#0 bis Ts#6 werden in die Downlink-Zeitschlitze TS#0, TS#4, TS#5 und TS#6 sowie in die Uplink-Zeitschlitze TS#1, TS#2 und TS#3 unterteilt. Jeder Zeitschlitz umfasst Datenfelder zum Speichern von Datensymbolen, zwei TFCI-Felder zum Speichern der TFCIs, die mit den in den Datenfeldern gespeicherten Datensymbolen assoziiert sind, ein Feld zum Speichern eines Midamble, ein Feld zum Speichern von SS-Symbolen und ein Feld zum Speichern von TPC (Transmission Power Control = Übertragungsleistungssteuerung)-Symbolen. Die Zeitlänge des Rahmens ist gleich T₁=IOmS, und die Zeitlänge des Teilrahmens ist T_sf=5ms. Außerdem ist die Zeitlänge jedes Zeitschlitzes T_S|_Ot=0,625.

Fig. 2 zeigt einen Aufbau eines Senders in dem herkömmlichen NB-TDD-CDMA-Mobilkommunikationssystem. Wie in Fig. 2 gezeigt, codiert ein TFCI-Codierer 200 TFCI-Bits mit einer bestimmten Codierrate und erzeugt codierte TFCI-Symbole. Die codierten TFCI-Symbole werden zu einem ersten Multiplexer (MUX) 210 als eine Eingabe gegeben. Gleichzeitig werden andere Signale, welche die Datensignale, die SS-Symbole und die TPC-Symbole in einem Zeitschlitz von Fig. 5 umfassen, zu dem ersten Multiplexer 210 als eine andere Eingabe gegeben. Die codierten TFCI-Symbole, die Datensymbole, die SS-Symbole und die TPC-Symbole werden durch den ersten Multiplexer 210 gemultiplext. Die gemultiplexten Signale werden dann mit einem Orthogonalcode durch einen Kanalspreizer 220 gespreizt. Die kanalgespreizten Signale werden durch einen Verschlüsseier 230 mit einem Verschlüsselungscode verschlüsselt und dann zu einem zweiten Multiplexer 240 als eine Eingabe gegeben. Gleichzeitig wird ein Midamble-Signal zu dem zweiten Multiplexer 240 als andere Eingabe gegeben und mit den verschlüsselten Signalen gemultiplext. Daraus resultiert, dass der zweite Multiplexer 240 ein Signal mit dem in Fig. 5 gezeigten Zeitschlitzformat ausgibt. Der erste und der zweite Multiplexer 210 und 240 geben das Rahmenformat von Fig. 5 unter der Steuerung einer Steuereinrichtung (nicht gezeigt) aus.

Fig. 3 stellt den Aufbau eines herkömmlichen NB-TDD-Empfängers in Entsprechung zu dem oben beschriebenen Sender dar. Wie in Fig. 3 gezeigt, wird ein von dem Sender empfangenes Signal durch einen ersten Demultiplexer (DEMUX) 340 gedemultiplext, sodass ein Midamble-Signal von dem empfangenen Signal getrennt wird. Das nach Entfernung des

Midabmle-Signals übrigbleibende Restsignal wird durch einen Entschlüsseier 330 mit dem durch den Sender verwendeten Verschlüsselungscode entschlüsselt. Das entschlüsselte Signal wird dann durch einen Kanalentspreizer 320 mit dem durch den Sender verwendeten Orthogonalcode entspreizt. Das entspreizte Signal wird durch einen zweiten Demultiplexer 310 zu codierten TFCI-Symbolen und anderen Signalen gedemultiplext (getrennt). Die &ldquor;anderen Signale" sind die Datensymbole, SS-Symbole und TPC-Symbole. Die getrennten codierten TFCI-Symbole werden durch einen TFCI-Decodierer 300 zu TFCI-Bits decodiert.

Die TFCI-Bits geben 2 bis 4 Kombinationen an, die mit einem bis zwei Bits in Übereinstimmung mit der Kombination aus Übertragungsinformation ausgedrückt werden, und die Standard-TFCI-Bits geben 8 bis 32 Kombinationen an, die durch 3 bis 5 Bits ausgedrückt werden. Außerdem geben erweiterte TFCI-Bits 64 bis 1024 Kombinationen an, die durch 6 bis 10 Bits ausgedrückt werden. Die TFCI-Bits werden benötigt, wenn der Empfänger die Übertragungsinformation der empfangenen Rahmen analysiert. Wenn also ein Übertragungsfehler in den TFCI-Bits auftritt, kann der Empfänger die entsprechenden Dienstrahmen nicht korrekt empfangen. Aus diesem Grund werden die TFCI-Bits in dem Empfänger unter Verwendung einer hocheffizienten Korrekturcodes codiert, der einen möglichen Übertragungsfehler korrigieren kann.

Fig. 4 stellt ein Fehlerkorrekturcodierschema für einen 5-Bit-Standard-TFCI dar. Insbesondere zeigt Fig. 4 einen beispielhaften Aufbau eines (24,5)-Codierers. Das heißt, die Zeichnung zeigt ein Schema zum Ausgeben eines mit 24-Symbolen codierten TFCI durch das Codieren eines 5-Bit-Standard-TFCI.

Wie in Fig. 4 gezeigt, codiert ein (16,5)-Biorthogonalcodierer 400 eine 5-Bit-TFCI-Eingangsinformation zu einem 16-Symbol-codierten TFCI und gibt den 16-Symbol-codierten TFCI an einen Wiederholer 410. Der Wiederholer 410 gibt die intakten, gerade nummerierten Symbole aus den vorgesehenen codierten TFCI-Symbolen aus und wiederholt die ungerade nummerierten Symbole, um insgesamt 24 codierte TFCI-Symbole auszugeben. Dabei wurde das Schema mit Bezug auf den eingegebenen 5-Bit-TFCI beschrieben. Wenn der eingegebene TFCI jedoch weniger als 5 Bits umfasst, werden ein oder mehrere Null-Bits an den Kopf des eingegebenen TFCI angehängt, um einen TFCI mit einer Länge von 5 Bits vorzusehen.

Eine Zwischencode-Mindestdistanz des (16,5)-Biorthogonalcodierers 400 ist gleich 8. Außerdem weist auch der aus dem Wiederholer 410 ausgegebene (24,5)-Code die Mindestdistanz von 8 auf. Allgemein hängt eine Fehlerkorrekturfähigkeit der binären linearen Codes

von der Zwischencode-Mindestdistanz der binären linearen Codes ab. In An Updated Table of Minimum-Distance Bounds for Binary Linear Codes (A. E. Brouwer and Tom Verhoeff, IEEE Transactions on Information Theory, VOL 39, NO. 2, MARCH 1993) wird eine Zwischencode-Mindestdistanz angegeben, die von den Ein- und Ausgangswerten der binären linearen Codes als optimalen Codes abhängt, welche wiederum von der Anzahl der codierten Symbolen abhängen, die durch das Codieren von Eingangsinformationsbits gebildet werden.

Wenn man die Tatsache berücksichtigt, dass der in Fig. 4 übertragene TFCI fünf Bits umfasst und dass der codierte TFCI 24 Symbole umfasst, ist die gemäß der oben genannten Referenz erforderliche Zwischencode-Mindestdistanz gleich 12. Weil jedoch die Mindestdistanz zwischen den aus dem Codierer von Fig. 4 ausgegebenen codierten Symbolen gleich 8 ist, sieht der Codierer keine optimalen Codes vor. Wenn das Fehlerkorrekturcodierschema von Fig. 4 keine optimalen Codes vorsieht, wird die Fehlerrate der TFCI-Bits in derselben Kanalumgebung erhöht. Daraus resultiert, dass der Empfänger eine Datenrate der Datenrahmen falsch erkennt, wodurch die Rahmenfehlerrate (FER) erhöht wird. Deshalb besteht ein Bedarf für ein Fehlerkorrekturcodierschema, das optimale Codes durch das Codieren der TFCI-Bits erhalten kann.

ZUSAMMENFASSUNG DER ERFINDUNG

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Erstellen von optimalen Codes in einem CDMA-Mobilkommunikationssystem unter Verwendung von TFCI-Bits anzugeben.

Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Bestimmen von optimalen Abschneidepositionen zum Abschneiden von Reed-Muller-Codes der ersten Ordnung für die Erzeugung von optimalen Codes anzugeben.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Bestimmen von optimalen Abschneidepositionen anzugeben, um Reed-Muller-Codes der ersten Ordnung mit einer hohen Fehlerkorrekturfähigkeit zu erhalten.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Abschneiden von codierten Eingangsinformationsbits an den optimalen Abschneidepositionen anzugeben.

V-i

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Codieren von Eingangsinformationsbits mit Reed-Muller-Codes der ersten Ordnung, die an optimalen Abschneidepositionen abgeschnitten sind, anzugeben.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Ausgeben eines abgeschnittenen und codierten Symbolsstroms, der durch Eingangsinformationsbits ausgewählt wird, anzugeben.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Decodieren von Eingangsinformationsbits anzugeben, die durch einen Sender mit Reed-Muller-Codes unter Verwendung von optimalen Abschneidepositionen codiert wurden.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Decodieren von Eingangsinformationsbits anzugeben, die mit an optimalen Abschneidepositionen abgeschnittenen Reed-Muller-Codes der ersten Ordnung codiert wurden.

Diese Aufgabe wird durch die Gegenstände der Ansprüche 1 und 7 gelöst.

KURZBESCHREIBUNG DER ZEICHNUNGEN

Oben genannte und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung mit Bezug auf die beigefügten Zeichnungen verdeutlicht:

Fig. 1 ist ein Flussdiagramm, das eine Prozedur zum Berechnen von optimalen Abschneidepositionen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 2 ist ein Diagramm, das den Aufbau eines Senders in dem herkömmlichen NB-TDD-CDMA-Mobilkommunikationssystem zeigt,

Fig. 3 ist ein Diagramm, das den Aufbau eines Empfängers in Entsprechung zu dem Sender von Fig. 2 zeigt,

Fig. 4 ist ein Diagramm, das den Aufbau eines herkömmlichen (24,5)-TFCI-Codierers zeigt,

Fig. 5 ist ein Diagramm, das das Rahmenformat in einem herkömmlichen NB-TDD-CDMA-Mobilkommunikationssystem zeigt,

Fig. 6 ist ein Diagramm, das den Aufbau eines Codierers in einem Sender gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 7 ist ein Diagramm, das den Aufbau eines Decodierers in einem Empfänger gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 8 ist ein Diagramm, das den detaillierten Aufbau des Codierers gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,

Fig. 9 ist ein Diagramm, das den detaillierten Aufbau des Codierers gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORM

Im Folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben. In der folgenden Beschreibung werden wohlbekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da dies die Erfindung durch unnötige Details verundeutlichen würde.

Die vorliegende Erfindung betrifft eine Vorrichtung zum Codieren von TFCI-Bits, sodass das CDMA-Mobilkommunikationssystem unter Verwendung der TFCI-Bits optimale Codes erzeugt. Zum Beispiel verwendet die vorliegende Erfindung abgeschnittene (24,5)-Reed-Muller-Codes der ersten Ordnung, die durch das Abschneiden von acht Symbolen aus den codierten Symbolen, die aus den Reed-Muller-Codes der ersten Ordnung mit der Länge 32 an das CDMA-Mobilkommunikationssystem ausgegeben werden, erhalten werden. Das heißt, die abgeschnittenen (24,5)-Reed-Muller-Codes der ersten Ordnung sind 24 codierte Symbole, die durch das Abschneiden von 8 Symbolen aus den 32 codierten Symbolen, die aus den abgeschnittenen Reed-Muller-Codes der ersten Ordnung mit der Länge 32 ausgegeben werden, erhalten werden.

Eine Änderung der Abschneidepositionen der acht Symbole kann eine Variation der Mindestdistanz d_min der abgeschnittenen (24,5)-Reed-Muller-Codes der ersten Ordnung verursachen. Die Mindestdistanz ist der Minimalwert aus den Hamming-Distanzwerten von mehreren Codewörtern. Wenn die Mindestdistanz stets zunimmt, weisen die linearen Fehlerkorrekturcodes eine verbesserte Fehlerkorrekturfähigkeit auf. Das heißt, die Hamming-Distanzverteilung für Codewörter der Fehlerkorrekturcodes kann als Maß für die Fähigkeit der Fehlerkorrekturcodes dienen. Das ist gleichbedeutend mit der Anzahl der Nlcht-Null-Symbole in den entsprechenden Codewörtern. Das heißt, für ein bestimmtes Codewort ,0111' ist die Anzahl der 1-en, d.h. die Hamming-Distanz, gleich 3. Eine Erhöhung der Mindestdistanz in Übereinstimmung mit dem Minimalwert aus derartigen Hammings-Distanzwerten verbessert die Fehlerkorrekturfähigkeit der Reed-Muller-Codes der ersten Ordnung. Es ist also wichtig, Abschneidepositionen zu berechnen, um die abgeschnittenen (24,5)-Reed-Muller-Codes der ersten Ordnung zu erzeugen, die eine bessere Fehlerkorrek-

turfähigkeit in den abgeschnittenen Reed-Muller-Codes der ersten Ordnung mit der Länge 32 aufweisen.

Tatsächlich werden die (24,5)-Reed-Muller-Codes der ersten Ordnung erhalten, indem 2³ (=8) Symbole aus den (32,5)-Reed-Muller-Codes der ersten Ordnung abgeschnitten werden. Das ist ein Beispiel, das verallgemeinert wird, indem k=5 und t=3 an (2^k-2',k) Reed-Muller-Codes der ersten Ordnung angewendet werden, die durch das Abschneiden von 2^X Bits von (2^k,k) Reed-Muller-Codes der ersten Ordnung erhalten werden. Ein Codierer, der die (2^k-2',k) Reed-Muller-Codes der ersten Ordnung erzeugt, weist eine Mindestdistanz von 2^k-1-2*-1 auf.

Deshalb gibt die vorliegende Erfindung ein Verfahren zum Berechnen von 2¹ Abschneidepositionen für die Optimierung der (2^k-2',k) Reed-Muller-Codes der ersten Ordnung an, die durch das Abschneiden von 2^f Bits von den (2^k,k) Reed-Muller-Codes der ersten Ordnung erzeugt werden. In der folgenden Beschreibung werden die (2^k-2',k) Reed-Muller-Codes der ersten Ordnung kurz als &ldquor;(2^k-2^t,k) Codes" bezeichnet.

Bevor das Verfahren zum Berechnen der optimalen Abschneidepositionen beschrieben wird, wird ein mathematischer Term definiert, der zum Hintergrund der Erfindung gehört. Eine linear unabhängige Eigenschaft für einen Vektorraum V mit einem Vektor der k-ten Ordnung &ngr; (=v^k"¹, ..., v¹, v°) als Elemente wird durch die Gleichung (1) definiert.

v°, v¹, ..., v¹"¹: linear unabhängige Eigenschaft

<=> CmV¹"¹ + ··· + C₁V¹ + C₀V⁰ Φ 0, V C₀, Ci, ..., Cm ... (1)

Fig. 1 zeigt eine Prozedur zum Berechnen von optimalen Abschneidepositionen in einem CDMA-Mobilkommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in Fig. 1 gezeigt, werden in Schritt 500 t linear unabhängige Vektoren der k-ten Ordnung v°, v¹, ..., v¹'¹ durch die Gleichung (1) ausgewählt. Nachdem die t Vektoren der k-ten Ordnung ausgewählt wurden, werden in Schritt 510 mögliche lineare Kombinationen c' für die ausgewählten t Vektoren der k-ten Ordnung v°, v¹, ..., v¹'¹ durch die Gleichung (2) berechnet.

U

wobei i einen Index für die Anzahl der linearen Kombinationen angibt und k die Ordnung des Vektors bzw. die Anzahl der Vektorkoordinaten angibt.

• 19 üb

Die Gesamtanzahl der möglichen linearen Kombinationen, die durch die Gleichung (2) berechnet werden können, wird gleich 2'.

Danach werden in Schritt 520 Abschneidepositionen p, für die berechneten 2' möglichen linearen Kombinationen durch die Gleichung (3) berechnet.

Pi=|>;2' t=1 2' ...(3)

J=O

Die Gleichung (3) dient dazu, die entsprechenden 2¹ linearen Kombinationen c' zu Dezimalzahlen umzuwandeln.

Für ein besseres Verständnis der oben genannten Prozedur wird im Folgenden ein Verfahren zum Berechnen der Abschneidepositionen der (24,5)-Codes beschrieben, die k=5, t=3 (2^k-2',k)-Codes sind.

Zuerst werden in Schritt 500 drei linear unabhängige Vektoren der fünften Ordnung v°=(0,0,0,0,1), v¹=(0,0,0,1,0) und v²=(0,0,1,0,0) ausgewählt. Dann werden alle möglichen linearen Kombinationen c¹ für die ausgewählten Vektoren der fünften Ordnung v°, v¹ und v² durch die Gleichung (2) in Schritt 510 berechnet. Die durch die Gleichung (2) berechneten möglichen linearen Kombinationen sind die folgenden:

c¹=(0,0,0,0,0)
c²=v°=(0,0,0,0,1)
c³=v¹=(0,0,0,1,1)
c⁴=v¹+v°=(0,0,0,1,1)
c⁵=v²=(0,0,1,0,0)
c⁶=v²+v°=(0,0,1,0,1)
c⁷=v²+v¹=(0,0,1,1,0)
c⁸=v²+v¹+v⁰=(0,0,0,0,1)

Nachdem alle möglichen linearen Kombinationen in Schritt 510 berechnet wurden, werden in Schritt 520 die Abschneidepositionen Pi für die berechneten möglichen 2³=8 linearen Kombinationen durch die Gleichung (3) berechnet. Die durch die Gleichung (3) berechneten Abschneidepositionen sind die folgenden:

p₁=0*2⁴+0*2³+0*2²+0*2¹+0*2°=0

p₂=0*2⁴+0*2³+0*2²+0*2¹+1*2°=1
p₃=0*2⁴+0*2³+0*2²+1 *2¹+0*2°=2
p₄=0*2⁴+0*2³+0*2²+1*2¹+1*2°=3
p₅=0*2⁴+0*2³+1 *2²+0*2¹+0*2°=4
p₆=0*2⁴+0*2³+1 *2²+0*2¹+1 *2°=5
p₇=0*2⁴+0*2³+1*2²+1*2¹+0*2°=6
Pe=0*2⁴+0*2³+1*2²+1*2¹+1*2°=7

Deshalb ist es für k=5 und t=3 möglich, optimale (24,5)-Codes durch das Abschneiden von O-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbolen der (32,5)-Reed-Muller-Codes der ersten Ordnung zu erhalten.

Tatsächlich existieren viele andere Abschneidepositionen zusätzlich zu den Abschneidepositionen der (32,5)-Reed-Muller-Codes der ersten Ordnung, um die optimalen (24,5)-Codes zu berechnen. Die anderen Abschneidepositionen mit Ausnahme der oben genannten Abschneidepositionen können unter Verwendung der linearen Kombination c' berechnet werden. Das heißt, die anderen optimalen Abschneidepositionen können durch die Durchführung des Schrittes 520 von Fig. 1 auf Vektoren c¹ bestimmt werden, indem eine inverse kxk-Matrix A mit der linearen Kombination c¹ multipliziert wird. Das Ergebnis sind

(2^k-2^]) unverse kxk-Matrizen.

Es ist möglich, die Anzahl der invertierbaren kxk-Matrizen aus einem Verfahren zum Erzeugen von Matrizen zu berechnen die inverse Matrizen aufweisen. In dem Verfahren zum Berechnen der invertierbaren kxk-Matrizen werden für eine erste Spalte Spaltenvektoren der k-ten Ordnung, die Nicht-Null-Vektoren sind, ausgewählt und angeordnet, wobei die Anzahl von derartigen Fällen gleich 2^k-2° ist. Für eine zweite Spalte werden die Spalten vektoren, die Nicht-Null-Vektoren und nicht die für die erste Spalte verwendeten Spaltenvektoren sind, ausgewählt und angeordnet, wobei die Anzahl von derartigen Fällen gleich 2^k-2¹ ist. Für eine dritte Spalte werden die Spaltenvektoren, die nicht die durch die linearen Kombinationen der Spaltenvektoren für die erste und die zweite Spalte bestimmten Spaltenvektoren sind, ausgewählt und angeordnet, wobei die Anzahl in derartigen Fällen gleich 2^k-2¹ ist. In diesem Verfahren werden für eine i-te Spalte die Spaltenvektoren, die nicht die durch die linearen Kombinationen der (i-1) Spaltenvektoren für die (i-1)-ten Spalten bestimmten Spaltenvektoren sind, ausgewählt und angeordnet, wobei die Anzahl von derartigen Fällen gleich 2^k-2-1 ist. Die invertierbaren Matrizen können einfach berechnet werden, indem die Spalten-

*f &diams;·»·

• ·

vektoren auf diese Weise ausgewählt und angeordnet werden. Die Anzahl aller

k-\

invertierbaren Matrizen ist gleich ]^[ (2^k-2^j).

;=0

Zum Beispiel wird das oben genannte Beispiel mit Bezug auf eine invertierbare 5x5-Matrix A in der Gleichung (4) beschrieben.

0 0 1. 0 0

0 0 0 10

0 0 0 0 I

1 0 0 0 ö 0 1 0 Ö 0

(4)

Die durch das Multiplizieren der invertierbaren kxk-Matrix A mit linearen Kombinationen c^lT berechneten Vektoren c¹ sind die folgenden:

c'¹=A*c^1T=(0,0,0,0,0)^T c'²=A*c^2T=(0,0,1,0,0)^T &ogr;·³=&Agr;*&ogr;^3&Tgr;=(0,1,0,0,0)^&tgr; c'⁴=A*c^4T=(0,1_l1_l0,0)^T c'⁵=A*c^5T=(1,0,0,0,0)^T c'⁶=A*c^6T=(1,0,1,0,0)^T c⁷=A*c^7T=(1,1,0,0,0)^T c""=A*c^BT=(1,1,1,0₁O)^1-

In dem vorstehenden Prozess gibt Ti eine Stürzung an, wobei die Reihenvektoren c^lT zu Spaltenvektoren gestürzt und dann mit der Matrix A multipliziert werden.

Nachdem alle oben genannten möglichen Kombinationen berechnet wurden, werden in Schritt 520 die Abschneidepositionen p, für die berechneten Vektoren 6^&pgr; unter Verwendung der Gleichung (3) berechnet. Die durch die Gleichung (3) berechneten Abschneidepositionen sind die folgenden:

Pi=0*2⁴+0*2³+0*2²+0*2¹+0*2°=0 p₂=0*2⁴+0*2³+1*2²+0*2¹+0*2°=4 p₃=0*2⁴+1 *2³+0*2²+0*2¹+0*2°=8 p₄=0*2⁴+1 *2³+1 *2.²+1&Ggr;?.¹+0*2.°=

i » ·&diams;&diams;·

P₅= 1 *2⁴+0*2³+0*2²+0*2¹+0*2⁰= 16
P₆= 1 *2⁴+0*2³+1 *2²+0*2¹+0*2°=20
&rgr;₇= 1 *2⁴+1 *2³+0*2²+0*2¹+0*2°=24
P₈= 1 *2⁴+1 *2³+1 *2²+0*2¹+0*2°=28

Deshalb können für k=5 und t=3 die optimalen (24,5)-Codes erhalten werden, indem die anderen optimalen Abschneidepositionen der 0-ten, 4-ten, 8-ten, 12-ten, 16-ten, 20-ten, 24-ten und 28-ten aus den (32,5)-Reed-Muller-Codes der ersten Ordnung abgeschnitten werden.

Im Folgenden wird die Erfindung mit Bezug auf Ausführungsformen beschrieben, in denen die oben angegebene (2^k-2',k) Codes verwendet werden, wobei insbesondere die (24,5)-Codes mit den zwei Typen der oben berechneten Abschneidepositionen verwendet werden.

Erste Ausführungsform

Die erste Ausführungsform der vorliegenden Erfindung gibt eine Vorrichtung und ein Verfahren zum Codieren für einen Sender auf der Basis des oben genannten Verfahrens zum Erzeugen von optimalen Codes an. Fig. 6 zeigt den Aufbau eines Codierers in einem Sender für ein CDMA-Mobilkommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung.

Wie in Fig. 6 gezeigt, codiert ein (32,5)-Reed-Muller-Codierer600 fünf Eingangsinformationsbits aO, al, a2, a3 und a4 und gibt einen codierten Symbolstrom aus 32 codierten Symbolen aus.

Fig. 8 zeigt den detaillierten Aufbau des ersten Reed-Muller-Codierers 600. Wie in Fig. 8 gezeigt, werden die fünf Eingangsinformationsbits aO, al, a2, a3 und a4 jeweils zu den assoziierten Multiplizierern 840, 841, 842, 843 und 844 gegeben. Gleichzeitig erzeugt ein Walsh-Codeerzeuger 810 die Walshcodes W1, W2, W4, W8 und W16 und gibt die erzeugten Walsh-Codes W1, W2, W4, W8 und W16 jeweils an die assoziierten Multiplizierer 840, 841, 842, 843 und 844 aus.

Insbesondere ist der Walsh-Code WI=OIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOi an den ersten Multiplizierer 840 gegeben und wird der Walsh-Code W2=00110011001100110011001100110011 an den zweiten Multiplizierer 841 gegeben. Weiterhin wird der Walsh-Code W4=00001111000011110000111100001111 an den dritten

&Mgr;·;

Multiplizierer 842 gegeben, wird der Walsh-Code

We=OOOOOOOOIIIIIIIIOOOOOOOOIIIIIIII an den vierten Multiplizierer 843 gegeben und wird der Walsh-Code WIe=OOOOOOOOOOOOOOOOIIIIIIIIIIIIIIII an den fünften Multiplizierer 844 gegeben.

Der erste Multiplizierer 840 multipliziert das Eingangsinformationsbit aO mit dem Walsh-Code W1 in einer Biteinheit und gibt 32 codierte Symbole aus. Das heißt, der erste Multiplizierer 840 codiert das Informationsbit aO mit dem Walsh-Code W1 der Länge 32 und gibt einen codierten Symbolstrom aus 32 codierten Symbolen aus. Derselbe Prozess wird mit den verbleibenden Informationsbits (a1-a4) und Walsh-Codes (W2, W4, W8 und W16) durch die entsprechenden Multiplizierer 841-844 wiederholt.

Die fünf codierten Symbolströme aus den ersten bis fünften Multiplizierern 840, 841, 842, 843 und 844 werden zu einem Summierer 860 gegeben. Der Summierer 860 summiert die fünf codierten Symbolströme aus den ersten bis fünften Multiplizierern 840, 841, 842, 843 und 844 in einer Symboleinheit und gibt einen codierten Symbolstrom der Länge 32 aus.

In der ersten Ausführungsform codiert der Reed-Muller-Codierer 600 der ersten Ordnung die fünf Eingangsinformationsbits mit unterschiedlichen Walsh-Codes, summiert die codierten Informationsbits und gibt einen codierten Symbolstrom der Länge 32 aus. In einem weiteren Beispiel kann jedoch auch ein Verfahren zum Ausgeben eines codierten Symbolstroms der Länge 32 verkörpert werden, der den fünf Eingangsinformationsbits entspricht. Das heißt, der Reed-Muller-Codierer 600 der ersten Ordnung umfasst eine Speichertabelle zum Speichern von unterschiedlich codierten Symbolströmen der Länge 32, die den fünf Eingangsinformationsbits entsprechen, und liest den codierten Symbolstrom in Entsprechung zu den fünf Eingangsinformationssymbolen aus.

Der codierte Symbolstrom aus dem Reed-Muller-Codierer 600 der ersten Ordnung wird zu einem Abschneider 610 gegeben. Der Abschneider 610 schneidet die Symbole an acht Abschneidepositionen ab, die durch das vorgeschlagene Verfahren aus den 32 Symbolen des vorgesehenen codierten Symbolstroms bestimmt werden. Wenn zum Beispiel die optimalen Abschneidepositionen als die 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole bestimmt werden, schneidet der Abschneider 610 die 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole aus den codierten Symbolen ab. Deshalb gibt der Abschneider 610 einen codierten Symbolstrom mit 24 Symbolen aus, die nicht den Abschneidepositionen entsprechen.

Fig. 7 stellt den Aufbau eines Codierer in einem Empfänger für ein CDMA-Mobilkommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung dar. Wie in Fig. 7 gezeigt, empfängt ein Null-Einfüger 710 einen codierten Symbolstrom der Länge 24 von dem Sender und fügt Null-Bits an den durch den Abschneider 610 von Fig. 6 verwendeten Abschneidepositionen ein. Das heißt, wenn der Abschneider 610 die O-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole abgeschnitten hat, fügt der Null-Einfüger 710 die Nullbits an den ersten acht Abschneidepositionen des codierten Symbolstroms der Länge 24 ein und gibt so einen codierten Symbolstrom der Länge 32 aus. Dazu muss der Nulleinfüger 710 die Null-Einfügungspositionen, d.h. die durch den Abschneider 610 verwendeten Abschneidepositionen kennen. Diese Information wird von dem Sender in einem bestimmten Prozess bereitgestellt. Der codierte Symbolstrom der Länge 32 aus dem Null-Einfüger 710 wird zu einem inversen, schnellen Hadamard-Transformationsteil (IFHT) 705 gegeben. Der IFHT 705 vergleicht den vorgesehenen codierten Symbolstrom der Länge 32 mit allen Reed-Muller-Codewörtem der ersten Ordnung der Länge 32 und berechnet Zuverlässigkeiten der entsprechenden Reed-Muller-Codewörter auf der Basis der Vergleichsergebnisse. Die Reed-Muller-Codewörter der erste Ordnung können die zum Codieren durch den Sender verwendeten Walsh-Codes sein, und die Zuverlässigkeiten können erhalten werden, indem Korrelationen zwischen dem codierten Symbolstrom und de Walsh-Codes berechnet werden. Außerdem decodiert der IFHT 705 den codierten Symbolstrom der Länge 32 mit allen Reed-Muller-Codewörtem der ersten Ordnung. Der IFHT 705 gibt die berechneten Zuverlässigkeiten und die durch die entsprechenden Reed-Muller-Codewörter der ersten Ordnung decodierten Eingangsinformationsbits aus. Die Zuverlässigkeiten und die decodierten Informationsbits bilden Paare, deren Anzahl gleich der Anzahl der Reed-Muller-Codewörter erster Ordnung ist. Die Paare aus den Zuverlässigkeiten und den Eingangsinformationsbits werden zu einem Vergleicher 700 gegeben. Der Vergleicher 700 wählt die höchste Zuverlässigkeit aus den vorgesehenen Zuverlässigkeiten aus und gibt das Eingangsinformationsbit mit der ausgewählten Zuverlässigkeit als ein decodiertes Bit aus.

Die Ausführungsform hat in einem Beispiel die O-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole als die optimalen Abschneidepositionen bestimmt. Wie weiter oben erwähnt, können jedoch auch die O-ten, 4-ten, 8-ten, 12-ten, 16-ten, 20-ten, 24-ten und 28-ten Symbole als optimale Abschneidepositionen verwendet werden. In diesem Fall werden die Null-Einfügungspositionen des Null-Einfügers 710 auch in Übereinstimmung mit den Abschneidepositionen geändert.

Weil weiterhin die Abschneidepositionen gemäß der Ausführungsform derart bestimmt sind, dass sie die Fähigkeit des Codierers optimieren, und eine einfach Regelmäßigkeit

aufweisen, kann die Hardwarekomplexität des Codierers in dem Sender sowie des Decodieres in dem Empfänger reduziert werden.

Zweite Ausführungsform

Während die erste Ausführungsform ein Schema zum Abschneiden des codierten Symbolstroms vorgeschlagen hat, schlägt die zweite Ausführungsform ein Schema zum Abschneiden der für die Codierung verwendeten Walsh-Codes vor der Codierung der Eingangsinformationsbits vor. Das heißt, die zweite Ausführungsform gibt eine Vorrichtung und ein Verfahren zum gleichzeitigen Durchführen der Abschneidungs- und Codieroperation ohne einen separaten Abschneider an.

Fig. 9 zeigt den detaillierten Aufbau des Codierers gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Wie in Fig. 9 gezeigt, werden fünf Eingangsinformationsbits aO, al, a2, a3 und a4 zu jeweils den ersten bis fünften Multiplizierern 940, 941, 942, 943 und 944 gegeben. Gleichzeitig erzeugt ein Walsh-Codeerzeuger 910 8-Bit-abgeschnittene Walsh-Codes W1, S2, W4, W8 und W16 der Länge 24. Die Walsh-Codes der Länge 24 aus dem Walsh-Codeerzeuger 910 entsprechen den Walsh-Codes der Länge 32, die in der ersten Ausführungsform verwendet werden, von denen acht Bits in Übereinstimmung mit den optimalen Abschneidepositionen abgeschnitten werden. Das heißt, wie oben angegeben, entsprechen die optimalen Abschneidepositionen den 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Bits oder den 0-ten, 4-ten, 8-ten, 12-ten, 16-ten, 20-ten, 24-ten und 28-ten Bits. In der folgenden Beschreibung werden als optimale Abschneidepositionen die 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Bits angenommen.

Die abgeschnittenen Walsh-Codes W1, W2, W4, W8 und W16 aus dem Walsh-Codeerzeuger 910 werden zu jeweils den ersten bis fünften Multiplizierern 940, 941, 942 , 943 und 944 ausgegeben. Insbesondere wird der Walsh-Code WI=OIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOi an den ersten Multiplizierer 940 gegeben und wird der Walsh-Code W2=00110011001100110011001100110011 an den zweiten Multiplizierer 941 gegeben. Weiterhin wird der Walsh-Code

W4=00001111000011110000111100001111 an den dritten Multiplizierer 942 gegeben, wird der Walsh-Code W8=00000000111111110000000011111111 an den vierten Multiplizierer 943 gegeben und wird der Walsh-Code W16=00000000000000001111111111111111 an den fünften Multiplizierer 944 gegeben.

• ·

Der erste Multiplizierer 940 multipliziert das Eingangsinformationsbit aO mit dem abgeschnittenen Walsh-Code W1 in einer Biteinheit. Das heißt, der erste Multiplizierer 940 codiert das Informationsbit aO mit dem abgeschnittenen Walsh-Code W1 der Länge 24 und gibt einen codierten Symbolstrom mit 24 codierten Symbolen aus. Derselbe Prozess wird für die verbleibenden Informationsbits (a1-a4) und Walsh-Codes (W2, W4, W8 und W16) durch die entsprechenden Multiplizierer 941-944 wiederholt.

Die fünf aus den ersten bis fünften Multiplizierern 940, 941, 942, 943 und 944 ausgegebenen codierten Symbolströme werden zu einem Summierer 960 gegeben. Der Summierer 960 summiert die fünf codierten Symbolströme aus den ersten bis fünften Multiplizierern 940, 941, 942, 943 und 944 in einer Symboleinheit und gibt einen codierten Symbolstrom der Länge 24 aus.

In Fig. 9 gibt der Walsh-Codeerzeuger 910 die 24-Bit-Walsh-Codes aus, die durch das Abschneiden von 8 Bits in Übereinstimmung mit den optimalen Abschneidepositionen aus den 32-Bit-Walsh-Codes erhalten werden. In einer alternativen Ausführungsform kann auch ein Abschneider in einer folgenden Stufe des Walsh-Codeerzeugers 910 angeordnet werden, so dass der Abschneider die 32-Walsh-Codes aus dem Walsh-Codeerzeuger 910 abschneidet. Weiterhin codiert in den Ausführungsformen der Reed-Muller-Codierer 600 die fünf Eingangsinformationsbits mit den unterschiedlichen Walsh-Codes, summiert die codierten Informationsbits und gibt einen codierten Symbolstrom der Länge 24 aus. In einer alternativen Ausführungsform kann jedoch auch ein Verfahren zum Ausgeben eines codierten Symbolstroms der Länge 24 in Entsprechung zu den fünf Eingangsinformationsbits vorgesehen werden. Das heißt, der erste Reed-Muller-Codierer 600 umfasst eine Speichertabelle zum Speichern von verschiedenen codierten Symbolströmen der Länge 24 in Entsprechung zu jeweils den fünf Eingangsinformationsbits und liest den codierten Symbolstrom in Entsprechung zu den fünf Eingangsinformationssymbolen aus.

Wie oben beschrieben codiert und decodiert das NB-TDD-CDMA-Mobilkommunikationssystem gemäß der vorliegenden Erfindung optimal die Transportformat-Kombinationsindikator (TFCI)-Bits, um die optimale minimale Distanz zu erhalten, wodurch die Fehlerkorrekturfähigkeit erhöht wird. Außerdem können die Codier- und Decodierschemata vereinfacht werden, indem die Abschneidepositionen in Übereinstimmung mit der einfachen Regelmäßigkeit bestimmt werden.

Claims

1. Vorrichtung zum Codieren von k Eingangsinformationsbits in einem Sender für ein CDMA-Mobilkommunikationssystem mit:
einem Codeerzeuger zum Auswählen von t linear unabhängigen Vektoren der k-ten Ordnung, zum Abschneiden von 2^k-Bit-Reed-Muller-Codebits der ersten Ordnung in Entsprechung zu 2^t linearen Kombinationen, die durch das lineare Kombinieren der t ausgewählten Vektoren aus den 2^k-Bit-Reed-Muller-Codes der ersten Ordnung erhalten werden, sowie zum Ausgeben von (2^k - 2^t)-Bit-Reed-Muller-Codes der ersten Ordnung, und
einem Codierer zum Codieren der k Eingangsinformationsbits mit den (2^k - 2^t)-Bit- Reed-Muller-Codes der ersten Ordnung sowie zum Ausgeben von (2^k - 2^t) codierten Symbolen.

2. Vorrichtung nach Anspruch 1, wobei die linear unabhängigen Vektoren der k-ten Ordnung eine linear unabhängige Eigenschaft erfüllen, die wie folgt wiedergegeben werden kann:
v⁰, v¹, . . ., v^t-1: linear unabhängige Eigenschaft
↔ c_t-1v^t-1 + . . . + c₁v¹ + c₀v⁰ ≠ 0, &bepsi;, c₀, c₁, . . ., c_t-1

3. Vorrichtung nach Anspruch 1, wobei die 2' linearen Kombinationen die folgenden sind:
cⁱ = (c i|k-1, . . ., c i|1, c i|0)
wobei i einen Index für die Anzahl der linearen Kombinationen angibt.

4. Vorrichtung nach Anspruch 1, wobei die 2^t Abschneidepositionen berechnet werden, indem die 2^t linearen Kombinationen zu Dezimalzahlen umgewandelt werden.

5. Vorrichtung nach Anspruch 3, wobei die 2^t Abschneidepositionen berechnet werden, indem die 21 linearen Kombinationen auf die folgende Gleichung angewendet werden:

6. Vorrichtung nach Anspruch 1, wobei der Codierer umfasst:
k Multiplizierer jeweils zum Multiplizieren von einem Eingangsinformationsbit aus den k Eingangsinformationsbits mit einem (2^k - 2^t)-Bit-Reed-Muller-Code der ersten Ordnung aus den (2^k - 2^t)-Bit-Reed-Muller-Codes der ersten Ordnung sowie zum Ausgeben eines codierten Symbolstroms mit (2^k - 2^t) codierten Symbolen, und einem Summierer zum Summieren der codierten Symbolströme, die aus jedem der k Multiplizierer ausgegeben werden, in einer Symboleinheit sowie zum Ausgeben eines codierten Symbolstroms mit (2^k - 2^t) codierten Symbolen.

7. Vorrichtung zum Empfangen von (2^k - 2^t) codierten Symbolen von einem Sender sowie zum Decodieren von k Informationsbits aus den (2^k - 2^t) empfangenen codierten Symbolen mit:
einem Null-Einfüger zum Auswählen von t linear unabhängigen Vektoren der k-ten Ordnung, zum Berechnen der Positionen in Entsprechung zu 21 linearen Kombinationen, die durch das Kombinieren der t ausgewählten Vektoren erhalten werden, sowie zum Ausgeben von 2^k codierten Symbolen durch das Einfügen von Null-Bits an den berechneten Positionen der (2^k - 2^t) codierten Symbole,
einem inversen, schnellen Hadamard-Transformationsteil zum Berechnen der Zuverlässigkeiten der entsprechenden Reed-Muller-Codes der ersten Ordnung mit den 2^k codierten Symbolen und den 2^t Bits, die durch den Sender verwendet werden, sowie zum Decodieren der k Informationsbits aus den 2^k codierten Symbolen mit den Reed-Muller-Codes der ersten Ordnung in Entsprechung zu den jeweiligen Zuverlässigkeiten, und
einem Vergleicher zum paarweisen Empfangen der Zuverlässigkeiten und der Informationsbits von dem inversen, schnellen Hadamard-Transformationsteil, zum Vergleichen der Zuverlässigkeiten sowie zum Ausgeben von Informationsbits, die mit der höchsten Zuverlässigkeit gepaart sind.