DE20121799U1

DE20121799U1 - Channel coding / decoding apparatus for a CDMA mobile communication system

Info

Publication number: DE20121799U1
Application number: DE20121799U
Authority: DE
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2000-08-18
Filing date: 2001-08-18
Publication date: 2003-07-03
Anticipated expiration: 2011-08-19

Abstract

The optimal code creation method involves generating (2 k>-2 t>) first order Reed-Muller codes from 2k first order Reed-Muller codes, based on k input information bits. The method includes selecting t linearly independent kth order vectors, and generating 2 t> linear combinations by linearly combining the t selected vectors. 2 t> punctured positions are calculated, corresponding to the 2 t> linear combinations. (2 k>-2 t>) first order Reed-Muller codes are generated by puncturing the 2 t> puncturing positions, from the 2 k> first order Reed-Muller codes. Independent claims are included for an encoding apparatus, a method of receiving (2 k>-2 t>) coded symbols from a transmitter, and for an apparatus to receive the symbols.

Description

VORRICHTUNG ZUR KANALCODIERUNG/-DECODIERUNG FÜR EIN CDMA-MOBILKOMMUNIKATIONSSYSTEM CHANNEL CODING/DECODING APPARATUS FOR A CDMA MOBILE COMMUNICATIONS SYSTEM

HINTERGRUND DER ERFINDUNGBACKGROUND OF THE INVENTION

Field of invention

Die vorliegende Erfindung betrifft allgemein einen Codeerzeuger für ein CDMA-Mobilkommunikationssystem und insbesondere einen TFCI (Transport Format Combination Indicator)-Codeerzeuger zum Realisieren desselben.The present invention relates generally to a code generator for a CDMA mobile communication system, and more particularly to a TFCI (Transport Format Combination Indicator) code generator for realizing the same.

Description of the state of the art

Ein IMT-2000-System, d.h. ein zukünftiges CDMA-Mobilkommunikationssystem, überträgt verschiedene Dienstrahmen, um einen Sprachdienst, einen Bilddienst und einen Datendienst innerhalb eines physikalischen Kanals zu unterstützen. Die Dienstrahmen werden entweder mit einer fixen Datenrate oder mit einer variablen Datenrate übertragen. Die mit der fixen Datenrate übertragenen unterschiedlichen Dienste müssen nicht separat eine Spreizrate an einen Empfänger melden. Jedoch die mit der variablen Datenrate übertragenen Dienste müssen den Empfänger bezüglich der Spreizraten der entsprechenden Dienstrahmen informieren, weil die Datenrate während der Dienste geändert werden kann. Die Spreizrate wird in Abhängigkeit von der Datenrate bestimmt.An IMT-2000 system, i.e. a future CDMA mobile communication system, transmits different service frames to support a voice service, a picture service and a data service within one physical channel. The service frames are transmitted either at a fixed data rate or at a variable data rate. The different services transmitted at the fixed data rate do not need to separately report a spreading rate to a receiver. However, the services transmitted at the variable data rate need to inform the receiver of the spreading rates of the corresponding service frames because the data rate may be changed during the services. The spreading rate is determined depending on the data rate.

In dem IMT-2000 System ist die Datenrate umgekehrt proportional zu der Datenspreizrate. Wenn die durch die entsprechenden Dienste verwendeten Rahmen unterschiedliche Datenraten aufweisen, wird ein TFCI (Transport Formation Combination Indicator = Transportformatierungs-Kombinationsindikator)-Bit verwendet, um eine Kombination aus den aktuell übertragenen Diensten anzugeben. Der TFCI ermöglicht den korrekten Empfang der Dienste.In the IMT-2000 system, the data rate is inversely proportional to the data spreading rate. If the frames used by the corresponding services have different data rates, a TFCI (Transport Formation Combination Indicator) bit is used to indicate a combination of the services currently being transmitted. The TFCI enables the services to be received correctly.

Fig. 5 zeigt ein Verfahren unter Verwendung des TFCI in einem NB-TDD (Narrow Band-Time Division Duplex = Schmalband-Mehrfachzugriff mit Zeitteilung)-System als Beispiel. Insbe-Fig. 5 shows a method using the TFCI in an NB-TDD (Narrow Band-Time Division Duplex) system as an example.

sondere verwendet das NB-TDD-System eine 8PSK (8-fach-Phasenumtastung)-Modulation für die Hochgeschwindigkeits-Datenübertragung und codiert den TFCI-Wert vor der Übertragung mit einem Code der Länge 24.In particular, the NB-TDD system uses 8PSK (8-way phase shift keying) modulation for high-speed data transmission and encodes the TFCI value with a code of length 24 before transmission.

Wie in Fig. 5 gezeigt, umfasst ein Rahmen zwei Teilrahmen. Die Teilrahmen umfassen jeweils sieben Zeitschlitze TS#0-TS#6, einen Downlink-Pilotzeitschlitz DwPTS, eine Schutzperiode, in der kein Signal übertragen wird, und einen Uplink-Pilotzeitschlitz UpPTS. Die sieben Zeitschlitze TS#0 bis Ts#6 werden in die Downlink-Zeitschlitze TS#0, TS#4, TS#5 und TS#6 sowie in die Uplink-Zeitschlitze TS#1, TS#2 und TS#3 unterteilt. Jeder Zeitschlitz umfasst Datenfelder zum Speichern von Datensymbolen, zwei TFCI-Felder zum Speichern der TFCIs, die mit den in den Datenfeldern gespeicherten Datensymbolen assoziiert sind, ein Feld zum Speichern eines Midamble, ein Feld zum Speichern von SS-Symbolen und ein Feld zum Speichern von TPC (Transmission Power Control = Übertragungsleistungssteuerung)-Symbolen. Die Zeitlänge des Rahmens ist gleich T₁=IOmS, und die Zeitlänge des Teilrahmens ist T_sf=5ms. Außerdem ist die Zeitlänge jedes Zeitschlitzes T_S|_Ot=0,625.As shown in Fig. 5, a frame comprises two subframes. The subframes each comprise seven time slots TS#0-TS#6, a downlink pilot time slot DwPTS, a guard period during which no signal is transmitted, and an uplink pilot time slot UpPTS. The seven time slots TS#0 to Ts#6 are divided into downlink time slots TS#0, TS#4, TS#5, and TS#6, and uplink time slots TS#1, TS#2, and TS#3. Each time slot comprises data fields for storing data symbols, two TFCI fields for storing the TFCIs associated with the data symbols stored in the data fields, a field for storing a midamble, a field for storing SS symbols, and a field for storing TPC (Transmission Power Control) symbols. The time length of the frame is T ₁ =IOmS, and the time length of the subframe is T _sf =5ms. In addition, the time length of each time slot is T _S | _O t=0.625.

Fig. 2 zeigt einen Aufbau eines Senders in dem herkömmlichen NB-TDD-CDMA-Mobilkommunikationssystem. Wie in Fig. 2 gezeigt, codiert ein TFCI-Codierer 200 TFCI-Bits mit einer bestimmten Codierrate und erzeugt codierte TFCI-Symbole. Die codierten TFCI-Symbole werden zu einem ersten Multiplexer (MUX) 210 als eine Eingabe gegeben. Gleichzeitig werden andere Signale, welche die Datensignale, die SS-Symbole und die TPC-Symbole in einem Zeitschlitz von Fig. 5 umfassen, zu dem ersten Multiplexer 210 als eine andere Eingabe gegeben. Die codierten TFCI-Symbole, die Datensymbole, die SS-Symbole und die TPC-Symbole werden durch den ersten Multiplexer 210 gemultiplext. Die gemultiplexten Signale werden dann mit einem Orthogonalcode durch einen Kanalspreizer 220 gespreizt. Die kanalgespreizten Signale werden durch einen Verschlüsseier 230 mit einem Verschlüsselungscode verschlüsselt und dann zu einem zweiten Multiplexer 240 als eine Eingabe gegeben. Gleichzeitig wird ein Midamble-Signal zu dem zweiten Multiplexer 240 als andere Eingabe gegeben und mit den verschlüsselten Signalen gemultiplext. Daraus resultiert, dass der zweite Multiplexer 240 ein Signal mit dem in Fig. 5 gezeigten Zeitschlitzformat ausgibt. Der erste und der zweite Multiplexer 210 und 240 geben das Rahmenformat von Fig. 5 unter der Steuerung einer Steuereinrichtung (nicht gezeigt) aus.Fig. 2 shows a structure of a transmitter in the conventional NB-TDD-CDMA mobile communication system. As shown in Fig. 2, a TFCI encoder 200 encodes TFCI bits at a certain coding rate and generates encoded TFCI symbols. The encoded TFCI symbols are given to a first multiplexer (MUX) 210 as one input. At the same time, other signals including the data signals, the SS symbols and the TPC symbols in a time slot of Fig. 5 are given to the first multiplexer 210 as another input. The encoded TFCI symbols, the data symbols, the SS symbols and the TPC symbols are multiplexed by the first multiplexer 210. The multiplexed signals are then spread with an orthogonal code by a channel spreader 220. The channel spread signals are encrypted by an encryptor 230 with an encryption key and then given to a second multiplexer 240 as one input. At the same time, a midamble signal is given to the second multiplexer 240 as another input and multiplexed with the encrypted signals. As a result, the second multiplexer 240 outputs a signal having the time slot format shown in Fig. 5. The first and second multiplexers 210 and 240 output the frame format of Fig. 5 under the control of a controller (not shown).

Fig. 3 stellt den Aufbau eines herkömmlichen NB-TDD-Empfängers in Entsprechung zu dem oben beschriebenen Sender dar. Wie in Fig. 3 gezeigt, wird ein von dem Sender empfangenes Signal durch einen ersten Demultiplexer (DEMUX) 340 gedemultiplext, sodass ein Midamble-Signal von dem empfangenen Signal getrennt wird. Das nach Entfernung desFig. 3 shows the structure of a conventional NB-TDD receiver corresponding to the transmitter described above. As shown in Fig. 3, a signal received by the transmitter is demultiplexed by a first demultiplexer (DEMUX) 340 so that a midamble signal is separated from the received signal. The signal obtained after removal of the

Midabmle-Signals übrigbleibende Restsignal wird durch einen Entschlüsseier 330 mit dem durch den Sender verwendeten Verschlüsselungscode entschlüsselt. Das entschlüsselte Signal wird dann durch einen Kanalentspreizer 320 mit dem durch den Sender verwendeten Orthogonalcode entspreizt. Das entspreizte Signal wird durch einen zweiten Demultiplexer 310 zu codierten TFCI-Symbolen und anderen Signalen gedemultiplext (getrennt). Die &ldquor;anderen Signale" sind die Datensymbole, SS-Symbole und TPC-Symbole. Die getrennten codierten TFCI-Symbole werden durch einen TFCI-Decodierer 300 zu TFCI-Bits decodiert.The residual signal remaining after the midband signal is decoded by a decoder 330 using the scrambling code used by the transmitter. The decoded signal is then despread by a channel despreader 320 using the orthogonal code used by the transmitter. The despread signal is demultiplexed (separated) by a second demultiplexer 310 into encoded TFCI symbols and other signals. The "other signals" are the data symbols, SS symbols, and TPC symbols. The separated encoded TFCI symbols are decoded by a TFCI decoder 300 into TFCI bits.

Die TFCI-Bits geben 2 bis 4 Kombinationen an, die mit einem bis zwei Bits in Übereinstimmung mit der Kombination aus Übertragungsinformation ausgedrückt werden, und die Standard-TFCI-Bits geben 8 bis 32 Kombinationen an, die durch 3 bis 5 Bits ausgedrückt werden. Außerdem geben erweiterte TFCI-Bits 64 bis 1024 Kombinationen an, die durch 6 bis 10 Bits ausgedrückt werden. Die TFCI-Bits werden benötigt, wenn der Empfänger die Übertragungsinformation der empfangenen Rahmen analysiert. Wenn also ein Übertragungsfehler in den TFCI-Bits auftritt, kann der Empfänger die entsprechenden Dienstrahmen nicht korrekt empfangen. Aus diesem Grund werden die TFCI-Bits in dem Empfänger unter Verwendung einer hocheffizienten Korrekturcodes codiert, der einen möglichen Übertragungsfehler korrigieren kann.The TFCI bits indicate 2 to 4 combinations expressed by one to two bits in accordance with the combination of transmission information, and the standard TFCI bits indicate 8 to 32 combinations expressed by 3 to 5 bits. In addition, extended TFCI bits indicate 64 to 1024 combinations expressed by 6 to 10 bits. The TFCI bits are needed when the receiver analyzes the transmission information of the received frames. Therefore, if a transmission error occurs in the TFCI bits, the receiver cannot receive the corresponding service frames correctly. For this reason, the TFCI bits are encoded in the receiver using a high-efficiency correction code that can correct a possible transmission error.

Fig. 4 stellt ein Fehlerkorrekturcodierschema für einen 5-Bit-Standard-TFCI dar. Insbesondere zeigt Fig. 4 einen beispielhaften Aufbau eines (24,5)-Codierers. Das heißt, die Zeichnung zeigt ein Schema zum Ausgeben eines mit 24-Symbolen codierten TFCI durch das Codieren eines 5-Bit-Standard-TFCI.Fig. 4 illustrates an error correction coding scheme for a 5-bit standard TFCI. In particular, Fig. 4 shows an exemplary structure of a (24,5) encoder. That is, the drawing shows a scheme for outputting a 24-symbol encoded TFCI by encoding a 5-bit standard TFCI.

Wie in Fig. 4 gezeigt, codiert ein (16,5)-Biorthogonalcodierer 400 eine 5-Bit-TFCI-Eingangsinformation zu einem 16-Symbol-codierten TFCI und gibt den 16-Symbol-codierten TFCI an einen Wiederholer 410. Der Wiederholer 410 gibt die intakten, gerade nummerierten Symbole aus den vorgesehenen codierten TFCI-Symbolen aus und wiederholt die ungerade nummerierten Symbole, um insgesamt 24 codierte TFCI-Symbole auszugeben. Dabei wurde das Schema mit Bezug auf den eingegebenen 5-Bit-TFCI beschrieben. Wenn der eingegebene TFCI jedoch weniger als 5 Bits umfasst, werden ein oder mehrere Null-Bits an den Kopf des eingegebenen TFCI angehängt, um einen TFCI mit einer Länge von 5 Bits vorzusehen.As shown in Fig. 4, a (16,5) biorthogonal encoder 400 encodes a 5-bit TFCI input into a 16-symbol encoded TFCI and outputs the 16-symbol encoded TFCI to a repeater 410. The repeater 410 outputs the intact even-numbered symbols from the intended encoded TFCI symbols and repeats the odd-numbered symbols to output a total of 24 encoded TFCI symbols. Here, the scheme has been described with reference to the input 5-bit TFCI. However, if the input TFCI is less than 5 bits, one or more zero bits are appended to the head of the input TFCI to provide a TFCI of 5 bits in length.

Eine Zwischencode-Mindestdistanz des (16,5)-Biorthogonalcodierers 400 ist gleich 8. Außerdem weist auch der aus dem Wiederholer 410 ausgegebene (24,5)-Code die Mindestdistanz von 8 auf. Allgemein hängt eine Fehlerkorrekturfähigkeit der binären linearen CodesAn intercode minimum distance of the (16,5) biorthogonal encoder 400 is 8. In addition, the (24,5) code output from the repeater 410 also has the minimum distance of 8. In general, an error correction capability of the binary linear codes depends

von der Zwischencode-Mindestdistanz der binären linearen Codes ab. In An Updated Table of Minimum-Distance Bounds for Binary Linear Codes (A. E. Brouwer and Tom Verhoeff, IEEE Transactions on Information Theory, VOL 39, NO. 2, MARCH 1993) wird eine Zwischencode-Mindestdistanz angegeben, die von den Ein- und Ausgangswerten der binären linearen Codes als optimalen Codes abhängt, welche wiederum von der Anzahl der codierten Symbolen abhängen, die durch das Codieren von Eingangsinformationsbits gebildet werden.on the intercode minimum distance of the binary linear codes. In An Updated Table of Minimum-Distance Bounds for Binary Linear Codes (AE Brouwer and Tom Verhoeff, IEEE Transactions on Information Theory, VOL 39, NO. 2, MARCH 1993) a minimum intercode distance is given that depends on the input and output values of the binary linear codes as optimal codes, which in turn depend on the number of coded symbols formed by encoding input information bits.

Wenn man die Tatsache berücksichtigt, dass der in Fig. 4 übertragene TFCI fünf Bits umfasst und dass der codierte TFCI 24 Symbole umfasst, ist die gemäß der oben genannten Referenz erforderliche Zwischencode-Mindestdistanz gleich 12. Weil jedoch die Mindestdistanz zwischen den aus dem Codierer von Fig. 4 ausgegebenen codierten Symbolen gleich 8 ist, sieht der Codierer keine optimalen Codes vor. Wenn das Fehlerkorrekturcodierschema von Fig. 4 keine optimalen Codes vorsieht, wird die Fehlerrate der TFCI-Bits in derselben Kanalumgebung erhöht. Daraus resultiert, dass der Empfänger eine Datenrate der Datenrahmen falsch erkennt, wodurch die Rahmenfehlerrate (FER) erhöht wird. Deshalb besteht ein Bedarf für ein Fehlerkorrekturcodierschema, das optimale Codes durch das Codieren der TFCI-Bits erhalten kann.Considering the fact that the TFCI transmitted in Fig. 4 comprises five bits and that the encoded TFCI comprises 24 symbols, the minimum inter-code distance required according to the above reference is 12. However, because the minimum distance between the encoded symbols output from the encoder of Fig. 4 is 8, the encoder does not provide optimal codes. If the error correction coding scheme of Fig. 4 does not provide optimal codes, the error rate of the TFCI bits is increased in the same channel environment. As a result, the receiver misidentifies a data rate of the data frames, thereby increasing the frame error rate (FER). Therefore, there is a need for an error correction coding scheme that can obtain optimal codes by encoding the TFCI bits.

ZUSAMMENFASSUNG DER ERFINDUNGSUMMARY OF THE INVENTION

Es ist deshalb eine Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Erstellen von optimalen Codes in einem CDMA-Mobilkommunikationssystem unter Verwendung von TFCI-Bits anzugeben.It is therefore an object of the present invention to provide an apparatus for generating optimal codes in a CDMA mobile communication system using TFCI bits.

Es ist eine andere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Bestimmen von optimalen Abschneidepositionen zum Abschneiden von Reed-Muller-Codes der ersten Ordnung für die Erzeugung von optimalen Codes anzugeben.It is another object of the present invention to provide an apparatus for determining optimal truncation positions for truncating first order Reed-Muller codes for generating optimal codes.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Bestimmen von optimalen Abschneidepositionen anzugeben, um Reed-Muller-Codes der ersten Ordnung mit einer hohen Fehlerkorrekturfähigkeit zu erhalten.It is a further object of the present invention to provide an apparatus for determining optimal truncation positions to obtain first order Reed-Muller codes with a high error correction capability.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Abschneiden von codierten Eingangsinformationsbits an den optimalen Abschneidepositionen anzugeben.It is a further object of the present invention to provide an apparatus for truncating coded input information bits at the optimal truncation positions.

V-iV-i

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Codieren von Eingangsinformationsbits mit Reed-Muller-Codes der ersten Ordnung, die an optimalen Abschneidepositionen abgeschnitten sind, anzugeben.It is a further object of the present invention to provide an apparatus for encoding input information bits with first order Reed-Muller codes truncated at optimal truncation positions.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Ausgeben eines abgeschnittenen und codierten Symbolsstroms, der durch Eingangsinformationsbits ausgewählt wird, anzugeben.It is a further object of the present invention to provide an apparatus for outputting a truncated and encoded symbol stream selected by input information bits.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Decodieren von Eingangsinformationsbits anzugeben, die durch einen Sender mit Reed-Muller-Codes unter Verwendung von optimalen Abschneidepositionen codiert wurden.It is a further object of the present invention to provide an apparatus for decoding input information bits encoded by a transmitter with Reed-Muller codes using optimal truncation positions.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Vorrichtung zum Decodieren von Eingangsinformationsbits anzugeben, die mit an optimalen Abschneidepositionen abgeschnittenen Reed-Muller-Codes der ersten Ordnung codiert wurden.It is a further object of the present invention to provide an apparatus for decoding input information bits encoded with first order Reed-Muller codes truncated at optimal truncation positions.

Diese Aufgabe wird durch die Gegenstände der Ansprüche 1 und 7 gelöst.This object is solved by the subject matters of claims 1 and 7.

KURZBESCHREIBUNG DER ZEICHNUNGENBRIEF DESCRIPTION OF THE DRAWINGS

Oben genannte und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden durch die folgende ausführliche Beschreibung mit Bezug auf die beigefügten Zeichnungen verdeutlicht:The above and other objects, features and advantages of the present invention will become more apparent from the following detailed description with reference to the accompanying drawings:

Fig. 1 ist ein Flussdiagramm, das eine Prozedur zum Berechnen von optimalen Abschneidepositionen gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,Fig. 1 is a flowchart showing a procedure for calculating optimal cut-off positions according to an embodiment of the present invention,

Fig. 2 ist ein Diagramm, das den Aufbau eines Senders in dem herkömmlichen NB-TDD-CDMA-Mobilkommunikationssystem zeigt,Fig. 2 is a diagram showing the structure of a transmitter in the conventional NB-TDD-CDMA mobile communication system,

Fig. 3 ist ein Diagramm, das den Aufbau eines Empfängers in Entsprechung zu dem Sender von Fig. 2 zeigt,Fig. 3 is a diagram showing the structure of a receiver corresponding to the transmitter of Fig. 2,

Fig. 4 ist ein Diagramm, das den Aufbau eines herkömmlichen (24,5)-TFCI-Codierers zeigt,Fig. 4 is a diagram showing the structure of a conventional (24,5) TFCI encoder,

Fig. 5 ist ein Diagramm, das das Rahmenformat in einem herkömmlichen NB-TDD-CDMA-Mobilkommunikationssystem zeigt,Fig. 5 is a diagram showing the frame format in a conventional NB-TDD-CDMA mobile communication system,

Fig. 6 ist ein Diagramm, das den Aufbau eines Codierers in einem Sender gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,Fig. 6 is a diagram showing the structure of an encoder in a transmitter according to an embodiment of the present invention,

Fig. 7 ist ein Diagramm, das den Aufbau eines Decodierers in einem Empfänger gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,Fig. 7 is a diagram showing the structure of a decoder in a receiver according to an embodiment of the present invention,

Fig. 8 ist ein Diagramm, das den detaillierten Aufbau des Codierers gemäß einer Ausführungsform der vorliegenden Erfindung zeigt,Fig. 8 is a diagram showing the detailed structure of the encoder according to an embodiment of the present invention,

Fig. 9 ist ein Diagramm, das den detaillierten Aufbau des Codierers gemäß einer anderen Ausführungsform der vorliegenden Erfindung zeigt.Fig. 9 is a diagram showing the detailed structure of the encoder according to another embodiment of the present invention.

DETAILLIERTE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMDETAILED DESCRIPTION OF THE PREFERRED EMBODIMENT

Im Folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf die beigefügten Zeichnungen beschrieben. In der folgenden Beschreibung werden wohlbekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da dies die Erfindung durch unnötige Details verundeutlichen würde.A preferred embodiment of the present invention will now be described with reference to the accompanying drawings. In the following description, well-known functions or constructions are not described in detail since they would obscure the invention in unnecessary detail.

Die vorliegende Erfindung betrifft eine Vorrichtung zum Codieren von TFCI-Bits, sodass das CDMA-Mobilkommunikationssystem unter Verwendung der TFCI-Bits optimale Codes erzeugt. Zum Beispiel verwendet die vorliegende Erfindung abgeschnittene (24,5)-Reed-Muller-Codes der ersten Ordnung, die durch das Abschneiden von acht Symbolen aus den codierten Symbolen, die aus den Reed-Muller-Codes der ersten Ordnung mit der Länge 32 an das CDMA-Mobilkommunikationssystem ausgegeben werden, erhalten werden. Das heißt, die abgeschnittenen (24,5)-Reed-Muller-Codes der ersten Ordnung sind 24 codierte Symbole, die durch das Abschneiden von 8 Symbolen aus den 32 codierten Symbolen, die aus den abgeschnittenen Reed-Muller-Codes der ersten Ordnung mit der Länge 32 ausgegeben werden, erhalten werden.The present invention relates to an apparatus for encoding TFCI bits so that the CDMA mobile communication system generates optimal codes using the TFCI bits. For example, the present invention uses truncated (24,5) first-order Reed-Muller codes obtained by truncating eight symbols from the coded symbols output from the first-order Reed-Muller codes of length 32 to the CDMA mobile communication system. That is, the truncated (24,5) first-order Reed-Muller codes are 24 coded symbols obtained by truncating 8 symbols from the 32 coded symbols output from the truncated first-order Reed-Muller codes of length 32.

Eine Änderung der Abschneidepositionen der acht Symbole kann eine Variation der Mindestdistanz d_min der abgeschnittenen (24,5)-Reed-Muller-Codes der ersten Ordnung verursachen. Die Mindestdistanz ist der Minimalwert aus den Hamming-Distanzwerten von mehreren Codewörtern. Wenn die Mindestdistanz stets zunimmt, weisen die linearen Fehlerkorrekturcodes eine verbesserte Fehlerkorrekturfähigkeit auf. Das heißt, die Hamming-Distanzverteilung für Codewörter der Fehlerkorrekturcodes kann als Maß für die Fähigkeit der Fehlerkorrekturcodes dienen. Das ist gleichbedeutend mit der Anzahl der Nlcht-Null-Symbole in den entsprechenden Codewörtern. Das heißt, für ein bestimmtes Codewort ,0111' ist die Anzahl der 1-en, d.h. die Hamming-Distanz, gleich 3. Eine Erhöhung der Mindestdistanz in Übereinstimmung mit dem Minimalwert aus derartigen Hammings-Distanzwerten verbessert die Fehlerkorrekturfähigkeit der Reed-Muller-Codes der ersten Ordnung. Es ist also wichtig, Abschneidepositionen zu berechnen, um die abgeschnittenen (24,5)-Reed-Muller-Codes der ersten Ordnung zu erzeugen, die eine bessere Fehlerkorrek-A change in the truncation positions of the eight symbols can cause a variation in the minimum distance d _min of the truncated first-order (24,5) Reed-Muller codes. The minimum distance is the minimum value among the Hamming distance values of several code words. As the minimum distance always increases, the linear error correction codes have improved error correction capability. That is, the Hamming distance distribution for code words of the error correction codes can serve as a measure of the capability of the error correction codes. This is equivalent to the number of non-zero symbols in the corresponding code words. That is, for a certain code word '0111', the number of 1's, that is, the Hamming distance, is 3. Increasing the minimum distance in accordance with the minimum value among such Hamming distance values improves the error correction capability of the first-order Reed-Muller codes. It is therefore important to calculate truncation positions to generate the truncated (24,5) Reed-Muller codes of the first order, which provide better error correction.

turfähigkeit in den abgeschnittenen Reed-Muller-Codes der ersten Ordnung mit der Länge 32 aufweisen.turability in the truncated first-order Reed-Muller codes of length 32.

Tatsächlich werden die (24,5)-Reed-Muller-Codes der ersten Ordnung erhalten, indem 2³ (=8) Symbole aus den (32,5)-Reed-Muller-Codes der ersten Ordnung abgeschnitten werden. Das ist ein Beispiel, das verallgemeinert wird, indem k=5 und t=3 an (2^k-2',k) Reed-Muller-Codes der ersten Ordnung angewendet werden, die durch das Abschneiden von 2^X Bits von (2^k,k) Reed-Muller-Codes der ersten Ordnung erhalten werden. Ein Codierer, der die (2^k-2',k) Reed-Muller-Codes der ersten Ordnung erzeugt, weist eine Mindestdistanz von 2^k-1-2*-1 auf.In fact, the first-order (24,5) Reed-Muller codes are obtained by truncating 2 ³ (=8) symbols from the first-order (32,5) Reed-Muller codes. This is an example that is generalized by applying k=5 and t=3 to (2 ^k -2',k) first-order Reed-Muller codes obtained by truncating 2 ^X bits from (2 ^k ,k) first-order Reed-Muller codes. An encoder that generates the first-order (2 ^k -2',k) Reed-Muller codes has a minimum distance of 2 ^k -1-2*-1.

Deshalb gibt die vorliegende Erfindung ein Verfahren zum Berechnen von 2¹ Abschneidepositionen für die Optimierung der (2^k-2',k) Reed-Muller-Codes der ersten Ordnung an, die durch das Abschneiden von 2^f Bits von den (2^k,k) Reed-Muller-Codes der ersten Ordnung erzeugt werden. In der folgenden Beschreibung werden die (2^k-2',k) Reed-Muller-Codes der ersten Ordnung kurz als &ldquor;(2^k-2^t,k) Codes" bezeichnet.Therefore, the present invention provides a method for calculating 2 ¹ truncation positions for optimizing the (2 ^k -2',k) first-order Reed-Muller codes generated by truncating 2 ^f bits from the (2 ^k ,k) first-order Reed-Muller codes. In the following description, the (2 ^k -2',k) first-order Reed-Muller codes are referred to as "(2 ^k -2 ^t ,k) codes" for short.

Bevor das Verfahren zum Berechnen der optimalen Abschneidepositionen beschrieben wird, wird ein mathematischer Term definiert, der zum Hintergrund der Erfindung gehört. Eine linear unabhängige Eigenschaft für einen Vektorraum V mit einem Vektor der k-ten Ordnung &ngr; (=v^k"¹, ..., v¹, v°) als Elemente wird durch die Gleichung (1) definiert.Before describing the method for calculating the optimal cut-off positions, a mathematical term belonging to the background of the invention is defined. A linearly independent property for a vector space V with a vector of the k-th order ν (=v ^k " ¹ , ..., v ¹ , v°) as elements is defined by equation (1).

v°, v¹, ..., v¹"¹: linear unabhängige Eigenschaftv°, v ¹ , ..., v ¹ " ¹ : linearly independent property

<=> CmV¹"¹ + ··· + C₁V¹ + C₀V⁰ Φ 0, V C₀, Ci, ..., Cm ... (1)<=> CmV ¹ " ¹ + ··· + C ₁ V ¹ + C ₀ V ⁰ ? 0, VC ₀ , Ci, ..., Cm ... (1)

Fig. 1 zeigt eine Prozedur zum Berechnen von optimalen Abschneidepositionen in einem CDMA-Mobilkommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung. Wie in Fig. 1 gezeigt, werden in Schritt 500 t linear unabhängige Vektoren der k-ten Ordnung v°, v¹, ..., v¹'¹ durch die Gleichung (1) ausgewählt. Nachdem die t Vektoren der k-ten Ordnung ausgewählt wurden, werden in Schritt 510 mögliche lineare Kombinationen c' für die ausgewählten t Vektoren der k-ten Ordnung v°, v¹, ..., v¹'¹ durch die Gleichung (2) berechnet.Fig. 1 shows a procedure for calculating optimal cut-off positions in a CDMA mobile communication system according to an embodiment of the present invention. As shown in Fig. 1, in step 500, t linearly independent k-th order vectors v°, v ¹ , ..., v ¹ ' ¹ are selected by the equation (1). After the t k-th order vectors are selected, in step 510, possible linear combinations c' for the selected t k-th order vectors v°, v ¹ , ..., v ¹ ' ¹ are calculated by the equation (2).

U U

wobei i einen Index für die Anzahl der linearen Kombinationen angibt und k die Ordnung des Vektors bzw. die Anzahl der Vektorkoordinaten angibt.where i indicates an index for the number of linear combinations and k indicates the order of the vector or the number of vector coordinates.

• 19 üb• 19 ö

Die Gesamtanzahl der möglichen linearen Kombinationen, die durch die Gleichung (2) berechnet werden können, wird gleich 2'.The total number of possible linear combinations that can be calculated by equation (2) becomes equal to 2'.

Danach werden in Schritt 520 Abschneidepositionen p, für die berechneten 2' möglichen linearen Kombinationen durch die Gleichung (3) berechnet.Thereafter, in step 520, cutoff positions p, for the calculated 2' possible linear combinations are calculated by equation (3).

Pi=|>;2' t=1 2' ...(3)Pi=|>;2' t=1 2' ...(3)

J=OJ=O

Die Gleichung (3) dient dazu, die entsprechenden 2¹ linearen Kombinationen c' zu Dezimalzahlen umzuwandeln.Equation (3) serves to convert the corresponding 2 ¹ linear combinations c' to decimal numbers.

Für ein besseres Verständnis der oben genannten Prozedur wird im Folgenden ein Verfahren zum Berechnen der Abschneidepositionen der (24,5)-Codes beschrieben, die k=5, t=3 (2^k-2',k)-Codes sind.For a better understanding of the above procedure, a method for calculating the truncation positions of the (24,5) codes, which are k=5, t=3 (2 ^k -2',k) codes, is described below.

Zuerst werden in Schritt 500 drei linear unabhängige Vektoren der fünften Ordnung v°=(0,0,0,0,1), v¹=(0,0,0,1,0) und v²=(0,0,1,0,0) ausgewählt. Dann werden alle möglichen linearen Kombinationen c¹ für die ausgewählten Vektoren der fünften Ordnung v°, v¹ und v² durch die Gleichung (2) in Schritt 510 berechnet. Die durch die Gleichung (2) berechneten möglichen linearen Kombinationen sind die folgenden:First, three linearly independent fifth order vectors v°=(0,0,0,0,1), v ¹ =(0,0,0,1,0) and v ² =(0,0,1,0,0) are selected in step 500. Then, all possible linear combinations c ¹ for the selected fifth order vectors v°, v ¹ and v ² are calculated by equation (2) in step 510. The possible linear combinations calculated by equation (2) are as follows:

c¹=(0,0,0,0,0)
c²=v°=(0,0,0,0,1)
c³=v¹=(0,0,0,1,1)
c⁴=v¹+v°=(0,0,0,1,1)
c⁵=v²=(0,0,1,0,0)
c⁶=v²+v°=(0,0,1,0,1)
c⁷=v²+v¹=(0,0,1,1,0)
c⁸=v²+v¹+v⁰=(0,0,0,0,1) ^c1 =(0,0,0,0,0)
c ² =v°=(0,0,0,0,1)
c ³ =v ¹ =(0,0,0,1,1)
c ⁴ =v ¹ +v°=(0,0,0,1,1)
c ⁵ =v ² =(0,0,1,0,0)
c ⁶ =v ² +v°=(0,0,1,0,1)
c ⁷ =v ² +v ¹ =(0,0,1,1,0)
c ⁸ =v ² +v ¹ +v ⁰ =(0,0,0,0,1)

Nachdem alle möglichen linearen Kombinationen in Schritt 510 berechnet wurden, werden in Schritt 520 die Abschneidepositionen Pi für die berechneten möglichen 2³=8 linearen Kombinationen durch die Gleichung (3) berechnet. Die durch die Gleichung (3) berechneten Abschneidepositionen sind die folgenden:After all possible linear combinations are calculated in step 510, the cut-off positions Pi for the calculated possible 2 ³ =8 linear combinations are calculated by equation (3) in step 520. The cut-off positions calculated by equation (3) are as follows:

p₁=0*2⁴+0*2³+0*2²+0*2¹+0*2°=0p ₁ =0*2 ⁴ +0*2 ³ +0*2 ² +0*2 ¹ +0*2°=0

p₂=0*2⁴+0*2³+0*2²+0*2¹+1*2°=1
p₃=0*2⁴+0*2³+0*2²+1 *2¹+0*2°=2
p₄=0*2⁴+0*2³+0*2²+1*2¹+1*2°=3
p₅=0*2⁴+0*2³+1 *2²+0*2¹+0*2°=4
p₆=0*2⁴+0*2³+1 *2²+0*2¹+1 *2°=5
p₇=0*2⁴+0*2³+1*2²+1*2¹+0*2°=6
Pe=0*2⁴+0*2³+1*2²+1*2¹+1*2°=7p ₂ =0*2 ⁴ +0*2 ³ +0*2 ² +0*2 ¹ +1*2°=1
p ₃ =0*2 ⁴ +0*2 ³ +0*2 ² +1 *2 ¹ +0*2°=2
p ₄ =0*2 ⁴ +0*2 ³ +0*2 ² +1*2 ¹ +1*2°=3
p ₅ =0*2 ⁴ +0*2 ³ +1 *2 ² +0*2 ¹ +0*2°=4
p ₆ =0*2 ⁴ +0*2 ³ +1 *2 ² +0*2 ¹ +1 *2°=5
p ₇ =0*2 ⁴ +0*2 ³ +1*2 ² +1*2 ¹ +0*2°=6
Pe=0*2 ⁴ +0*2 ³ +1*2 ² +1*2 ¹ +1*2°=7

Deshalb ist es für k=5 und t=3 möglich, optimale (24,5)-Codes durch das Abschneiden von O-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbolen der (32,5)-Reed-Muller-Codes der ersten Ordnung zu erhalten.Therefore, for k=5 and t=3, it is possible to obtain optimal (24,5) codes by truncating 0th, 1st, 2nd, 3rd, 4th, 5th, 6th, and 7th symbols of the first-order (32,5) Reed-Muller codes.

Tatsächlich existieren viele andere Abschneidepositionen zusätzlich zu den Abschneidepositionen der (32,5)-Reed-Muller-Codes der ersten Ordnung, um die optimalen (24,5)-Codes zu berechnen. Die anderen Abschneidepositionen mit Ausnahme der oben genannten Abschneidepositionen können unter Verwendung der linearen Kombination c' berechnet werden. Das heißt, die anderen optimalen Abschneidepositionen können durch die Durchführung des Schrittes 520 von Fig. 1 auf Vektoren c¹ bestimmt werden, indem eine inverse kxk-Matrix A mit der linearen Kombination c¹ multipliziert wird. Das Ergebnis sindIn fact, many other truncation positions exist in addition to the truncation positions of the first order (32,5) Reed-Muller codes to calculate the optimal (24,5) codes. The other truncation positions except the above mentioned truncation positions can be calculated using the linear combination c'. That is, the other optimal truncation positions can be determined by performing step 520 of Fig. 1 on vectors c ¹ by multiplying an inverse kxk matrix A by the linear combination c ¹ . The result is

(2^k-2^]) unverse kxk-Matrizen.(2 ^k -2 ^] ) unverse kxk-matrices.

Es ist möglich, die Anzahl der invertierbaren kxk-Matrizen aus einem Verfahren zum Erzeugen von Matrizen zu berechnen die inverse Matrizen aufweisen. In dem Verfahren zum Berechnen der invertierbaren kxk-Matrizen werden für eine erste Spalte Spaltenvektoren der k-ten Ordnung, die Nicht-Null-Vektoren sind, ausgewählt und angeordnet, wobei die Anzahl von derartigen Fällen gleich 2^k-2° ist. Für eine zweite Spalte werden die Spalten vektoren, die Nicht-Null-Vektoren und nicht die für die erste Spalte verwendeten Spaltenvektoren sind, ausgewählt und angeordnet, wobei die Anzahl von derartigen Fällen gleich 2^k-2¹ ist. Für eine dritte Spalte werden die Spaltenvektoren, die nicht die durch die linearen Kombinationen der Spaltenvektoren für die erste und die zweite Spalte bestimmten Spaltenvektoren sind, ausgewählt und angeordnet, wobei die Anzahl in derartigen Fällen gleich 2^k-2¹ ist. In diesem Verfahren werden für eine i-te Spalte die Spaltenvektoren, die nicht die durch die linearen Kombinationen der (i-1) Spaltenvektoren für die (i-1)-ten Spalten bestimmten Spaltenvektoren sind, ausgewählt und angeordnet, wobei die Anzahl von derartigen Fällen gleich 2^k-2-1 ist. Die invertierbaren Matrizen können einfach berechnet werden, indem die Spalten-It is possible to calculate the number of invertible kxk matrices from a method for generating matrices having inverse matrices. In the method for calculating the invertible kxk matrices, for a first column, column vectors of the k-th order that are non-zero vectors are selected and arranged, the number of such cases being equal to 2 ^k -2 1. For a second column, the column vectors that are non-zero vectors and not the column vectors used for the first column are selected and arranged, the number of such cases being equal to 2 ^k -2 ^1. For a third column, the column vectors that are not the column vectors determined by the linear combinations of the column vectors for the first and second columns are selected and arranged, the number in such cases being equal to 2 ^k -2 ¹ . In this method, for an i-th column, the column vectors other than those determined by the linear combinations of the (i-1) column vectors for the (i-1)-th columns are selected and arranged, the number of such cases being 2 ^k -2-1. The invertible matrices can be easily calculated by calculating the column vectors.

*f &diams;·»·*f &diams;·»·

• ··

vektoren auf diese Weise ausgewählt und angeordnet werden. Die Anzahl allervectors can be selected and arranged in this way. The number of all

k-\k-\

invertierbaren Matrizen ist gleich ]^[ (2^k-2^j).invertible matrices is equal to ]^[ (2 ^k -2 ^j ).

;=0;=0

Zum Beispiel wird das oben genannte Beispiel mit Bezug auf eine invertierbare 5x5-Matrix A in der Gleichung (4) beschrieben.For example, the above example is described with respect to an invertible 5x5 matrix A in equation (4).

0 0 1. 0 00 0 1. 0 0

0 0 0 100 0 0 10

0 0 0 0 I0 0 0 0 I

1 0 0 0 ö 0 1 0 Ö 01 0 0 0 0 1 0 0

(4)(4)

Die durch das Multiplizieren der invertierbaren kxk-Matrix A mit linearen Kombinationen c^lT berechneten Vektoren c¹ sind die folgenden:The vectors c ¹ calculated by multiplying the invertible kxk matrix A with linear combinations c ^lT are the following:

c'¹=A*c^1T=(0,0,0,0,0)^T c'²=A*c^2T=(0,0,1,0,0)^T &ogr;·³=&Agr;*&ogr;^3&Tgr;=(0,1,0,0,0)^&tgr; c'⁴=A*c^4T=(0,1_l1_l0,0)^T c'⁵=A*c^5T=(1,0,0,0,0)^T c'⁶=A*c^6T=(1,0,1,0,0)^T c⁷=A*c^7T=(1,1,0,0,0)^T c""=A*c^BT=(1,1,1,0₁O)^1- c' ¹ =A*c ^1T =(0,0,0,0,0) ^T c' ² =A*c ^2T =(0,0,1,0,0) ^T ?· ³ =?* &ogr;^3&Tgr; =(0,1,0,0,0) ^&tgr; c' ⁴ =A*c ^4T =(0.1 _l 1 _l 0.0) ^T c' ⁵ =A*c ^5T =(1,0,0,0,0) ^T c' ⁶ =A*c ^6T =(1,0,1,0,0) ^T c ⁷ =A*c ^7T =(1,1,0,0,0) ^T c""=A*c ^BT =(1,1,1,0 ₁ O) ^1-

In dem vorstehenden Prozess gibt Ti eine Stürzung an, wobei die Reihenvektoren c^lT zu Spaltenvektoren gestürzt und dann mit der Matrix A multipliziert werden.In the above process, Ti indicates a collapse, where the row vectors c ^lT are collapsed to column vectors and then multiplied by the matrix A.

Nachdem alle oben genannten möglichen Kombinationen berechnet wurden, werden in Schritt 520 die Abschneidepositionen p, für die berechneten Vektoren 6^&pgr; unter Verwendung der Gleichung (3) berechnet. Die durch die Gleichung (3) berechneten Abschneidepositionen sind die folgenden:After all the above possible combinations have been calculated, in step 520 the cutoff positions p, for the calculated vectors 6 ^π are calculated using equation (3). The cutoff positions calculated by equation (3) are as follows:

Pi=0*2⁴+0*2³+0*2²+0*2¹+0*2°=0 p₂=0*2⁴+0*2³+1*2²+0*2¹+0*2°=4 p₃=0*2⁴+1 *2³+0*2²+0*2¹+0*2°=8 p₄=0*2⁴+1 *2³+1 *2.²+1&Ggr;?.¹+0*2.°=Pi=0*2 ⁴ +0*2 ³ +0*2 ² +0*2 ¹ +0*2°=0 p ₂ =0*2 ⁴ +0*2 ³ +1*2 ² +0*2 ¹ +0*2°=4 p ₃ =0*2 ⁴ +1 *2 ³ +0*2 ² +0*2 ¹ +0*2°=8 p ₄ =0*2 ⁴ +1 *2 ³ +1 *2. ² +1γ?. ¹ +0*2.°=

i » ·&diams;&diams;·i » ·&diams;&diams;·

P₅= 1 *2⁴+0*2³+0*2²+0*2¹+0*2⁰= 16
P₆= 1 *2⁴+0*2³+1 *2²+0*2¹+0*2°=20
&rgr;₇= 1 *2⁴+1 *2³+0*2²+0*2¹+0*2°=24
P₈= 1 *2⁴+1 *2³+1 *2²+0*2¹+0*2°=28P ₅ = 1 *2 ⁴ +0*2 ³ +0*2 ² +0*2 ¹ +0*2 ⁰ = 16
P ₆ = 1 *2 ⁴ +0*2 ³ +1 *2 ² +0*2 ¹ +0*2°=20
&rgr; ₇ = 1 *2 ⁴ +1 *2 ³ +0*2 ² +0*2 ¹ +0*2°=24
P ₈ = 1 *2 ⁴ +1 *2 ³ +1 *2 ² +0*2 ¹ +0*2°=28

Deshalb können für k=5 und t=3 die optimalen (24,5)-Codes erhalten werden, indem die anderen optimalen Abschneidepositionen der 0-ten, 4-ten, 8-ten, 12-ten, 16-ten, 20-ten, 24-ten und 28-ten aus den (32,5)-Reed-Muller-Codes der ersten Ordnung abgeschnitten werden.Therefore, for k=5 and t=3, the optimal (24,5) codes can be obtained by cutting off the other optimal truncation positions of the 0th, 4th, 8th, 12th, 16th, 20th, 24th, and 28th from the first-order (32,5) Reed-Muller codes.

Im Folgenden wird die Erfindung mit Bezug auf Ausführungsformen beschrieben, in denen die oben angegebene (2^k-2',k) Codes verwendet werden, wobei insbesondere die (24,5)-Codes mit den zwei Typen der oben berechneten Abschneidepositionen verwendet werden.In the following, the invention will be described with reference to embodiments in which the above-mentioned (2 ^k -2',k) codes are used, in particular the (24,5) codes with the two types of cut-off positions calculated above are used.

First embodiment

Die erste Ausführungsform der vorliegenden Erfindung gibt eine Vorrichtung und ein Verfahren zum Codieren für einen Sender auf der Basis des oben genannten Verfahrens zum Erzeugen von optimalen Codes an. Fig. 6 zeigt den Aufbau eines Codierers in einem Sender für ein CDMA-Mobilkommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung.The first embodiment of the present invention provides an apparatus and method for coding for a transmitter based on the above-mentioned method for generating optimal codes. Fig. 6 shows the structure of an encoder in a transmitter for a CDMA mobile communication system according to an embodiment of the present invention.

Wie in Fig. 6 gezeigt, codiert ein (32,5)-Reed-Muller-Codierer600 fünf Eingangsinformationsbits aO, al, a2, a3 und a4 und gibt einen codierten Symbolstrom aus 32 codierten Symbolen aus.As shown in Fig. 6, a (32,5) Reed-Muller encoder 600 encodes five input information bits a0, a1, a2, a3 and a4 and outputs an encoded symbol stream of 32 encoded symbols.

Fig. 8 zeigt den detaillierten Aufbau des ersten Reed-Muller-Codierers 600. Wie in Fig. 8 gezeigt, werden die fünf Eingangsinformationsbits aO, al, a2, a3 und a4 jeweils zu den assoziierten Multiplizierern 840, 841, 842, 843 und 844 gegeben. Gleichzeitig erzeugt ein Walsh-Codeerzeuger 810 die Walshcodes W1, W2, W4, W8 und W16 und gibt die erzeugten Walsh-Codes W1, W2, W4, W8 und W16 jeweils an die assoziierten Multiplizierer 840, 841, 842, 843 und 844 aus.Fig. 8 shows the detailed structure of the first Reed-Muller encoder 600. As shown in Fig. 8, the five input information bits a0, a1, a2, a3 and a4 are respectively given to the associated multipliers 840, 841, 842, 843 and 844. At the same time, a Walsh code generator 810 generates the Walsh codes W1, W2, W4, W8 and W16 and outputs the generated Walsh codes W1, W2, W4, W8 and W16 to the associated multipliers 840, 841, 842, 843 and 844, respectively.

Insbesondere ist der Walsh-Code WI=OIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOi an den ersten Multiplizierer 840 gegeben und wird der Walsh-Code W2=00110011001100110011001100110011 an den zweiten Multiplizierer 841 gegeben. Weiterhin wird der Walsh-Code W4=00001111000011110000111100001111 an den drittenIn particular, the Walsh code WI=OIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOi is given to the first multiplier 840 and the Walsh code W2=00110011001100110011001100110011 is given to the second multiplier 841. Furthermore, the Walsh code W4=00001111000011110000111100001111 is given to the third

&Mgr;·;μ·;

Multiplizierer 842 gegeben, wird der Walsh-CodeMultiplier 842, the Walsh code

We=OOOOOOOOIIIIIIIIOOOOOOOOIIIIIIII an den vierten Multiplizierer 843 gegeben und wird der Walsh-Code WIe=OOOOOOOOOOOOOOOOIIIIIIIIIIIIIIII an den fünften Multiplizierer 844 gegeben.We=OOOOOOOOIIIIIIIIIOOOOOOOOIIIIIIIII is given to the fourth multiplier 843 and the Walsh code WIe=OOOOOOOOOOOOOOOOIIIIIIIIIIIIIII is given to the fifth multiplier 844.

Der erste Multiplizierer 840 multipliziert das Eingangsinformationsbit aO mit dem Walsh-Code W1 in einer Biteinheit und gibt 32 codierte Symbole aus. Das heißt, der erste Multiplizierer 840 codiert das Informationsbit aO mit dem Walsh-Code W1 der Länge 32 und gibt einen codierten Symbolstrom aus 32 codierten Symbolen aus. Derselbe Prozess wird mit den verbleibenden Informationsbits (a1-a4) und Walsh-Codes (W2, W4, W8 und W16) durch die entsprechenden Multiplizierer 841-844 wiederholt.The first multiplier 840 multiplies the input information bit aO by the Walsh code W1 in a bit unit and outputs 32 coded symbols. That is, the first multiplier 840 encodes the information bit aO with the Walsh code W1 of length 32 and outputs a coded symbol stream of 32 coded symbols. The same process is repeated with the remaining information bits (a1-a4) and Walsh codes (W2, W4, W8 and W16) by the corresponding multipliers 841-844.

Die fünf codierten Symbolströme aus den ersten bis fünften Multiplizierern 840, 841, 842, 843 und 844 werden zu einem Summierer 860 gegeben. Der Summierer 860 summiert die fünf codierten Symbolströme aus den ersten bis fünften Multiplizierern 840, 841, 842, 843 und 844 in einer Symboleinheit und gibt einen codierten Symbolstrom der Länge 32 aus.The five coded symbol streams from the first to fifth multipliers 840, 841, 842, 843 and 844 are given to a summer 860. The summer 860 sums the five coded symbol streams from the first to fifth multipliers 840, 841, 842, 843 and 844 in one symbol unit and outputs a coded symbol stream of length 32.

In der ersten Ausführungsform codiert der Reed-Muller-Codierer 600 der ersten Ordnung die fünf Eingangsinformationsbits mit unterschiedlichen Walsh-Codes, summiert die codierten Informationsbits und gibt einen codierten Symbolstrom der Länge 32 aus. In einem weiteren Beispiel kann jedoch auch ein Verfahren zum Ausgeben eines codierten Symbolstroms der Länge 32 verkörpert werden, der den fünf Eingangsinformationsbits entspricht. Das heißt, der Reed-Muller-Codierer 600 der ersten Ordnung umfasst eine Speichertabelle zum Speichern von unterschiedlich codierten Symbolströmen der Länge 32, die den fünf Eingangsinformationsbits entsprechen, und liest den codierten Symbolstrom in Entsprechung zu den fünf Eingangsinformationssymbolen aus.In the first embodiment, the first-order Reed-Muller encoder 600 encodes the five input information bits with different Walsh codes, sums the encoded information bits, and outputs an encoded symbol stream of length 32. However, in another example, a method of outputting an encoded symbol stream of length 32 corresponding to the five input information bits may also be embodied. That is, the first-order Reed-Muller encoder 600 includes a memory table for storing different encoded symbol streams of length 32 corresponding to the five input information bits, and reads out the encoded symbol stream corresponding to the five input information symbols.

Der codierte Symbolstrom aus dem Reed-Muller-Codierer 600 der ersten Ordnung wird zu einem Abschneider 610 gegeben. Der Abschneider 610 schneidet die Symbole an acht Abschneidepositionen ab, die durch das vorgeschlagene Verfahren aus den 32 Symbolen des vorgesehenen codierten Symbolstroms bestimmt werden. Wenn zum Beispiel die optimalen Abschneidepositionen als die 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole bestimmt werden, schneidet der Abschneider 610 die 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole aus den codierten Symbolen ab. Deshalb gibt der Abschneider 610 einen codierten Symbolstrom mit 24 Symbolen aus, die nicht den Abschneidepositionen entsprechen.The encoded symbol stream from the first-order Reed-Muller encoder 600 is given to a truncator 610. The truncator 610 truncates the symbols at eight truncation positions determined by the proposed method from the 32 symbols of the intended encoded symbol stream. For example, if the optimal truncation positions are determined as the 0th, 1st, 2nd, 3rd, 4th, 5th, 6th, and 7th symbols, the truncator 610 truncates the 0th, 1st, 2nd, 3rd, 4th, 5th, 6th, and 7th symbols from the encoded symbols. Therefore, the truncator 610 outputs an encoded symbol stream having 24 symbols that do not correspond to the truncation positions.

Fig. 7 stellt den Aufbau eines Codierer in einem Empfänger für ein CDMA-Mobilkommunikationssystem gemäß einer Ausführungsform der vorliegenden Erfindung dar. Wie in Fig. 7 gezeigt, empfängt ein Null-Einfüger 710 einen codierten Symbolstrom der Länge 24 von dem Sender und fügt Null-Bits an den durch den Abschneider 610 von Fig. 6 verwendeten Abschneidepositionen ein. Das heißt, wenn der Abschneider 610 die O-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole abgeschnitten hat, fügt der Null-Einfüger 710 die Nullbits an den ersten acht Abschneidepositionen des codierten Symbolstroms der Länge 24 ein und gibt so einen codierten Symbolstrom der Länge 32 aus. Dazu muss der Nulleinfüger 710 die Null-Einfügungspositionen, d.h. die durch den Abschneider 610 verwendeten Abschneidepositionen kennen. Diese Information wird von dem Sender in einem bestimmten Prozess bereitgestellt. Der codierte Symbolstrom der Länge 32 aus dem Null-Einfüger 710 wird zu einem inversen, schnellen Hadamard-Transformationsteil (IFHT) 705 gegeben. Der IFHT 705 vergleicht den vorgesehenen codierten Symbolstrom der Länge 32 mit allen Reed-Muller-Codewörtem der ersten Ordnung der Länge 32 und berechnet Zuverlässigkeiten der entsprechenden Reed-Muller-Codewörter auf der Basis der Vergleichsergebnisse. Die Reed-Muller-Codewörter der erste Ordnung können die zum Codieren durch den Sender verwendeten Walsh-Codes sein, und die Zuverlässigkeiten können erhalten werden, indem Korrelationen zwischen dem codierten Symbolstrom und de Walsh-Codes berechnet werden. Außerdem decodiert der IFHT 705 den codierten Symbolstrom der Länge 32 mit allen Reed-Muller-Codewörtem der ersten Ordnung. Der IFHT 705 gibt die berechneten Zuverlässigkeiten und die durch die entsprechenden Reed-Muller-Codewörter der ersten Ordnung decodierten Eingangsinformationsbits aus. Die Zuverlässigkeiten und die decodierten Informationsbits bilden Paare, deren Anzahl gleich der Anzahl der Reed-Muller-Codewörter erster Ordnung ist. Die Paare aus den Zuverlässigkeiten und den Eingangsinformationsbits werden zu einem Vergleicher 700 gegeben. Der Vergleicher 700 wählt die höchste Zuverlässigkeit aus den vorgesehenen Zuverlässigkeiten aus und gibt das Eingangsinformationsbit mit der ausgewählten Zuverlässigkeit als ein decodiertes Bit aus.Fig. 7 illustrates the structure of an encoder in a receiver for a CDMA mobile communication system according to an embodiment of the present invention. As shown in Fig. 7, a zero inserter 710 receives an encoded symbol stream of length 24 from the transmitter and inserts zero bits at the truncation positions used by the cutter 610 of Fig. 6. That is, when the cutter 610 has truncated the 0th, 1st, 2nd, 3rd, 4th, 5th, 6th, and 7th symbols, the zero inserter 710 inserts the zero bits at the first eight truncation positions of the encoded symbol stream of length 24, thus outputting an encoded symbol stream of length 32. To do this, the zero inserter 710 needs to know the zero insertion positions, i.e., the truncation positions used by the cutter 610. This information is provided by the transmitter in a particular process. The encoded symbol stream of length 32 from the zero inserter 710 is given to an inverse fast Hadamard transform (IFHT) part 705. The IFHT 705 compares the intended encoded symbol stream of length 32 with all first-order Reed-Muller code words of length 32 and calculates reliabilities of the corresponding Reed-Muller code words based on the comparison results. The first-order Reed-Muller code words may be the Walsh codes used for encoding by the transmitter, and the reliabilities may be obtained by calculating correlations between the encoded symbol stream and the Walsh codes. In addition, the IFHT 705 decodes the encoded symbol stream of length 32 with all first-order Reed-Muller code words. The IFHT 705 outputs the calculated reliabilities and the input information bits decoded by the corresponding first-order Reed-Muller code words. The reliabilities and the decoded information bits form pairs whose number is equal to the number of the first-order Reed-Muller code words. The pairs of the reliabilities and the input information bits are supplied to a comparator 700. The comparator 700 selects the highest reliability from the provided reliabilities and outputs the input information bit with the selected reliability as a decoded bit.

Die Ausführungsform hat in einem Beispiel die O-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Symbole als die optimalen Abschneidepositionen bestimmt. Wie weiter oben erwähnt, können jedoch auch die O-ten, 4-ten, 8-ten, 12-ten, 16-ten, 20-ten, 24-ten und 28-ten Symbole als optimale Abschneidepositionen verwendet werden. In diesem Fall werden die Null-Einfügungspositionen des Null-Einfügers 710 auch in Übereinstimmung mit den Abschneidepositionen geändert.The embodiment has determined the 0th, 1st, 2nd, 3rd, 4th, 5th, 6th, and 7th symbols as the optimal clipping positions in one example. However, as mentioned above, the 0th, 4th, 8th, 12th, 16th, 20th, 24th, and 28th symbols may also be used as the optimal clipping positions. In this case, the zero insertion positions of the zero inserter 710 are also changed in accordance with the clipping positions.

Weil weiterhin die Abschneidepositionen gemäß der Ausführungsform derart bestimmt sind, dass sie die Fähigkeit des Codierers optimieren, und eine einfach RegelmäßigkeitFurthermore, because the cut-off positions according to the embodiment are determined to optimize the ability of the encoder, and a simple regularity

aufweisen, kann die Hardwarekomplexität des Codierers in dem Sender sowie des Decodieres in dem Empfänger reduziert werden.the hardware complexity of the encoder in the transmitter and the decoder in the receiver can be reduced.

Second embodiment

Während die erste Ausführungsform ein Schema zum Abschneiden des codierten Symbolstroms vorgeschlagen hat, schlägt die zweite Ausführungsform ein Schema zum Abschneiden der für die Codierung verwendeten Walsh-Codes vor der Codierung der Eingangsinformationsbits vor. Das heißt, die zweite Ausführungsform gibt eine Vorrichtung und ein Verfahren zum gleichzeitigen Durchführen der Abschneidungs- und Codieroperation ohne einen separaten Abschneider an.While the first embodiment proposed a scheme for truncating the encoded symbol stream, the second embodiment proposes a scheme for truncating the Walsh codes used for encoding before encoding the input information bits. That is, the second embodiment provides an apparatus and method for simultaneously performing the truncating and encoding operations without a separate truncating means.

Fig. 9 zeigt den detaillierten Aufbau des Codierers gemäß der zweiten Ausführungsform der vorliegenden Erfindung. Wie in Fig. 9 gezeigt, werden fünf Eingangsinformationsbits aO, al, a2, a3 und a4 zu jeweils den ersten bis fünften Multiplizierern 940, 941, 942, 943 und 944 gegeben. Gleichzeitig erzeugt ein Walsh-Codeerzeuger 910 8-Bit-abgeschnittene Walsh-Codes W1, S2, W4, W8 und W16 der Länge 24. Die Walsh-Codes der Länge 24 aus dem Walsh-Codeerzeuger 910 entsprechen den Walsh-Codes der Länge 32, die in der ersten Ausführungsform verwendet werden, von denen acht Bits in Übereinstimmung mit den optimalen Abschneidepositionen abgeschnitten werden. Das heißt, wie oben angegeben, entsprechen die optimalen Abschneidepositionen den 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Bits oder den 0-ten, 4-ten, 8-ten, 12-ten, 16-ten, 20-ten, 24-ten und 28-ten Bits. In der folgenden Beschreibung werden als optimale Abschneidepositionen die 0-ten, 1-ten, 2-ten, 3-ten, 4-ten, 5-ten, 6-ten und 7-ten Bits angenommen.Fig. 9 shows the detailed structure of the encoder according to the second embodiment of the present invention. As shown in Fig. 9, five input information bits a0, a1, a2, a3 and a4 are given to the first to fifth multipliers 940, 941, 942, 943 and 944, respectively. At the same time, a Walsh code generator 910 generates 8-bit truncated Walsh codes W1, S2, W4, W8 and W16 of length 24. The Walsh codes of length 24 from the Walsh code generator 910 correspond to the Walsh codes of length 32 used in the first embodiment, of which eight bits are truncated in accordance with the optimum truncation positions. That is, as stated above, the optimal clipping positions correspond to the 0th, 1st, 2nd, 3rd, 4th, 5th, 6th, and 7th bits or the 0th, 4th, 8th, 12th, 16th, 20th, 24th, and 28th bits. In the following description, the optimal clipping positions are assumed to be the 0th, 1st, 2nd, 3rd, 4th, 5th, 6th, and 7th bits.

Die abgeschnittenen Walsh-Codes W1, W2, W4, W8 und W16 aus dem Walsh-Codeerzeuger 910 werden zu jeweils den ersten bis fünften Multiplizierern 940, 941, 942 , 943 und 944 ausgegeben. Insbesondere wird der Walsh-Code WI=OIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOi an den ersten Multiplizierer 940 gegeben und wird der Walsh-Code W2=00110011001100110011001100110011 an den zweiten Multiplizierer 941 gegeben. Weiterhin wird der Walsh-CodeThe truncated Walsh codes W1, W2, W4, W8 and W16 from the Walsh code generator 910 are output to the first to fifth multipliers 940, 941, 942, 943 and 944, respectively. Specifically, the Walsh code WI=OIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOIOi is given to the first multiplier 940 and the Walsh code W2=00110011001100110011001100110011 is given to the second multiplier 941. Furthermore, the Walsh code

W4=00001111000011110000111100001111 an den dritten Multiplizierer 942 gegeben, wird der Walsh-Code W8=00000000111111110000000011111111 an den vierten Multiplizierer 943 gegeben und wird der Walsh-Code W16=00000000000000001111111111111111 an den fünften Multiplizierer 944 gegeben.W4=00001111000011110000111100001111 is given to the third multiplier 942, the Walsh code W8=00000000111111110000000011111111 is given to the fourth multiplier 943, and the Walsh code W16=00000000000000011111111111111111 is given to the fifth multiplier 944.

• ··

Der erste Multiplizierer 940 multipliziert das Eingangsinformationsbit aO mit dem abgeschnittenen Walsh-Code W1 in einer Biteinheit. Das heißt, der erste Multiplizierer 940 codiert das Informationsbit aO mit dem abgeschnittenen Walsh-Code W1 der Länge 24 und gibt einen codierten Symbolstrom mit 24 codierten Symbolen aus. Derselbe Prozess wird für die verbleibenden Informationsbits (a1-a4) und Walsh-Codes (W2, W4, W8 und W16) durch die entsprechenden Multiplizierer 941-944 wiederholt.The first multiplier 940 multiplies the input information bit aO by the truncated Walsh code W1 in a bit unit. That is, the first multiplier 940 encodes the information bit aO with the truncated Walsh code W1 of length 24 and outputs an encoded symbol stream having 24 encoded symbols. The same process is repeated for the remaining information bits (a1-a4) and Walsh codes (W2, W4, W8 and W16) by the corresponding multipliers 941-944.

Die fünf aus den ersten bis fünften Multiplizierern 940, 941, 942, 943 und 944 ausgegebenen codierten Symbolströme werden zu einem Summierer 960 gegeben. Der Summierer 960 summiert die fünf codierten Symbolströme aus den ersten bis fünften Multiplizierern 940, 941, 942, 943 und 944 in einer Symboleinheit und gibt einen codierten Symbolstrom der Länge 24 aus.The five coded symbol streams output from the first to fifth multipliers 940, 941, 942, 943, and 944 are given to a summer 960. The summer 960 sums the five coded symbol streams from the first to fifth multipliers 940, 941, 942, 943, and 944 in one symbol unit and outputs a coded symbol stream of length 24.

In Fig. 9 gibt der Walsh-Codeerzeuger 910 die 24-Bit-Walsh-Codes aus, die durch das Abschneiden von 8 Bits in Übereinstimmung mit den optimalen Abschneidepositionen aus den 32-Bit-Walsh-Codes erhalten werden. In einer alternativen Ausführungsform kann auch ein Abschneider in einer folgenden Stufe des Walsh-Codeerzeugers 910 angeordnet werden, so dass der Abschneider die 32-Walsh-Codes aus dem Walsh-Codeerzeuger 910 abschneidet. Weiterhin codiert in den Ausführungsformen der Reed-Muller-Codierer 600 die fünf Eingangsinformationsbits mit den unterschiedlichen Walsh-Codes, summiert die codierten Informationsbits und gibt einen codierten Symbolstrom der Länge 24 aus. In einer alternativen Ausführungsform kann jedoch auch ein Verfahren zum Ausgeben eines codierten Symbolstroms der Länge 24 in Entsprechung zu den fünf Eingangsinformationsbits vorgesehen werden. Das heißt, der erste Reed-Muller-Codierer 600 umfasst eine Speichertabelle zum Speichern von verschiedenen codierten Symbolströmen der Länge 24 in Entsprechung zu jeweils den fünf Eingangsinformationsbits und liest den codierten Symbolstrom in Entsprechung zu den fünf Eingangsinformationssymbolen aus.In Fig. 9, the Walsh code generator 910 outputs the 24-bit Walsh codes obtained by cutting off 8 bits in accordance with the optimal cutting positions from the 32-bit Walsh codes. In an alternative embodiment, a cutter may also be arranged in a subsequent stage of the Walsh code generator 910 so that the cutter cuts off the 32-Walsh codes from the Walsh code generator 910. Furthermore, in the embodiments, the Reed-Muller encoder 600 encodes the five input information bits with the different Walsh codes, sums the encoded information bits, and outputs an encoded symbol stream of length 24. However, in an alternative embodiment, a method of outputting an encoded symbol stream of length 24 in correspondence to the five input information bits may also be provided. That is, the first Reed-Muller encoder 600 includes a memory table for storing various coded symbol streams of length 24 corresponding to each of the five input information bits and reads out the coded symbol stream corresponding to the five input information symbols.

Wie oben beschrieben codiert und decodiert das NB-TDD-CDMA-Mobilkommunikationssystem gemäß der vorliegenden Erfindung optimal die Transportformat-Kombinationsindikator (TFCI)-Bits, um die optimale minimale Distanz zu erhalten, wodurch die Fehlerkorrekturfähigkeit erhöht wird. Außerdem können die Codier- und Decodierschemata vereinfacht werden, indem die Abschneidepositionen in Übereinstimmung mit der einfachen Regelmäßigkeit bestimmt werden.As described above, the NB-TDD-CDMA mobile communication system according to the present invention optimally encodes and decodes the transport format combination indicator (TFCI) bits to obtain the optimal minimum distance, thereby increasing the error correction capability. In addition, the encoding and decoding schemes can be simplified by determining the truncation positions in accordance with the simple regularity.

Claims

1. Apparatus for coding k input information bits in a transmitter for a CDMA mobile communication system, comprising:
a code generator for selecting t linearly independent k-th order vectors, truncating 2 ^k -bit first order Reed-Muller code bits corresponding to 2 ^t linear combinations obtained by linearly combining the t selected vectors from the 2 ^k -bit first order Reed-Muller codes, and outputting (2 ^k - 2 ^t )-bit first order Reed-Muller codes, and
an encoder for encoding the k input information bits with the (2 ^k - 2 ^t )-bit Reed-Muller codes of the first order and for outputting (2 ^k - 2 ^t ) encoded symbols.

2. The apparatus of claim 1, wherein the linearly independent vectors of the k-th order satisfy a linearly independent property which can be represented as follows:
v ⁰ , v ¹ , . . ., v ^t-1 : linearly independent property
↔ c _t-1 v ^t-1 + . . . + c ₁ v ¹ + c ₀ v ⁰ ? 0, ?, c ₀ , c ₁ , . . ., c _t-1

3. Device according to claim 1, wherein the 2' linear combinations are the following:
c ⁱ = (ci|k-1, . . ., ci|1, ci|0)
where i is an index for the number of linear combinations.

4. The apparatus of claim 1, wherein the 2 ^t cutoff positions are calculated by converting the 2 ^t linear combinations to decimal numbers.

5. The apparatus of claim 3, wherein the 2 ^t cutoff positions are calculated by applying the 21 linear combinations to the following equation:

6. The apparatus of claim 1, wherein the encoder comprises:
k multipliers each for multiplying one input information bit from the k input information bits by a (2 ^k - 2 ^t )-bit first-order Reed-Muller code from the (2 ^k - 2 ^t )-bit first-order Reed-Muller codes and outputting a coded symbol stream having (2 ^k - 2 ^t ) coded symbols, and a summer for summing the coded symbol streams output from each of the k multipliers in a symbol unit and outputting a coded symbol stream having (2 ^k - 2 ^t ) coded symbols.

7. Apparatus for receiving (2 ^k - 2 ^t ) coded symbols from a transmitter and for decoding k information bits from the (2 ^k - 2 ^t ) received coded symbols, comprising:
a zero inserter for selecting t linearly independent vectors of the k-th order, calculating the positions corresponding to 21 linear combinations obtained by combining the t selected vectors, and outputting 2 ^k encoded symbols by inserting zero bits at the calculated positions of the (2 ^k - 2 ^t ) encoded symbols,
an inverse fast Hadamard transform part for calculating the reliabilities of the corresponding first-order Reed-Muller codes with the 2 ^k encoded symbols and the 2 ^t bits used by the transmitter, and for decoding the k information bits from the 2 ^k encoded symbols with the first-order Reed-Muller codes in accordance with the respective reliabilities, and
a comparator for receiving the reliabilities and the information bits from the inverse fast Hadamard transform part in pairs, comparing the reliabilities and outputting information bits paired with the highest reliability.