DE20207424U1 - Codierungs-/Decodierungsapparat in einem CDMA-Mobilkommunikationssystem - Google Patents

Description

GRÜNECKER KINKELDEY STOCKMAIR & SCH.WANHÄUSSEP.

ANWALTSSOZIETAT

GKS & S MAXIMILIANSTRASSE 58 D-80538 MÜNCHEN GERMANY

RECHTSANWÄLTE LAWYERS

MÜNCHEN

DR. HELMUT EICHMANN

GERHARD BARTH

DR. ULRICH BLUMENRÖDER, LLM.

CHRISTA NIKLAS-FALTER

DR. MAXIMILIAN KINKELDEY. LL. M.

SONJA SCHÄFFLER

DR. KARSTEN BRANDT

ANJA FRANKE. LL. M.

UTE STEPHANI

DR. BERND ALLEKOTTE, LLM.

DR. ELVIRA PFRANG, LLM.

PATENTANWÄLTE EUROPEAN PATENT ATTORNEYS

MÜNCHEN

DR. HERMANN KINKELDEY PETER H. JAKOB WOLFHARD MEISTER HANS HILGERS DR. HENNING MEYER-PLATH ANNEUE EHNOLD THOMAS SCHUSTER DR. KLARA GOLDBACH MARTIN AUFENANGER GOTTFRIED KUTZSCH DR. HEIKE VOGELSANG-WENKE REINHARD KNAUER DIETMAR KUHL DR. FRANZ-JOSEF ZIMMER BETTINA K. REICHELT DR. ANTON K. PFAU DR. UDO WEIGELT RAINER BERTRAM JENS KOCH, M.S. (U of PA) M.S.

BERND ROTHAEMEL DR. DANIELA KINKELDEY DR. MARIA ROSARIO VEGA LASO THOMAS W. LAUBENTHAL

IHR ZEICHEN/ YOUR REF.

UNSER ZEICHEN/OUR REF.

PATENTANWÄLTE EUROPEAN PATENT ATTORNEYS

BERLIN

PROF. DR. MANFRED BÖNING DR. PATRICK ERK, M.S. (MIT)· • PATENTANWALT

KÖLN

DR. MARTIN DROPMANN

CHEMNITZ

MANFRED SCHNEIDER

OF COUNSEL PATENTANWÄLTE

AUGUST GRÜNECKER DR. GUNTER BEZOLD DR. WALTER LANGHOFF

DR. WILFRIED STOCKMAIR (-1996)

DATUM / DATE

G4719-034/wag 08.08.02

AnmelderSAMSUNG ELECTRONICS CO., LTD. CODIERUNGS-ZDECODIERUNGSAPPARAT EINEMCDMA-MOBILKOMMUNIKATIONSSYSTEM

IN

GRÜNECKER KINKELDEY

STOCKMAiR

MAXIMIUANSTR. 58
D-80538 MÜNCHEN
GERMANY

TEL. +49 89 21 23 50

22O2 8?·. 31.84 92&Lgr;

r.de· ···· e-mail· postmaster@qruneckcr.de DEUTSCHE BANK MÜNCHEN No. 17 51734 BLZ 700 700 SWIFT: DEUT DE MM

Codierungs-ZDecodierungsapparat in einem CDMA-Mobilkommunikationssystem

Diese Anmeldung beansprucht Priorität für eine Anmeldung mit dem Titel "Encoding/Decoding Apparatus and Method in a CDMA Mobile Communication System", die bei dem Korean Industrial Property Office am 9. Mai 2001 eingereicht und der die Seriennummer 2001-25306 zugewiesen wurde.

Die vorliegende Erfindung bezieht sich allgemein auf einen Codierungs-VDecodierungsapparat in einem CDMA-(Code Division Multiple Access, Vielfachzugriff mit Codetrennung)-Mobilkommunikationssystem, und besonders auf einen Apparat für die Übertragung über ein Rückkanal mit Ratenanzeige (R-RICH, reverse rate indicator channel), der in einem synchronen Mobilkommunikationssystem verwendet wird.

Im Allgemeinen unterstützt ein Zusatzrückkanal (R-SCH, reverse supplemental channel) grundsätzlich ein Übertragungsschema variabler Raten. In dem "Übertragungsschema variabler Raten" verändert eine Mobilstation ihre Übertragungsrate willkürlich. Allgemein verursacht eine Datenratenveränderung eine Veränderung einer Coderate von fehlerkorrigierenden Codes, die für die Konstruktion eines Rahmens verwendet werden, einer Zeichenwiederholungshäufigkeit und einer Länge und eines Typs von Walsh-Code für Spreizung. Deshalb sollte die Mobilstation eine Basisstation über die Datenrate des gegenwärtig übertragenen Zusatzrückkanals informieren, so dass eine Basisstation

den Zusatzrückkanal korrekt empfangen kann. Ein für diese Verwendung benutzter Kanal wird ein Raten anzeigender Rückkanal (R-RICH) genannt.

Die Arten von Datenraten, die durch die Mobilstation über den Zusatzrückkanal übertragen werden können, hängen von der Anzahl der Zusatzrückkanäle ab, die von der Mobilstation gleichzeitig benutzt werden kann. Die Anzahl der Zusatzrückkanäle wird von der Basisstation unter Berücksichtigung der Menge der während eines Verbindungsaufbaus über einen Rückkanal zu übertragenden Daten bestimmt und dann zur Mobilstation gemeldet. Deshalb schwankt die Anzahl der Informationsbits, die über den Raten anzeigenden Rückkanal übertragen werden, abhängig von der Anzahl der Zusatzrückkanäle. D.h., wenn die Anzahl der Zusatzrückkanäle 1 ist, meldet die Mobilstation eine Rückkanaldatenrate unter Verwendung von 4 Bits. Wenn die Anzahl der Zusatzrückkanäle 2 ist, meldet ferner die Mobilstation die Rückkanaldatenrate unter Verwendung von 7 Bits. Da die Anzahl der Zusatzrückkanäle, die von der Mobilstation gleichzeitig benutzt werden kann, nicht verändert werden kann, bis ein separates Kommando von der Basisstation empfangen worden ist, überträgt die Mobilstation entweder eine 4-Bit-Information oder eine 7-Bit-Information über den Raten anzeigenden Rückkanal. D.h., die Mobilstation wird niemals sowohl 4-Bit-Information als auch 7-Bit-Information zur gleichen Zeit übertragen. Konventionell ist ein (24,4)-Code oder (24,7)-Code als ein Fehler korrigierender Code für die Verwendung in dem Raten anzeigenden Rückkanal definiert.

Ein Nachteil des Raten anzeigenden Rückkanals (R-RICH) liegt darin, dass die für die Übertragung der Rückkanalraten verwendete Anzahl von Bits nur von der Anzahl der Zusatzrückkanäle abhängt. D.h., die Anzahl unterschiedlicher Datenraten, die von der Mobilstation über den Zusatzrückkanal übertragen werden kann, wird bei der Bestimmung der über den Zusatzrückkanal übertragenen Anzahl von Bits nicht berücksichtigt. Wenn die Anzahl der übertragenen Bits ohne Berücksichtigung der An-

zahl unterschiedlicher Datenraten bestimmt wird, welche von der Mobilstation über den Zusatzrückkanal übertragen werden kann, kann es passieren, dass die Mobilstation mehr Bits überträgt als tatsächlich erforderlich. Wenn z.B. die Anzahl der Zusatzrückkanäle 1 ist und die Anzahl unterschiedlicher (oder die "Arten von") Datenraten, die von der Mobilstation über den Zusatzrückkanal übertragen werden kann, 4 ist, dann ist die minimale Anzahl von Bits, die für die Übertragung der Datenraten benötigt wird, 2. Wenn die Anzahl der Zusatzrückkanäle 1 ist, dann ist jedoch die minimale Anzahl der für die Übertragung der Datenrate benötigten Bits nach dem Stand.der Technik 4.

Im konventionellen Verfahren, in dem die Anzahl der über den Raten anzeigenden Rückkanal zu übertragenden Bits von der Anzahl der Zusatzrückkanäle abhängt, ist die Anzahl der über den Raten anzeigenden Rückkanal zu übertragenden Bits größer als erforderlich. Die Übertragung einer unnötig großen Anzahl von Bits über den Raten anzeigenden Rückkanal verursacht eine Vergrößerung in einer Coderate eines Codierers, was es schwierig macht, ein optimales Codierungsverfahren anzuwenden.

Fig. 1 veranschaulicht eine Struktur eines R-RICH-Übertragers. Mit Bezug auf Fig. 1 codiert ein Codierer 100 eine 4-Bit- oder eine 7-Bit-Ratenanzeige und gibt 24 codierte Zeichen aus. Ein Zeichenwiederholer 110 wiederholt 16 mal die 24 codierten Zeichen, die von dem Codierer 100 bereitgestellt werden. Ein Signalabbilder 120 führt eine Signalabbildung über den codierten Zeichen aus, die von dem Zeichenwiederholer 120 ausgegeben werden, indem er eine 0 auf 1 und eine 1 auf -1 abbildet. Ein Spreizer 130 spreizt die Signal abgebildeten Zeichen.

Wie in Fig. 1 veranschaulicht, hat der Ratenanzeiger 4 oder 7 Bits, und codiert in 24 codierte Zeichen vor der Übertragung. Wenn Fehler während der Übertragung der in die codierten Zeichen codierten Ratenanzeige auftreten, kann die Ratenanzeige fälschlich die Coderate des korrespondierenden Zusatzrück-

kanals, der Zeichenwiederholungshäufigkeit und der Länge und des Typs des gespreizten Walsh-Codes bezeichnen. Folglich kann der Empfänger den Zusatzrückkanal nicht korrekt analysieren. Deshalb sollte die Ratenanzeige durch einen (24,4)- oder einen (24,7)-Codierer mit einer guten Leistung codiert werden. Zusätzlich sollte die Ratenanzeige so schnell wie möglich decodiert werden, um den korrespondierenden Zusatzkanal zu analysieren.

Es ist deshalb ein Ziel der vorliegenden Erfindung, einen Ratenanzeige-Codierapparat mit optimaler Leistung vorzusehen.

Es ist ein anderes Ziel der vorliegenden Erfindung, einen Ratenanzeige-Codierapparat mit minimaler Komplexität vorzusehen.

Es ist ein noch anderes Ziel der vorliegenden Erfindung, einen Apparat für die Minimierung der Hardware-Komplexität vorzusehen unter Verwendung eines Verfahrens des Ausfügens eines erweiterten REED-MULLER-Codes, so dass eine umgekehrte, schnelle HADAMARD-Transformation in einem Decodierungsprozess durchgeführt wird.

Es ist ein weiteres Ziel der vorliegenden Erfindung, einen Apparat vorzusehen unter Verwendung eines optimalen Codeworts unter Verwendung eines Verfahrens des Ausfügens eines erweiterten REED-MULLER-Codes, so dass eine umgekehrte, schnelle HADAMARD-Transformation in einem Decodierungsprozess durchgeführt wird.

Es ist ein noch anderes Ziel der vorliegenden Erfindung, einen Apparat für die Minimierung der Hardware-Komplexität vorzusehen durch Minimierung einer Länge eines orthogonalen Codes vor dem Ausfügen.

Es ist ein noch anderes Ziel der vorliegenden Erfindung, einen Apparat nicht nur für die Minimierung der Hardware-Komplexität durch Ausfügung eines erweiterten ortho-

gonalen Codes vorzusehen, sondern auch durch Erzeugung eines optimalen Codes hinsichtlich der Fehlerkorrekturleistung.

Es ist ein noch anderes Ziel der vorliegenden Erfindung, einen Apparat für die Minimierung der Hardware-Komplexität und für die Erzeugung aller der (24,1)-Codierung und (24,7)-Codierung vorzusehen, um einen optimalen Codes hinsichtlich der Fehlerkorrekturleistung zu erzeugen.

Nach einem ersten Aspekt der vorliegenden Erfindung wird von dem Apparat eine Codierung in einem Mobilkommunikationssystem vorgesehen für den Empfang von 1 bis 7 Eingabeinformationsbits und für die Ausgabe eines codierten Zeichenstroms mit 24 codierten Zeichen abhängig von einer vorbestimmten Anzahl von Eingabeinformationsbits. Die Codierung umfasst: (a) Codieren der Eingabeinformationsbits mit den Walsh-Codes Wl, W2, W4, W8 und Wl6 und den Masken Ml und M2, die alle eine vorbestimmte Länge haben, und Ausgabe eines codierten Zeichenstroms mit einer vorbestimmten Anzahl codierter Zeichen; (b) Bestimmen im Voraus einer Vielzahl von Sätzen von Ausfügepositionen, die mit jeder möglichen Zahl der Eingabeinformationsbits korrespondieren, und Bestimmen der Ausfügepositionen, die mit der Anzahl der Eingabeinformationsbits korrespondieren, aus den zuvor bestimmten Sätzen von Ausfügepositionen; und (c) Ausfügen der codierten Zeichen in den bestimmten Ausfügepositionen aus dem codierten Zeichenstrom mit der vorbestimmten Anzahl codierter Zeichen und Ausgabe des codierten Zeichenstroms mit 24 codierten Zeichen.

Nach einem anderen Aspekt der vorliegenden Erfindung wird ein Codierungsapparat in einem Mobilkommunikationssystem vorgesehen für den Empfang von 1 bis 7 Eingabeinformationsbits und für die Ausgabe eines codierten Zeichenstroms mit 24 codierten Zeichen abhängig von einer vorbestimmten Anzahl von Eingabeinformationsbits. Der Codierungsapparat umfasst einen Walsh-Codegenerator für die Erzeugung von 5 unterschiedlichen Walsh-Codes Wl, W2, W4, W8 und W16 mit einer vorbestimmten Länge; einen Maskengenerator für die Erzeugung von 2 unter-

schiedlichen Masken Ml und M2; eine Vielzahl von Multiplizierern für das Multiplizieren der Eingabeinformationsbits mit den Walsh-Codes Wl, W2, W4, W8 und Wl6 und den Masken Ml und M2 auf einer Eins-zu-Eins-Basis und für die Ausgabe einer vorbestimmten Anzahl von codierten Zeichenströmen; einen XOR-Verknüpfer für die XOR-Verknüpfung der codierten Zeichenströme von den Multiplizierern und für die Ausgabe eines codierten Zeichenstroms; und einen Ausfüger für die Bestimmung der Ausfügepositionen, die mit der Anzahl der Eingabeinformationsbits korrespondieren, aus einer Vielzahl von Sätzen von Ausfügepositionen, die mit jedem der möglichen Anzahlen der Eingabeinformationsbit korrespondieren, für die Ausfügung der codierten Zeichen in den bestimmten Ausfügepositionen von dem codierten Zeichenstrom von dem XOR-Verknüpfer und für die Ausgabe des codierten Zeichenstroms mit 24 Bits.

Nach einem noch anderen Aspekt der vorliegenden Erfindung wird ein Apparat, der in einem Mobilkommunikationssystem eine Decodierung vornimmt vorgesehen für den Empfang eines codierten Zeichenstroms mit 24 codierten Zeichen und für die Ausgabe von 1 bis 7 Eingabeinformationsbits von dem codierten Zeichenstrom. Das Decodierungsverfahren umfasst: die Bestimmung der Ausfügepositionen entsprechend der Längeninformation der Eingabeinformationsbits; das Einfügen von Null (0) an den bestimmten Ausfügepositionen für den codierten Zeichenstrom und die Ausgabe eines codierten Zeichenstroms mit einer vorbestimmten Anzahl codierter Zeichen; das Messen der Korrelationswerte des codierten Zeichenstroms mit eingefügten Nullen mit den Walsh-Codes Wl, W2, W4, W8 und Wl6 und den Masken Ml und M2, die eine Länge haben, welche von der Längeninformation der Eingabeinformationsbits abhängt; und die Ausgabe der Eingabeinformationsbits von den gemessenen Korrelationswerten.

Nach einem noch anderen Aspekt der vorliegenden Erfindung wird ein Decodierungsapparat in einem Mobilkommunikationssystem vorgesehen für den Empfang eines codierten Zeichenstroms mit 2 4 codierten Zeichen und für die Ausgabe von 1 bis 7 Ein-

gabeinformationsbits von dem codierten Zeichenstrom. Der Decodierungsapparat umfasst: einen Null-Einfüger für das Einfügen von Null (0) an unterschiedlichen Ausfügepositionen des codierten Zeichenstroms abhängig von einer Längeninformation der Eingabeinformationsbits; einen Korrelationsbewerter für das Messen von Korrelationswerten des codierten Zeichenstroms, in den Nullen eingefügt wurden, mit den Walsh-Codes Wl, W2, W4, W8 und Wl6 und den Masken Ml und M2, die eine Länge haben, welche von der Längeninformation der Eingabeinformationsbits abhängt; und einen Korrelationsvergleicher für die Ausgabe der Eingabeinformationsbits von den gemessenen Korrelationswerten.

Die obigen und andere Ziele, Merkmale und Vorteile der vorliegenden Erfindung werden offensichtlicher werden aus der folgenden detaillierten Beschreibung, wenn sie in Verbindung mit den begleitenden Zeichnungen genommen wird, in denen:

Fig. 1 eine Struktur eines R-RICH-(Raten anzeigenden Rückkanal) -Senders in einem allgemeinen CDMA-Mobilkommunikationssystem veranschaulicht;

Fig. 2 eine Struktur eines optimalen (24,4)-Codierers in einem CDMA-Mobilkommunikationssystem nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 3 eine Struktur eines Codeworts nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 4 eine Struktur eines optimalen (24,7)-Codierers in einem CDMA-Mobilkommunikationssystem nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 5 eine Struktur eines Codierers veranschaulicht, der sowohl als der optimale (24,4)-Codierer als auch als der optimale (24,7)-Codierer in einem CDMA-Mobilkommunikationssystem nach einer Ausführungsform der vorliegenden Erfindung dient;

Fig. 6 eine Struktur eines Decodierers in einem CDMA-Mobilkommunikationssystem nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 7 eine Struktur eines (24,4)-Codierers auf der Basis einer Generierungsmatrix nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 8 eine Struktur eines (24, 7)-Codierers auf der Basis einer Generierungsmatrix nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 9 eine modifizierte Struktur eines Decodierers veranschaulicht, der als aller von einem optimalen (24,1)-Codierer bis zu einem optimalen (24,7)-Codierer in einem CDMA-Mobilkom munikationssystem nach einer Ausführungsform der vorliegenden Erfindung dient;

Fig. 10 eine Struktur eines R-RICH-Übertragers für die Minimierung der Anzahl der Bits, die einem Ratenanzeiger zugewiesen sind, nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 11 eine Struktur eines (24,1)-Codierers veranschaulicht, der in einem Sender nach einer Ausführungsform der vor liegenden Erfindung eingeschlossen ist;

Fig. 12 einen (24,1)-Codierer auf der Basis der Generierungsmatrix in Fig. 11 veranschaulicht;

Fig. 13 eine Struktur eines (24,2)-Codierers veranschaulicht, der in einem Sender nach einer Ausführungsform der vor liegenden Erfindung eingeschlossen ist;

Fig. 14 einen (24,2)-Codierer auf der Basis der Generierungsmatrix in Fig. 13 veranschaulicht;

Fig. 15 eine Struktur eines (24,3)-Codierers veranschaulicht, der in einem Sender nach einer Äusführungsform der vor liegenden Erfindung eingeschlossen ist;

Fig. 16 einen (24,3)-Codierer auf der Basis der Generierungsmatrix in Fig. 15 veranschaulicht;

Fig. 17 eine Struktur eines (24,5)-Codierers veranschaulicht, der in einem Sender nach einer Ausführungsform der vor liegenden Erfindung eingeschlossen ist;

Fig. 18 einen (24,5)-Codierer auf der Basis der Generierungsmatrix in Fig. 15 veranschaulicht;

Fig. 19 eine Struktur eines erweiterten orthogonalen Codes nach einer Ausführungsform der vorliegenden Erfindung veranschaulicht;

Fig. 20 eine Struktur eines (24,7)-Codierers veranschaulicht, der in einem Sender nach einer Ausführungsform der vorliegenden Erfindung eingeschlossen ist; und

Fig. 21 einen (24,7)-Codierer auf der Basis der Generierungsmatrix in Fig. 20 veranschaulicht.

Im Folgenden wird eine bevorzugte Ausführungsform der vorliegenden Erfindung mit Bezug auf die begleitenden Zeichnungen beschrieben. In der folgenden Beschreibung werden wohlbekannte Funktionen oder Konstruktionen nicht im Detail beschrieben, da sie die Erfindung mit unnötigem Detail verschleiern würden.

Im Allgemeinen dient eine Hamming-Abstandsverteilung für Codewörter der fehlerkorrigierenden Codes als eine Maßnahme, welche die Leitung linearer, fehlerkorrigierender Codes anzeigt. Der "Hamming-Abstand" bezeichnet die Anzahl von NichtNull-Symbolen in einem Codewort. D.h., für ein bestimmtes Codewort 'Olli' ist die Anzahl der in dem Codewort enthaltenen Einsen 3, so dass der Hamming-Abstand 3 ist. Der kleinste Wert unter allen Hamming-Abstands-Werten wird ein "Minimalabstand dmin" genannt, und eine Vergrößerung des Minimalabstands des Codeworts verbessert die Fehlerkorrekturleistung des fehlerkorrigierenden Codes. Mit anderen Worten: der "optimale Code" bedeutet einen Code mit der optimalen Fehlerkorrekturleistung. Dies wird im Detail in einer Veröffentlichung The Theory of Error-Correcting Codes, F. J. Macwilliams, N. J. A. Sloane, North-Holland dargelegt. Zusätzlich legt eine Veröffentlichung An Updated Table of Minimum-Distance Bounds for Binary Linear Codes (A. E. Brouwer und Tom Verhoeff, IEEE Transactions on Information Theory, Band 39, Nr. 2, März 1993) einen Zwischencode-Minimalabstand dar, der von den Eingabe- und Ausgabewer-

ten des binären, linearen Codes für den optimalen Code abhängt.

Fig. 10 veranschaulicht eine Struktur eines R-RICH-Senders für die Minimierung der Anzahl der Bits, die einer Ratenanzeige zugewiesen sind, nach einer Ausführungsform der vorliegenden Erfindung. Mit Bezug auf Fig. 10 codiert ein Codierer 1200 einen k-Bit-Ratenanzeiger und gibt einen codierten Zeichenstrom aus, der 24 codierte Zeichen umfasst. Die Anzahl k der Bits, die dem Ratenanzeiger zugewiesen sind, wird bestimmt in Abhängigkeit von der Anzahl der Arten von Datenraten, die von der Mobilstation über den Zusatzrückkanal übertragen werden können. Der Codierer 1200 dient als einer von einem (24,1)-Codierer, einem (24,2)-Codierer, einem (24,3)-Codierer, einem (24,4)-Codierer, einem (24,5)-Codierer, einem (24,6)-Codierer und einem (24,7)-Codierer, abhängig von der Anzahl k der eingegebenen Bits. Ein Zeichenwiederholer 1210 wiederholt 16 mal die 24 codierten Zeichen, die von dem Codierer 1200 bereitgestellt werden. Ein Signalabbilder 1220 führt eine Signalabbildung über den codierten Zeichen aus, die von dem Zeichenwiederholer 1210 ausgegeben werden, durch Abbilden einer 0 auf eine 1 und einer 1 auf eine -1. Ein Spreizer 1230 spreizt die Zeichen nach der Signalabbildung.

Wie oben angegeben, verursacht eine Minimierung der Anzahl der Bits, die dem Ratenanzeiger zugewiesen sind, eine Verringerung der Coderate des Codierers, wodurch die Leistung des Raten anzeigenden Kanals verbessert wird.

Der Codierer für die Codierung des Raten anzeigenden Kanals umfasst einen (24,1)-Codierer, einen (24,2)-Codierer, einen (24, 3)-Codierer, einen (24,4)-Codierer, einen (24,5)-Codierer, einen (24 , 6)-Codierer und einen (24,7)-Codierer. Entsprechend der oben angegebenen Veröffentlichung hat ein optimaler, linearer (24, 1)-Codierer mit 1 Eingabebit und 24 Ausgabebits einen Maximalabstand 24; hat ein optimaler, linearer (24,2)-Codierer mit 2 Eingabebits und 24 Ausgabebits einen Maximalabstand 16; hat ein optimaler, linearer (24,3)-Codierer mit 3

und 24 Ausgabebits einen Maximalabstand 13; hat ein optimaler, linearer (24,4)-Codierer mit 4 Eingabebits und 24 Ausgabebits einen Maximalabstand 12; hat ein optimaler, linearer (24,5)-Codierer mit 5 Eingabebits und 24 Ausgabebits einen Maximalabstand 12; hat ein optimaler, linearer (24, 6)-Codierer mit 6 Eingabebits und 24 Ausgabebits einen Maximalabstand 10; und hat ein optimaler, linearer (24,7)-Codierer mit 7 Eingabebits und 24 Ausgabebits einen Maximalabstand 10.

Der (24,1)-Codierer bis zu dem (24,7)-Codierer für das Codieren des Ratenanzeigers werden nun nach einander beschrieben.

Der von der Erfindung vorgesehene (24,1)-Codierer ist konstruiert, um einen optimalen (24,1)-Code durch zweiunddreißigmaliges Wiederholen eines (2,1)-REED-MULLER-Codes und dann durch Ausfügen von 40 Zeichen aus dem wiederholten Code zu erzeugen. Obgleich es viele Wege gibt, um den (24,1)-Code zu erzeugen, ist es möglich, nach einer Ausführungsform der vorliegenden Erfindung nicht nur die Hardwarekomplexität zu minimieren, sondern auch ein hinsichtlich der Fehlerkorrekturleistung optimales Codewort durch Verwendung eines Verfahrens des Ausfügens eines REED-MULLER-Codes erster Ordnung zu erzeugen. Es wird angenommen, dass die Ausführungsform der vorliegenden Erfindung die fehlerkorrigierenden Codes unter Verwendung des REED-MULLER-Codes erzeugt. Auch ist es möglich, die Hardwarekomplexität durch Minimieren einer Länge des REED-MULLER-Codes vor dem Ausfügen zu minimieren.

Der (24,1)-Codierer gibt codierte Zeichen der Länge 24 durch zweiunddreißigmaliges Wiederholen von zwei codierten Zeichen aus, die von einem (2,1)-REED-MULLER-Codegenerator ausgegeben werden, und darauffolgendes Ausfügen von 40 Zeichen aus den wiederholten, codierten Zeichen. Eine Veränderung in den Ausfügepositionen, an denen die 40 Zeichen aus den wiederholten, codierten Zeichen der Länge 64 ausgefügt werden, ver-

08 · &eegr; :··:. &pgr; &ngr;

08 &eegr; ::. &pgr;

: &pgr; &ngr;

ursacht eine Veränderung in dem Minimalabstand d_mj._n des Codeworts. Um einen (24,1)-Codierer mit ausgezeichneter Fehlerkorrekturleistung in den codierten Zeichen der Länge 64 zu machen, ist es deshalb wichtig, die Ausfügepositionen zu berechnen, an denen der größte Minimalabstand erreicht werden kann.

Das einfachste Ausfügemuster für die 40 Ausfügepositionen, die für die Erzeugung eines optimalen, linearen (24,1)-Codes benötigt werden, sind {die geradzahligen Ausfügepositionen und die Positionen 1, 3, 5, 7, 9, 11, 13 und 15}. In diesem Fall haben ein Sender und ein Empfänger des Mobilkommunikationssystems, welche die 1-Bit-Information unter Verwendung des Codierungs-/Decodierungsverfahrens nach der vorliegenden Erfindung übertragen, zuvor die 40 Ausfügepositionen ausgetauscht oder sonst im Voraus gespeichert. Die Ausfügepositionen werden allgemein in einem Kommunikationsprotokoll definiert. Alternativ kann der Sender zuvor Information über die Ausfügepositionen bereitstellen.

Mit Bezug auf Fig. 11 wird ein Verfahren für die Codierung eines optimalen (24,1)-Codes nach einer Ausführungsform der vorliegenden Erfindung beschrieben. Fig. 11 veranschaulicht eine Struktur eines Codierers, der von einem Sender nach einer Ausführungsform der vorliegenden Erfindung umfasst wird. Mit Bezug auf Fig. 11 wird ein Eingabeinformationsbit aO einem (2, 1)-REED-MULLER-Codierer 1300 zugeführt. Hier stellt das Eingabeinformationsbit aO eine Ratenanzeige dar. Der REED-MULLER-Codierer 1300 codiert das Eingabeinformationsbit aO und gibt codierte Zeichen der Länge 2 (oder einen codierten Zeichenstrom) aus. Die codierten Zeichen stellen einen REED-MULLER-Code dar. Die 2 codierten Zeichen werden einem Wiederholer 1310 übergeben. Der Wiederholer 1310 gibt 64 codierte Zeichen aus durch zweiunddreißigmaliges Wiederholen der 2 empfangenen, codierten Zeichen. Nach Empfang der 64 codierten Zeichen fügt ein Ausfüger 1320 die codierten Zeichen in den 40 optimalen Ausfügepositionen aus den 64 empfangenen, codierten Zeichen aus, und gibt codierte Zeichen der Länge 24 aus. Der

Ausfüger 1320 fügt die geradzahligen Zeichen und das 1., 3., 5., 7., 9., 11., 13. und 15. Zeichen in den oben 40 genannten, optimalen Ausfügepositionen aus den empfangenen 64 codierten Zeichen aus, und gibt dann 24 codierte Zeichen aus.

Eine allgemeine Codetheorie definiert eine Erzeugungsmatrix, um eine Abbildungsbeziehung zwischen der Eingabeinformation und den codierten Zeichen zu zeigen. Wenn die Zeichenwiederholung und die Ausfügung eingeschlossen sind, wird eine Erzeugungsmatrix für einen abschließenden (24,1)-Codierer repräsentiert durch:

Gleichung 1
M = [1111 im 1111 1111 1111 1111]

Die Erzeugungsmatrix von Gleichung 1 wählt 24 Zeichen in einer ersten Reihe aus, falls das 1-Bit-Eingabesignal 1 ist, und wählt kein Zeichen aus, falls das 1-Bit-Eingabesignal 0 ist. Wenn kein Zeichen ausgewählt ist, umfasst der Zeichenstrom 24 Nullen.

Fig. 12 veranschaulicht einen (24,1)-Codierer auf der Basis der obigen Erzeugungsmatrix. Mit Bezug auf Fig. 12 wird ein Eingabeinformationsbit aO mit einem Wert von 0 oder 1 einem Multiplizierer 1410 zugeführt. Dazu gibt ein Signalgenerator 1400 einen Zeichenstrom aus, der die Erzeugungsmatrix darstellt und in einem Speicher gespeichert ist. D.h., der Signalgenerator 1400 speichert einen Zeichenstrom Rl = 1111 1111 1111 1111 Uli Uli der Länge 24, der mit der Erzeugungsmatrix korrespondiert, in dem Speicher, und stellt den gespeicherten Zeichenstrom Rl für den Multiplizierer 1410 bereit. Der Multiplizierer 1410 multipliziert dann die Zeichen des Zeichenstroms Rl mit dem Eingabeinformationsbit a0 und gibt einen codierten Zeichenstrom der Länge 24 aus.

Der von der Erfindung vorgesehene (24,2)-Codierer ist konstruiert, um einen optimalen (24,2)-Code durch achtmaliges Wiederholen eines (4,2)-REED-MULLER-Codes und dann durch Ausfügen von 8 Zeichen aus dem wiederholten Code zu erzeugen. Obgleich es viele Wege gibt, um den (24,2)-Code zu erzeugen, ist es möglich, nach einer Ausführungsform der vorliegenden Erfindung nicht nur die Hardwarekomplexität zu minimieren, sondern auch ein hinsichtlich der Fehlerkorrekturleistung optimales Codewort durch Verwendung eines Verfahrens des Ausfügens eines REED-MULLER-Codes erster Ordnung zu erzeugen. Es wird angenommen, dass die Ausführungsform der vorliegenden Erfindung die fehlerkorrigierenden Codes unter Verwendung des REED-MULLER-Codes erzeugt. Auch ist es möglich, die Hardwarekomplexität durch Minimieren einer Länge des REED-MULLER-Codes vor dem Ausfügen zu minimieren.

Der (24,2)-Codierer gibt codierte Zeichen der Länge 24 durch achtmaliges Wiederholen von vier codierten Zeichen aus, die von einem (4,2)-REED-MULLER-Codegenerator ausgegeben werden, und darauffolgendes Ausfügen von 8 Zeichen aus den wiederholten, codierten Zeichen. Eine Veränderung in den Ausfügepositionen, an denen die 8 Zeichen aus den wiederholten, codierten Zeichen der Länge 32 ausgefügt werden, verursacht eine Veränderung in dem Minimalabstand d_mi_n des Codeworts. Um einen (24, 2)-Codierer mit ausgezeichneter Fehlerkorrekturleistung in den codierten Zeichen der Länge 32 zu machen, ist es deshalb wichtig, die Ausfügepositionen zu berechnen, an denen der größte Minimalabstand erreicht werden kann.

Das einfachste Ausfügemuster für die 8 Ausfügepositionen, die für die Erzeugung eines optimalen, linearen (24,2)-Codes benötigt werden, ist {0, 4, 8, 12, 16, 20, 24, 28}. In diesem Fall haben ein Sender und ein Empfänger des Mobilkommunikationssystems, welche die 2-Bit-Information unter Verwendung des Codierungs-/Decodierungsverfahrens nach der vorliegenden Erfindung übertragen, zuvor die 8 Ausfügepositionen ausgetauscht

oder sonst im Voraus gespeichert. Die Ausfügepositionen werden allgemein in einem Kommunikationsprotokoll definiert. Alternativ kann der Sender zuvor Information über die Ausfügepositionen bereitstellen.

Mit Bezug auf Fig. 13 wird ein Verfahren für die Codierung eines optimalen (24,2)-Codes nach einer Ausführungsform der
vorliegenden Erfindung beschrieben. Fig. 13 veranschaulicht
eine Struktur eines Codierers, der von einem Sender nach einer Ausführungsform der vorliegenden Erfindung umfasst wird. Mit
Bezug auf Fig. 13 werden die Eingabeinformationsbits aO und al einem (4,2)-REED-MULLER-Codierer 1500 zugeführt. Hier stellen
das Eingabeinformationsbits aO und al eine Ratenanzeige dar.
Der REED-MULLER-Codierer 1500 codiert die Eingabeinformationsbits aO und al und gibt codierte Zeichen der Länge 4 (oder einen codierten Zeichenstrom) aus. Die codierten Zeichen stellen einen REED-MULLER-Code dar. Die 4 codierten Zeichen werden einem Wiederholer 1510 übergeben. Der Wiederholer 1510 gibt 32
codierte Zeichen aus durch achtmaliges Wiederholen der empfangenen, codierten Zeichen der Länge 4. Nach Empfang der 32 codierten
Zeichen fügt ein Ausfüger 1520 das 0., 4., 8., 12.,
16., 20., 24. und 28. Zeichen in den 8 optimalen Ausfügepositionen
aus den 32 empfangenen, codierten Zeichen aus, und gibt 24 codierte Zeichen aus.

Eine allgemeine Codetheorie definiert eine Erzeugungsmatrix,
um eine Abbildungsbeziehung zwischen der Eingabeinformation und den codierten Zeichen zu zeigen. Wenn die Zeichenwiederholung und die Ausfügung eingeschlossen sind, wird eine Erzeugungsmatrix für einen abschließenden (24,2)-Codierer repräsentiert durch:

Gleichung 2

[10110110111

1011011011011011011011011J

_{M =} [1011011011011011011011011

Die Erzeugungsmatrix von Gleichung 2 wählt 24 Zeichen in
einer ersten Reihe aus, falls das erste Informationsbit der 2

Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das erste Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 2 wählt 24 Zeichen in einer zweiten Reihe aus, falls das zweite Informationsbit der 2 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das zweite Informationsbit 0 ist. Ein codierter Zeichenstrom für die Eingabeinformationsbits wird durch XOR-Verknüpfung aller der ausgewählten Ströme in einer Zeicheneinheit erzeugt.

Fig. 14 veranschaulicht einen (24,2)-Codierer auf der Basis der obigen Erzeugungsmatrix. Mit Bezug auf Fig. 14 wird von den Eingabeinformationsbits aO und al mit einem Wert von 0 oder 1 das Eingabeinformationsbit aO einem Multiplizierer 1620 bzw. das Eingabeinformationsbit al einem Multiplizierer 1622 zugeführt. Dazu gibt ein Signalgenerator 1600 zwei Zeichenströme, welche die Erzeugungsmatrix darstellen und in einem Speicher gespeichert sind, an die zugeordneten Multiplizierer aus. D.h., der Signalgenerator 1600 speichert in dem Speicher einen Zeichenstrom Rl = 101 101 101 101 101 101 101 101 der Länge 24, der mit der ersten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom Rl für den Multiplizierer 1620 bereit. Der Signalgenerator 1600 speichert in dem Speicher einen Zeichenstrom R2 = 011 011 011 011 011 011 011 der Länge 24, der mit der zweiten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R2 für den Multiplizierer 1622 bereit. Der Multiplizierer 1620 multipliziert dann die Zeichen des Zeichenstroms Rl mit dem Eingabeinformationsbit aO und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1640 aus. Ferner multipliziert der Multiplizierer 1622 die Zeichen des Zeichenstroms R2 mit dem Eingabeinformationsbit al und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpf er 1640 aus. Der XOR-Verknüpfer 1640 verknüpft dann mit einer XOR-Verknüpfung die empfangenen zwei Zeichenströme der Länge 24 und gibt einen codierten Zeichenstrom der Länge 24 aus.

Der von der Erfindung vorgesehene (24,3)-Codierer ist konstruiert, um einen optimalen (24,3)-Code durch viermaliges Wiederholen eines (8,3)-REED-MULLER-Codes und dann durch Ausfügen von 8 Zeichen aus dem wiederholten Code zu erzeugen. Obgleich es viele Wege gibt, um den (24,3)-Code zu erzeugen, ist es möglich, nach einer Ausführungsform der vorliegenden Erfindung nicht nur die Hardwarekomplexität zu minimieren, sondern auch ein hinsichtlich der Fehlerkorrekturleistung optimales Codewort durch Verwendung eines Verfahrens des Ausfügens eines REED-MULLER-Codes erster Ordnung zu erzeugen. Es wird angenommen, dass die Ausführungsform der vorliegenden Erfindung die fehlerkorrigierenden Codes unter Verwendung des REED-MULLER-Codes erzeugt. Auch ist es möglich, die Hardwarekomplexität durch Minimieren einer Länge des REED-MULLER-Codes vor dem Ausfügen zu minimieren.

Der (24,3)-Codierer gibt codierte Zeichen der Länge 24 durch viermaliges Wiederholen von acht codierten Zeichen aus, die von einem (8,3)-REED-MULLER-Codegenerator ausgegeben werden, und darauffolgendes Ausfügen von 8 Zeichen aus den wiederholten, codierten Zeichen. Eine Veränderung in den Ausfügepositionen, an denen die 8 Zeichen aus den wiederholten, codierten Zeichen der Länge 32 ausgefügt werden, verursacht eine Veränderung in dem Minimalabstand d_mi_n des Codeworts. Um einen (24,3)-Codierer mit ausgezeichneter Fehlerkorrekturleistung in den codierten Zeichen der Länge 32 zu machen, ist es deshalb wichtig, die Ausfügepositionen zu berechnen, an denen der größte Minimalabstand erreicht werden kann.

Das einfachste Ausfügungsmuster für die 8 Ausfügepositionen, die für die Erzeugung eines optimalen, linearen (24,3)-Codes benötigt werden, ist {0, 3, 5, 6, 7, 8, 16, 24}. In diesem Fall haben ein Sender und ein Empfänger des Mobilkommunikationssystems, welche die 3-Bit-Information unter Verwendung des Codierungs-/Decodierungsverfahrens nach der vorliegenden

• ·

• ·

• · &phgr; ·

> ♦ · t

Erfindung übertragen, zuvor die 8 Ausfügepositionen ausgetauscht oder sonst im Voraus gespeichert. Die Ausfügepositionen werden allgemein in einem Kommunikationsprotokoll definiert. Alternativ kann der Sender zuvor Information über die Ausfügepositionen bereitstellen.

Mit Bezug auf Fig. 15 wird ein Verfahren für die Codierung eines optimalen (24,3)-Codes nach einer Ausführungsform der vorliegenden Erfindung beschrieben. Fig. 15 veranschaulicht eine Struktur eines Codierers, der von einem Sender nach einer Ausführungsform der vorliegenden Erfindung umfasst wird. Mit Bezug auf Fig. 15 werden die Eingabeinformationsbits aO, al und a2 einem (8,3)-REED-MULLER-Codierer 1700 zugeführt. Hier stellen das Eingabeinformationsbits aO, al und a2 eine Ratenanzeige dar. Der REED-MULLER-Codierer 1700 codiert die Eingabeinformationsbits aO, al und a2 und gibt codierte Zeichen der Länge 8 (oder einen codierten Zeichenstrom) aus. Die codierten Zeichen stellen einen REED-MULLER-Code dar. Die 8 codierten Zeichen werden einem Wiederholer 1710 übergeben. Der Wiederholer 1710 gibt 32 codierte Zeichen aus durch viermaliges Wiederholen der empfangenen, codierten Zeichen der Länge 8. Nach Empfang der 32 codierten Zeichen fügt ein Ausfüger 1720 das 0., 3., 5., 6., 7., 8., 16. und 24. Zeichen in den 8 optimalen Ausfügepositionen aus den 32 empfangenen, codierten Zeichen aus, und gibt 24 codierte Zeichen aus.

Eine allgemeine Codetheorie definiert eine Erzeugungsmatrix, um eine Abbildungsbeziehung zwischen der Eingabeinformation und den codierten Zeichen zu zeigen. Wenn die Zeichenwiederholung und die Ausfügung eingeschlossen sind, wird eine Erzeugungsmatrix für einen abschließenden (24,3)-Codierer repräsentiert durch:

Gleichung 3

100101010110101011010101
010011001101100110110011
0010 00111100011110001111

Die Erzeugungsmatrix von Gleichung 3 wählt 24 Zeichen in einer ersten Reihe aus, falls das erste Informationsbit der Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das erste Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 3 wählt 24 Zeichen in einer zweiten Reihe aus, falls das zweite Informationsbit der 3 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das zweite Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 3 wählt 24 Zeichen in einer dritten Reihe aus, falls das dritte Informationsbit der 3 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das dritte Informationsbit 0 ist. Ein codierter Zeichenstrom für die Eingabeinformationsbits wird durch XOR-Verknüpfung aller der ausgewählten Ströme in einer Zeicheneinheit erzeugt.

Fig. 16 veranschaulicht einen (24,3)-Codierer auf der Basis der obigen Erzeugungsmatrix. Mit Bezug auf Fig. 16 wird von den Eingabeinformationsbits aO, al und a2 mit einem Wert von oder 1 das Eingabeinformationsbit aO einem Multiplizierer 1820, das Eingabeinformationsbit al einem Multiplizierer 1822 bzw. das Eingabeinformationsbit a2 einem Multiplizierer 1824 zugeführt. Dazu gibt ein Signalgenerator 1800 drei Zeichenströme, welche die Erzeugungsmatrix darstellen und in einem Speicher gespeichert sind, an die zugeordneten Multiplizierer aus. D.h., der Signalgenerator 1800 speichert in dem Speicher einen Zeichenstrom Rl = 100 101 0101 101 0101 101 0101 der Länge 24, der mit der ersten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom Rl für den Multiplizierer 1820 bereit. Der Signalgenerator 1800 speichert in dem Speicher einen Zeichenstrom R2 = 010 011 0011 0011 011 0011 der Länge 24, der mit der zweiten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R2 für den Multiplizierer 1822 bereit. Der Signalgenerator 1800 speichert in dem Speicher einen Zeichenstrom R3 = 001 000 1111 000 1111 000 1111 der Länge 24, der mit der dritten Zeile der Erzeugungsmatrix korrespondiert, und

♦ :::: s5 *

dritten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R3 für den Multiplizierer 1824 bereit. Der Multiplizierer 1820 multipliziert dann die Zeichen des Zeichenstroms Rl mit dem Eingabeinformationsbit aO und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1840 aus. Der Multiplizierer 1822 multipliziert dann die Zeichen des Zeichenstroms R2 mit dem Eingabeinformationsbit al und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1840 aus. Ferner multipliziert der Multiplizierer 1824 die Zeichen des Zeichenstroms R3 mit dem Eingabeinformationsbit a2 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1840 aus. Der XOR-Verknüpf er 184 0 verknüpft dann mit einer XOR-Verknüpfung die empfangenen drei Zeichenströme der Länge 24 und gibt einen codierten Zeichenstrom der Länge 24 aus.

Der von der Erfindung vorgesehene (24,4)-Codierer ist konstruiert, um einen optimalen (24,4)-Code durch zweimaliges Wiederholen eines (16,4)-REED-MULLER-Codes und dann durch Ausfügen von 8 Zeichen aus dem wiederholten Code zu erzeugen. Obgleich es viele Wege gibt, um den (24,4)-Code zu erzeugen, ist es möglich, nach einer Ausführungsform der vorliegenden Erfindung nicht nur die Hardwarekomplexität zu minimieren, sondern auch ein hinsichtlich der Fehlerkorrekturleistung optimales Codewort durch Verwendung eines Verfahrens des Ausfügens eines REED-MULLER-Codes erster Ordnung zu erzeugen. Auch ist es möglich, die Hardwarekomplexität durch Minimieren einer Länge des REED-MULLER-Codes vor dem Ausfügen zu minimieren. Es wird angenommen, dass die Ausführungsform der vorliegenden Erfindung die fehlerkorrigierenden Codes unter Verwendung des REED-MULLER-Codes erzeugt.

Der (24,4)-Codierer gibt codierte Zeichen der Länge 24 durch zweimaliges Wiederholen von 16 codierten Zeichen aus, die von einem (16,4)-REED-MULLER-Codegenerator ausgegeben werden, und darauffolgendes Ausfügen von 8 Zeichen aus den wie-

derholten, codierten Zeichen. Eine Veränderung in den Ausfügepositionen, an denen die 8 Zeichen aus den wiederholten, codierten Zeichen der Länge 32 ausgefügt werden, verursacht eine Veränderung in dem Minimalabstand d_mi_n des Codeworts. Um einen (24,4)-Codierer mit ausgezeichneter Fehlerkorrekturleistung in den codierten Zeichen der Länge 32 zu machen, ist es deshalb wichtig, die Ausfügepositionen zu berechnen, an denen der größte Minimalabstand erreicht werden kann.

Das einfachste Ausfügungsmuster für die 8 Ausfügepositionen, die für die Erzeugung eines optimalen, linearen (24,4)-Codes benötigt werden, ist {0, 1, 2, 3, 4, 5, 6, 16}. In diesem Fall haben ein Sender und ein Empfänger des Mobilkommunikationssystems, welche die 4-Bit-Information unter Verwendung des Codierungs-/Decodierungsverfahrens nach der vorliegenden Erfindung übertragen, zuvor die 8 Ausfügepositionen ausgetauscht oder sonst im Voraus gespeichert. Die Ausfügepositionen werden allgemein in einem Kommunikationsprotokoll definiert. Alternativ kann der Sender zuvor Information über die Ausfügepositionen bereitstellen.

Mit Bezug auf Fig. 2 wird ein Verfahren für die Codierung eines optimalen (24,4)-Codes nach einer Ausführungsform der vorliegenden Erfindung beschrieben. Fig. 2 veranschaulicht eine Struktur eines Codierers, der von einem Sender nach einer Ausführungsform der vorliegenden Erfindung umfasst wird. Mit Bezug auf Fig. 2 werden die 4 Eingabeinformationsbits aO, al, a2 und a3 einem (16,4)-REED-MULLER-Codierer 200 zugeführt. Hier stellen das Eingabeinformationsbits aO, al, a2 und a3 eine Ratenanzeige dar. Der REED-MULLER-Codierer 200 codiert die Eingabeinformationsbits aO, al, a2 und a3 und gibt codierte Zeichen der Länge 16 (oder einen codierten Zeichenstrom) aus. Die codierten Zeichen stellen einen REED-MULLER-Code dar. Die 16 codierten Zeichen werden einem Wiederholer 210 übergeben. Der Wiederholer 210 gibt 32 codierte Zeichen aus durch zweimaliges Wiederholen der empfangenen, codierten Zeichen der Länge 16. Nach Empfang der 32 codierten Zeichen fügt ein Ausfüger

220 das 0., &igr;., 2., 3., 4., 5., 6. und 16. Zeichen in den 8 optimalen Ausfügepositionen aus den 32 empfangenen, codierten Zeichen aus, und gibt 24 codierte Zeichen aus.

Eine allgemeine Codetheorie definiert eine Erzeugungsmatrix, um eine Abbildungsbeziehung zwischen der Eingabeinformation und den codierten Zeichen zu zeigen. Wenn die Zeichenwiederholung und die Ausfügung eingeschlossen sind, wird eine Erzeugungsmatrix für einen abschließenden (24,4)-Codierer repräsentiert durch:

Gleichung 4

101010101101010101010101
100110011011001100110011
100001111000111100001111
011111111000000011111111

Die Erzeugungsmatrix von Gleichung 4 wählt 24 Zeichen in einer ersten Reihe aus, falls das erste Informationsbit der 4 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das erste Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 4 wählt 24 Zeichen in einer zweiten Reihe aus, falls das zweite Informationsbit der 4 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das zweite Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 4 wählt 24 Zeichen in einer dritten Reihe aus, falls das dritte Informationsbit der 4 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das dritte Informationsbit 0 ist. Ferner wählt die Erzeugungsmatrix von Gleichung 4 24 Zeichen in einer vierten Reihe aus, falls das vierte Informationsbit der 4 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das vierte Informationsbit 0 ist. Ein codierter Zeichenstrom für die Eingabeinformationsbits wird durch XOR-Verknüpfung aller der ausgewählten Ströme in einer Zeicheneinheit erzeugt.

Fig. 7 veranschaulicht einen (24,4)-Codierer auf der Basis der obigen Erzeugungsmatrix. Mit Bezug auf Fig. 7 wird von den Eingabeinformationsbits a0, al, a2 und a3 mit einem Wert von 0

oder 1 das Eingabeinformationsbit aO einem Multiplizierer 920, das Eingabeinformationsbit al einem Multiplizierer 922, das Eingabeinformationsbit a2 einem Multiplizierer 924 bzw. das Eingabeinformationsbit a3 einem Multiplizierer 926 zugeführt. Dazu gibt ein Signalgenerator 900 vier Zeichenströme, welche die Erzeugungsmatrix darstellen und in einem Speicher gespeichert sind, an die zugeordneten Multiplizierer aus. D.h., der Signalgenerator 900 speichert in dem Speicher einen Zeichenstrom Rl = 1010 1010 1101 0101 0101 0101 der Länge 24, der mit der ersten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom Rl für den Multiplizierer 920 bereit. Der Signalgenerator 900 speichert in dem Speicher einen Zeichenstrom R2 = 1001 1011 1011 0011 0011 0011 der Länge 24, der mit der zweiten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R2 für den Multiplizierer 922 bereit. Der Signalgenerator 900 speichert in dem Speicher einen Zeichenstrom R3 = 1000 Olli 1000 0000 1111 im der Länge 24, der mit der dritten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R3 für den Multiplizierer 924 bereit. Der Signalgenerator 900 speichert in dem Speicher einen Zeichenstrom R4 = Olli Uli 1000 0000 1111 1111 der Länge 24, der mit der vierten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R4 für den Multiplizierer 926 bereit. Der Multiplizierer 920 multipliziert dann die Zeichen des Zeichenstroms Rl mit dem Eingabeinformationsbit a0 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 940 aus. Der Multiplizierer 922 multipliziert die Zeichen des Zeichenstroms R2 mit dem Eingabeinformationsbit al und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 940 aus. Der Multiplizierer 924 multipliziert die Zeichen des Zeichenstroms R3 mit dem Eingabeinformationsbit a2 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 940 aus. Ferner multipliziert der Multiplizierer 926 die Zeichen des Zeichenstroms R4 mit dem Einga-

beinformationsbit a3 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 940 aus. Der XOR-Verknüpfer 94 0 verknüpft dann mit einer XOR-Verknüpfung die empfangenen vier Zeichenströme der Länge 24 und gibt einen codierten Zeichenstrom der Länge 24 aus.

Der von der Erfindung vorgesehene (24,5)-Codierer ist konstruiert, um einen optimalen (24,5)-Code durch Ausfügen von 8 Zeichen aus einem (32,5)-REED-MULLER-Code erster Ordnung zu erzeugen. Obgleich es viele Wege gibt, um den (24,5)-Code zu erzeugen, ist es möglich, nach einer Ausführungsform der vorliegenden Erfindung nicht nur die Hardwarekomplexität zu minimieren, sondern auch ein hinsichtlich der Fehlerkorrekturleistung optimales Codewort durch Verwendung eines Verfahrens des Ausfügens eines REED-MULLER-Codes erster Ordnung zu erzeugen. Es wird angenommen, dass die Ausführungsform der vorliegenden Erfindung die fehlerkorrigierenden Codes unter Verwendung des REED-MULLER-Codes erzeugt. Auch ist es möglich, die Hardwarekomplexität durch Minimieren einer Länge des REED-MULLER-Codes vor dem Ausfügen zu minimieren.

Der (24,5)-Codierer gibt codierte Zeichen der Länge 24 durch Ausgabe von 32 codierten Zeichen aus, die von einem (32,5)-REED-MULLER-Codegenerator ausgegeben werden, und darauf folgendes Ausfügen von 8 Zeichen aus den codierten Zeichen der Länge 32. Eine Veränderung in den Ausfügepositionen, an denen die 8 Zeichen aus den codierten Zeichen der Länge 32 ausgefügt werden, verursacht eine Veränderung in dem Minimalabstand d_min des Codeworts. Um einen (24,5)-Codierer mit ausgezeichneter Fehlerkorrekturleistung in den codierten Zeichen der Länge 32 zu machen, ist es deshalb wichtig, die Ausfügepositionen zu berechnen, an denen der größte Minimalabstand erreicht werden kann. Das einfachste Ausfügungsmuster für die 8 Ausfügepositionen, die für die Erzeugung eines optimalen, linearen (24,5)-

• ·

&udigr;&ogr;·&igr;"&igr;:^:::·&pgr;&ngr;

Codes benötigt werden, ist {0, 1, 2, 3, 4, 5, 6, 7}. In diesem Fall haben ein Sender und ein Empfänger des Mobilkommunikationssystems,
welche die 5-Bit-Information unter Verwendung des
Codierungs-/Decodierungsverfahrens nach der vorliegenden Erfindung
übertragen, zuvor die 8 Ausfügepositionen ausgetauscht oder sonst im Voraus gespeichert. Die Ausfügepositionen werden allgemein in einem Kommunikationsprotokoll definiert. Alternativ kann der Sender zuvor Information über die Ausfügepositionen bereitstellen.

Mit Bezug auf Fig. 17 wird ein Verfahren für die Codierung eines optimalen (24,5)-Codes nach einer Ausführungsform der
vorliegenden Erfindung beschrieben. Fig. 17 veranschaulicht
eine Struktur eines Codierers, der von einem Sender nach einer Ausführungsform der vorliegenden Erfindung umfasst wird. Mit
Bezug auf Fig. 17 werden die 5 Eingabeinformationsbits aO, al, a2, a3 und a4 einem (32,5)-REED-MULLER-Codierer 1900 zugeführt.
Hier stellen das Eingabeinformationsbits aO, al, a2, a3 und a4 eine Ratenanzeige dar. Der REED-MULLER-Codierer 1900
codiert die Eingabeinformationsbits aO, al, a2, a3 und a4 und
gibt codierte Zeichen der Länge 32 (oder einen codierten Zeichenstrom)
aus. Die codierten Zeichen stellen einen REED-MULLER-Code
dar. Die 32 codierten Zeichen werden einem Wiederholer 1910 übergeben. Nach Empfang der 32 codierten Zeichen
fügt ein Ausfüger 1920 das 0., 1., 2., 3., 4., 5., 6. und 7.
Zeichen in den 8 optimalen Ausfügepositionen aus den 32 empfangenen,
codierten Zeichen aus, und gibt 24 codierte Zeichen
aus.

Eine allgemeine Codetheorie definiert eine Erzeugungsmatrix,
um eine Abbildungsbeziehung zwischen der Eingabeinformation und den codierten Zeichen zu zeigen. Wenn die Zeichenwiederholung und die Ausfügung eingeschlossen sind, wird eine Erzeugungsmatrix für einen abschließenden (24,5)-Codierer repräsentiert durch:

Gleichung 5

010IOIOIOIO1010101010101
001100110011001100110011
000 011110000111100001111
111111110000000011111111
000000001111111111111111

Die Erzeugungsmatrix von Gleichung 5 wählt 24 Zeichen in einer ersten Reihe aus, falls das erste Informationsbit der 5 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das erste Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 5 wählt 24 Zeichen in einer zweiten Reihe aus, falls das zweite Informationsbit der 5 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das zweite Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 5 wählt 24 Zeichen in einer dritten Reihe aus, falls das dritte Informationsbit der 5 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das dritte Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 5 wählt 24 Zeichen in einer vierten Reihe aus, falls das vierte Informationsbit der 5 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das dritte Informationsbit 0 ist. Ferner wählt die Erzeugungsmatrix von Gleichung 5 24 Zeichen in einer fünften Reihe aus, falls das fünfte Informationsbit der 5 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das fünfte Informationsbit 0 ist. Ein codierter Zeichenstrom für die Eingabeinformationsbits wird durch XOR-Verknüpfung aller der ausgewählten Ströme in einer Zeicheneinheit erzeugt.

Fig. 18 veranschaulicht einen (24,5)-Codierer auf der Basis der obigen Erzeugungsmatrix. Mit Bezug auf Fig. 18 wird von den Eingabeinformationsbits a0 - a4 mit einem Wert von 0 oder 1 das Eingabeinformationsbit a0 einem Multiplizierer 2020, das Eingabeinformationsbit al einem Multiplizierer 2022, das Eingabeinformationsbit a2 einem Multiplizierer 2024, das Eingabeinformationsbit a3 einem Multiplizierer 2026 bzw. das Eingabeinformationsbit a4 einem Multiplizierer 2028 zugeführt. Dazu gibt ein Signalgenerator 2000 fünf Zeichenströme, welche die

Erzeugungsmatrix darstellen und in einem Speicher gespeichert sind, an die zugeordneten Multiplizierer aus. D.h., der Signalgenerator 2000 speichert in dem Speicher einen Zeichenstrom Rl = 0101 0101 0101 0101 0101 0101 der Länge 24, der mit der ersten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom Rl für den Multiplizierer 2020 bereit. Der Signalgenerator 2000 speichert in dem Speicher einen Zeichenstrom R2 = 0011 0011 0011 0011 0011 0011 der Länge 24, der mit der zweiten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R2 für den Multiplizierer 2022 bereit. Der Signalgenerator 2000 speichert in dem Speicher einen Zeichenstrom R3 = 0000 1111 0000 1111 0000 1111 der Länge 24, der mit der dritten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R3 für den Multiplizierer 2024 bereit. Der Signalgenerator 2000 speichert in dem Speicher einen Zeichenstrom R4 = Uli .1111 0000 0000 1111 1111 der Länge 24, der mit der vierten Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R4 für den Multiplizierer 2026 bereit. Der Signalgenerator 2000 speichert in dem Speicher einen Zeichenstrom R5 = 0000 0000 1111 1111 1111 1111 der Länge 24, der mit der fünften Zeile der Erzeugungsmatrix korrespondiert, und stellt den gespeicherten Zeichenstrom R5 für den Multiplizierer 2028 bereit. Der Multiplizierer 2020 multipliziert dann die Zeichen des Zeichenstroms Rl mit dem Eingabeinformationsbit a0 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2040 aus. Der Multiplizierer 2022 multipliziert die Zeichen des Zeichenstroms R2 mit dem Eingabeinformationsbit al und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpf er 2040 aus. Der Multiplizierer 2024 multipliziert die Zeichen des Zeichenstroms R3 mit dem Eingabeinformationsbit a2 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2040 aus. Der Multiplizierer 2026 multipliziert die Zeichen des Zeichenstroms R4 mit dem Eingabeinformationsbit a3 und gibt

j V ·:

Vr.. j V- ·: V

einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2040 aus. Ferner multipliziert der Multiplizierer 2028 die Zeichen des Zeichenstroms R5 mit dem Eingabeinformationsbit a4 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2040 aus. Der XOR-Verknüpfer 2040 verknüpft dann mit einer XOR-Verknüpfung die empfangenen fünf Zeichenströme der Länge 24 und gibt einen codierten Zeichenstrom der Länge 24 aus.

Der von der Erfindung vorgesehene (24,6)-Codierer ist konstruiert, um einen optimalen (24,6)-Code durch Ausfügen von 8 Zeichen aus einem erweiterten orthogonalen Code zu erzeugen, der ermittelt wurde durch Erweitern eines Codeworts unter Verwendung einer Maskenfunktion für einen orthogonalen (32,5)-Code (oder REED-MULLER-Code erster Ordnung).

Fig. 19 veranschaulicht eine Struktur des erweiterten, orthogonalen Codes. Mit Bezug auf Fig. 3 werden dann, wenn Ml die benutzte Maskenfunktion ist, 32 Codewörter W der Länge 32 für die oberen 32 Codewörter benutzt, und 32 Codewörter (Ml + W), die durch XOR-Verknüpfung der Maskenfunktion Ml und der 32 orthogonalen Codewörter W für die nächsten 32 Codewörter benutzt. Deshalb werden insgesamt 2⁶ = 64 Codewörter als der erweiterte, orthogonale Code benutzt. Die Maskenfunktion Ml für die Optimierung eines (24,6)-Codes wird experimentell bestimmt.

Z.B. ist die Maskenfunktion wie folgt.

Ml = 0000 0000 1110 1000 1101 1000 1100 0000

Obgleich es viele Wege gibt, um den linearen (24,6)-Code zu erzeugen, ist es möglich, nach einer Ausführungsform der vorliegenden Erfindung nicht nur die Hardwarekomplexität zu minimieren, sondern auch ein hinsichtlich der Fehlerkorrekturleistung optimales Codewort durch Verwendung eines Verfahrens des Ausfügens eines REED-MULLER-Codes erster Ordnung zu erzeugen, so dass eine umgekehrte, schnelle HADAMARD-Transformation in

einem Decodierungsprozess durchgeführt wird. Die Ausführungsform der vorliegenden Erfindung erzeugt einen fehlerkorrigierenden Code unter Verwendung des erweiterten, orthogonalen Codes. Ferner ist es möglich, die Hardwarekomplexität durch Minimieren einer Länge des orthogonalen Codes vor dem Ausfügen zu minimieren.

Das (24,6)-Codewort wird erzeugt durch Ausfügen von 8 Zeichen von den 32 codierten Zeichen, die von einem erweiterten (32,6)-Codegenerator ausgegeben werden. Hier verursacht eine Veränderung in den Ausfügepositionen, an denen die 8 Zeichen aus den 32 codierten Zeichen ausgefügt werden, eine Veränderung in dem Minimalabstand d_min des Codeworts. Um einen (24,6)-Codierer mit ausgezeichneter Fehlerkorrekturleistung in dem erweiterten, orthogonalen Code zu machen, ist es deshalb wichtig, die Ausfügepositionen zu berechnen, an denen der größte Minimalabstand erreicht werden kann.

Die für die Erzeugung eines optimalen, linearen (24,6)-Codes benötigten Ausfügepositionen werden durch Experimente bestimmt. Das einfachste Ausfügungsmuster ist {0, 1, 2, 3, 4, 5, 6, 7}. In diesem Fall haben ein Sender und ein Empfänger des Mobilkommunikationssystems, welche die 6-Bit-Information unter Verwendung des Codierungs-/Decodierungsverfahrens nach der vorliegenden Erfindung übertragen, zuvor die 8 Ausfügepositionen ausgetauscht oder sonst im Voraus gespeichert. Die Ausfügepositionen werden allgemein in einem Kommunikationsprotokoll definiert. Alternativ kann der Sender zuvor Information über die Ausfügepositionen bereitstellen.

Fig. 20 veranschaulicht eine Struktur eines optimalen (24, 6)-Codierers, der in einem Sender nach einer Ausführungsform der vorliegenden Erfindung eingeschlossen ist. Mit Bezug auf Fig. 20 werden die 6 Eingabeinformationsbits aO, al, a2, a3, a4 und a5 einem erweiterten, orthogonalen (32,6)-Codierer 2100 zugeführt. Hier stellen die 6 Eingabeinformationsbits a0, al, a2, a3, a4 und a5 eine Ratenanzeige dar. Der erweiterte, orthogonale (32,6)-Codierer 2100 codiert die Eingabeinformati-

08·&pgr;:^:::&pgr;&ngr;

08·&pgr;:^:::·&pgr;&ngr;

onsbits aO, al, a2, a3, a4 und a5 und gibt codierte Zeichen der Länge 32 (oder einen codierten Zeichenstrom) aus. Die 32 codierten Zeichen, die von dem erweiterten, orthogonalen (32,6)-Codierer 2100 ausgegeben werden, werden einem Ausfüger 2110 übergeben. Der Ausfüger 2110 fügt das 0., 1., 2., 3., 4., 5., 6. und 7. Zeichen in den 8 optimalen Ausfügepositionen aus den 32 empfangenen, codierten Zeichen aus, und gibt 24 codierte Zeichen aus.

Eine allgemeine Codetheorie definiert eine Erzeugungsmatrix, um eine Abbildungsbeziehung zwischen der Eingabeinformation und den codierten Zeichen zu zeigen. Wenn die Ausfügung eingeschlossen ist, wird eine Erzeugungsmatrix für einen abschließenden (24,6)-Codierer repräsentiert durch:

Gleichung 6

010101010101010101010101
001100110011001100110011
₌ 000011110000111100001111
111111110000000011111111
000000001111111111111111
.111010001101100011000000

Die Erzeugungsmatrix von Gleichung 6 wählt 24 Zeichen in einer ersten Reihe aus, falls das erste Informationsbit der 6 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das erste Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 6 wählt 24 Zeichen in einer zweiten Reihe aus, falls das zweite Informationsbit der 6 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das zweite Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 6 wählt 24 Zeichen in einer dritten Reihe aus, falls das dritte Informationsbit der 6 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das dritte Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 6 wählt 24 Zeichen in einer vierten Reihe aus, falls das vierte Informationsbit der 6 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das dritte Informationsbit 0 ist. Die Erzeugungsmatrix von

Gleichung 6 wählt 24 Zeichen in einer fünften Reihe aus, falls das fünfte Informationsbit der 6 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das fünfte Informationsbit 0 ist. Ferner wählt die Erzeugungsmatrix von Gleichung 6 24 Zeichen in einer sechsten Reihe aus, falls das sechste Informationsbit der 6 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das sechste Informationsbit 0 ist. Ein codierter Zeichenstrom für die Eingabeinformationsbits wird durch XOR-Verknüpfung aller der ausgewählten Ströme in einer Zeicheneinheit erzeugt.

Fig. 21 veranschaulicht einen (24,6)-Codierer auf der Basis der obigen Erzeugungsmatrix. Mit Bezug auf Fig. 21 wird von den Eingabeinformationsbits aO - a5 mit einem Wert von 0 oder 1 das Eingabeinformationsbit aO einem Multiplizierer 2220, das Eingabeinformationsbit al einem Multiplizierer 2222, das Eingabeinformationsbit a2 einem Multiplizierer 2224, das Eingabeinformationsbit a3 einem Multiplizierer 2226, das Eingabeinformationsbit a4 einem Multiplizierer 2228 bzw. das Eingabeinformationsbit a5 einem Multiplizierer 2230 zugeführt. Dazu gibt ein Signalgenerator 2200 sechs Zeichenströme Rl - R6, welche die Erzeugungsmatrix darstellen und in einem Speicher gespeichert sind, an die zugeordneten Multiplizierer 2220 2230 aus. D.h., der Signalgenerator 2200 liest einen Zeichenstrom Rl = 0101 0101 0101 0101 0101 0101 der Länge 24, der mit der ersten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom Rl für den Multiplizierer 2220 bereit. Der Signalgenerator 2200 liest einen Zeichenstrom R2 = 0011 0011 0011 0011 0011 0011 der Länge 24, der mit der zweiten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom R2 für den Multiplizierer 2222 bereit. Der Signalgenerator 2200 liest einen Zeichenstrom R3 = 0000 1111 0000 1111 0000 1111 der Länge 24, der mit der dritten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen

Zeichenstrom R3 für den Multiplizierer 2224 bereit. Der Signalgenerator 2200 liest einen Zeichenstrom R4 = 1111 1111 0000 0000 1111 Uli der Länge 24, der mit der vierten Zeile der Erzeugungsmatrix korrespondiert, die in dem' Speicher gespeichert ist, und stellt den gespeicherten Zeichenstrom R4 für den Multiplizierer 2226 bereit. Der Signalgenerator 2200 liest einen Zeichenstrom R5 = 0000 0000 1111 1111 1111 1111 der Länge 24, der mit der fünften Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom R6 für den Multiplizierer 2228 bereit. Der Signalgenerator 2200 liest einen Zeichenstrom R6 = 1110 1000 1101 1000 1100 0000 der Länge 24, der mit der sechsten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom R6 für den Multiplizierer 2230 bereit. Der Multiplizierer 2220 multipliziert dann die Zeichen des Zeichenstroms Rl mit dem Eingabeinformationsbit a0 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2240 aus. Der Multiplizierer 2222 multipliziert die Zeichen des Zeichenstroms R2 mit dem Eingabeinformationsbit al und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2240 aus. Der Multiplizierer 2224 multipliziert die Zeichen des Zeichenstroms R3 mit dem Eingabeinformationsbit a2 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2240 aus. Der Multiplizierer 2226 multipliziert die Zeichen des Zeichenstroms R4 mit dem Eingabeinformationsbit a3 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpf er 2240 aus. Der Multiplizierer 2228 multipliziert die Zeichen des Zeichenstroms R5 mit dem Eingabeinformationsbit a4 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2240 aus. Ferner multipliziert der Multiplizierer 2230 die Zeichen des Zeichenstroms R6 mit dem Eingabeinformationsbit a5 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 2240 aus. Der XOR-Verknüpfer 2240 verknüpft dann mit einer XOR-Verknüpfung die empfangenen

•5 C :'V."t &Ggr;, ·": 33 ; Jt · · ♦··;·: &idigr; .·

sechs Zeichenströme der Länge 24 und gibt einen codierten Zeichenstrom der Länge 2 4 aus.

Der von der Erfindung vorgesehene (24,7)-Codierer ist konstruiert, um einen optimalen (24,7)-Code durch Ausfügen von 8 Zeichen aus einem erweiterten, orthogonalen Code zu erzeugen, der ermittelt wurde durch Erweitern eines Codeworts unter Verwendung von 2 Maskenfunktionen für einen orthogonalen (32,5)-Code (oder REED-MULLER-Code erster Ordnung).

Fig. 3 veranschaulicht eine Struktur des erweiterten, orthogonalen Codes. Mit Bezug auf Fig. .3 werden dann, wenn Ml und M2 die benutzten Maskenfunktionen sind, 32 orthogonale Codewörter W der Länge 32 für die oberen 32 Codewörter benutzt, und 32 Codewörter (Ml + W), die durch XOR-Verknüpfung der Maskenfunktion Ml und der 32 orthogonalen Codewörter W bestimmt werden, für die nächsten 32 Codewörter benutzt. Ferner werden 32 Codewörter (M2 + W), die durch XOR-Verknüpfung der Maskenfunktion M2 und der 32 orthogonalen Codewörter W bestimmt werden, für die nächsten 32 Codewörter benutzt, und 32 Codewörter (Ml + M2 + W), die durch XOR-Verknüpfung der Maskenfunktionen Ml und M2 und der 32 orthogonalen Codewörter W bestimmt werden, werden für die letzten 32 Codewörter benutzt. Deshalb werden insgesamt 2⁷ = 128 Codewörter als die erweiterten, orthogonalen Codes benutzt. Die zwei Maskenfunktionen Ml und M2 für die Optimierung eines (24,7)-Codes werden experimentell bestimmt.

Z.B. sind die zwei Maskenfunktionen Ml und M2 wie folgt. Ml = 0000 0000 1110 1000 1101 1000 1100 0000 M2 = 0000 0000 1100 0000 Olli 1110 0010 1000 Obgleich es viele Wege gibt, um den linearen (24,7)-Code zu erzeugen, ist es möglich, nach einer Ausführungsform der vorliegenden Erfindung nicht nur die Hardwarekomplexität zu minimieren, sondern auch ein hinsichtlich der Fehlerkorrekturleistung optimales Codewort durch Verwendung eines Verfahrens des

Ausfügens eines erweiterten REED-MULLER-Codes erster Ordnung zu erzeugen, so dass eine umgekehrte, schnelle HADAMARD-Transformation in einem Decodierungsprozess durchgeführt wird. Ferner ist es möglich, die Hardwarekomplexität durch Minimieren einer Länge des orthogonalen Codes vor dem Ausfügen zu minimieren. Es wird angenommen, dass die Ausführungsform der vorliegenden Erfindung einen fehlerkorrigierenden Code unter Verwendung des erweiterten, orthogonalen Codes erzeugt.

Das (24,7)-Codewort wird erzeugt durch Ausfügen von 8 Zeichen von den 32 codierten Zeichen, die von einem erweiterten (32,6)-Codegenerator ausgegeben werden. Hier verursacht eine Veränderung in den Ausfügepositionen, an denen die 8 Zeichen aus den 32 codierten Zeichen ausgefügt werden, eine Veränderung in dem Minimalabstand d_min des Codeworts. Um einen (24,7)-Codierer mit ausgezeichneter Fehlerkorrekturleistung in dem erweiterten, orthogonalen Code zu machen, ist es deshalb wichtig, die Ausfügepositionen zu berechnen, an denen der größte Minimalabstand erreicht werden kann.

Die für die Erzeugung eines optimalen, linearen (24,7)-Codes benötigten Ausfügepositionen werden durch Experimente bestimmt. Das einfachste Ausfügungsmuster ist {0, 4, 8, 12, 16, 20, 24, 28} oder {0, 1, 2, 3, 4, 5, 6, 7}. In diesem Fall haben ein Sender und ein Empfänger des Mobilkommunikationssystems, welche die 7-Bit-Information unter Verwendung des Codierungs-/Decodierungsverfahrens nach der vorliegenden Erfindung übertragen, zuvor die 8 Ausfügepositionen ausgetauscht oder sonst im Voraus gespeichert. Die Ausfügepositionen werden allgemein in einem Kommunikationsprotokoll definiert. Alternativ kann der Sender zuvor Information über die Ausfügepositionen bereitstellen.

Fig. 4 veranschaulicht eine Struktur eines optimalen (24,7)-Codierers, der in einem Sender nach einer Ausführungsform der vorliegenden Erfindung eingeschlossen ist. Mit Bezug auf Fig. 4 werden die 7 Eingabeinformationsbits aO, al, a2, a3, a4, a5 und a6 einem erweiterten, orthogonalen (32,7)-

Codierer 400 zugeführt. Hier stellen das 7 Eingabeinformationsbits aO, al, a2, a3, a4-, a5 und a6 eine Ratenanzeige dar. Der erweiterte, orthogonale (32,7)-Codierer 400 codiert die Eingabeinformationsbits aO, al, a2, a3, a4, a5 und a6 und gibt codierte Zeichen der Länge 32 (oder einen codierten Zeichenstrom) aus. Die 32 codierten Zeichen, die von dem erweiterten, orthogonalen (32,6)-Codierer 400 ausgegeben werden, werden einem Ausfüger 410 übergeben. Der Ausfüger 410 fügt das 0., 4., 8., 12., 16., 20., 24. und 28. oder das 0., 1., 2., 3., 4., 5., 6. und 7. Zeichen in den 8 optimalen Ausfügepositionen aus den 32 codierten Zeichen aus, und gibt 24 codierte Zeichen aus.

Eine allgemeine Codetheorie definiert eine Erzeugungsmatrix, um eine Abbildungsbeziehung zwischen der Eingabeinformation und den codierten Zeichen zu zeigen. Wenn die Ausfügung eingeschlossen ist, wird eine Erzeugungsmatrix für einen abschließenden (24,7)-Codierer repräsentiert durch:

Gleichung 7

010101010101010101010101
001100110011001100110011
000011110000111100001111
M = 111111110000000011111111
000000001111111111111111
111010001101100011000000
110000000111111000101000

Die Erzeugungsmatrix von Gleichung 7 wählt 24 Zeichen in einer ersten Reihe aus, falls das erste Informationsbit der Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das erste Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 7 wählt 24 Zeichen in einer zweiten Reihe aus, falls das zweite Informationsbit der 7 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das zweite Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 7 wählt 24 Zeichen in einer dritten Reihe aus, falls das dritte Informationsbit der 7 Eingabeinformationsbits 1 ist, und wählt kein

Zeichen aus, falls das dritte Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 7 wählt 24 Zeichen in einer vierten Reihe aus, falls das vierte Informationsbit der 7 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das vierte Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 7 wählt 24 Zeichen in einer fünften Reihe aus, falls das fünfte Informationsbit der 7 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das fünfte Informationsbit 0 ist. Die Erzeugungsmatrix von Gleichung 7 wählt 24 Zeichen in einer sechsten Reihe aus, falls das sechste Informationsbit der 7 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das sechste Informationsbit 0 ist. Ferner wählt die Erzeugungsmatrix von Gleichung 7 24 Zeichen in einer siebten Reihe aus, falls das siebte Informationsbit der 7 Eingabeinformationsbits 1 ist, und wählt kein Zeichen aus, falls das siebte Informationsbit 0 ist. Ein codierter Zeichenstrom für die Eingabeinformationsbits wird durch XOR-Verknüpfung aller der ausgewählten Ströme in einer Zeicheneinheit erzeugt.

Fig. 8 veranschaulicht einen (24,7)-Codierer auf der Basis der obigen Erzeugungsmatrix. Mit Bezug auf Fig. 8 wird von den Eingabeinformationsbits aO - a6 mit einem Wert von 0 oder 1 das Eingabeinformationsbit aO einem Multiplizierer 1020, das Eingabeinformationsbit al einem Multiplizierer 1022, das Eingabeinformationsbit a2 einem Multiplizierer 1024, das Eingabeinformationsbit a3 einem Multiplizierer 1026, das Eingabeinformationsbit a4 einem'Multiplizierer 1028, das Eingabeinformationsbit a5 einem Multiplizierer 1030 bzw. das Eingabeinformationsbit a6 einem Multiplizierer 1032 zugeführt. Dazu gibt ein Signalgenerator 1000 sieben Zeichenströme Rl - R7, welche die Erzeugungsmatrix darstellen und in einem Speicher gespeichert sind, jeweils an die zugeordneten Multiplizierer 1020 1032 aus. D.h., der Signalgenerator 1000 liest einen Zeichenstrom Rl = 0101 0101 0101 0101 0101 0101 der Länge 24, der mit der ersten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zei-

chenstrom Rl für den Multiplizierer 1020 bereit. Der Signalgenerator 1000 liest einen Zeichenstrom R2 = 0011 0011 0011 0011 0011 0011 der Länge 24, der mit der zweiten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom R2 für den Multiplizierer 1022 bereit. Der Signalgenerator 1000 liest einen Zeichenstrom R3 = 0000 1111 0000 1111 0000 1111 der Länge 24, der mit der dritten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den -gelesenen Zeichenstrom R3 für den Multiplizierer 1024 bereit. Der Signalgenerator 1000 liest einen Zeichenstrom R4 = 1111 1111 0000 0000 1111 Uli der Länge 24, der mit der vierten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gespeicherten Zeichenstrom R4 für den Multiplizierer 1026 bereit. Der Signalgenerator 1000 liest einen Zeichenstrom R5 = 0000 0000 1111 1111 1111 1111 der Länge 24, der mit der fünften Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom R6 für den Multiplizierer 1028 bereit. Der Signalgenerator 1000 liest einen Zeichenstrom R6 = 1110 1000 1101 1000 1100 0000 der Länge 24, der mit der sechsten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom R6 für den Multiplizierer 1030 bereit. Schließlich liest der Signalgenerator 1000 einen Zeichenstrom R7 = 1100 0000 Olli 1110 0010 1000 der Länge 24, der mit der siebten Zeile der Erzeugungsmatrix korrespondiert, die in dem Speicher gespeichert ist, und stellt den gelesenen Zeichenstrom R7 für den Multiplizierer 1032 bereit. Der Multiplizierer 1020 multipliziert dann die Zeichen des Zeichenstroms Rl mit dem Eingabeinformationsbit a0 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1040 aus. Der Multiplizierer 1022 multipliziert die Zeichen des Zeichenstroms R2 mit dem Eingabeinformationsbit al und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1040 aus. Der MuI-

tiplizierer 1024 multipliziert die Zeichen des Zeichenstroms R3 mit dem Eingabeinformationsbit a2 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1040 aus. Der Multiplizierer 1026 multipliziert die Zeichen des Zeichenstroms R4 mit dem Eingabeinformationsbit a3 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1040 aus. Der Multiplizierer 1028 multipliziert die Zeichen des Zeichenstroms R5 mit dem Eingabeinformationsbit a4 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1040 aus. Der Multiplizierer 1030 multipliziert die Zeichen des Zeichenstroms R6 mit dem Eingabeinformationsbit a5 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1040 aus. Der Multiplizierer 1032 multipliziert die Zeichen des Zeichenstroms R7 mit dem Eingabeinformationsbit a6 und gibt einen codierten Zeichenstrom der Länge 24 an einen XOR-Verknüpfer 1040 aus. Der XOR-Verknüpfer 1040 verknüpft dann mit einer XOR-Verknüpfung die sieben Zeichenströme der Länge 24 und gibt einen codierten Zeichenstrom der Länge 24 aus.

Die obigen (24,1)-Codierer, (24,2)-Codierer, (24,3)-Codierer, (24,4)-Codierer, (24,5)-Codierer, (24,6)-Codierer und (24,7)-Codierer haben miteinander etwas gemeinsam, indem sie von der Struktur des orthogonalen Codes im Licht der Struktur der Codierer analogisiert werden können. D.h., der (24,1)-Codierer verwendet den orthogonalen (2,1)-Code, der (24, 2)-Codierer verwendet den orthogonalen (4,2)-Code, der (24, 3)-Codierer verwendet den orthogonalen (8,3)-Code, der (24,4)-Codierer verwendet den orthogonalen (16,4)-Code und der (24,5)-Codierer verwendet den orthogonalen (32,5)-Code. Der in dem (24, 6)-Codierer verwendete, erweiterte, orthogonale (32,6)-Code ist ein orthogonaler Code, der von dem (32,5)-Codierer unter Verwendung einer Basis (Maskenfunktion) eines zusätzlichen Codeworts erweitert worden ist. Der in dem (24 , 7 ) -Codierer verwendete,' erweiterte, orthogonale (32,7)-Code ist ein orthogonaler Code, der von dem (32,5)-Codierer

" HO

unter Verwendung eines Basis (Maskenfunktionen) von zwei zusätzlichen Codewörtern erweitert worden ist. Deshalb haben der (24,1)-Codierer, der (24,2)-Codierer, der (24, 3)-Codierer, der (24,4)-Codierer, der (24,5)-Codierer, der (24,6)-Codierer und der (24,7)-Codierer den oben angegebenen gemeinsamen Punkt. Auf dieser Basis sieht eine erste Ausführungsform der vorliegenden Erfindung einen einzigen Codierer vor,, der in der Lage ist, als alle von dem (24,1)-Codierer, dem (24,2)-Codierer, dem (24,3)-Codierer, dem (24,4)-Codierer, dem (24,5)-Codierer, dem (24,6)-Codierer und dem (24,7)-Codierer zu dienen, die unterschiedliche Größen haben.

Fig. 5 veranschaulicht einen Codierer, der als alle von dem (24,1)-Codierer, (24,2)-Codierer, (24,3)-Codierer, (24,4)-Codierer, (24,5)-Codierer, (24,6)-Codierer und (24,7)-Codierer mit unterschiedlichen Längen dient. D.h., der Codierer von Fig. 5 codiert 1-7 Eingabeinformationsbits mit unterschiedlichen Walsh-Codes oder Masken mit einer Länge von 2, 4, 8, 16 oder 32, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus.

Mit Bezug auf Fig. 5 steuert eine Steuerung 510 eine Codierungsoperation durch Bestimmung der Anzahl der eingegebenen Informationsbits. D.h., wenn die Anzahl der eingegebenen Informationsbits 1 ist, steuert die Steuerung 510 einen Walsh-Codegenerator 500, um einen Walsh-Code der Länge 2 zu erzeugen. Ferner stellt die Steuerung 510 eine Wiederholungshäufigkeit eines Wiederholers 550 auf 32 und steuert einen Ausfüger 560, um Zeichen in den 40 Ausfügepositionen auszufügen, die mit der 1-Bit-Eingabeinformation korrespondieren. Wenn die Anzahl der eingegebenen Informationsbits 2 ist, steuert die Steuerung 510 den Walsh-Codegenerator 500, um zwei unterschiedliche Walsh-Codes der Länge 4 zu erzeugen. Ferner stellt die Steuerung 510 eine Wiederholungshäufigkeit eines Wiederholers 550 auf 8 und steuert einen Ausfüger 560, um Zeichen in

den 8 Ausfügepositionen auszufügen, die mit der 2-Bit-Eingabeinformation korrespondieren. Wenn die Anzahl der eingegebenen Informationsbits 3 ist, steuert die Steuerung 510 den Walsh-Codegenerator 500, um drei unterschiedliche Walsh-Codes der Länge 8 zu erzeugen. Ferner stellt die Steuerung 510 eine Wiederholungshäufigkeit eines Wiederholers 550 auf 4 und steuert einen Ausfüger 560, um Zeichen in den 8 Ausfügepositionen auszufügen, die mit der 3-Bit-Eingabeinformation korrespondieren. Wenn die Anzahl der eingegebenen Informationsbits 4 ist, steuert die Steuerung 510 den Walsh-Codegenerator 500, um vier unterschiedliche Walsh-Codes der Länge 16 zu erzeugen. Ferner stellt die Steuerung 510 eine Wiederholungshäufigkeit eines Wiederholers 550 auf 2 und steuert einen Ausfüger 560, um Zeichen in den 8 Ausfügepositionen auszufügen, die mit der 4-Bit-Eingabeinformation korrespondieren. Wenn die Anzahl der eingegebenen Informationsbits 5 ist, steuert die Steuerung 510 den Walsh-Codegenerator 500, um fünf unterschiedliche Walsh-Codes der Länge 32 zu erzeugen. Ferner stellt die Steuerung 510 eine Wiederholungshäufigkeit eines Wiederholers 550 auf 1 und steuert einen Ausfüger 560, um Zeichen in den 8 Ausfügepositionen auszufügen, die mit der 5-Bit-Eingabeinformation korrespondieren. Wenn die Anzahl der eingegebenen Informationsbits 6 ist, steuert die Steuerung 510 den Walsh-Codegenerator 500 und einen Maskengenerator 505, um fünf unterschiedliche Walsh-Codes und eine Maske zu erzeugen, die alle die Länge 32 haben. Ferner stellt die Steuerung 510 eine Wiederholungshäufigkeit eines Wiederholers 550 auf 1 und steuert einen Ausfüger 560, um Zeichen in den 8 Ausfügepositionen auszufügen, die mit der 6-Bit-Eingabeinformation korrespondieren. Wenn die Anzahl der eingegebenen Informationsbits 7 ist, steuert die Steuerung 510 den Walsh-Codegenerator 500 und den Maskengenerator 505, um fünf unterschiedliche Walsh-Codes und zwei unterschiedliche Masken zu erzeugen, die alle die Länge 32 haben. Ferner stellt die Steuerung 510 eine Wiederholungshäufigkeit eines Wiederholers 550 auf l und steuert einen Ausfüger 560, um Zeichen in

den 8 Ausfügepositionen auszufügen, die mit der 7-Bit-Eingabeinformation korrespondieren.

Unter Steuerung der Steuerung 510 erzeugt der Walsh-Codegenerator 500 selektiv unterschiedliche Walsh-Codes der Längen 2, 4, 8, 16 oder 32. Z.B. erzeugt der Walsh-Codegenerator 500 nach Empfang eines Eingabeinformationsbits unter der Steuerung der Steuerung 510 einen Walsh-Code der Länge 2. Nach Empfang von zwei Eingabeinformationsbits erzeugt der Walsh-Codegenerator 500 unter der Steuerung der Steuerung 510 einen Walsh-Code der Länge 4. Nach Empfang von drei Eingabeinformationsbits erzeugt der Walsh-Codegenerator 500 unter der Steuerung der Steuerung 510 einen Walsh-Code der Länge 8. Nach Empfang von vier Eingabeinformationsbits erzeugt der Walsh-Codegenerator 500 unter der Steuerung der Steuerung 510 einen Walsh-Code der Länge 16. Nach Empfang von 5 bis 7 Eingabeinformationsbits erzeugt der Walsh-Codegenerator 500 unter der Steuerung der Steuerung 510 einen Walsh-Code der Länge 32.

Der Maskengenerator 505 erzeugt unter der Steuerung der Steuerung 510 selektiv Masken der Länge 32. Z.B. erzeugt der Maskengenerator 505 unter der Steuerung der Steuerung 510 nach Empfang von 1 bis 5 Eingabeinformationsbits keine Maske. Nach Empfang von 6 Eingabeinformationsbits jedoch erzeugt der Maskengenerator 505 unter der Steuerung der Steuerung 510 eine Maske der Länge 32. Ferner erzeugt der Maskengenerator 505 unter der Steuerung der Steuerung 510 nach Empfang von 7 Eingabeinformationsbits zwei Masken der Länge 32. Alternativ kann der Maskengenerator entworfen sein, um kontinuierlich 2 unterschiedlich Masken zu erzeugen, ohne von der Steuerung 510 gesteuert zu werden. In diesem Fall werden Nullen als die Eingabeinformationsbit eingegeben, um nicht die Ausgabe der XOR-Verknüpfung 540 zu beeinflussen.

Die Multiplizierer 520 bis 532 multiplizieren die 1 bis 7 Eingabeinformationsbits mit den Walsh-Codes und Masken von dem Walsh-Codegenerator 500 und dem Maskengenerator 505 auf einer Eins-zu-Eins-Basis, und geben die codierten Zeichenströme aus,

die jeder 2, 4, 8, 16 oder 32 Zeichen haben. Wenn 4 Eingabebits als die Eingabeinformationsbits empfangen worden sind, werden Eingabeinformationsbits mit dem Wert '0' als die restlichen Eingabeinformationsbits a4, a5 und a6 bereitgestellt, so dass die Ausgabewerte nicht beeinträchtigt sind. Der XOR-Verknüpfer 540 verknüpft die codierten Zeichenströme von den Multiplizierern 520 bis 532 in einer XOR-Verknüpfung. Der Wiederholer 550 wiederholt unter der Steuerung der Steuerung 510 den codierten Zeichenstrom von dem XOR-Verknüpfer 540 eine vorbestimmte Anzahl von Malen, und gibt einen codierten Zeichenstrom mit 64 codierten Zeichen aus. Wenn z.B. ein Eingabebit als das Eingabeinformationsbit empfangen wird, wiederholt der Wiederholer 550 zweiunddreißigmal die zwei codierten Zeichen, die von dem XOR-Verknüpfer 540 unter der Steuerung der Steuerung 510 ausgegeben werden, und gibt einen codierten Zeichenstrom mit 64 codierten Zeichen aus. Wenn jedoch 2 bis 7 Eingabebits als die Eingabeinformationsbits empfangen werden, wiederholt der Wiederholer 550 achtmal, viermal, zweimal oder einmal die 4, 8, 16 oder 32 codierten Zeichen, die von dem XOR-Verknüpfer 540 unter der Steuerung der Steuerung 510 ausgegeben werden, und gibt einen codierten Zeichenstrom mit 32 codierten Zeichen aus. In einem Speicher 570 sind 8 Ausfügepositionen gespeichert, die mit jedem der 1 bis 7 Eingabeinformationsbits korrespondieren. Die 40 Ausfügepositionen, die mit dem einen Eingabeinformationsbit korrespondieren und in dem Speicher 570 gespeichert sind, sind alle geradzahligen Zeichenpositionen und die 1., 3., 5., 7., 9., 11., 13. und 15. Zeichenpositionen. Die 8 Ausfügepositionen, die mit den 2 Eingabeinformationsbits korrespondieren und in dem Speicher 570 gespeichert sind, sind die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenpositionen. Die 8 Ausfügepositionen, die mit den 3 Eingabeinformationsbits korrespondieren und in dem Speicher 570 gespeichert sind, sind die 0., 3., 5., 6., 7., 8., 16. und 24. Zeichenpositionen. Die 8 Ausfügepositionen, die mit den 4 Eingabeinformationsbits korrespondieren und in dem Speicher

570 gespeichert sind, sind die 0., 1., 2., 3., 4., 5., 6. und 16. Zeichenpositionen. Die 8 Ausfügepositionen, die mit den 5 Eingabeinformationsbits korrespondieren und in dem Speicher 570 gespeichert sind, sind die 0., 1., 2., 3., 4., 5., 6. und 7. Zeichenpositionen. Die 8 Ausfügepositionen, die mit den 6 Eingabeinformationsbits korrespondieren und in dem Speicher 570 gespeichert sind, sind die 0., 1., 2., 3., 4., 5., 6. und 7. Zeichenpositionen. Die 8 Ausfügepositionen, die mit den 7 Eingabeinformationsbits korrespondieren und in dem Speicher 570 gespeichert sind, sind die 0., 1., 2., 3., 4., 5., 6. und 7. Zeichenpositionen.

In Tabelle 1 sind die in einer Speichertabelle des Speichers 570 gespeicherten Ausfügepositionen gezeigt, die der Anzahl der Eingabeinformationsbits zugeordnet sind.

Tabelle	1	4.,	CX)	Ausfügepositionen	, 16	8	20.,	24.	und	1., 3., 5., 7., 9.,
Zahl der Eingabe-Infor mationsbits		3.,	5.,	; Zeichenpositionen und 15. Zeichenpositionen	7. ,	5	, 16	und	24	28. Zeichenpositionen
1		1-,	2.,	12.	4.,	5	, 6.	und	16.	. Zeichenpositionen
2		1., 4 ,	2-, 8.,	6.,	4-,	5	, 6. 20. ,	und 24.	7. und	Zeichenpositionen
3		1., 4.,	2., 8.,	3.,	4- , , 16	5	, 6. 20.,	und 24.	7. und	Zeichenpositionen (oder 28. Zeichenpositionen)
4		1-, 4.,	2. , 8.,	3., 12.	4., , 16	, 6. 20.,	und 24.	7. und	Zeichenpositionen (oder 28. Zeichenpositionen)
5	Geradzahlig« 11., 13. und		3-, 12.		Zeichenpositionen (oder 28. Zeichenpositionen)
6	0.,		3., 12.
7	0.,
0.,
o., 0.,
0., o.,
0., o.,

Der Ausfüger 560 empfängt den codierten Zeichenstrom mit oder 64 codierten Zeichen von dem Wiederholer 550, fügt codierte Zeichen in den 8 oder 40, von dem Speicher 570 gelesenen Ausfügepositionen aus den 32 oder 64 Zeichen unter der Steuerung der Steuerung 510 aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. D.h., falls die Anzahl

der Eingabeinformationsbits 1 ist, fügt der Ausfüger 560 die codierten Zeichen in den 40, von dem Speicher 570 gelesenen Ausfügepositionen aus den 64 Zeichen unter der Steuerung der Steuerung 510 aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls jedoch die Anzahl der Eingabeinformationsbits 2-7 ist, fügt der Ausfüger 560 die codierten Zeichen in den 8, von dem Speicher 570 gelesenen Ausfügepositionen aus den 32 Zeichen unter der Steuerung der Steuerung 510 aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Genauer: falls die Anzahl der Eingabeinformationsbits 1 ist, fügt der Ausfüger 560 alle geradzahligen, codierten Zeichen und das 1., 3., 5., 7., 9., 11., 13. und 15. codierte Zeichen (wie in Tabelle 1 gezeigt) aus den von dem Wiederholer 550 ausgegebenen 64 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 2 ist, fügt der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den von dem Wiederholer 550 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 3 ist, fügt der Ausfüger 560 das 0., 3., 5., 6., 7., 8., 16. und 24. codierte Zeichen aus den von dem Wiederholer 550 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 4 ist, fügt der Ausfüger 560 das 0., 1., 2., 3., 4., 5., 6. und 16. codierte Zeichen aus den von dem Wiederholer 550 ausgegebenen codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 5 ist, fügt der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen oder das 0., 1., 2-, 3., 4., 5., 6. und 7. codierte Zeichen aus den von dem Wiederholer 550 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 6 ist, fügt

der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen oder das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den von dem Wiederholer 550 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 7 ist, fügt der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen oder das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den von dem Wiederholer 550 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus.

Mit Bezug auf Fig. 5 wird eine Beschreibung des Codierers getrennt für die jeweiligen Fälle gegeben, in denen der Codierer als ein (24,1)-Codierer bis zu einem (24,7)-Codierer dient. Es wird hier angenommen, dass die Eingabeinformationsbits, die dem Codierer zugeführt werden, eine Ratenanzeige darstellen.

Zuerst wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,7)-Codierer dient. Eine 7-Bit-Ratenanzeige von a0, al, a2, a3, a4, a5 und a6 wird dem Codierer zugeführt, und gleichzeitig wird eine Bitinformation, die bezeichnet, dass die 7-Bit-Ratenanzeige dem Codierer zugeführt wird, der Steuerung 510 zugeführt. Die Steuerung 510 übergibt dann dem Walsh-Codegenerator 500 ein Steuerungssignal, das ihn anweist, Walsh-Codes der Länge 32 zu erzeugen. Nach Empfang des Steuerungssignals erzeugt der Walsh-Codegenerator 500 die Walsh-Codes Wl, W2, W4, W8 und W16 der Länge 32, und übergibt die erzeugten Walsh-Codes Wl, W2, W4, W8 und W16 jeweils den zugeordneten Multiplizierern. Genauer: der Walsh-Code Wl wird dem Multiplizierer 520, der Walsh-Code W2 dem Multiplizierer 522, der Walsh-Code W4 dem Multiplizierer 524, der Walsh-Code W8 dem Multiplizierer 526 und der Walsh-Code W16 dem Multiplizierer 528 übergeben. In Tabelle 2 sind die Walsh-Codes der Länge 32 gezeigt, die durch den Walsh-Codegenerator 500 er-

zeugt werden.

Tabelle 2

Walsh-Nummer

Wl

W2

W4

W8

W16

Walsh-Code

0101 0101 0101 0101 0101 0101 0101 0101

0011 0011 0011 0011 0011 0011 0011 0011

0000 1111 0000 1111 0000 1111 0000 1111

0000 0000 1111 1111 0000 0000 1111 1111

0000 0000 0000 0000 1111 1111 1111 1111

Gleichzeitig erzeugt der Maskengenerator 505 eine Maske Ml = Olli Olli 0010 0100 0110 0000 0000 0000 und eine Maske M2 = 0010 0110 0101 0100 0101 0100 0100 0000, und übergibt die erzeugten Masken Ml und M2 dem Multiplizierer 530 bzw. dem Multiplizierer 532.

Dazu werden die 7 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 3 sind die Beziehungen zwischen den 7 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 3

Eingabe- Informationsbit	Multiplizierer
a0	Multiplizierer 520
al	Multiplizierer 522
a2	Multiplizierer 524 Multiplizierer 526
a3	Multiplizierer 528
a4	Multiplizierer 530
a5	Multiplizierer 532
a6

In Tabelle 4 sind deshalb die Eingabeinformationsbits und die Walsh-Codes oder Masken dargestellt, die den jeweiligen Multiplizierern übergeben werden.

'■&Oacgr; KK-

Tabelle 4

Multiplizierer	520	Wl = 0101	Walsh-Code /	0101	0101	Maske	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer	522	W2 = 0011	0101	0011	0011	0101	0011	0011	0011	a0
Multiplizierer	524	W4 = 0000	0011	0000	1111	0011	1111	0000	1111	al
Multiplizierer	526	W8 = 0000	1111	1111	1111	0000	0000	1111	1111	a2
Multiplizierer	528	W16 = 0000	0000	0000	0000	0000	1111	1111	1111	a3
Multiplizierer	530	Ml = Olli	0000	0010	0100	1111	0000	0000	0000	a4
Multiplizierer	532	M2 = 0010	Olli	0101	0100	0110	0100	0100	0000	a5
Multiplizierer		0110	0101			a6

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes oder Masken, die ihnen übergeben wurden, wie in Tabelle 4 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer 540.

Genauer: Der Multiplizierer 520 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen (d.h. in einer Zeicheneinheit), und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 522 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 524 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 526 multipliziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 528 multipliziert das Eingabeinformationsbit a4 mit dem Walsh-Code W16 für jedes. Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 530 multipliziert das Eingabeinformationsbit a5 mit der Maske Ml für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 532 multipliziert das Eingabeinformationsbit a6 mit der Maske M2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540.

Der XOR-Verknüpfer 540 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 520, 522, 524, 526, 528,

530 und 532 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Wiederholer 550.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 540 ausgegeben wird, kann definiert werden als

Gleichung 8
Ws=(WlxaO)+(W2xal)+(W4xa2)+(W8xa3)+(W16xa4)+(Mlxa5)+(M2xa6)

Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal für die Steuerung der Wiederholungshäufigkeit über der Ausgabe des XOR-Verknüpfers 540. Da in dem (24,7)-Codierer der von dem XOR-Verknüpfer 540 ausgegebene Zeichenstrom eine Länge von 32 hat, führt der Wiederholer 550 keine Wiederholung aus (hier als einmalige Wiederholung definiert). Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal, das ihn anweist, das Eingabesignal unverändert auszugeben. Als Reaktion auf das Steuerungssignal, übergibt der Wiederholer 550 dem Ausfüger 560 den unveränderten Zeichenstrom der Länge 32, der von dem XOR-Verknüpfer 540 ausgegeben wird.

Auch übergibt die Steuerung 510 dem Ausfüger 560 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,7)-Code auszufügen. Die Steuerung 510 kann dem Ausfüger 560 die Längeninformation (7 Bits) der Ratenanzeige als das Steuerungssignal übergeben. Der Ausfüger 560 empfängt dann 8 Ausfügepositionen, die mit den 7 Eingabeinformationsbits der Ratenanzeige korrespondieren, von dem Speicher 570, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. D.h., der Ausfüger 560 fügt 8 Zeichen in den vom Speicher 570 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 570 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenposition sind (wie in Tabelle 1 gezeigt), fügt der

Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Bis jetzt wurde der Betrieb des (24,7)-Codierers mit Bezug auf einen Fall beschrieben, in dem der Codierer das Ausfügemuster {0, 4, 8, 12, 16, 20, 24,28} hat. Alternativ kann der Codierer jedoch das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus dem codierten Zeichenstrom der Länge 32 ausfügen, um die Hardwarekomplexität zu reduzieren. In diesem Fall erzeugt der Maskengenerator 505 eine Maske Ml = 0000 0000 1110 1000 1101 1000 1100 0000 und eine Maske M2 = 0000 0000 1100 0000 Olli 1110 0010 1000.

Zweitens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,6)-Codierer dient. Eine 6-Bit-Ratenanzeige von a0, al, a2, a3, a4 und a5 wird dem Codierer zugeführt, und das restliche Ratenanzeigerbit a6 wird auf 0 initialisiert und dem Codierer zugeführt. Gleichzeitig wird eine Bitinformation, die bezeichnet, dass die 6-Bit-Ratenanzeige dem Codierer zugeführt wird, der Steuerung 510 zugeführt. Die Steuerung 510 übergibt dann dem Walsh-Codegenerator 500 ein Steuerungssignal, das ihn anweist, Walsh-Codes der Länge 32 zu erzeugen. Nach Empfang des Steuerungssignals erzeugt der Walsh-Codegenerator 500 die Walsh-Codes Wl, W2, W4, W8 und W16 der Länge 32, und übergibt die erzeugten Walsh-Codes Wl, W2, W4, W8 und W16 jeweils den zugeordneten Multiplizierern. Genauer: der Walsh-Code Wl wird dem Multiplizierer 520, der Walsh-Code W2 dem Multiplizierer 522, der Walsh-Code W4 dem Multiplizierer 524, der Walsh-Code W8 dem Multiplizierer 526 und der Walsh-Code Wl dem Multiplizierer 528 übergeben. In Tabelle 5 sind die Walsh-Codes der Länge 32 gezeigt, die durch den Walsh-Codegenerator 500 erzeugt werden.

Tabelle 5

Walsh-Nummer	0101	0101	0101	Walsh-Code	0101	0101	0101	0101
Wl	0011	0011	0011	0101	0011	0011	0011	0011
W2	0000	1111	0000	0011	0000	1111	0000	1111
W4	0000	0000	1111	1111	0000	0000	1111	1111
W8	0000	0000	0000	1111	1111	1111	1111	1111
Wl 6			0000

Gleichzeitig erzeugt der Maskengenerator 505 eine Maske Ml = Olli Olli 0010 0100 0110 0000 0000 0000, und übergibt die erzeugte Maske Ml dem Multiplizierer 530.

Dazu werden die 6 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 6 sind die Beziehungen zwischen den 6 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 6

Eingabe- Informationsbit	Multiplizierer
AO	Multiplizierer 520
Al	Multiplizierer 522
A2	Multiplizierer 524
A3	Multiplizierer 526
A4	Multiplizierer 528
A5	Multiplizierer 530

In Tabelle 7 sind deshalb die Eingabeinformationsbits und die Walsh-Codes oder die Maske dargestellt, die den jeweiligen Multiplizierern übergeben werden.

Tabelle 7

Multiplizierer	520	Wl =	0101	Walsh-Code /	0101	0101	Maske	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer	522	W2 =	0011	0101	0011	0011	0101	0011	0011	0011	a0
Multiplizierer	524	W4 =	0000	0011	0000	1111	0011	1111	0000	1111	al
Multiplizierer	526	W8 =	0000	1111	1111	1111	0000	0000	1111	1111	a2
Multiplizierer	528	W16 =	0000	0000	0000	0000	0000	1111	1111	1111	a3
Multiplizierer	530	Ml =	Olli	0000	0010	0100	1111	0000	0000	0000	a4
Multiplizierer			Olli	0110			a5

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes oder der Maske, die ihnen übergeben wurden, wie in Tabelle 7 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer 54 0.

Genauer: Der Multiplizierer 520 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen (d.h. in einer Zeicheneinheit), und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 522 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 524 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 526 multipliziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 528 multipliziert das Eingabeinformationsbit a4 mit dem Walsh-Code W16 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 530 multipliziert das Eingabeinformationsbit a5 mit der Maske Ml für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540.

Da das Eingabeinformationsbit a6, das dem Multiplizierer 532 zugeführt wird, mit 0 initialisiert ist, trägt eine Ausgabe des Multiplizierers 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei, unabhängig von der Maske M2 von dem Maskengenerator 505. D.h., der Multiplizierer 532 gibt einen Zeichen-¹

• ♦ · · t

* ft &psgr; * &Ggr; *

strom aus, der codierte Zeichen umfasst, die alle einen Wert '0' haben, unabhängig von den Zeichenwerten des Zeichenstroms von dem Maskengenerator 505. Deshalb trägt die Ausgabe des Multiplizierers 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei. Die Initialisierung des Eingabeinformationsbits a6 mit 0 ist gleichwertig einer Schaltoperation für das Abschneiden der Ausgabe des Multiplizierers 532.

Der XOR-Verknüpfer 540 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 520, 522, 524, 526, 528, 530 und 532 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Wiederholer 550.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 540 ausgegeben wird, kann definiert werden als

Gleichung 9
Ws=(WlxaO)+(W2xal)+(W4xa2)+(W8xa3)+(W16*a4)+(Mlxa5)

Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal für die Steuerung der Wiederholungshäufigkeit über der Ausgabe des XOR-Verknüpfers 540. Da in dem (24,6)-Codierer der von dem XOR-Verknüpfer 54 0 ausgegebene Zeichenstrom eine Länge von 32 hat, hat der Wiederholer 550 eine Wiederholungshäufigkeit von 1. Deshalb übergibt die Steuerung dem Wiederholer 550 ein Steuerungssignal, das ihn anweist, das Eingabesignal einmal zu wiederholen (d.h., das Eingabesignal unverändert auszugeben). Als Reaktion auf das Steuerungssignal übergibt der Wiederholer 550 dem Ausfüger 560 den unveränderten Zeichenstrom der Länge 32, der von dem XOR-Verknüpfer 540 ausgegeben wird.

Auch übergibt die Steuerung 510 dem Ausfüger 560 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,6)-Code auszufügen. Die Steuerung 510 übergibt dem Ausfüger 560 die Längeninformation (6 Bits) der Ratenanzeige als das Steuerungssignal. Der Ausfüger 560 empfängt dann 8 Ausfügepositionen, die mit den 6 Eingabeinformations-

bits der Ratenanzeige korrespondieren, von dem Speicher 570, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. D.h., der Ausfüger 560 fügt 8 Zeichen in den vom Speicher 570 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 570 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenposition sind (wie in Tabelle 1 gezeigt), fügt der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Alternativ kann der Codierer jedoch das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus dem codierten Zeichenstrom der Länge 32 ausfügen, um die Hardwarekomplexität zu reduzieren. In diesem Fall erzeugt der Maskengenerator 505 eine Maske Ml = 0000 0000 1110 1000 1101 1000 1100 0000.

Drittens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,5)-Codierer dient. Eine 5-Bit-Ratenanzeige von a0, al, a2, a3 und a4 wird dem Codierer zugeführt, und die restliche Ratenanzeigerbits a5 und a6 werden auf 0 initialisiert und dem Codierer zugeführt. Gleichzeitig wird eine Bitinformation, die bezeichnet, dass die 5-Bit-Ratenanzeige dem Codierer zugeführt wird, der Steuerung 510 zugeführt. Die Steuerung 510 übergibt dann dem Walsh-Codegenerator 500 ein Steuerungssignal, das ihn anweist, Walsh-Codes der Länge 32 zu erzeugen. Nach Empfang des Steuerungssignals erzeugt der Walsh-Codegenerator 500 die Walsh-Codes Wl, W2, W4, W8 und W16 der Länge 32, und übergibt die erzeugten Walsh-Codes Wl, W2, W4, W8 und W16 jeweils den zugeordneten Multiplizierern. Genauer: der Walsh-Code Wl wird dem Multiplizierer 520, der Walsh-Code W2 dem Multiplizierer 522, der Walsh-Code W4 dem Multiplizierer 524, der Walsh-Code W8 dem Multiplizierer 526 und der Walsh-Code W16 dem Multiplizierer 528 überge-

ben. In Tabelle 8 sind die Walsh-Codes der Länge 32'gezeigt·,* die durch den Walsh-Codegenerator 500 erzeugt werden.

Tabelle 8

Walsh-Numraer	0101	0101	0101	Walsh-Code	0101	0101	0101	0101
Wl	0011	0011	0011	0101	0011	0011	0011	0011
W2	0000	1111	0000	0011	0000	1111	0000	1111
W4	0000	0000	1111	1111	0000	0000	1111	1111
W8	0000	0000	0000	1111	1111	1111	1111	1111
Wl 6			0000

Dazu werden die 5 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 9 sind die Beziehungen zwischen den 6 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 9

Eingabe- Informationsbit	Multiplizierer
a0	Multiplizierer 520
al	Multiplizierer 522
a2	Multiplizierer 524
a3	Multiplizierer 526
a4	Multiplizierer 528

In Tabelle 10 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern übergeben werden.

Tabelle 10

Multiplizierer	520	Wl = 0101	0101	Walsh-Code	0101	0101	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer	522	W2 = 0011	0011	0101	0011	0011	0011	0011	0011	a0
Multiplizierer	524	W4 = 0000	1111	0011	1111	0000	1111	0000	1111	al
Multiplizierer	526	W8 = 0000	0000	0000	1111	0000	0000	1111	1111	a2
Multiplizierer	528	W16 = 0000	0000	1111	0000	1111	1111	1111	1111	a3
Multiplizierer			0000				a4

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in Tabelle 10 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer 540.

Genauer: Der Multiplizierer 520 multipliziert das Eingabeinformationsbit aO mit dem Walsh-Code Wl für jedes Zeichen (d.h. in einer Zeicheneinheit), und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 522 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 524 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 526 multipliziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 528 multipliziert das Eingabeinformationsbit a4 mit dem Walsh-Code W16 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540.

Da die Eingabeinformationsbits a5 und a6, die den Multiplizierern 530 und 532 zugeführt werden, mit 0 initialisiert sind, tragen die Ausgaben der Multiplizierer 530 und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei, unabhängig von den Masken Ml und M2 von dem Maskengenerator 505. D.h., die Multiplizierer 530 und 532 geben Zeichenströme aus, die codierte Zeichen umfassen, die alle einen Wert ¹O' haben, unabhängig von den Zeichenwerten der Zeichenströme von dem Maskengenerator 505. Deshalb trägt die Ausgabe der Multiplizierer 530 und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei. Die Initialisierung des Eingabeinformationsbits a5 und a6 mit 0 ist gleichwertig einer Schaltoperation für das Abschneiden der Ausgabe der Multiplizierer 530 und 532.

Der XOR-Verknüpfer 540 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 520, 522, 524, 526, 528, 530 und 532 ausgegeben werden, in einer Zeicheneinheit, und

übergibt seine Ausgabe dem Wiederholer 550.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 540 ausgegeben wird, kann definiert werden als

Gleichung 10

a2) + (W8*a3) + (W16xa4 )

Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal für die Steuerung der Wiederholungshäufigkeit über der Ausgabe des XOR-Verknüpfers 540. Da in dem (24,5)-Codierer der von dem XOR-Verknüpfer 540 ausgegebene Zeichenstrom eine Länge von 32 hat, hat der Wiederholer 550 eine Wiederholungshäufigkeit von 1. Deshalb übergibt die Steuerung dem Wiederholer 550 ein Steuerungssignal, das ihn anweist, das Eingabesignal einmal zu wiederholen (d.h., das Eingabesignal unverändert auszugeben). Als Reaktion auf das Steuerungssignal übergibt der Wiederholer 550 dem Ausfüger 560 den unveränderten Zeichenstrom der Länge 32, der von dem XOR-Verknüpfer 540 ausgegeben wird.

Auch übergibt die Steuerung 510 dem Ausfüger 560 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,5)-Code auszufügen. Der Ausfüger 560 empfängt dann 8 Ausfügepositionen von dem Speicher 570, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. D.h., der Ausfüger 560 fügt 8 Zeichen in den vom Speicher 570 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 570 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenposition sind (wie in Tabelle 1 gezeigt), fügt der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Alternativ kann der Codierer jedoch das 0., 1., 2., 3., 4.,

5., 6. und 7. codierte Zeichen aus dem codierten Zeichenstrom der Länge 32 ausfügen, um die Hardwarekomplexität zu reduzie

Viertens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,4)-Codierer dient. Eine 4-Bit-Ratenanzeige von aO, al, a2 und a3 wird dem Codierer zugeführt, und die restliche Ratenanzeigerbits a4, a5 und a6 werden auf 0 initialisiert und dem Codierer zugeführt. Gleichzeitig wird eine Bitinformation, die bezeichnet, dass die 4-Bit-Ratenanzeige dem Codierer zugeführt wird, der Steuerung 510 zugeführt. Die Steuerung 510 übergibt dann dem Walsh-Codegenerator 500 ein Steuerungssignal, das ihn anweist, Walsh-Codes der Länge 16 zu erzeugen. Nach Empfang des Steuerungssignals erzeugt der Walsh-Codegenerator 500 die Walsh-Codes Wl, W2, W4 und W8 der Länge 16, und übergibt die erzeugten Walsh-Codes Wl, W2, W4 und W8 jeweils den zugeordneten Multiplizierern. Genauer: der Walsh-Code Wl wird dem Multiplizierer 520, der Walsh-Code W2 dem Multiplizierer 522, der Walsh-Code W4 dem Multiplizierer 524 und der Walsh-Code W8 dem Multiplizierer 526 übergeben. In Tabelle 11 sind die Walsh-Codes der Länge 16 gezeigt, die durch den Walsh-Codegenerator 500 erzeugt werden.

Tabelle 11

Walsh-Nummer	Walsh-Code
Wl	0101 0101 0101 0101
W2	0011 0011 0011 0011
W4	0000 1111 0000 1111
W8	0000 0000 1111 1111

Dazu werden die 4 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 12 sind die Beziehungen zwischen den 4 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

OS-&Pgr;:=·

Tabelle 12

Eingabe- Informationsbit	Multiplizierer
aO	Multiplizierer 520
al	Multiplizierer 522
a2	Multiplizierer 524
a3	Multiplizierer 526

In Tabelle 13 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern übergeben werden.

Tabelle 13

Multiplizierer	Walsh-Code	Eingabe- Informationsbit
Multiplizierer 520	Wl = 0101 0101 0101 0101	a0
Multiplizierer 522	W2 = 0011 0011 0011 0011	al
Multiplizierer 524	W4 = 0000 1111 0000 1111	a2
Multiplizierer 526	W8 = 0000 0000 1111 1111	a3

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in Tabelle 13 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer 540. Genauer: Der Multiplizierer 520 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 522 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 524 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 526 multipliziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 540.

Da die Multiplizierer 528, 530 und 532 die mit ¹O¹ initialisierten Eingabeinformationsbits a4, a5 und a6 empfangen, tragen die Ausgaben der Multiplizierer 528, 530 und 532 nicht

⁵⁹ i ix.&Pgr;·::· :

zur Ausgabe des XOR-Verknüpfers 54 0 bei, unabhängig von dem Walsh-Code W16 von dem Walsh-Codegenerator 500 und den Masken Ml und M2 von dem Maskengenerator 505. D.h., der Multiplizierer 528 gibt einen Zeichenstrom mit codierten Zeichen aus, die alle einen Wert ¹O¹ haben, unabhängig von einem Wert des Walsh-Codes W16 von dem Walsh-Codegenerator 500. In gleicher Weise geben die Multiplizierer 530 und 532 Zeichenströme aus, die codierte Zeichen umfassen, die alle einen Wert ¹O' haben, unabhängig von den Werten der Masken Ml und M2 von dem Maskengenerator 505. Folglich tragen die Ausgaben der Multiplizierer 528, 530 und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei. Die Initialisierung des Eingabeinformationsbits a4, a5 und a6 mit '0' ist gleichwertig einer Schaltoperation für das Abschneiden der Ausgaben der Multiplizierer 528, 530 und 532.

Der XOR-Verknüpfer 540 verknüpft dann die Zeichenströme der Länge 16, die von dem Multiplizierern 520, 522, 524, 526, 528, 530 und 532 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Wiederholer 550.

Der codierte Zeichenstrom Ws der Länge 16, der von dem XOR-Verknüpfer 540 ausgegeben wird, kann definiert werden als

Gleichung 11.
Ws=(Wl*aO)+(W2xal)+(W4xa2)+(W8xa3)

Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal für die Steuerung der Wiederholungshäufigkeit über der Ausgabe des XOR-Verknüpfers 540. Da in dem (24,4)-Codierer der von dem XOR-Verknüpfer 540 ausgegebene Zeichenstrom eine Länge von 16 hat, ist eine Wiederholungshäufigkeit 2. Deshalb übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal, das ihn anweist, das Eingabesignal zweimal zu wiederholen. Als Reaktion auf das Steuerungssignal wiederholt der Wiederholer 550 den Zeichenstrom der Länge 16, der von dem XOR-Verknüpfer 540 ausgegeben wird, zweimal und übergibt dem Ausfüger 560 einen Zeichenstrom der Länge 32.

• ·

■ W

Auch übergibt die Steuerung 510 dem Ausfüger 560 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,4)-Code auszufügen. Der Ausfüger 560 empfängt dann 8 Ausfügepositionen, die von dem Speicher 570 ausgelesen werden, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. D.h., der Ausfüger 560 fügt 8 Zeichen in den vom Speicher 570 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 570 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenposition sind (wie in Tabelle 1 gezeigt), fügt der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Fünftens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,3)-Codierer dient. Eine 3-Bit-Ratenanzeige von a0, al und a2 wird dem Codierer zugeführt, und die restliche Ratenanzeigerbits a3, a4, a5 und a6 werden auf 0 initialisiert und dem Codierer zugeführt. Gleichzeitig wird eine Bitinformation, die bezeichnet, dass die 3-Bit-Ratenanzeige dem Codierer zugeführt wird, der Steuerung 510 zugeführt. Die Steuerung 510 übergibt dann dem Walsh-Codegenerator 500 ein Steuerungssignal, das ihn anweist, Walsh-Codes der Länge 8 zu erzeugen. Nach Empfang des Steuerungssignals erzeugt der Walsh-Codegenerator 500 die Walsh-Codes Wl, W2 und W4 der Länge 8, und übergibt die erzeugten Walsh-Codes Wl, W2 und W4 jeweils den zugeordneten Multiplizierern. Genauer: der Walsh-Code Wl wird dem Multiplizierer 520, der Walsh-Code W2 dem Multiplizierer 522 und der Walsh-Code W4 dem Multiplizierer 524 übergeben. In Tabelle 14 sind die Walsh-Codes der Länge 8 gezeigt, die durch den Walsh-Codegenerator 500 erzeugt werden.

• · t

Tabelle 14

Walsh-Nummer	Walsh-Code
Wl	0101 0101
W2	0011 0011
W4	0000 1111

Dazu werden die 3 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 15 sind die Beziehungen zwischen den 3 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 15

Eingabe- Informationsbit	Multiplizierer
a0	Multiplizierer 520
al	Multiplizierer 522
a2	Multiplizierer 524

In Tabelle 16 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern
übergeben werden.

Tabelle 16

Multiplizierer	Walsh-Code	Eingabe- Informationsbit
Multiplizierer 520	Wl = 0101 0101	a0
Multiplizierer 522	W2 = 0011 0011	al
Multiplizierer 524	W4 = 0000 1111	a2

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in
Tabelle 16 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer
540. Genauer: Der Multiplizierer 520 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der
Multiplizierer 522 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen und übergibt seine

• Φ ···

Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 524 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540.

Da die Multiplizierer 526, 528, 530 und 532 die mit 0 initialisierten Eingabeinformationsbits a3, a4, a5 und a6 empfangen, tragen die Ausgaben der Multiplizierer 526, 528, und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei, unabhängig von dem Walsh-Code W8 und W16 von dem Walsh-Codegenerator 500 und den Masken Ml und M2 von dem Maskengenerator 505. D.h., die Multiplizierer 526 und 528 geben Zeichenströme aus, die jeder codierte Zeichen umfasst, die alle einen Wert &Oacgr;¹ haben, unabhängig von den Zeichenwerten der Walsh-Codes W8 und W16 von dem Walsh-Codegenerator 500. In gleicher Weise geben die Multiplizierer 530 und 532 Zeichenströme aus, die codierte Zeichen umfassen, die alle einen Wert '0' haben, unabhängig von den Werten der Masken Ml und M2 von dem Maskengenerator 505. Folglich tragen die Ausgaben der Multiplizierer 526, 528, 530 und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei, obgleich sie dem XOR-Verknüpfer 540 übergeben werden. Die Initialisierung des Eingabeinformationsbits a3, a4, a5 und a6 mit ¹O' ist gleichwertig einer Schaltoperation für das Abschneiden der Ausgaben der Multiplizierer 526, 528, 530 und 532.

Der XOR-Verknüpfer 540 verknüpft dann die Zeichenströme der Länge 8, die von dem Multiplizierern 520, 522, 524, 526, 528, 530 und 532 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Wiederholer 550.

Der codierte Zeichenstrom Ws der Länge 8, der von dem XOR-Verknüpfer 540 ausgegeben wird, kann definiert werden als

Gleichung 12
Ws=(Wlxa0)+(W2xal)+(W4xa2)

Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein

Steuerungssignal für die Steuerung der Wiederholungshäufigkeit über der Ausgabe des XOR-Verknüpfers 540. Da in dem (24,3)-Codierer der von dem XOR-Verknüpfer 540 ausgegebene Zeichenstrom eine Länge von 8 hat, ist eine Wiederholungshäufigkeit 4. Deshalb übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal, das ihn anweist, das Eingabesignal viermal zu wiederholen. Als Reaktion auf das Steuerungssignal wiederholt der Wiederholer 550 den Zeichenstrom der Länge 8, der von dem XOR-Verknüpfer 540 ausgegeben wird, viermal und übergibt dem Ausfüger 560 einen Zeichenstrom der Länge 32.

Auch übergibt die Steuerung 510 dem Ausfüger 560 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,3)-Code auszufügen. Die Steuerung 510 kann dem Ausfüger 560 eine Längeninformation (3 Bits) des Ratenanzeigers als das Steuerungssignal übergeben. Der Ausfüger 560 empfängt dann 8 Ausfügepositionen, die mit den 3 Eingabeinformationsbits des Ratenanzeigers korrespondieren, von dem Speicher 570, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. D.h., der Ausfüger 560 fügt 8 Zeichen in den vom Speicher 570 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 570 die 0., 3., 5., 6., 7., 8., 16. und 24. Zeichenposition sind (wie in Tabelle 1 gezeigt), fügt der Ausfüger 560 das 0., 3., 5., 6., 7., 8., 16. und 24. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Sechstens wird eine Beschreibung gegeben von einem anderen Fall, in dem der Codierer als der (24,2)-Codierer dient. Eine 2-Bit-Ratenanzeige von a0 und al wird dem Codierer zugeführt, und die restliche Ratenanzeigerbits a2, a3, a4, a5 und a6 werden auf '0' initialisiert dem Codierer zugeführt. Gleichzeitig wird eine Bitinformation, die bezeichnet, dass die 2-Bit-

Ratenanzeige dem Codierer zugeführt wird, der Steuerung 510 zugeführt. Die Steuerung 510 übergibt dann dem Walsh-Codegenerator 500 ein Steuerungssignal, das ihn anweist, Walsh-Codes der Länge 4 zu erzeugen. Nach Empfang des Steuerungssignals erzeugt der Walsh-Codegenerator 500 die Walsh-Codes Wl und W2 der Länge 4, und übergibt die erzeugten Walsh-Codes Wl und W2 jeweils den zugeordneten Multiplizierern. Genauer: der Walsh-Code Wl wird dem Multiplizierer 520 und der Walsh-Code W2 dem Multiplizierer 522 übergeben. In Tabelle 17 sind die Walsh-Codes der Länge 4 gezeigt, die durch den Walsh-Codegenerator 500 erzeugt werden.

Tabelle 17

Walsh-Nummer	Walsh-Code
Wl	0101
W2	0011

Dazu werden die 2 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 18 sind die Beziehungen zwischen den 2 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 18

Eingabe in format ionsbit	Multiplizierer
a0	Multiplizierer 520
al	Multiplizierer 522

In Tabelle 19 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern übergeben werden.

• ·

Tabelle 19

Multiplizierer	Walsh-Code	Eingabe- Informationsbit
Multiplizierer 520	Wl = 0101	aO
Multiplizierer 522	W2 = 0011	al

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in Tabelle 19 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer 540. Genauer: Der Multiplizierer 520 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Der Multiplizierer 522 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540.

Da die Multiplizierer 524, 526, 528, 530 und 532 die mit 0 initialisierten Eingabeinformationsbits a2, a3, a4, a5 und a6 empfangen, tragen die Ausgaben der Multiplizierer 524, 526, 528, 530 und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei, unabhängig von dem Walsh-Code W4, W8 und W16 von dem Walsh-Codegenerator 500 und den Masken Ml und M2 von dem Maskengenerator 505. D.h., die Multiplizierer 524, 526 und 528 geben Zeichenströme aus, deren jeder codierte Zeichen umfasst, die alle einen Wert ¹O' haben, unabhängig von den Zeichenwerten der Walsh-Codes W4, W8 und W16 von dem Walsh-Codegenerator 500. In gleicher Weise geben die Multiplizierer 530 und 532 Zeichenströme aus, die codierte Zeichen umfassen, die alle einen Wert '0' haben, unabhängig von den Werten der Masken Ml und M2 von dem Maskengenerator 505. Folglich tragen die Ausgaben der Multiplizierer 524, 526, 528, 530 und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei, obgleich sie dem XOR-Verknüpfer 540 übergeben werden. Die Initialisierung des Eingabeinformationsbits a2, a3, a4, a5 und a6 mit ¹O' ist gleichwertig einer Schaltoperation für das Abschneiden der Ausgaben der Multiplizierer 524, 526, 528, 530 und 532. Der XOR-Verknüpfer 540 verknüpft dann die Zeichenströme der

⁶⁶ MX ·&Lgr;·::

Länge 4, die von dem Multiplizierern 520, 522, 524, 526, 528, 530 und 532 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Wiederholer 550.

Der codierte Zeichenstrom Ws der Länge 4, der von dem XOR-Verknüpfer 540 ausgegeben wird, kann definiert werden als

Gleichung 13
Ws=(Wl*aO)+(W2xal)

Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal für die Steuerung der Wiederholungshäufigkeit über der Ausgabe des XOR-Verknüpfers 540. Da in dem (24,2)-Codierer der von dem XOR-Verknüpfer 54 0 ausgegebene Zeichenstrom eine Länge von 4 hat, ist eine Wiederholungshäufigkeit 8. Deshalb übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal, das ihn anweist, das Eingabesignal achtmal zu wiederholen. Als Reaktion auf das Steuerungssignal wiederholt der Wiederholer 550 den Zeichenstrom der Länge 4, der von dem XOR-Verknüpfer 540 ausgegeben wird, achtmal und übergibt dem Ausfüger 560 einen Zeichenstrom der Länge 32.

Auch übergibt die Steuerung 510 dem Ausfüger 560 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,2)-Code auszufügen. Der Ausfüger 560 empfängt dann 8 Ausfügepositionen, die von dem Speicher 570 gelesen werden, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. D.h., der Ausfüger 560 fügt 8 Zeichen in den vom Speicher 570 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem Wiederholer 550 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 570 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenposition sind (wie in Tabelle 1 gezeigt), fügt der Ausfüger 560 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Siebtenswird eine Beschreibung gegeben von einem anderen Fall, in dem der Codierer als der (24, 1)-Codierer dient. Eine 1-Bit-Ratenanzeige von dem Eingabeinformationsbit aO wird dem Codierer zugeführt, und die restliche Ratenanzeigerbits al, a2, a3, a4, a5 und a6 werden auf '0' initialisiert dem Codierer zugeführt. Gleichzeitig wird eine Bitinformation, die bezeichnet, dass die 1-Bit-Ratenanzeige dem Codierer zugeführt wird, der Steuerung 510 zugeführt. Die Steuerung 510 übergibt dann dem Walsh-Codegenerator 500 ein Steuerungssignal, das ihn anweist, Walsh-Codes der Länge 2 zu erzeugen. Nach Empfang des Steuerungssignals erzeugt der Walsh-Codegenerator 500 den Walsh-Code Wl der Länge 2, und übergibt den erzeugten Walsh-Code Wl dem zugeordneten Multiplizierer. Genauer: der Walsh-Code Wl wird dem Multiplizierer 520 übergeben. In Tabelle 20 ist der Walsh-Code der Länge 2 gezeigt, der durch den Walsh-Codegenerator 500 erzeugt wird.

Tabelle 20

Walsh-Nuinmer	Walsh-Code
Wl	01

Dazu wird das eine Eingabeinformationsbit der Ratenanzeige dem zugeordneten Multiplizierer übergeben. In Tabelle 21 ist die Beziehung zwischen dem einen Eingabeinformationsbit und dem zugeordneten Multiplizierer dargestellt.

Tabelle 21

Eingabe- Informationsbit	Multiplizierer
a0	Multiplizierer 520

In Tabelle 22 ist deshalb das Eingabeinformationsbit und der Walsh-Code dargestellt, der dem Multiplizierer übergeben wird.

Tabelle 22

Multiplizierer	Walsh-Code	Eingabe- Informationsbit
Multiplizierer 520	Wl = 01	aO

Der Multiplizierer multipliziert das Eingabeinformationsbit mit dem Walsh-Code, der ihm übergeben wurde, wie in Tabelle gezeigt, und übergibt seine Ausgabe dem XOR-Verknüpfer 540. Genauer: Der Multiplizierer 520 multipliziert das Eingabeinformationsbit aO mit dem Walsh-Code Wl für jedes Zeichen und übergibt seine Ausgabe dem XOR-Verknüpfer 540.

Da die Multiplizierer 522, 524, 526, 528, 530 und 532 die mit 0 initialisierten Eingabeinformationsbits al, a2, a3, a4, a5 und a6 empfangen, tragen die Ausgaben der Multiplizierer 522, 524, 526, 528, 530 und 532 nicht zur Ausgabe des XOR-Verknüpf ers 540 bei, unabhängig von den Walsh-Codes W2, W4, W8 und W16 von dem Walsh-Codegenerator 500 und den Masken Ml und M2 von dem Maskengenerator 505. D.h., die Multiplizierer 522, 524, 526 und 528 geben Zeichenströme aus, die jeder codierte Zeichen umfasst, die alle einen Wert '0' haben, unabhängig von den Zeichenwerten der Walsh-Codes W2, W4, W8 und W16 von dem Walsh-Codegenerator 500. In gleicher Weise geben die Multiplizierer 530 und 532 Zeichenströme aus, die codierte Zeichen umfassen, die alle einen Wert '0' haben, unabhängig von den Werten der Masken Ml und M2 von dem Maskengenerator 505. Folglich tragen die Ausgaben der Multiplizierer 522, 524, 526, 528, und 532 nicht zur Ausgabe des XOR-Verknüpfers 540 bei, obwohl sie dem XOR-Verknüpfer 540 übergeben werden. Die Initialisierung des Eingabeinformationsbits al, a2, a3, a4, a5 und a6 mit '0' ist gleichwertig einer Schaltoperation für das Abschneiden der Ausgaben der Multiplizierer 522, 524, 526, 528, 530 und 532.

Der XOR-Verknüpfer 540 verknüpft dann die Zeichenströme der Länge 2, die von dem Multiplizierern 520, 522, 524, 526, 528, 530 und 532 ausgegeben werden, in einer Zeicheneinheit, und

OS-OS:-02

übergibt seine Ausgabe dem Wiederholer 550.

Der codierte Zeichenstrom Ws der Länge 2, der von dem XOR-Verknüpfer 540 ausgegeben wird, kann definiert werden als

Gleichung 14
Ws=(WlxaO)

Dazu übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal für die Steuerung der Wiederholungshäufigkeit über der Ausgabe des XOR-Verknüpfers 540. Da in dem (24,1)-Codierer der von dem XOR-Verknüpfer 540 ausgegebene Zeichenstrom eine Länge von 2 hat, ist eine Wiederholungshäufigkeit 32. Deshalb übergibt die Steuerung 510 dem Wiederholer 550 ein Steuerungssignal, das ihn anweist, das Eingabesignal zweiunddreißigmal zu wiederholen. Als Reaktion auf das Steuerungssignal wiederholt der Wiederholer 550 den Zeichenstrom der Länge 2, der von dem XOR-Verknüpfer 540 ausgegeben wird, zweiunddreißigmal und übergibt dem Ausfüger 560 einen Zeichenstrom der Länge 64.

Auch übergibt die Steuerung 510 dem Ausfüger 560 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,1)-Code auszufügen. Der Ausfüger 560 empfängt dann 40 Ausfügepositionen, die von dem Speicher 570 gelesen werden, und fügt die codierten Zeichen in den 40 Ausfügepositionen aus den codierten Zeichen der Länge 64 aus, die von dem Wiederholer 550 übergeben werden. D.h., der Ausfüger 560 fügt 40 Zeichen in den vom Speicher 570 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 64 aus, die von dem Wiederholer 550 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 570 alle geradzahligen Zeichenpositionen und die 1., 3., 5., 7., 9., 11., 13. und 15. Zeichenposition sind (wie in Tabelle 1 gezeigt), fügt der Ausfüger 560 alle geradzahligen Zeichen und das 1., 3., 5., 7., 9., 11., 13. und 15. codierte Zeichen aus den codierten Zeichen der Länge 64 aus, und gibt 24 codierte Zeichen aus.

Erste Ausführunqsform (Decodierer)

Fig. 6 veranschaulicht eine Struktur eines Decodierers, der mit dem Codierer von Fig. 5 korrespondiert. Eine Beschreibung des Decodierers wird gegeben für den Fall, in dem der Decodierer als der (24,7)-Decodierer dient, der mit dem (24,7)-Codierer korrespondiert, welcher in Verbindung mit Fig. 5 beschrieben wurde. Der (24,7)-Decodierer empfängt einen codierten Zeichenstrom, der 24 codierte Zeichen mit einem Wert von '+1' oder '-1' umfasst, die durch den (24,7)-Codierer codiert wurden. Der empfangene Codezeichenstrom wird einem Nulleinfüger 650 zugeführt, der Nullen (0) einfügt.

Nach Empfang einer vorbestimmten Codelängeninformation übergibt dazu eine Steuerung 630 dem (24,7)-Decodierer ein Steuerungssignal, das ihn anweist, einen Zwischenwert 'O¹ zwischen '+1' und '-1' in den Ausfügepositionen für den (24,7)-Codierer einzufügen. Der Nulleinfüger 650 empfängt unter der Steuerung der Steuerung 630 von einem Speicher 660 Information über die 8 Ausfügepositionen, die mit den 7 Eingabeinformationsbits korrespondieren. Z.B. sind die Ausfügepositionen, die mit den 7 Eingabeinformationsbits korrespondieren, die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenpositionen oder die 0., 1.,. 2., 3., 4., 5., 6. und 7. Zeichenpositionen.

Deshalb fügt der Nulleinfüger 650 '0' in den Ausfügepositionen, die von dem Speicher 660 bereitgestellt werden, in die 24 codierten Zeichen ein, welche den empfangenen, codierten Zeichenstrom darstellen, und übergibt den Zeichenstrom mit eingefügten Nullen, der 32 codierte Zeichen hat, an einen Zeichenakkumulator 600. Die Steuerung 630 übergibt dann dem Zeichenakkumulator 600 ein Steuerungssignal, das ihn anweist, die Zeichen so viele Male wiederholt anzusammeln, wie eine Wiederholungshäufigkeit des (24,7)-Codierers angibt. Da der (24,7)-Codierer keine Zeichenwiederholung durchgeführt hat, gibt der Zeichenakkumulator 600 die 32 empfangenen Zeichen unverändert aus. Die 32 empfangenen Zeichen werden einem Korrelationsrech-

ner 620 übergeben, und werden auch den Multiplizierern 602, 604 und 606 übergeben. Ein Maskengenerator 610 erzeugt dann Maskenfunktionen Ml, M2 und M1+M2, die alle eine Länge von 32 haben, und übergibt die Maskenfunktion Ml dem Multiplizierer 602, die Maskenfunktion M2 dem Multiplizierer 604 und die Maskenfunktion M1+M2 dem Multiplizierer 606. Die Maskenfunktionen sind entsprechend den Ausfügepositionen (oder dem Ausfügemuster) verändert. Wenn die Ausfügepositionen verwendet werden, werden die Maskenfunktionen verwendet, die in dem Codierer verwendet wurden. Dann multipliziert der Multiplizierer 602 die empfangenen Zeichen mit der Maskenfunktion Ml in einer Zeicheneinheit, und der Multiplizierer 604 multipliziert die empfangenen Zeichen mit der Maskenfunktion M2 in einer Zeicheneinheit. Auch multipliziert der Multiplizierer 606 die empfangenen Zeichen mit der Maskenfunktion M1+M2 in einer Zeicheneinheit. Ein Schalter 652 übergibt unter der Steuerung der Steuerung 630 den Zeichenstrom, der von dem Multiplizierer ausgegeben wird, an einen Korrelationsrechner 622. Ein Schalter 654 übergibt unter der Steuerung der Steuerung 630 den Zeichenstrom, der von dem Multiplizierer 604 ausgegeben wird, an einen Korrelationsrechner 624. Ein Schalter 656 übergibt unter der Steuerung der Steuerung 630 den Zeichenstrom, der von dem Multiplizierer 606 ausgegeben wird, an einen Korrelationsrechner 626. Dann berechnet der Korrelationsrechner 620 alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 32 und 32 Walsh-Codes der Länge 32, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer ¹O¹, die bezeichnet, dass keine Maskenfunktion in der vorangegangenen Stufe verwendet wurde. Der Korrelationsrechner 622 berechnet alle Korrelationen zwischen einem Zeichenstrom, der durch Multiplizieren des empfangenen Zeichenstroms der Länge 32 mit der Maskenfunktion Ml bestimmt wird, und 32 Walsh-Codes der Länge 32, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelati-

on, einen Korrelationswert und eine Maskennummer ¹I¹, welche die in der vorangegangenen Stufe verwendete Maskenfunktion bezeichnet. Der Korrelationsrechner 624 berechnet alle Korrelationen zwischen einem Zeichenstrom, der durch Multiplizieren des empfangenen Zeichenstroms der Länge 32 mit der Maskenfunktion M2 bestimmt wird, und 32 Walsh-Codes der Länge 32, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer '2', welche die in der vorangegangenen Stufe verwendete Maskenfunktion bezeichnet. Der Korrelationsrechner 626 berechnet alle Korrelationen zwischen einem Zeichenstrom, der durch Multiplizieren des empfangenen Zeichenstroms der Länge 32 mit der Maskenfunktion M1+M2 bestimmt wird, und 32 Walsh-Codes der Länge 32, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer '3', welche die in der vorangegangenen Stufe verwendete Maskenfunktion bezeichnet. Der Korrelationsvergleicher 640 wählt dann einen größten Wert unter den von den Korrelationsrechnern 620, 622, 624 und 626 empfangenen Werten aus, verbindet die korrespondierende Walsh-Codenummer und Maskennummer, und gibt den verbundenen Wert als decodierte Bits aus.

Zweitens wird eine Beschreibung des Decodierers gegeben für den Fall, in dem der Decodierer als der (24,6)-Decodierer dient, der mit dem (24,6)-Codierer korrespondiert, welcher in Verbindung mit Fig. 5 beschrieben wurde. Der (24,6)-Decodierer empfängt einen codierten Zeichenstrom, der 24 codierte Zeichen mit einem Wert von '+I¹ oder '-I¹ umfasst, die durch den (24, 6)-Codierer codiert wurden. Der empfangene Codezeichenstrom wird einem Nulleinfüger 650 zugeführt, der Nullen (0) einfügt.

Nach Empfang einer vorbestimmten Codelängeninformation übergibt dazu eine Steuerung 630 dem (24,6)-Decodierer ein Steuerungssignal, das ihn anweist, einen Zwischenwert '0' zwi-

OS Qr:

sehen '+1' und '-1¹ in den Ausfügepositionen für den (24,6)-Codierer einzufügen. Der Nulleinfüger 650 empfängt unter der Steuerung der Steuerung 630 von einem Speicher 660 Information über die 8 Ausfügepositionen, die mit den 6 Eingabeinformationsbits korrespondieren. Z.B. sind die Ausfügepositionen, die mit den 6 Eingabeinformationsbits korrespondieren, die 0., 1., 2-, 3., 4., 5., 6. und 7. Zeichenpositionen.

Deshalb fügt der Nulleinfüger 650 '0' in den Ausfügepositionen, die von dem Speicher 660 bereitgestellt werden, in die 24 codierten Zeichen ein, welche den empfangenen, codierten Zeichenstrom darstellen, und übergibt den Zeichenstrom mit eingefügten Nullen, der 32 codierte Zeichen hat, an einen Zeichenakkumulator 600. Die Steuerung 630 übergibt dann dem Zeichenakkumulator 600 ein Steuerungssignal, das ihn anweist, die Zeichen so viele Male wiederholt anzusammeln, wie eine Wiederholungshäufigkeit des (24,6)-Codierers angibt. Da der (24,6)-Codierer eine Zeichenwiederholung einmal durchgeführt hat, gibt der Zeichenakkumulator 600 die 32 empfangenen Zeichen unverändert aus. Die 32 empfangenen Zeichen werden dem Korrelationsrechner 620 übergeben, und werden auch den Multiplizierern 602, 604 und 606 übergeben. Der Maskengenerator 610 erzeugt dann die Maskenfunktion Ml, die eine Länge von 32 hat, und übergibt die Maskenfunktion Ml dem Multiplizierer 602. Die Maskenfunktion Ml ist entsprechend den Ausfügepositionen (oder dem Ausfügemuster) verändert. Wenn die Ausfügepositionen verwendet werden, wird die Maskenfunktion verwendet, die in dem Codierer verwendet wurde. Dann multipliziert der Multiplizierer 602 die empfangenen Zeichen mit der Maskenfunktion Ml in einer Zeicheneinheit. Der Schalter 652 übergibt unter der Steuerung der Steuerung 630 den Zeichenstrom, der von dem Multiplizierer 602 ausgegeben wird, an den Korrelationsrechner 622. Die Schalter 654 und 656 schalten unter der Steuerung der Steuerung 630 die Zeichenströme ab, die von den Multiplizierern 604 und 606 ausgegeben werden, so dass die Ausgaben der Multiplizierer 604 und 606 nicht verwendet werden. Dann be-

rechnet der Korrelationsrechner 620 alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 32 und 32 Walsh-Codes der Länge 32, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer ¹O', die bezeichnet, dass keine Maskenfunktion in der vorangegangenen Stufe verwendet wurde. Der Korrelationsrechner 622 berechnet alle Korrelationen zwischen einem Zeichenstrom, der durch Multiplizieren des empfangenen Zeichenstroms der Länge 32 mit der Maskenfunktion Ml bestimmt wird, und 32 Walsh-Codes der Länge 32, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer '1', welche die in der vorangegangenen Stufe verwendete Maskenfunktion bezeichnet. Der Korrelationsvergleicher 640 wählt dann einen größten Wert unter den von den Korrelationsrechnern 620 und 622 empfangenen Werten aus, verbindet die korrespondierende Walsh-Codenummer und Maskennummer, und gibt den verbundenen Wert als decodierte Bits aus.

Drittens wird eine Beschreibung des Decodierers gegeben für den Fall, in dem der Decodierer als der (24,5)-Decodierer dient, der mit dem (24,5)-Codierer korrespondiert, welcher in Verbindung mit Fig. 5 beschrieben wurde. Der (24,5)-Decodierer empfängt einen codierten Zeichenstrom, der 24 codierte Zeichen mit einem Wert von '+1' oder '-1' umfasst, die durch den (24, 5)-Codierer codiert wurden. Der empfangene Codezeichenstrom wird einem Nulleinfüger 650 zugeführt, der Nullen (0) einfügt.

Nach Empfang einer vorbestimmten Codelängeninformation übergibt dazu eine Steuerung 630 dem (24,5)-Decodierer ein Steuerungssignal, das ihn anweist, einen Zwischenwert '0' zwischen '+I¹ und '-1' in den Ausfügepositionen für den (24,5)-Codierer einzufügen. Der Nulleinfüger 650 empfängt unter der Steuerung der Steuerung 630 von einem Speicher 660 Information über die 8 Ausfügepositionen, die mit den 5 Eingabeinformati-

onsbits korrespondieren. Z.B. sind die Ausfügepositionen, die mit den 5 Eingabeinformationsbits korrespondieren, die 0., 1., 2., 3., 4., 5., 6. und 7. Zeichenpositionen. Deshalb fügt der Nulleinfüger 650 '0' in den Ausfügepositionen, die von dem Speicher 660 bereitgestellt werden, in die 24 codierten Zeichen ein, welche den empfangenen, codierten Zeichenstrom darstellen, und übergibt den Zeichenstrom mit eingefügten Nullen, der 32 codierte Zeichen hat, an einen Zeichenakkumulator 600. Die Steuerung 630 übergibt dann dem Zeichenakkumulator 600 ein Steuerungssignal, das ihn anweist, die Zeichen so viele Male wiederholt anzusammeln, wie eine Wiederholungshäufigkeit des (24,5)-Codierers angibt.

Da der (24,5)-Codierer eine Zeichenwiederholung einmal durchgeführt hat, gibt der Zeichenakkumulator 600 die 32 empfangenen Zeichen unverändert aus.. Die 32 empfangenen Zeichen werden dem Korrelationsrechner 620 übergeben, und werden auch den Multiplizierern 602, 604 und 606 übergeben. Da die Schalter 652, 654 und 656 an den Ausgabeknoten der Multiplizierer 602, 604 und 606 unter der Steuerung der Steuerung 630 abgeschaltet sind, sind die Ausgaben der Multiplizierer 602, 604 und 606 abgetrennt, was die Operationen der Multiplizierer 602, 604 und 606 wirkungslos macht. Dann übergibt die Steuerung 630 dem Korrelationsrechner 620 ein Steuerungssignal, das ihn anweist, alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 32 und Walsh-Codes derselben Länge (d.h. Walsh-Code der Länge 32) zu berechnen. Dann berechnet der Korrelationsrechner 620 alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 32 und 32 Walsh-Codes der Länge 32, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer 'O¹, die bezeichnet, dass keine Maskenfunktion in der vorangegangenen Stufe verwendet wurde. Der Korrelationsvergleicher 640 verbindet dann die Walsh-Codenummer und Maskennummer, die er von dem Korrelationsrechner 620 erhalten hat, und gibt den verbundenen Wert als decodierte Bits

Viertens wird eine Beschreibung des Decodierers gegeben für den Fall, in dem der Decodierer als der (24,4)-Decodierer dient, der mit dem (24,4)-Codierer korrespondiert, welcher in Verbindung mit Fig. 5 beschrieben wurde. Der (24,4)-Decodierer empfängt einen codierten Zeichenstrom, der 24 codierte Zeichen mit einem Wert von '+I¹ oder '-1' umfasst, die durch den (24,4)-Codierer codiert wurden. Der empfangene Codezeichenstrom wird einem Nulleinfüger 650 zugeführt, der Nullen (0) einfügt.

Nach Empfang einer vorbestimmten Codelängeninformation übergibt dazu eine Steuerung 630 dem (24,4)-Decodierer ein Steuerungssignal, das ihn anweist, einen Zwischenwert '0' zwischen '+1' und '-1' in den Ausfügepositionen für den (24,4)-Codierer einzufügen. Der Nulleinfüger 650 empfängt unter der Steuerung der Steuerung 630 von einem Speicher 660 Information über die 8 Ausfügepositionen, die mit den 4 Eingabeinformationsbits korrespondieren. Z.B. sind die Ausfügepositionen, die mit den 4 Eingabeinformationsbits korrespondieren, die 0., 1., 2-, 3., 4., 5., 6. und 7. Zeichenpositionen. Deshalb fügt der Nulleinfüger 650 '0' in den Ausfügepositionen, die von dem Speicher 660 bereitgestellt werden, in die 24 codierten Zeichen ein, welche den empfangenen, codierten Zeichenstrom darstellen, und übergibt den Zeichenstrom mit eingefügten Nullen, der 32 codierte Zeichen hat, an einen Zeichenakkumulator 600. Die Steuerung 630 übergibt dann dem Zeichenakkumulator 600 ein Steuerungssignal, das ihn anweist, die Zeichen so viele Male wiederholt anzusammeln, wie eine Wiederholungshäufigkeit des (24,4)-Codierers angibt.

Da der (24,4)-Codierer eine Zeichenwiederholung zweimal durchgeführt hat, akkumuliert der Zeichenakkumulator 600 die zwei Zeichen in den wiederholten Positionen unter den 32 empfangenen Zeichen, und gibt einen Zeichenstrom der Länge 16 aus. Die von dem Zeichenakkumulator 600 ausgegebenen 16 emp-

fangenen Zeichen werden dem Korrelationsrechner 620 übergeben, und werden auch den Multiplizierern 602, 604 und 606 übergeben. Die Schalter 652, 654 und 656, die mit den Ausgabeknoten der Multiplizierer 602, 604 und 606 verbunden sind, sind unter der Steuerung der Steuerung 630 abgeschaltet, so dass die Ausgaben der Multiplizierer 602, 604 und 606 nicht verwendet werden. Dann übergibt die Steuerung 630 dem Korrelationsrechner 620 ein Steuerungssignal, das ihn anweist, alle Korrelationen zwischen dem empfangenen Zeichenstrom und den Walsh-Codes derselben Länge (d.h. Walsh-Code der Länge 16) zu berechnen. Dann berechnet der Korrelationsrechner 620 alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 16 und Walsh-Codes der Länge 16, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer 'O¹, die bezeichnet, dass keine Maskenfunktion verwendet wurde. Der Korrelationsvergleicher 640 verbindet dann die Walsh-Codenummer und Maskennummer, die er von dem Korrelationsrechner 620 erhalten hat, und gibt den verbundenen Wert als decodierte Bits aus.

Fünftens wird eine Beschreibung des Decodierers gegeben für den Fall, in dem der Decodierer als der (24,3)-Decodierer dient, der mit dem (24,3)-Codierer korrespondiert, welcher in Verbindung mit Fig. 5 beschrieben wurde. Der (24,3)-Decodierer empfängt einen codierten Zeichenstrom, der 24 codierte Zeichen mit einem Wert von '+!' oder '-1¹ umfasst, die durch den (24, 3)-Codierer codiert wurden. Der empfangene Codezeichenstrom wird einem Nulleinfüger 650 zugeführt, der Nullen (0) einfügt.

Nach Empfang einer vorbestimmten Codelängeninformation übergibt dazu eine Steuerung 630 dem (24,3)-Decodierer ein Steuerungssignal, das ihn anweist, einen Zwischenwert '0' zwischen '+1' und '-1' in den Ausfügepositionen für den (24,3)-Codierer einzufügen. Der Nulleinfüger 650 empfängt unter der Steuerung der Steuerung 630 von einem Speicher 660 Information

über die 8 Ausfügepositionen, die mit den 3 Eingabeinformationsbits korrespondieren. Z.B. sind die Ausfügepositionen, die mit den 3 Eingabeinformationsbits korrespondieren, die 0., 3., 5., 6., 7., 8., 16. und 24. Zeichenpositionen. Deshalb fügt der Nulleinfüger 650 ¹O¹ in den Ausfügepositionen, die von dem Speicher 660 bereitgestellt werden, in die 24 codierten Zeichen ein, welche den empfangenen, codierten Zeichenstrom darstellen, und übergibt den Zeichenstrom mit eingefügten Nullen, der 32 codierte Zeichen hat, an einen Zeichenakkumulator 600. Die Steuerung 630 übergibt dann dem Zeichenakkumulator 600 ein Steuerungssignal, das ihn anweist, die Zeichen so viele Male wiederholt anzusammeln, wie eine Wiederholungshäufigkeit des (24,3)-Codierers angibt.

Da der (24,3)-Codierer eine Zeichenwiederholung viermal durchgeführt hat, akkumuliert der Zeichenakkumulator 600 die vier Zeichen in den wiederholten Positionen unter den 32 empfangenen Zeichen, und gibt einen Zeichenstrom der Länge 8 aus. Die von dem Zeichenakkumulator 600 ausgegebenen 8 empfangenen Zeichen werden dem Korrelationsrechner 620 übergeben, und werden auch den Multiplizierern 602, 604 und 606 übergeben. Die Schalter 652, 654 und 656, die mit den Ausgabeknoten der Multiplizierer 602, 604 und 606 verbunden sind, sind unter der Steuerung der Steuerung 630 abgeschaltet, so dass die Ausgaben der Multiplizierer 602, 604 und 606 nicht verwendet werden. Dann übergibt die Steuerung 630 dem Korrelationsrechner 620 ein Steuerungssignal, das ihn anweist, alle Korrelationen zwischen dem empfangenen Zeichenstrom und den Walsh-Codes derselben Länge (d.h. Walsh-Code der Länge 8) zu berechnen. Dann berechnet der Korrelationsrechner 620 alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 8 und 8 Walsh-Codes der Länge 8, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer ¹O¹, die bezeichnet, dass keine Maskenfunktion verwendet wurde. Der Korrelationsvergleicher 640 verbindet dann die Walsh-Codenummer und Mas-

03 -OS-

kennummer, die er von dem Korrelationsrechner 620 erhalten hat, und gibt den verbundenen Wert als decodierte Bits aus.

Sechstens wird eine Beschreibung des Decodierers gegeben für den Fall, in dem der Decodierer als der (24,2)-Decodierer dient, der mit dem (24,2)-Codierer korrespondiert, welcher in Verbindung mit Fig. 5 beschrieben wurde. Der (24,2)-Decodierer empfängt einen codierten Zeichenstrom, der 24 codierte Zeichen mit einem Wert von '+I¹ oder '-1' umfasst, die durch den (24,2)-Codierer codiert wurden. Der empfangene Codezeichenstrom wird einem Nulleinfüger 650 zugeführt, der Nullen (0) einfügt.

Nach Empfang einer vorbestimmten Codelängeninformation übergibt dazu eine Steuerung 630 dem (24,2)-Decodierer ein Steuerungssignal, das ihn anweist, einen Zwischenwert '0' zwischen '+I¹ und '-1' in den Ausfügepositionen für den (24,2)-Codierer einzufügen. Der Nulleinfüger 650 empfängt unter der Steuerung der Steuerung 630 von einem Speicher 660 Information über die 8 Ausfügepositionen, die mit den 2 Eingabeinformationsbits korrespondieren. Z.B. sind die Ausfügepositionen, die mit den 2 Eingabeinformationsbits korrespondieren, die 0., 4., 8-, 12., 16., 20., 24. und 28. Zeichenpositionen. Deshalb fügt der Nulleinfüger 650 '0' in den Ausfügepositionen, die von dem Speicher 660 bereitgestellt werden, in die 24 codierten Zeichen ein, welche den empfangenen, codierten Zeichenstrom darstellen, und übergibt den Zeichenstrom mit eingefügten Nullen, der 32 codierte Zeichen hat, an einen Zeichenakkumulator 600. Die Steuerung 630 übergibt dann dem Zeichenakkumulator 600 ein Steuerungssignal, das ihn anweist, die Zeichen so viele Male wiederholt anzusammeln, wie eine Wiederholungshäufigkeit des (24,2)-Codierers angibt.

Da der (24,2)-Codierer eine Zeichenwiederholung achtmal durchgeführt hat, akkumuliert der Zeichenakkumulator 600 die Zeichen in den wiederholten Positionen unter den 32 empfangenen Zeichen, und gibt einen Zeichenstrom der Länge 4 aus. Die

08 -OS -02

von dem Zeichenakkumulator 600 ausgegebenen, empfangenen Zeichen der Länge 4 werden dem Korrelationsrechner 620 übergeben, und werden auch den Multiplizierern 602, 604 und 606 übergeben. Die Schalter 652, 654 und 656, die mit den Ausgabeknoten der Multiplizierer 602, 604 und 606 verbunden sind, sind unter der Steuerung der Steuerung 630 abgeschaltet, so dass die Ausgaben der Multiplizierer 602, 604 und 606 nicht verwendet werden. Dann übergibt die Steuerung 630 dem Korrelationsrechner 620 ein Steuerungssignal, das ihn anweist, alle Korrelationen zwischen dem empfangenen Zeichenstrom und den Walsh-Codes derselben Länge (d.h. Walsh-Code der Länge 4) zu berechnen. Dann berechnet der Korrelationsrechner 620 alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 4 und 4 Walsh-Codes der Länge 4, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer '0', die bezeichnet, dass keine Maskenfunktion verwendet wurde. Der Korrelationsvergleicher 640 verbindet dann die Walsh-Codenummer und Maskennummer, die er von dem Korrelationsrechner 620 erhalten hat, und gibt den verbundenen Wert als decodierte Bits aus.

Siebtens wird eine Beschreibung des Decodierers gegeben für den Fall, in dem der Decodierer als der (24,1)-Decodierer dient, der mit dem (24,1)-Codierer korrespondiert, welcher in Verbindung mit Fig. 5 beschrieben wurde. Der (24,1)-Decodierer empfängt einen' codierten Zeichenstrom, der 24 codierte Zeichen mit einem Wert von '+1' oder '-1' umfasst, die durch den (24, 1)-Codierer codiert wurden. Der empfangene Codezeichenstrom wird einem Nulleinfüger 650 zugeführt, der Nullen (0) einfügt.

Nach Empfang einer vorbestimmten Codelängeninformation übergibt dazu eine Steuerung 630 dem (24,1)-Decodierer ein Steuerungssignal, das ihn anweist, einen Zwischenwert '0' zwischen '+1' und '-1' in den Ausfügepositionen für den (24,1)-Codierer einzufügen. Der Nulleinfüger 650 empfängt unter der

Steuerung der Steuerung 630 von einem Speicher 660 Information über die Ausfügepositionen, die mit dem 1 Eingabeinformationsbit korrespondieren. Z.B. sind die Ausfügepositionen, die mit dem 1 Eingabeinformationsbit korrespondieren, alle geradzahligen Zeichenpositionen und die 1., 3., 5., 7., 9., 11., 13. und 15. Zeichenpositionen. Deshalb fügt der Nulleinfüger 650 ¹O¹ in den Ausfügepositionen, die von dem Speicher 660 bereitgestellt werden, in die 24 codierten Zeichen ein, welche den empfangenen, codierten Zeichenstrom darstellen, und übergibt den Zeichenstrom mit eingefügten Nullen, der 64 codierte Zeichen hat, an einen Zeichenakkumulator 600. Die Steuerung 630 übergibt dann dem Zeichenakkumulator 600 ein Steuerungssignal, das ihn anweist, die Zeichen so viele Male wiederholt anzusammeln, wie eine Wiederholungshäufigkeit des (24,1)-Codierers angibt.

Da der (24,1)-Codierer eine Zeichenwiederholung zweiunddreißigmal durchgeführt hat, akkumuliert der Zeichenakkumulator 600 die 64 Zeichen in den wiederholten Positionen unter den 64 empfangenen Zeichen, und gibt einen Zeichenstrom der Länge 2 aus. Die von dem Zeichenakkumulator 600 ausgegebenen, empfangenen Zeichen der Länge 2 werden dem Korrelationsrechner 620 übergeben, und werden auch den Multiplizierern 602, 604 und 606 übergeben. Die Schalter 652, 654 und 656, die mit den Ausgabeknoten der Multiplizierer 602, 604 und 606 verbunden sind, sind unter der Steuerung der Steuerung 630 abgeschaltet, so dass die Ausgaben der Multiplizierer 602, 604 und 606 nicht verwendet werden. Dann übergibt die Steuerung 630 dem Korrelationsrechner 620 ein Steuerungssignal, das ihn anweist, alle Korrelationen zwischen dem empfangenen Zeichenstrom und den Walsh-Codes derselben Länge (d.h. Walsh-Code der Länge 2) zu berechnen. Dann berechnet der Korrelationsrechner 620 alle Korrelationen zwischen dem empfangenen Zeichenstrom der Länge 2 und den 2 Walsh-Codes der Länge 2, und übergibt einem Korrelationsvergleicher 640 eine Walsh-Codenummer mit der größten Korrelation, einen Korrelationswert und eine Maskennummer '0',

&phgr; &phgr;&phgr; ·· ■» · ■»■

die bezeichnet, dass keine Maskenfunktion verwendet wurde. Der Korrelationsvergleicher 640 verbindet dann die Walsh-Codenummer und Maskennummer, die er von dem Korrelationsrechner 620 erhalten hat, und gibt den verbundenen Wert als decodierte Bits aus.

Fig. 9 veranschaulicht eine Struktur eines Codierers, der als alle von dem (24,1)-Codierer bis zu dem (24,7)-Codierer mit unterschiedlichen Längen dient, nach einer zweiten Ausführungsform der vorliegenden Erfindung. D.h., der Codierer von Fig. 9 codiert 1-7 Eingabeinformationsbits mit unterschiedlichen Walsh-Codes oder Masken mit einer Länge von 32, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Anders als der Codierer der ersten Ausführungsform umfasst der Codierer nach der zweiten Ausführungsform keinen Zeichenwiederholer.

Mit Bezug auf Fig. 9 steuert eine Steuerung 1110 eine Codierungsoperation durch Bestimmung der Anzahl der eingegebenen Informationsbits. D.h., die Steuerung 1110 übergibt einem Ausfüger 1160 ein Steuerungssignal, das ihn anweist, Zeichen in Ausfügepositionen auszufügen, die mit den Eingabeinformationsbits korrespondieren. Ein Walsh-Codegenerator 1100 erzeugt Walsh-Codes der Länge 32. Z.B. erzeugt der Walsh-Codegenerator 1100 nach Empfang der Eingabeinformationsbits fünf unterschiedliche Walsh-Code der Länge 32. Ein Maskengenerator 1105 erzeugt Masken der Länge 32. Z.B. erzeugt der Maskengenerator 1105 nach Empfang der Eingabeinformationsbits zwei unterschiedliche Masken der Länge 32.

Die Multiplizierer 1120 bis 1132 multiplizieren die 1 bis Eingabeinformationsbits mit den Walsh-Codes und Masken von dem Walsh-Codegenerator 1100 und dem Maskengenerator 1105 auf einer Eins-zu-Eins-Basis, und geben die codierten Zeichenströme aus, die jeder 32 Zeichen hat. Ein XOR-Verknüpfer 1140 verknüpft die codierten Zeichenströme von den Multiplizierern

1120 bis 1132 in einer XOR-Verknüpfung, und gibt einen codierten Zeichenstrom mit 32 codierten Zeichen aus. Der codierte Zeichenstrom der Länge 32, der von dem XOR-Verknüpf er 1140 ausgegeben wird, wird an den Ausfüger 1160 übergeben. In einem Speicher 1170 sind 8 Ausfügepositionen gespeichert, die mit jedem der 1 bis 7 Eingabeinformationsbits korrespondieren.

In Tabelle 23 sind die in einer Speichertabelle des Speichers 1170 gespeicherten Ausfügepositionen gezeigt, die der Anzahl der Eingabeinformationsbits zugeordnet sind.

Tabelle	23	3.,	5.,	7.,	9.,	Ausfügepositionen	13	. und 15. Zeichenpositionen	und 28. Zeichenpositionen
Zahl der Eingabe-Infor- mationsbits		4.,	8.,	12.	, 16	11.,	·'	24.	. 24. Zeichenpositionen
1	1- ,	3.,	5.,	6.,	7.,	., 20	16.	unc	16. Zeichenpositionen
2	o.,	1.,	2.,	3.,	4.,	8.,	6.	und	7. Zeichenpositionen
3	0.,	1.,	2.,	3.,	4.,	5.,	6.	und	7. Zeichenpositionen
4	0.,	1·,	2.,	3.,	4. ,	5.,	6.	und	7. Zeichenpositionen
5	0.,	1.,	CNl	3.,	4.,	5.,	6.	und
6	o.,					5.,
7	0.,

Der Ausfüger 1160 empfängt den codierten Zeichenstrom mit 32 codierten Zeichen von dem XOR-Verknüpfer 1140, fügt codierte Zeichen in den 8, von dem Speicher 1170 gelesenen Ausfügepositionen aus den 32 oder 64 Zeichen unter der Steuerung der Steuerung 1110 aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. D.h., falls die Anzahl der Eingabeinformationsbits 1 ist, fügt der Ausfüger 1160 das 1., 3., 5., 7., 9., 11. 13. _und 15 Zeichen aus den 32 von dem XOR-Verknüpfer 1140 ausgegebenen Zeichen unter der Steuerung der Steuerung 1110 aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformati-

onsbits 2 ist, fügt der Ausfüger 1160 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den von dem XOR-Verknüpfer 1140 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 3 ist, fügt der Ausfüger 1160 das 0., 3., 5., 6., 7., 8., 16. und 24. codierte Zeichen aus den von dem XOR-Verknüpfer 1140 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 4 ist, fügt der Ausfüger 1160 das 0., 1·&lgr; 2., 3., 4., 5., 6. und 16. codierte Zeichen aus den von dem XOR-Verknüpfer 1140 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 5 ist, fügt der Ausfüger 1160 das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den von dem XOR-Verknüpfer 1140 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 6 ist, fügt der Ausfüger 1160 das 0., !•r 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den von XOR-Verknüpfer 1140 ausgegebenen 32 codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus. Falls die Anzahl der Eingabeinformationsbits 7 ist, fügt der Ausfüger 1160 das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den von XOR-Verknüpfer 1140 ausgegebenen codierten Zeichen aus, und gibt einen codierten Zeichenstrom mit 24 codierten Zeichen aus.

Mit Bezug auf Fig. 9 wird eine Beschreibung des Codierers getrennt für die jeweiligen Fälle gegeben, in denen der Codierer als ein (24,1)-Codierer bis zu einem (24,7)-Codierer dient. Es wird hier angenommen, dass die Eingabeinformationsbits, die dem Codierer zugeführt werden, eine Ratenanzeige darstellen.

Zuerst wird eine Beschreibung gegeben von einem Fall, in

t «

dem der Codierer als der (24,7)-Codierer dient. Eine 7-Bit-Ratenanzeige von aO, al, a2, a3, a4, a5 und a6 wird dem Codierer zugeführt. Der Walsh-Codegenerator 1100 erzeugt dann die Walsh-Codes Wl, W2, W4, W8 und W16 der Länge 32. Der Walsh-Codegenerator 1100 kann entweder unter der Steuerung der Steuerung 1110 arbeiten oder ohne getrennte Steuerung. Fig. 9 veranschaulicht ein Beispiel, in dem der Walsh-Codegenerator 1100 ohne getrennte Steuerung arbeitet. Die von dem Walsh-Codegenerator 1100 erzeugten Walsh-Codes Wl, W2, W4, W8'und W16 werden jeweils den zugeordneten Multiplizierern übergeben. Genauer: der Walsh-Code Wl wird dem Multiplizierer 1120, der Walsh-Code W2 dem Multiplizierer 1122, der Walsh-Code W4 dem Multiplizierer 1124, der Walsh-Code W8 dem Multiplizierer 1126 und der Walsh-Code W16 dem Multiplizierer 1128 übergeben. In Tabelle 24 sind die Walsh-Codes der Länge 32 gezeigt, die durch den Walsh-Codegenerator 1100 erzeugt werden.

Tabelle 24

Walsh-Nummer	0101	0101	0101	Walsh-Code	0101	0101	0101	0101
Wl	0011	0011	0011	0101	0011	0011	0011	0011
W2	0000	1111	0000	0011	0000	1111	0000	1111
W4	0000	0000	1111	1111	0000	0000	1111	1111
W8	0000	0000	0000	1111	1111	1111	1111	1111
W16			0000

Gleichzeitig erzeugt der Maskengenerator 1105 eine Maske Ml = Olli Olli 0010 0100 0110 0000 0000 0000 und eine Maske M2 = 0010 0110 0101 0100 0101 0100 0100 0000, und übergibt die erzeugten Masken Ml und M2 dem Multiplizierer 1130 bzw. dem Multiplizierer 1132.

Dazu werden die 7 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 25 sind die Beziehungen zwischen den 7 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

&Pgr; &KHgr;

Tabelle 25

Eingabe- Informationsbit	Multiplizierer
aO	Multiplizierer 1120
al	Multiplizierer 1122
a2 ~~^	Multiplizierer 1124
a3	Multiplizierer 1126
a4	Multiplizierer 1128
a5	Multiplizierer 1130
a6	Multiplizierer 1132

In Tabelle 26 sind deshalb die Eingabeinformationsbits und die Walsh-Codes oder Masken dargestellt, die den jeweiligen Multiplizierern übergeben werden.

Tabelle	26	1120	Wl	= 0101	Walsh-Code /	0101	0101	Maske	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer	1122	W2	= 0011	0101	0011	0011	0101	0011	0011	0011	a0
Multiplizierer	1124	W4	= 0000	0011	0000	1111	0011	1111	0000	1111	al
Multiplizierer	1126	W8	= 0000	1111	1111	1111	0000	0000	1111	1111	a2
Multiplizierer	1128	W16	= 0000	0000	0000	0000	0000	1111	1111	1111	a3
Multiplizierer	1130	Ml	= Olli	0000	0010	0100	1111	0000	0000	0000	a4
Multiplizierer	1132	M2	= 0010	Olli	0101	0100	0110	0100	0100	0000	a5
Multiplizierer				0110		0101				a6
Multiplizierer

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes oder Masken, die ihnen übergeben wurden, wie in Tabelle 26 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer 1140. Genauer: Der Multiplizierer 1120 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1122 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1124 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1126 multipli-

ziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1128 multipliziert das Eingabeinformationsbit a4 mit dem Walsh-Code W16 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1130 multipliziert das Eingabeinformationsbit a5 mit der Maske Ml für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1132 multipliziert das Eingabeinformationsbit a6 mit der Maske M2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140.

Der XOR-Verknüpfer 1140 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 1120, 1122, 1124, 1126, 1128, 1130 und 1132 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Ausfüger 1160.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 1140 ausgegeben wird, kann definiert werden als

Gleichung 15

Dazu übergibt die Steuerung 1110 dem Ausfüger 1160 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,7)-Code auszufügen. Der Ausfüger 1160 empfängt dann 8 Ausfügepositionen, die mit den 7 Eingabeinformationsbits der Ratenanzeige korrespondieren, von dem Speicher 1170, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. D.h., der Ausfüger 1160 fügt 8 Zeichen in den vom Speicher 1170 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 1170 die 0., 1., 2., 3., 4., 5., 6. und 7. Zeichenposition sind, fügt der Ausfüger 1160 das 0., 1., 2., 3., 4._r 5., 6. und 7. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

• ·

• m

Zweitens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,6)-Codierer dient. Eine 6-Bit-Ratenanzeige
von aO, al, a2, a3, a4 und a5 wird dem Codierer
zugeführt, und das restliche Ratenanzeigerbit a6 , das dem Codierer übergeben wird, ist mit 0 initialisiert. Der Walsh-Codegenerator
1100 erzeugt dann die Walsh-Codes Wl, W2, W4, W8 und W16 der Länge 32. Die von dem Walsh-Codegenerator 1100 erzeugten Walsh-Codes Wl, W2, W4, W8 und W16 werden jeweils den
zugeordneten Multiplizierern übergeben. Genauer: der Walsh-Code
Wl wird dem Multiplizierer 1120, der Walsh-Code W2 dem
Multiplizierer 1122, der Walsh-Code W4 dem Multiplizierer
1124, der Walsh-Code W8 dem Multiplizierer 1126 und der Walsh-Code W16 dem Multiplizierer 1128 übergeben. In Tabelle 27 sind die Walsh-Codes der Länge 32 gezeigt, die durch den Walsh-Codegenerator
1100 erzeugt werden.

Tabelle 27

Walsh-Nummer	0101	0101	0101	Walsh-Code	0101	0101	0101	0101
Wl	0011	0011	0011	0101	0011	0011	0011	0011
W2	0000	1111	0000	0011	0000	1111	0000	1111
W4	0000	0000	1111	1111	0000	0000	1111	1111
W8	0000	0000	0000	1111	1111	1111	1111	1111
W16			0000

Gleichzeitig erzeugt der Maskengenerator 1105 eine Maske
Ml = Olli Olli 0010 0100 0110 0000 0000 0000, und übergibt die erzeugten Maske Ml dem Multiplizierer 1130.

Dazu werden die 6 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 28 sind die Beziehungen zwischen den 6 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 28

Eingabe- Informationsbit	Multiplizierer
aO	Multiplizierer 1120
al	Multiplizierer 1122
a2	Multiplizierer 1124
a3	Multiplizierer 1126
a4	Multiplizierer 1128
a5	Multiplizierer 1130

In Tabelle 29 sind deshalb die Eingabeinformationsbits und die Walsh-Codes oder Masken dargestellt, die den jeweiligen Multiplizierern übergeben werden.

Tabelle 29

Multiplizierer	1120	Wl	= 0101	Walsh-Code /	0101	0101	Maske	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer	1122	W2	= 0011	0101	0011	0011	0101	0011	0011	0011	a0
Multiplizierer	1124	W4	= 0000	0011	0000	1111	0011	1111	0000	1111	al
Multiplizierer	1126	W8	= 0000	1111	1111	1111	0000	0000	1111	1111	a2
Multiplizierer	1128	W16	= 0000	0000	0000	0000	0000	1111	1111	1111	a3
Multiplizierer	1130	Ml	= Olli	0000	0010	0100	1111	0000	0000	0000	a4
Multiplizierer			Olli	0110			a5

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes oder Masken, die ihnen übergeben wurden, wie in Tabelle 29 gezeigt, und übergeben ihre Ausgabe dem XOR-Verknüpfer 1140. Genauer: Der Multiplizierer 1120 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1122 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1124 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1126 multipliziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für

• t ··

• ·

• ·

jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1128 multipliziert das Eingabeinformationsbit a4 mit dem Walsh-Code W16 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1130 multipliziert das Eingabeinformationsbit a5 mit der Maske Ml für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140.

Da das Eingabeinformationsbit a6, das dem Multiplizierer 1132 übergeben wird, mit 0 initialisiert ist, beeinflusst eine Ausgabe des Multiplizierers 1132 nicht die Ausgabe des XOR-Verknüpfers 1140, unabhängig von der Maske M2 des Maskengenerators 1105. D.h., der Multiplizierer 1132 gibt einen Zeichenstrom aus, der aus codierten Zeichen besteht, die alle einen Wert '0' haben ohne Beachtung der Zeichenwerte des Zeichenstroms von dem Maskengenerator 1105. Deshalb beeinflusst die Ausgabe des Multiplizierers 1132 nicht die Ausgabe des XOR-Verknüpf ers 1140. Eine Initialisierung des Eingabeinformationsbits a6 zu 0 ist gleichwertig einer Schaltoperatioh für das Abschalten der Ausgabe des Multiplizierers 1132.

Der XOR-Verknüpfer 1140 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 1120, 1122, 1124, 1126, 1128, 1130 und 1132 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Ausfüger 1160.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 1140 ausgegeben wird, kann definiert werden als

Gleichung 16
Ws=(Wlxa0)

Dazu übergibt die Steuerung 1110 dem Ausfüger 1160 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,6)-Code auszufügen. Der Ausfüger 1160 empfängt dann 8 Ausfügepositionen, die mit den 6 Eingabeinformationsbits der Ratenanzeige korrespondieren, von dem Speicher 1170, und fügt die codierten Zeichen in den 8 Ausfügepositio-

nen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. D.h., der Ausfüger 1160 fügt 8 Zeichen in den vom Speicher 1170 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 1170 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenposition sind, fügt der Ausfüger 1160 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Alternativ kann der (24,6)-Codierer jedoch das 0., 1., 2., 3-, 4., 5., 6. und 7. codierte Zeichen aus dem codierten Zeichenstrom der Länge 32 ausfügen, um die Hardwarekomplexität zu reduzieren, in diesem Fall erzeugt der Maskengenerator 1105 eine Maske Ml = 0000 0000 1110 1000 1101 1000 1100 0000. Wenn z.B. die Ausfügepositionen von dem Speicher 1160 die 0., 1., 2., 3., 4., 5., 6. und 7. Zeichenposition ist, fügt der Ausfüger 1160 das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Drittens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,5)-Codierer dient. Eine 5-Bit-Ratenanzeige von a0, al, a2, a3 und a4 wird dem Codierer zugeführt, und die restlichen Ratenanzeigerbit a5 und a6, die dem Codierer übergeben werden, sind mit 0 initialisiert. Der Walsh-Codegenerator 1100 erzeugt dann die Walsh-Codes Wl, W2, W4, W8 und W16 der Länge 32. Die von dem Walsh-Codegenerator 1100 erzeugten Walsh-Codes Wl, W2, W4, W8 und W16 werden jeweils den zugeordneten Multiplizierern übergeben. Genauer: der Walsh-Code Wl wird dem Multiplizierer 1120, der Walsh-Code W2 dem Multiplizierer 1122, der Walsh-Code W4 dem Multiplizierer 1124, der Walsh-Code W8 dem Multiplizierer 1126 und der Walsh-Code W16 dem Multiplizierer 1128 übergeben. In Tabelle 30 sind die Walsh-Codes der Länge 32 gezeigt, die durch den Walsh-

Codegenerator 1100 erzeugt werden,

Tabelle 30

Walsh-Nummer	0101	0101	0101	Walsh-Code	0101	0101	0101	0101
Wl	0011	0011	0011	0101	0011	0011	0011	0011
W2	0000	1111	0000	0011	0000	1111	0000	1111
W4	0000	0000	1111	1111	0000	0000	1111	1111
W8	0000	0000	0000	1111	1111	1111	1111	1111
W16			0000

Dazu werden die 5 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 31 sind die Beziehungen zwischen den 5 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 31

Eingabe- Informationsbit	Multiplizierer
a0	Multiplizierer 1120
al	Multiplizierer 1122
a2	Multiplizierer 1124
a3	Multiplizierer 1126
a4	Multiplizierer 1128

In Tabelle 32 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern übergeben werden.

Tabelle 32

Multiplizierer	1120	Wl =	0101	0101	Walsh-Code	0101	0101	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer	1122	W2 =	0011	0011	0101	0011	0011	0011	0011	0011	a0
Multiplizierer	1124	W4 =	0000	1111	0011	1111	0000	1111	0000	1111	al
Multiplizierer	1126	W8 =	0000	0000	0000	1111	0000	0000	1111	1111	a2
Multiplizierer	1128	W16 =	0000	0000	1111	0000	1111	1111	1111	1111	a3
Multiplizierer				0000				a4

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in Tabelle 32 gezeigt, und übergeben ihre Ausgaben dem XOR-Verknüpfer 1140. Genauer: Der Multiplizierer 1120 multipliziert das Eingabeinformationsbit aO mit dem Walsh-Code Wl für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1122 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1124 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1126 multipliziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1128 multipliziert das Eingabeinformationsbit a4 mit dem Walsh-Code W16 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140.

Da die Eingabeinformationsbit a5 und a6, die dem Multiplizierer 1130 und 1132 übergeben werden, mit 0 initialisiert sind, beeinflussen die Ausgaben der Multiplizierer 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140, unabhängig von den Masken Ml und M2 von dem Maskengenerator 1105. D.h., die Multiplizierer 1130 und 1132 geben Zeichenströme aus, die aus codierten Zeichen bestehen, die alle einen Wert '0' haben ohne Beachtung der Zeichenwerte der Zeichenströme von dem Maskengenerator 1105. Deshalb beeinflusst die Ausgabe der Multiplizierer 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140. Eine Initialisierung der Eingabeinformationsbits a5 und a6 zu 0 ist gleichwertig einer Schaltoperation für das Abschalten der Ausgabe der Multiplizierer 1130 und 1132.

Der XOR-Verknüpfer 1140 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 1120, 1122, 1124, 1126, 1128, 1130 und 1132 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Ausfüger 1160.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-

Verknüpfer 1140 ausgegeben wird, kann definiert werden als

Gleichung 17
Ws=(WlxaO)+(W2xal)+(W4xa2)+(W8*a3)+(W16xa4)

Dazu übergibt die Steuerung 1110 dem Ausfüger 1160 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,5)-Code auszufügen. Der Ausfüger 1160 empfängt dann 8 Ausfügepositionen von dem Speicher 1170, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. D.h., der Ausfüger 1160 fügt 8 Zeichen in den vom Speicher 1170 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 1170 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenposition sind, fügt der Ausfüger 1160 das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Alternativ kann der (24,5;)-Codierer jedoch das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus dem codierten Zeichenstrom der Länge 32 ausfügen, um die Hardwarekomplexität zu reduzieren. Wenn z.B. die Ausfügepositionen von dem Speicher 1160 die 0., 1., 2., 3., 4., 5., 6. und 7. Zeichenpositionen sind, fügt der Ausfüger 1160 das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Viertens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,4)-Codierer dient. Eine 4-Bit-Ratenanzeige von a0, al, a2 und a3 wird dem Codierer zugeführt, und die restlichen Ratenanzeigerbit a4, a5 und a6, die dem Codierer übergeben werden, sind mit 0 initialisiert. Der Walsh-Codegenerator 1100 erzeugt dann die Walsh-Codes Wl, W2, W4 und

• ♦ »

¹ ··

• · · I

W8 der Länge 32. Die von dem Walsh-Codegenerator 1100 erzeugten
Walsh-Codes Wl, W2, W4 und W8 werden jeweils den zugeordneten
Multiplizierern übergeben. Genauer: der Walsh-Code Wl
wird dem Multiplizierer 1120, der Walsh-Code W2 dem Multiplizierer
1122, der Walsh-Code W4 dem Multiplizierer 1124 und der Walsh-Code W8 dem Multiplizierer 1126 übergeben. In Tabelle 33 sind die Walsh-Codes der Länge 32 gezeigt, die durch den
Walsh-Codegenerator 1100 erzeugt werden.

Tabelle 33

Walsh-Nummer	0101	0101	0101	Walsh-Code	0101	0101	0101	0101
Wl	0011	0011	0011	0101	0011	0011	0011	0011
W2	0000	1111	0000	0011	0000	1111	0000	1111
W4	0000	0000	1111	1111	0000	0000	1111	1111
W8			1111

Dazu werden die 4 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 34 sind die Beziehungen zwischen den 4 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 34

Eingabe- Informationsbit	Multiplizierer
a0	Multiplizierer 1120
al	Multiplizierer 1122
a2	Multiplizierer 1124
a3	Multiplizierer 1126

In Tabelle 35 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern
übergeben werden.

Tabelle 35

Multiplizierer	1120	Wl	= 0101	0101	Walsh-Code	0101	0101	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer	1122	W2	= 0011	0011	0101	0011	0011	0011	0011	0011	aO
Multiplizierer	1124	W4	= 0000	1111	0011	1111	0000	1111	0000	1111	al
Multiplizierer	1126	W8	= 0000	0000	0000	1111	0000	0000	1111	1111	a2
Multiplizierer				1111				a3

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in Tabelle 35 gezeigt, und übergeben ihre Ausgaben dem XOR-Verknüpfer 1140. Genauer: Der Multiplizierer 1120 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1122 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1124 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1126 multipliziert das Eingabeinformationsbit a3 mit dem Walsh-Code W8 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140.

Da die Eingabeinformationsbit a4, a5 und a6, die dem Multiplizierer 1128, 1130 und 1132 übergeben werden, mit 0 initialisiert sind, beeinflussen die Ausgaben der Multiplizierer 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140, unabhängig von dem Walsh-Code W16 von dem Walsh-Codegenerator 1100 und den Masken Ml und M2 von dem Maskengenerator 1105. D.h., die Multiplizierer 1128, 1130 und 1132 geben Zeichenströme aus, die aus codierten Zeichen bestehen, die alle einen Wert '0' haben ohne Beachtung der Zeichenwerte der Zeichenströme von dem Maskengenerator 1105. Deshalb beeinflusst die Ausgabe der Multiplizierer 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140. Eine Initialisierung der Eingabeinformationsbits a4, a5 und a6 zu 0 ist gleichwertig einer Schaltoperation für das Abschalten der Ausgabe der MuI-

tiplizierer 1128, 1130 und 1132.

Der XOR-Verknüpfer 1140 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 1120, 1122, 1124, 1126, 1128, 1130 und 1132 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Ausfüger 1160.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 1140 ausgegeben wird, kann definiert werden als

Gleichung 18
Ws=(WlxaO)+(W2xal)+(W4xa2)+(W8*a3)

Dazu übergibt die Steuerung 1110 dem Ausfüger 1160 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,4)-Code auszufügen. Der Ausfüger 1160 empfängt dann 8 Ausfügepositionen, die mit den 4 Eingabeinformationsbits korrespondieren, von dem Speicher 1170, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. D.h., der Ausfüger 1160 fügt 8 Zeichen in den vom Speicher 1170 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 1170 die 0., 1., 2., 3., 4., 5., 6. und 16. Zeichenpositionen sind, fügt der Ausfüger 1160 das 0., 1., 2., 3-, 4., 5., 6. und 16. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Fünftens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,3)-Codierer dient. Eine 3-Bit-Ratenanzeige von a0, al und a2 wird dem Codierer zugeführt, und die restlichen Ratenanzeigerbit a3, a4, a5 und a6, die dem Codierer übergeben werden, sind mit 0 initialisiert. Der Walsh-Codegenerator 1100 erzeugt dann die Walsh-Codes Wl, W2 und W4 der Länge 32. Die von dem Walsh-Codegenerator 1100 erzeugten Walsh-Codes Wl, W2 und W4 werden jeweils den zugeordneten MuI-

• ·

• ·

• «

♦ ·

tiplizierern übergeben. Genauer: der Walsh-Code Wl wird dem Multiplizierer 1120, der Walsh-Code W2 dem Multiplizierer 1122 und der Walsh-Code W4 dem Multiplizierer 1124 übergeben. In Tabelle 36 sind die Walsh-Codes der Länge 32 gezeigt, die durch den Walsh-Codegenerator 1100 erzeugt werden.

Tabelle 36

Walsh-Nuramer	0101	0101	0101	Walsh-Code	0101	0101	0101	0101
Wl	0011	0011	0011	0101	0011	0011	0011	0011
W2	0000	1111	0000	0011	0000	1111	0000	1111
W4			1111

Dazu werden die 3 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 37 sind die Beziehungen zwischen den 3 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 37

Eingabe- Informationsbit	Multiplizierer
a0	Multiplizierer 1120
al	Multiplizierer 1122
a2	Multiplizierer 1124

In Tabelle 38 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern übergeben werden.

«♦

I ·

Tabelle 38

Multiplizierer	1120	Wl = 0101	0101	Walsh-Code	0101	0101	0101	0101	0101	Eir.gabe- Informationsbit
Multiplizierer	1122	W2 = 0011	0011	0101	0011	0011	0011	0011	0011	a0
Multiplizierer	1124	W4 = 0000	1111	0011	1111	0000	1111	0000	1111	al
Multiplizierer			0000				a2

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in

Tabelle 38 gezeigt, und übergeben ihre Ausgaben dem XOR-Verknüpfer 1140. Genauer: Der Multiplizierer 1120 multipliziert das Eingabeinformationsbit aO mit dem Walsh-Code Wl für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1122 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1124 multipliziert das Eingabeinformationsbit a2 mit dem Walsh-Code W4 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140.

Da die Eingabeinformationsbit a3, a4, a5 und a6, die dem Multiplizierer 1126, 1128, 1130 und 1132 übergeben werden, mit 0 initialisiert sind, beeinflussen die Ausgaben der Multiplizierer 1126, 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140, unabhängig von den Walsh-Codes W8 und W16 von dem Walsh-Codegenerator 1100 und den Masken Ml und M2 von dem Maskengenerator 1105. D.h., die Multiplizierer 1126, 1128, 1130 und 1132 geben Zeichenströme aus, die aus codierten Zeichen bestehen, die alle einen Wert &Oacgr;¹ haben ohne Beachtung der Zeichenwerte der Zeichenströme von dem Maskengenerator 1105. Deshalb beeinflusst die Ausgabe der Multiplizierer 1126, 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140. Eine Initialisierung der Eingabeinformationsbits a3, a4, a5 und a6 zu 0 ist gleichwertig einer Schaltoperation für das Abschalten der Ausgabe der Multiplizierer 1126, 1128, 1130 und 1132.

Der XOR-Verknüpfer 1140 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 1120, 1122, 1124, 1126, 1128, 1130 und 1132 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Ausfüger 1160.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 1140 ausgegeben wird, kann definiert werden als

Gleichung 19
Ws=(Wlxa0)+(W2xal)+(W4xa2)

Dazu übergibt die Steuerung 1110 dem Ausfüger 1160 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,3)-Code auszufügen. Der Ausfüger 1160 empfängt dann 8 Ausfügepositionen, die mit den 3 Eingabeinformationsbits korrespondieren, von dem Speicher 1170, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. D.h., der Ausfüger 1160 fügt 8 Zeichen in den vom Speicher 1170 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 1170 die 0., 3., 5., 6., 7., 8., 16. und 24. Zeichenpositionen sind, fügt der Ausfüger 1160 das 0., 3., 5., 6., 7., 8., 16. und 24. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Sechstens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,2)-Codierer dient. Eine 2-Bit-Ratenanzeige von a0 und al wird dem Codierer zugeführt, und die restlichen Ratenanzeigerbit a2, a3, a4, a5 und a6, die dem Codierer übergeben werden, sind mit 0 initialisiert. Der Walsh-Codegenerator 1100 erzeugt dann die Walsh-Codes Wl und W2 der Länge 32. Die von dem Walsh-Codegenerator 1100 erzeugten Walsh-Codes Wl und W2 werden jeweils den zugeordneten Multiplizierern übergeben. Genauer: der Walsh-Code Wl wird dem Multiplizierer 1120 und der Walsh-Code W2 dem Multiplizierer 1122 übergeben. In Tabelle 39 sind die Walsh-Codes der Länge 32 gezeigt, die durch den Walsh-Codegenerator 1100 erzeugt werden.

Tabelle 39

Walsh-Nummer	0101	0101	0101	Walsh-Code	0101	0101	0101
Wl	0011	0011	0011	0101 0101	0011	0011	0011
W2			0011 0011

it··

Dazu werden die 2 Eingabeinformationsbits der Ratenanzeige jeweils den zugeordneten Multiplizierern übergeben. In Tabelle 40 sind die Beziehungen zwischen den 2 Eingabeinformationsbits und den zugeordneten Multiplizierern dargestellt.

Tabelle 40

Eingabe- Informationsbit	Multiplizierer
aO	Multiplizierer 1120
al	Multiplizierer 1122

In Tabelle 41 sind deshalb die Eingabeinformationsbits und die Walsh-Codes dargestellt, die den jeweiligen Multiplizierern übergeben werden.

Tabelle 41

Multiplizierer	Wl	= 0101	0101	Walsh-Code	0101 0101	0101	0101	0101	Eingabe- Informationsbit
Multiplizierer 1120	W2	= 0011	0011	0101	0011 0011	0011	0011	0011	a0
Multiplizierer 1122			0011				al

Die Multiplizierer multiplizieren die Eingabeinformationsbits mit den Walsh-Codes, die ihnen übergeben wurden, wie in Tabelle 41 gezeigt, und übergeben ihre Ausgaben dem XOR-Verknüpfer 1140. Genauer: Der Multiplizierer 1120 multipliziert das Eingabeinformationsbit a0 mit dem Walsh-Code Wl für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Der Multiplizierer 1122 multipliziert das Eingabeinformationsbit al mit dem Walsh-Code W2 für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpf er 1140.

Da die Eingabeinformationsbit a2, a3, a4, a5 und a6, die dem Multiplizierer 1124, 1126, 1128, 1130 und 1132 übergeben werden, mit 0 initialisiert sind, beeinflussen die Ausgaben der Multiplizierer 1124, 1126, 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140, unabhängig von den Walsh-Codes W4, W8 und W16 von dem Walsh-Codegenerator 1100 und den

Masken Ml und M2 von dem Maskengenerator 1105. D.h., die Multiplizierer 1124, 1126, 1128, 1130 und 1132 geben Zeichenströme aus, die aus codierten Zeichen bestehen, die alle einen Wert ' 0' haben ohne Beachtung der Zeichenwerte der Zeichenströme von dem Maskengenerator 1105. Deshalb beeinflussen die Ausgaben der Multiplizierer 1124, 1126, 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140. Eine Initialisierung der Eingabeinformationsbits a2, a3, a4, a5 und a6 zu 0 ist gleichwertig einer Schaltoperation für das Abschalten der Ausgabe der Multiplizierer 1124, 1126, 1128, 1130 und 1132.

Der XOR-Verknüpfer 1140 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 1120, 1122, 1124, 1126, 1128, 1130 und 1132 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Ausfüger 1160.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 1140 ausgegeben wird, kann definiert werden als

Gleichung 20
Ws=(WlxaO)+(W2*al)

Dazu übergibt die Steuerung 1110 dem Ausfüger 1160 ein Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,2)-Code auszufügen. Der Ausfüger 1160 empfängt dann 8 Ausfügepositionen, die mit den 2 Eingabeinformationsbits korrespondieren, von dem Speicher 1170, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. D.h., der Ausfüger 1160 fügt 8 Zeichen in den vom Speicher 1170 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 1170 die 0., 4., 8., 12., 16., 20., 24. und 28. Zeichenpositionen sind, fügt der Ausfüger 1160 das 0., 4., 8., 12., 16., 20., 24. und das 28. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zei-

chen aus.

Siebtens wird eine Beschreibung gegeben von einem Fall, in dem der Codierer als der (24,1)-Codierer dient. Eine 1-Bit-Ratenanzeige von aO wird dem Codierer zugeführt, und die restlichen Ratenanzeigerbit al, a2, a3, a4, a5 und a6, die dem Codierer übergeben werden, sind mit 0 initialisiert. Der Walsh-Codegenerator 1100 erzeugt dann den Walsh-Code Wl der Länge 32. Der von dem Walsh-Codegenerator 1100 erzeugte Walsh-Code Wl wird dem zugeordneten Multiplizierer übergeben. Genauer: der Walsh-Code Wl wird dem Multiplizierer 1120 übergeben. In Tabelle 42 ist der Walsh-Code der Länge 32 gezeigt, der durch den Walsh-Codegenerator 1100 erzeugt werden.

Tabelle 42

Walsh-Numrner	Walsh-Code
Wl	0101 0101 0101 0101 0101 0101 0101 0101

Dazu wird das 1 Eingabeinformationsbit der Ratenanzeige dem zugeordneten Multiplizierer übergeben. In Tabelle 43 ist die Beziehung zwischen dem 1 Eingabeinformationsbit und dem zugeordneten Multiplizierer dargestellt.

Tabelle 43

Eingabe- Info rmationsbit	Multiplizierer	Walsh-Code
aO	Multiplizierer 1120	Wl = 0101 0101 0101 0101 0101 0101 0101 0101

In Tabelle 44 sind deshalb das Eingabeinformationsbit und der Walsh-Code dargestellt, die dem Multiplizierer übergeben werden.

Tabelle 44

Multiplizierer	Walsh-Code	Eingabe- Informationsbit
Multiplizierer 1120	Wl = 0101 0101 0101 0101 0101 0101 0101 0101	aO

Der Multiplizierer multipliziert das Eingabeinformationsbit mit dem Walsh-Code, die ihnen übergeben wurden, wie in Tabelle 44 gezeigt, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140. Genauer: Der Multiplizierer 1120 multipliziert das Eingabeinformationsbit aO mit dem Walsh-Code Wl für jedes Zeichen, und übergibt seine Ausgabe dem XOR-Verknüpfer 1140.

Da die Eingabeinformationsbit al, a2, a3, a4, a5 und a6, die dem Multiplizierer 1122, 1124, 1126, 1128, 1130 und 1132 übergeben werden, mit 0 initialisiert sind, beeinflussen die Ausgaben der Multiplizierer 1122, 1124, 1126, 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140, unabhängig von den Walsh-Codes W2, W4, W8 und W16 von dem Walsh-Codegenerator 1100 und den Masken Ml und M2 von dem Maskengenerator 1105. D.h., die Multiplizierer 1122, 1124, 1126, 1128, 1130 und 1132 geben Zeichenströme aus, die aus codierten Zeichen bestehen, die alle einen Wert ¹O' haben ohne Beachtung der Zeichenwerte der Zeichenströme von dem Maskengenerator 1105. Deshalb beeinflussen die Ausgaben der Multiplizierer 1122, 1124, 1126, 1128, 1130 und 1132 nicht die Ausgabe des XOR-Verknüpfers 1140. Eine Initialisierung der Eingabeinformationsbits al, a2, a3, a4, a5 und a6 zu 0 ist gleichwertig einer Schaltoperation für das Abschalten der Ausgabe der Multiplizierer 1122, 1124, 1126, 1128, 1130 und 1132.

Der XOR-Verknüpfer 1140 verknüpft dann die Zeichenströme der Länge 32, die von dem Multiplizierern 1120, 1122, 1124, 1126, 1128, 1130 und 1132 ausgegeben werden, in einer Zeicheneinheit, und übergibt seine Ausgabe dem Ausfüger 1160.

Der codierte Zeichenstrom Ws der Länge 32, der von dem XOR-Verknüpfer 1140 ausgegeben wird, kann definiert werden als

Gleichung 21
Ws=(Wlxa0)

Dazu übergibt die Steuerung 1110 dem Ausfüger 1160 ein

Steuerungssignal, das ihn anweist, die Zeichen in den Ausfügepositionen für den (24,1)-Code auszufügen. Der Ausfüger 1160 empfängt dann 8 Ausfügepositionen, die mit dem 1 Eingabeinformationsbit korrespondieren, von dem Speicher 1170, und fügt die codierten Zeichen in den 8 Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. D.h., der Ausfüger 1160 fügt 8 Zeichen in den vom Speicher 1170 ausgelesenen Ausfügepositionen aus den codierten Zeichen der Länge 32 aus, die von dem XOR-Verknüpfer 1140 übergeben werden. Wenn z.B. die Ausfügepositionen von dem Speicher 1170 die 1., 3., 5., 7., 9., 11., 13. und 15. Zeichenpositionen sind, fügt der Ausfüger 1160 das 1., 3., 5., 7., 9., 11., 13. und das 15. codierte Zeichen aus den codierten Zeichen der Länge 32 aus, und gibt 24 codierte Zeichen aus.

Wie oben beschrieben, verwirklicht die vorliegende Erfindung nicht nur einen Ratenanzeigecodierungsapparat und -verfahren mit optimaler Leistung bei minimierter Komplexität, sondern verwendet auch ein optimales Codewort unter Verwendung eines Apparats und eines Verfahrens des Ausfügens eines erweiterten REED-MULLER-Codes. Ferner verwendet die vorliegende Erfindung einen Apparat und ein Verfahren des Ausfügens eines erweiterten REED-MULLER-Codes, so dass eine umgekehrte, schnelle HADAMARD-Transformation in einem Decodierungsprozess verwendet wird, wodurch es möglich ist, die Hardwarekomplexität zu minimieren und einen optimalen Code hinsichtlich Fehlerkorrekturleistung zu erzeugen. Schließlich unterstützt die vorliegende Erfindung alle von dem (24,1)-Codierer bis zu dem (24,7)-Codierer, womit effizientes Codieren sichergestellt wird.

Während die Erfindung gezeigt und beschrieben wurde mit Bezug auf eine gewisse bevorzugte Ausführungsform von ihr, ist von den in der Technik Bewanderten zu verstehen, dass ver-

• ·

• * · I

schiedene Auswechselungen in Form und Detail darin gemacht werden können, ohne vom Geist und Umfang der Erfindung abzuweichen, wie durch die angefügten Ansprüche definiert.

Claims (35)

1. Codierapparat in einem Mobilkommunikationssystem für den Empfang von 1 bis 7 Informationsbits und für die Ausgabe eines codierten Zeichenstroms mit 24 codierten Zeichen abhängig von den eingegebenen Informationsbits, und der Codierapparat umfasst:
einen Walsh-Codegenerator für die Erzeugung von 5 unterschiedlichen Walsh-Codes W1, W2, W4, W8 und W16 mit einer vorbestimmten Länge;
einen Maskengenerator für die Erzeugung von 2 unterschiedlichen Masken M1 und M2;
eine Vielzahl von Multiplizierern für das Multiplizieren der eingegebenen Informationsbits mit einem korrespondierenden Code, der aus den Walsh-Codes W1, W2, W4, W8 und W16 und den Masken M1 und M2 auf einer Eins-zu-Eins-Basis ausgewählt ist, und für die Ausgabe einer vorbestimmten Anzahl von codierten Zeichenströmen;
einen XOR-Verknüpfer für die XOR-Verknüpfung der codierten Zeichenströme, die von den Multiplizierern ausgegeben werden, und für die Ausgabe eines codierten Zeichenstroms; und
einen Ausfüger für die Bestimmung der Ausfügepositionen, die mit den eingegebenen Informationsbits korrespondieren, wobei die Ausfügepositionen, die für die eingegebenen Informationsbits aus einer Vielzahl von Sätzen von Ausfügepositionen ausgewählt sind, mit jeder der möglichen Anzahl von eingegebenen Informationsbits korrespondieren, für die Ausfügung der codierten Zeichen in den bestimmten Ausfügepositionen von dem codierten Zeichenstrom von dem XOR-Verknüpfer, und für die Ausgabe des codierten Zeichenstroms mit 24 codierten Zeichen.

2. Codierapparat nach Anspruch 1, der ferner einen Wiederholer umfasst für die Wiederholung des codierten Zeichenstroms von dem XOR-Verknüpfer eine vorbestimmte Anzahl von Malen, so dass der codierte Zeichenstrom von dem XOR-Verknüpfer eine gewünschte Anzahl codierter Zeichen hat.

3. Codierapparat nach Anspruch 1 oder 2, der ferner eine Steuerung umfasst für die Bestimmung einer Länge der Walsh- Codes W1, W2, W4, W8 und W16 und der Masken M1 und M2 abhängig von der Anzahl der Eingabeinformationsbits, für die Steuerung des Walsh-Codegenerators und des Maskengenerators, um Walsh- Codes und Masken auszugeben, die mit jeder der Anzahl von Eingabeinformationsbits korrespondieren, und für die Bestimmung einer Wiederholungshäufigkeit des Wiederholers und der Ausfügepositionen.

4. Codierapparat nach einem der Ansprüche 1 bis 3, wobei dann, wenn die Anzahl der Eingabeinformationsbits 1 ist, die Steuerung den Walsh-Codegenerator steuert, um einen Walsh-Code W1 der Länge 2 zu erzeugen, der mit dem einen Eingabeinformationsbit korrespondiert, und den Wiederholer steuert, um den codierten Zeichenstrom von dem XOR-Verknüpfer zweiunddreißigmal zu wiederholen.

5. Codierapparat nach einem der Ansprüche 1 bis 4, wobei der Ausfüger alle geradzahligen, codierten Zeichen und das 1., 3., 5., 7., 9., 11., 13, und 15. codierte Zeichen aus den 64 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

6. Codierapparat nach einem der Ansprüche 1 bis 5, wobei dann, wenn die Anzahl der Eingabeinformationsbits 2 ist, die Steuerung den Walsh-Codegenerator steuert, um zwei Walsh-Codes W1 und W2 der Länge 4 zu erzeugen, die mit den zwei Eingabeinformationsbits korrespondieren, und den Wiederholer steuert, um den codierten Zeichenstrom von dem XOR-Verknüpfer achtmal zu wiederholen.

7. Codierapparat nach einem der Ansprüche 1 bis 6, wobei der Ausfüger das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

8. Codierapparat nach einem der Ansprüche 1 bis 7, wobei dann, wenn die Anzahl der Eingabeinformationsbits 3 ist, die Steuerung den Walsh-Codegenerator steuert, um drei Walsh-Codes W1, W2 und W4 der Länge 8 zu erzeugen, die mit den drei Eingabeinformationsbits korrespondieren, und den Wiederholer steuert, um den codierten Zeichenstrom von dem XOR-Verknüpfer viermal zu wiederholen.

9. Codierapparat nach einem der Ansprüche 1 bis 8, wobei der Ausfüger das 0., 3., 5., 6., 7., 8., 16. und 24. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

10. Codierapparat nach einem der Ansprüche 1 bis 9, wobei dann, wenn die Anzahl der Eingabeinformationsbits 4 ist, die Steuerung den Walsh-Codegenerator steuert, um vier Walsh-Codes W1, W2, W4 und W8 der Länge 16 zu erzeugen, die mit den vier Eingabeinformationsbits korrespondieren, und den Wiederholer steuert, um den codierten Zeichenstrom von dem XOR-Verknüpfer zweimal zu wiederholen.

11. Codierapparat nach einem der Ansprüche 1 bis 10, wobei der Ausfüger das 0., 1., 2., 3., 4., 5., 6. und 16. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

12. Codierapparat nach einem der Ansprüche 1 bis 11, wobei dann, wenn die Anzahl der Eingabeinformationsbits 5 ist, die Steuerung den Walsh-Codegenerator steuert, um fünf Walsh-Codes W1, W2, W4, W8 und W16 der Länge 32 zu erzeugen, die mit den vier Eingabeinformationsbits korrespondieren, und den Wiederholer steuert, um den codierten Zeichenstrom von dem XOR-Verknüpfer nicht zu wiederholen.

13. Codierapparat nach einem der Ansprüche 1 bis 12, wobei der Ausfüger das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

14. Codierapparat nach einem der Ansprüche 1 bis 13, wobei der Ausfüger das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

15. Codierapparat nach einem der Ansprüche 1 bis 14, wobei dann, wenn die Anzahl der Eingabeinformationsbits 6 ist, die Steuerung den Walsh-Codegenerator steuert, um fünf Walsh-Codes W1, W2, W4, W8 und W16 der Länge 32 zu erzeugen, den Maskengenerator steuert, um eine Maske M1 der Länge 32 zu erzeugen, und den Wiederholer steuert, um den codierten Zeichenstrom von dem XOR-Verknüpfer nicht zu wiederholen.

16. Codierapparat nach einem der Ansprüche 1 bis 16, wobei die von dem Maskengenerator erzeugte Maske M1 = 0000 0000 1110 1000 1101 1000 1100 0000 ist.

17. Codierapparat nach einem der Ansprüche 1 bis 16, wobei der Ausfüger das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

18. Codierapparat nach einem der Ansprüche 1 bis 17, wobei der Ausfüger das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

19. Codierapparat nach einem der Ansprüche 1 bis 18, wobei dann, wenn die Anzahl der Eingabeinformationsbits 7 ist, die Steuerung den Walsh-Codegenerator steuert, um fünf Walsh-Codes W1, W2, W4, W8 und W16 der Länge 32 zu erzeugen, den Maskengenerator steuert, um zwei Masken M1 und M2 der Länge 32 zu erzeugen, und den Wiederholer steuert, um den codierten Zeichenstrom von dem XOR-Verknüpfer nicht zu wiederholen.

20. Codierapparat nach einem der Ansprüche 1 bis 19, wobei die von dem Maskengenerator erzeugte Maske M1 = 0111 0111 0010 0100 0110 0000 0000 0000 ist.

21. Codierapparat nach einem der Ansprüche 1 bis 20, wobei der Ausfüger das 0., 4., 8., 12., 16., 20., 24. und 28. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

22. Codierapparat nach einem der Ansprüche 1 bis 21, wobei der Ausfüger das 0., 1., 2., 3., 4., 5., 6. und 7. codierte Zeichen aus den 32 codierten Zeichen von dem Wiederholer unter der Steuerung der Steuerung ausfügt, und den codierten Zeichenstrom mit 24 codierten Zeichen ausgibt.

23. Codierapparat nach einem der Ansprüche 1 bis 22, wobei die Walsh-Codes W1, W2, W4, W8 und W16 und die Masken M1 und M2 alle eine Länge von 32 haben.

24. Codierapparat nach einem der Ansprüche 1 bis 23, wobei die Ausfügepositionen, die mit der Anzahl der eingegebenen Informationsbits korrespondieren, wie folgt sind.

25. Codierapparat nach einem der Ansprüche 1 bis 24, wobei die Ausfügepositionen, die mit der Anzahl der eingegebenen Informationsbits korrespondieren, wie folgt sind.

26. Codierapparat nach einem der Ansprüche 1 bis 26, wobei dann, wenn die Anzahl der Eingabeinformationsbits 7 ist, die von dem Maskengenerator erzeugten Masken M1 und M2 0111 0111 0010 0100 0110 0000 0000 0000 bzw. 0010 0110 0101 0100 0101 0100 0100 0000 sind.

27. Codierapparat nach einem der Ansprüche 1 bis 26, wobei dann, wenn die Anzahl der Eingabeinformationsbits 6 ist, die von dem Maskengenerator erzeugte Maske M1 = 0111 0111 0010 0100 0110 0000 0000 0000 ist.

28. Decodierungsapparat in einem Mobilkommunikationssystem für den Empfang eines codierten Zeichenstroms mit 24 codierten Zeichen und für die Ausgabe von 1 bis 7 Informationsbits von dem codierten Zeichenstrom, und der Decodierapparat umfasst:
einen Null-Einfüger für das Einfügen von Null (0) an unterschiedlichen Ausfügepositionen des codierten Zeichenstroms abhängig von einer Längeninformation der eingegebenen Informationsbits;
einen Korrelationsbewerter für das Messen der Korrelationswerte des codierten Zeichenstroms, in den Nullen eingefügt wurden, mit den Walsh-Codes W1, W2, W4, W8 und W16 und den Masken M1 und M2 mit einer bestimmten Länge abhängig von der Längeninformation der eingegebenen Informationsbits; und
einem Korrelationsvergleicher für die Ausgabe der eingegebenen Informationsbits von den bewerteten Korrelationswerten.

29. Decodierapparat nach Anspruch 28, wobei die Ausfügepositionen, die von der Längeninformation der eingegebenen Informationsbits abhängen, wie folgt sind.

30. Decodierapparat nach Anspruch 28 oder 29, wobei die Ausfügepositionen, die von der Längeninformation der eingegebenen Informationsbits abhängen, wie folgt sind.

31. Decodierapparat nach einem der Ansprüche 28 bis 30, wobei die Längen jener Walsh-Codes W1, W2, W4, W8 und W16 und jener Masken M1 und M2, die abhängig von der Längeninformation der eingegebenen Informationsbits bestimmt werden, wie folgt sind.

32. Decodierapparat nach einem der Ansprüche 28 bis 31, der ferner einen Zeichenakkumulator umfasst für das Akkumulieren codierter Zeichen des codierten Zeichenstroms, in den Nullen eingefügt wurden, zu einer Einheit mit einer Länge wie die der Walsh-Codes W1, W2, W4, W8 und W16 und die der Masken M1 und M2, und für das Ausgeben so vieler akkumulierter, codierter Zeichen wie die Länge der Walsh-Codes und der Masken.

33. Decodierapparat nach einem der Ansprüche 28 bis 32, wobei der codierte Zeichenstrom mit eingefügten Nullen 32 codierte Zeichen hat.

34. Decodierapparat nach einem der Ansprüche 28 bis 33, wobei die Ausfügepositionen, die von der Längeninformation der eingegebenen Informationsbits abhängen, wie folgt sind.

35. Decodierapparat nach einem der Ansprüche 28 bis 34, wobei die Ausfügepositionen, die von der Längeninformation der eingegebenen Informationsbits abhängen, wie folgt sind.