DE1925869A1

DE1925869A1 - Verfahren und Anordnung zur selbsttaktierten Aufzeichnung bzw. UEbertragung von binaer kodierten Informationen

Info

Publication number: DE1925869A1
Application number: DE19691925869
Authority: DE
Inventors: Ruthazer Leonard B
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1968-05-21
Filing date: 1969-05-21
Publication date: 1969-12-18
Also published as: US3564557A; GB1271715A; FR2009028A1

Description

Dlpl.-lnn.HeHiBardeh!·

piv/ali

Müackea 2*. Puthel *

Mein Zeichen: P 74-7

Anmelder: HONEYWELL INC.

2701 Fourth Avenue South Minneapolis, Minnesota, V.St.v.A.

Verfahren und Anordnung zur selbsttaktierten Aufzeichnung bzw. Übertragung von binär kodierten

Informationen

Die Erfindung bezieht sich auf Datenverarbeitungssysteme und insbesondere auf Verfahren zur Kodierung von Daten.

Bei der am häufigsten erfolgenden serienweisen Aufzeichnung oder Übertragung von Binärdaten wird irgendeine Form eines Taktes benutzt, ua die Bisteilen in den aus einer Aufzeichnungseinrichtung oder einem Empfänger herausgelesenen Daten festlegen zu können. Je größer die Aufzeichnungsdichte ist, desto größer ist die für den Takt erforderliche Genauigkeit. Mitunter wird auf einem Aufzeichnungsträger eine gesonderte Taktspur aufgezeichnet; für die wirksamste Ausnutzung des Aufzeichnungsmaterials ist es jedoch, erwünscht, den Takt aus dem Datenstrom selbst abzuleiten und zu synchronisieren. Da in Datenatröeen häufig eine große Anzahl an Signalübergängen fehlt , ist es im Hinblick auf die Ausnutzung der aufgezeichneten Daten für eine Selbsttaktierung erforderlich,

\ 1925969

eine Kodierung vorzunehmen, und zwar in einer solchen Weise, dai; das periodische Auftreten von Signal übergängen innerhalb eines bestimmten begrenzten Abstandes sichergestellt ist. Je dichter der garantierte Abstand der Übergänge ist, desto höher ist die mögliche Aufzeichnungsdichte .

In der US-Patentschrift 3 374- 4-75 ist ein mit Selbsttaktierung arbeitendes Aufzeichnungsystem beschrieben, bei dem stets zwei Bit der J^ev;eil^s einlaufenden Binärinformationen in drei Bit umkodiert werden. Un dies zu erreichen und dennoch der Regel zu genügen, daß keine aufeinanderfolgenden Leerbereiche unterdrückt v/erden, wird ^ bei der in der betreffenden Patentschrift beschriebenen Anordnung ein mitunter wechselnder Kode benutzt. Der Kodewechsel hängt dabei von der Konfiguration ab, die durch Kodierung der beiden jeweils vorangehenden Bits festgelegt ist. Dies kann als ein variables Kodierungs syst ein betrachtet werden, bei dem die Kodierungsart zumindest teilweise von einer sogenannten Rückschau oder einer sogenannten Vorschau abhängt. Die mit der Rückschau bzw. mit der Vorschau verbundenen Forderungen können vermieden werden, wenn die Kodierung nit einer grÖ3eren Anzahl von Bits erfolgt. Dadurch sinkt jedoch der Wirkungsgrad der Kodierung.

Der Erfindung liegt nun die Aufgabe zu Grunde einen Weg " zu zeigen, wie eine Binärkodierurig für eine selbsttaktierte Aufzeichnung auf besonders einfache Weise vorgenommen werden kann.

Gelöst wird die vorstehend aufgezeigte Aufgabe mit einem Binärkodierungsverfahren zur selbttaktierten Aufzeichnung, bei welchem zumindest jedes auf ein erstes Datenbii folgende weitere Datenbit ein feststellbares Signal erzeugt, erfindungsgemäß dadurch, daß drai von vier möglichen

909651, ?4Ö

BAD ORIGiMAL

2-Bit-Konfi, urationen als drei eindeutige 3-Bit-Konfigurationen kodiert werden und daß die vierte mögliche 2-Bit-Konfifuration mit den vier möglichen 2-Bit-Konfir.urationen der beiden nächstfolgenden Bits in einer eindeutigen KodekonfiGuration dargestellt wird , die weniger al£J sieben Bit, jedoch mehr als drei Bit umfaßt.

Die Erfindung benutzt ein Kodierungsschema, bei dem die kodierten Bits dieselbe 2-zu-3-BeZiehung besitzen, wie bei dem in dem erwähnten US-Patentschrift ancegebenen kodierun^sverfahren. Im Unterschied zu dem in der betreffenden Uß-i'atentschrift beschriebenen Kodierungsverfahren ist hier jedoch weder eine Vorschau noch eine Rückschau erforderlich. Gemäß der Erfindung ist es sogar möglich, das 3-zu-2-Verhältnis geringfügig zu verringern. Die Erfindung erreicht dies durch eine variable Längenkodierung, bei der drei von vier möglichen 2-Bit-Informationsmustern als 3-Bit-Muster kodiert werden und bei der das vierte 2-Bit-Muster zusammen mit den folgenden beiden Bits des einlaufenden Datenstroms als Kodemuster dargestellt wird, das mehr als drei jedoch weniger als sieben Bits besitzt. Bei einer Ausführungsform der Erfindung werden senhs Bit benutzt. Der variable Längenkode gemäß der Erfindung vermag ferner einer zusätzlichen Forderung zu genügen, nämlich daß jedes Kodemuster mit einem Übergang endet. Bei einer Änderung des Kodes muß jedes Signalmuster mit einem Signal-Übergang beginnen.

Durch die Erfindung ist ferner eine Anordnung geschaffen, die Binärinformationen in Mustern entsprechend dem Fehlen und dem Auftreten von Informationsζeichen in aufeinanderfolgenden Positionen entlang einer Aufzeichnungsspur derart aufzeichnet, daß der aufgezeichnete Informationsstrom ein Informationszeichen vor und hinter dem Fehlen eines Informationszeichens umfaßt. Diese Anordnung ist erfindungsgemäß dadurch gekennzeichnet, daß Registereinrichtungen

909851/1640

zur Aufnahme der Binärinformationen vorgesehen sind, daß Kodierungseinrichtungen vorgesehen sind, die 2-Bit-Binärinformationen in drei eindeutige 3-ßit-Konfigurationen und zusammen mit den vier Bit-Konfigurationen der nachfolgenden beiden Bits in eine vierte eindeutige Bit-Konfiguration mit mehr als drei Bits umkodieren, und daß 'ein AufzeichnungBwandler vorgesehen ist, der mit den Ausgangssignalen den Kodierungseinrichtungen ansteuerbar ist.

An Hand von Zeichnungen wird die Erfindung nachstehend an einen Ausführungsbeispiel näher erläutert. Fig. 1 zeigt in einem Teilblockschaltbild den Kodierungsund Steuerteil eines Aufzeichnungssystems gemäß einer bevorzugten Ausführungsform der Erfindung. Fig. 2 zeigt in einem Teilblockschaltbild einen Lese- und Dekodierungsteil eines Aufzeichnungssystems gemäß einer bevorzugten Ausiührungsform der Erfindung.

Das Selbsttaktierungs-Kodierungsverfahren gemäß der Erfindung wird in Verbindung mit einem Ausführungsbeispiel eines Selbsttaktierungs-AufZeichnungssystems gemäß der Erfindung, v/ie es in Fig. 1 und 2 angedeutet ist, erläutert v/erden. Fig. 1 zeigt dabei den Kodierungs- und Schreibtei'l des Aufzeichnungssystems zur Aufzeichnung von binären Informationszeichen und zur Umkodierung dieser Zeichen entsprechend dem Selbsttaktierungskode und schließlich zur Ansteuerung des Schreibkopfes des AufZeichnungsgerätes entsprechend einem iiRZ-Betrieb.

hit dem Kodierer 11 der fest verdrahteten Verknüpfungsschaltung arbeitet ein Schieberegister 10 zusammen, das einen Serieneingany und einen Parallelausgang besitzt. Ein Steuer-Schieberegister 14 mit Paralleleingängen ist

an Ausgänge von Ein.5abegattern 12 angeschlossen, um über diese Gatter einlaufende binäre Informationen in Form von

909851/1640

ORIGINAL

6-Bit-Zeichen aufzunehmen. Die Ausführungsform gemäß I¹I-;. 1 wird zwar im Hinblick auf die Verarbeitung von einlauf enaen 6-Bit-Zeichen erläutert v/erden; es dürfte Jedoch einzusehen sein, daß die Anzahl an Bit pro Zeichen nicht kritisch ist und daß das System in entsprechender Weise ausgelebt sein könnte, um Zeichen irgendeiner Bit-LHnge zu verarbeiten. Um längere Zeichen aufnehmen zu können, müßten die Gatter 12 und das Schieberegister 14 erweitert werden, und zwar in einem solchen Ausmaß, daß sie die jeweilige Anzahl an Bit pro Zeichen aufnehmen könnten. Obwohl hier angenommen ist, daß die einlaufenden Zeichen über die Gatter 12 parallel in das Schieberegister 14 eingegeben v/erden, dürfte einzusehen sein, daß bei in Serienform auftretenden einlaufenden binären Informationen diese serienmäßig in das Schieberegister 14 eingeschoben werden können.

Das Schiebereigster 14 ist mit dem Schieberegister 10 verbunden, um in dieses binäre Informationen einschieben zu können. Das Schieberegister 10 besitzt für die Ansteuerung des Kodierers 11 wenigstens vier Bit-Positionen entsprechende Registerabschnitte bzw. -stufen. Zum Zwecke einer leichten Zusammenstellung und zeitlichen Steuerung der einlaufenden binären Information von dem Register 14 ist jedoch in dem Schieberegister 10 ein zusätzlicher Speicherplatz erforderlich. Deshalb besitzt das Schieberegister 10 acht Bit-Speicherstellen.

Eine an einen Taktgenerator 16 angeschlossene Zeitsteuereinrichtung 15 bewirkt durch Aufnahme von Taktsignalen von dem Taktgenerator die Steuerung des Auftretens verschiedener Freigabe- und Verschiebesignale für verschiedene Gatter und Schieberegister. Demgemäß bestehen von der Zeitsteuereinrichtung 15 zu dem Schieberegister 10, den Eingabe-Gattern und dem Schieberegister 14 hin entsprechende Verbindungen.

909851/1640

Die vier Bi t-±^Jo sit ionen entsprechend α on Registers bellen an den. rechten Encie des Schieberegister 10 sind mit A, ß, C und D bezeichnet; sie besitzen jeweils einen "©"-Ausgang und einen "1"-Aus[an ,. Diese Re_L;isterstellen aes Registers 10 können z.B. durch Flip-Flops ^ebilaet sein, die in ihrer einen Lage an ihrem mit "1" bezeichneten Ausj.an^ ein Aus gangssignal abgeben und in ihrer anderen La^e an dem mit "0" bezeichneten Aus-~an._-, Für das Verständnis der vorliegenden Erfindung sei angenommen, da£ ein "1"-Ausgangssignal als ein "1"-3it und ein "O"-Ausgan,"ssignal als ein "O"-ßit aufzufassen ist.

Die vier Registerstellen A, I, G und D des Schieberegisters 10 sind über die Kodierungs-Verknüpfun^sschaltun^ 11 an sechs Ausgangsverstärker 20 angeschlossen, deren Aus>:angsverbindungen mit a, b, c, α, e und f bezeichnet sind. Die Verknüpfungsschaltung 11 benutzt für die Kodierung drei ILiD-Gatter 17»'"'6 und und drei ODEE-Gattei- 21,22 und 24-, Die Verbindungen zv/ischen aiesen Gattern und dein Schieberegister 10 e-^ehen sich aus den in der nachstehend aufgeführten Tabelle I angegebenen Beziehungen.

Tabelle I

	Kodierer	D	= a
A ν	SB" C		= b
B ν	AB	- C
A ν	B	- d
IB"		= e
SB-	= f
SB

•Die in der vorstehend angegebenen Tabelle I aufgeführten 7er-_: knüpfungen v/erden durch folgende Kodierungs-Gatter erreicht: AB und C gibt das UND-Gatter 17 ab, wenn die Registerstufen A und B des Registers 10 jeweils eine "0" abgeben und die Registerstufe C eine "1" abgibt. A" und 3"werden von dem UNE-

909a51/1640

BAD ORiQlNAL

Gutter 1ο abgegeben, wenn die Re£;isterstufen A und B des Schieberegisters 10 jeweils eine "0" abgeben. Der.¹ Ausgang des UND-Gatters 17 ist zusammen mit dem "Ι''-Aus^an;;; der Resisterstufe A des Schieberegisters 10 an die Einyänre eines ODilR-Gatters 21 angeschlossen. Auf diese Weise wird einem ersten Verstärker 20 der a-Kode zugeführt. Die Aus-,_.an_;/ ssignale A und B des U^D-Gatters 1o werden zusammen mit dem "1"-Aus_::an{~ der Re_Listerstufe B des Schieberegisters 10 einem ODER-Gatter 22 zugeführt, welches an einem zweiten Verstärker 20 den b-Kode abgibt. Die "1"-Aus^änce der Resist erstuf en A und B des Schieberegisters 10 sind an ein ODER-Gatter 2M- angeschlossen, das an einen dritten Verstärker 20 den c-Kode abgibt. Die Aus :-;an{;s signale A und B des UND-Gatters liefern für einen vierten Verstärker 20 den d-Kode, Die Aus_t;an^;ssignale κ und B" des UKD-Gatters 16 und der "1^U-Aus^an^· der Re^isterstufe D des Schieberegisters 10 bewirken über das UI<D-Gatter 25 die Abgabe des e-Kodes an einen fünften Verstärker 20. Schließlich liefern die Ausgangssignale Ä" und B des üisD-Gatters 18 den f-Kode für einen sechsten Verstärker 20.

Der den Größen A oder B entsprechende c-Kode wird bei den ausgeführten Kodierun^sverfahren zur Ansteuerung der Zeitsteuer einrichtung 15 benutzt, um über diese ZeiOsteuereinriclitung den Inhalt der Register ".0 und 14- ^jeweils um zwei Stellen nach rechts zu verschieben. Der den Größen Ä und B entsprechende d-Kode wird ebenfalls der L-eitsueuereinrichtung 15 zuf;efülirt, die mit Auftreten dieses Signales den Inhalt: der Schieberegister 10 und 14 nach Ablauf einer Verzögerun^sdauer jeweils um vier Stellen nach rechts verschiebt. Die Ausgänge des Kodierers 11 sind .parallel an ein Schieberegister 26 angeschlossen. Die ersten drei Re^isterstellen des Schieberegisters 26 sind an die A-, B- und G-Ausgänge angeschlossen; ferner sind die betreffenden Resistersteilen des Schieberegistex^s 26 parallel an ein Schieberegister 27 bildende Re- ^isterstufen angeschlossen.

909851/1640

BAD ORIGINAL

Das Schieberegister 26 ist ein sechsstelliges Schieberegister, das für jede Registerstelle zweckinäßigerweise ein Flip-Flop mit einem "1"- und einem "Oⁿ-Ausgang enthält, wie dies bezüglich des Registers 1Θ oben erwähnt worden ist. Die, "T'-Ausjänre der ersten drei Registerstufen des Schieberegisters 26 sind an drei Registerstufen des Schieberegisters angeschlossen.

Der "Ο''-Aus.jang der dritten Registerstufe des Schieberegisters 26 ist an eine Steuerschaltung 2C angeschlossen. Die Steuerschaltung 2ü stellt eine Verzögerungs- und Verschiebeschaltung dar, die auf die Abgabe eines "O^'-Ausgangscirnals von der dritten Registerstufe des Schieberegisters hin anspricht. Die Steuerschaltung 28 kann z.B. ein Verzö₀erunps-Flip-Flop und einen dreistufigen Zähler besitzen. Die Verzögerung des Verzögerungs-Flip-Flops würde dabei durch von der Zeitsteuereinrichtung 15 abgegebene Zeitsteuerimpulse gesteuert werden, und zwar derart, daß die Zeitspanne überdeckt' ist, während der die Kodebits in den ersten drei Registerstufen des Register 26 eingespeichert und durch das Register zur Ansteuerung eines Flip-Flops 30 hindurchgeschoben sind. Der dreistufige Zähler würde dabei durch das Verzögerungsi'lip-Flop aktiviert weraen, um dem Schiebeeingang des Heisters 26 drei Impulse zuzuführen.

Der Serien-Ausgang des Schieberegisters 27 ist an das erwähnte Flip-Flop 30 angeschlossen. Das Flip-Flop 30 ist ein komplementierendes Flio-Flop, das mit Auftreten Jedes "1"-Lits seinen Zustand wechselt. An den Ausgang des Flip-Flops 50 ist ein Treiberverstärker 3^ angeschlossen, an dessen Ausgang ein anzusteuernder Aufzeichnungswandler 32 angeschlossen ist.

Der Aufzeichnungswandler 32 ist z.B. der Aufnahmekopf eines magnetischen Aufzeichnungssysteins zur Aufzeichnung von Informationen auf einen Band, einer Scheibe oder einer Trommel.

909851/1640

BAD ORIGINAL

Zum Verständnis der Funktionsweise der in Fi^. 1 dargestellten Anordnung ist es erforderlich, den in diesem System benutzten besonderen Kode zu kennen. Dieser Kode ist in der nachstehend angegebenen Tabelle II erläutert, in der die linke Spalte die nicht kodierten einlaufenden Daten angibt und in der die rechte Spalte die entsprechenden kodierten Daten enthält.

Tabelle Il
Variabler Längen-Kode

a b c d e f

111

10 1

0 11

110 111.

110 10 1

0 10 111

0 10 10 1

Es sei bemerkt, da3 die einlaufende binäre Information in Form eines ununterbrochenen Datenstromes oder in Form von irgendeine Anzahl von Bits umfassenden Bit-G-ruppen auftreten kann. Unabhängig von einer derartigen Gruppierung v/erden durch das Ko dierungssy stein jeweils zwei Bit oder vier Bit bewertet, wie dies aus Tabelle II hervorgeht.

Fig. 1 veranschaulicht einen Dateneingang zur Aufnahme von 6-Bit-Zeichen. Ein erstes 6-Bit-Zeichen wird dabei parallel in der Schieberegister 14- eingespeichert und unter dem Einfluß der Zeitsteuereinrichtung 15 bis zu der am weitesten rechts liegenden Registerstufe des Registers 10 hin verschoben. Dadurch wird das betreffende 6-Bit-Zeichen aus dem Register herausgeschoben. Außerdem bleiben die beiden letzten Registerstufen des Registers 10 leer.

^9098S1/16*° BADORIGINAL

A	B	G	D
1	1
1	0
0	1
0	0	1	1
0	0	1	0
0	0	0	1
0	0	0	0

Die in den Re. ;isterstufen A, B-, G und D des Roisters 10 .;es:jeiche^ten Daten werden durch die Koaierungs-Verknüpfungsschaltung 11 kodiert und parallel in aas Regis cor 26 eingeeben. Gibt entv.'eder die Regisbers-cufe A oder die Rejisterst ufe B eine "1" ab, so kann lediglich der Kode a, b und c eingeschrieben -./erden, der den Koao von A und B darstellt. Der abc-Kode wii'd aus dem Register 26 in das Register 27 übertragen und dann zu dem Flip-Flop 50 hin verschoben. Gleichzeitig, wird das durch aas verstärkte Aus.^an₍jssignal des ODER-Gatterc 24 dargestellte A-oder ii-3i^nal der Zeitsteuer'einrichtunrv 15 zugeführt, um über diese den Schiebevorgang des Registers 10 zu steuern. Führt die Re^isterstufe A oder die Ret.isterstufe B eine "1", so verschiebt die Zeitsteuereinrichtung 15 den Inhalt des Registers 10 um zwei Stellen weiter. Es sei bemerkt, dai der Inhalt der Register— stufen C und D des Registers 10 zwar ebenfalls kodiert, Jedoch nicht ausgenutzt worden ist. liunmehi· v/erden die Daten aus diesen Registerstufen in die Registerstufen A und B weiter geschoben und zusammen mit neuen in den Registerstufen G und D befindlichen Daten kodiert.

Tritt in der Registerstufe A oder B '«eiterhin eine "1" auf, so v/erden die Daten in dem Register 10 mit einem neuen eingegebenen und durch das Register 10 zu schiebenden Zeichen um zwei Bit weiter geschoben, sobald das vorangehende Zeichen vervollständigt v/orden ist.

Tritt in A oder in B eine ¹¹O" auf, d.h. ist TE ijleich "1", so müssen für alia vier Bits A, B, C und D die Kodierten Werte a, b, c, d, e und f geschrieben werden. Bei der in S¹Xg. 1 dargestellten Ausführungsform erfolgt dies dadurch, daß das Auftreten des Zustandes AB an dem "0"-Ausgang der dritten Registerstufe des Registers 26 festgestellt wird. Dieses Ausgangssignal löst die Verzögerung ,in der Steuerschaltung 28 aus. Während der VerzögerungsZeitspanne wird der

909851/1640

BAD

abc-Kode in aas Register 27 eingespeichert Und zur Ansteuerung des Schreib-Flip-Flops 30 serienmäßig verschoben. Am Ende der Verzögerungszeitspanne ist der def-Kode durch drei von der Steuerschaltung 26 abgegebene Schiebeimpulse in die ersten drei Registerstufen des Registers 26 geschoben. Der aef-Kode wird dann auf den abc-Kode in das Register 27 geschoben und schließlich an das Flip-Flop 30 abgegeben.

Das verstärkte Ausgangssignal JS des UKD-Gatters 1£ bewirkt die Abgabe von Zeitsteuersignalen in der Zeitsteuereinrichtung 15 und damit das V/eiterrücken von vier neuen Bits in die Registerstufen A, B, 0 und D des Registers 10. Hierfür sind die Extra-Bit-Stufen in dem Register 10 von nutzen« Durch die Zeitsteuereinrichtung wird eine erste Verzogerungszeits^anne eingeführt, bis ein neues Zeichen in das Register 14 eingespeichert ist. Sodann werden zwei Bits dieses Zeichens in die letzten beiden Registerstufen des Registers 10 eingeschoben. Der Inhalt dee Registers 10 wird dann um vier Stellen weiter in Vorwärtsrichtung geschoben, wodurch vier neue Bits in die Registerstufen A, B, G und D gelangen und gleichzeitig die übrigen vier Registerstufen mit den übrigen vier Bits des in dem Register 14 befindlichen Zeichens aufgefüllt werden.

Es sei bemerkt, daß eine Vielzahl von änderungen bei der Vornahme der Kodierung sowie bei dem benutzten Kode selbst ohne weitei"es vorgenommen v/erden kann.

Die Zeitsteuerung wird durch die Beziehung zwischen der Eingangsseite und der Ausgangsseite festgelegt. £ei der Ausführungsform gemäß Fig. 1 muß das Register 27 die in ihm enthaltenen Bits mit dem Neunfachen der Geschwindigkeit zu dem Flip-Flop 30 hin ausschieben, mit der das Register 14 mit G-Bit-Zeichen geladen wird. Die bei der Ausführungsform gemäß Fig. 1 tatsächlich vorgesehene Hardware-Anordnung ist bei der praktischen Ausführung durch Aufteilen der Register 10 und 14 in zwei einzelne Register vereinfacht, die als

9098 51/1640

BAD ORIGINAL

Register für die Aufnahme ungeradzahliger Bits und als Register für axe Aufnahme geradzahliger Bits angesehen ν;erden können. Dabei nehmen die für die ungeradzahligen Bits vorgesehenen Register die ungeradzahligen Bits auf, und die für die gex'adzahligen Bits vorgesehenen Register nehmen die ι .eradzahligen Bits auf.

Da der Schiebevorgang bei den Registern 10 und 14 jeweils eine gerade Anzahl an Speicherstellen umfaßt, bringt die Aufteilung dieser Register in der erwähnten V/eise eine Herabsetzung der erforderlichen Anzahl an Schiebevorgängen und eine Vereinfachung der Zeitsteuerung mit sich.

Die in der Zeichnung veranschaulichte spezielle Kodierungsanordnung ist nur eine Kodierungsanordnung aus einer Anzahl von Kodierungsanordnungen, welche sich aus den Regeln ergeben, nach denen die betreffende eine Kodierungεanordnung arbeitet. So kann z.B. jede mögliche 2-Bit-Konfiguration als axe eine zusammen mit den folgenden beiden Bits zu kodierende Bit-Kombination ausgewählt v/erden. So könnte für die'6-Bit-Kodierung zusammen mit dem folgenden Paar von Bits anstatt' der Bit-Kombination "00" die Bit-Kombination ¹¹H", "10'" oder "01" willkürlich ausgewählt werden. Die anderen drei 2-Bit-Konfigurationen können dann willkürlich an irgendeinen 5-Bit-Kode angepaßt sein. In entsprechender Weise kann eine ) willkürliche Anpassung bezüglich.der 6-Bit-Kode vorgenommen v;erden«

Bezüglich des gegebenen Kodes dürfte gleichermaßen einzusehen sein, daß die letzte "1" von dem ersten und dritten 6-Bit-Kode weggelassen werden kann. Statistisch betrachtet v.'ürde dies eine geringe Einsparung an Aufzeichnungsplätz mit sich bringen, andererseits aber die vorzusehende Hardware komplizieren, und zwar inabesondere im Hinblick auf die Zeitsteuerung. Die Zeitsteuerung würde dabei deshalb komplizierter werden, weil kein genaues Verhältnis von Ausgangszu Eingangs-Zeitsteuerung erreicht werden könnte.

909851/1640

' ORSQfNAL

Die beschriebene Kodierun[;üanordnung erfordert, daß das letzte Bit jedes Kodemustera eine "1" ist. Eine entsprechende Kodierungsanordnung läßt sich unter Anw,endun_b einer anderen Re₁JeI realisieren, bei der das erste Bit jedes Kodenusters eine "1" ist. Die nachstehend an^e^ebene Tabelle III veranschaulicht diesen Kode.

	B	C	D	Tabelle III	b	O	d	e	J»
A	1			a	.1	Ί
1	O			1	O
1	O			1	1	1
O	1	1	1	1	1	1	O	1	1
O	1	1	O	1	O	1	O	1	1
O	1	O	O	1	O	1	Q	1	O
O	1	O	1	1	1		O	1	O
O			1

Dieser Kode besitzt den Schlüssel zur Dekodierung an der vierten Bit-Stelle. Dies kann jedoch im Vergleich mit dem in .Tabelle II angegebenen Kode in gewissen Systemen einen Kachteil bedeuten.

Fig. 2 veranschaulicht die Dekodierungsseite eines Systems, in welchem die in Fig. 1 veranschaulichte Kodierung benutzt wird. Mithin ist die in Fig. 2 dargestellte Anordnung im wesentlichen zu der in Fig. 1 dargestellten*Anordnung komplementär. Ein in der Schaltungsanordnung gemäß Fig. 2 vorgesehener Lesekopf 40 stellt die übergänge auf einem Aufzeichnungsträger fest, auf welchem die binäre Information entsprechend der in Fig. 1 angedeuteten Weise kodiert aufgezeichnet ist. Dem Kopf-40. ist ein Verstärker 41 nachgeschaltet, dessen Ausgang an den Eingang eines Spitzen-Detektors 42 angeschlossen ist. Der Spitzen-Detektor 42. ist

BAD

ein herkömmlicher o^itzen-Detektor, aer einen Aus an,'simpuls mit seit;Iiehei· iiesienunj;. zu der or.'itze des".aiiigan^süi^nals"ab/ibt. An den Ausjan des 'Detectors 42 rii eine Synchronisiereinrichtung 44 und ein;>~.Bit-Schieberegister 47 angeschlossen. Die o^nchronisiereinrichtunr '-.'"r ist eine he.?kör;.iiiliche Üjnshronis'iereinrichcun;. aur »i^nchroniyierunc einer'faiiceinrichtung 45 au_' die festgestellten Signalüberhänge. i)ie SvnchiOniaiereiiirich'tunr; A-4 isö dem:;e- ^; maß an die Takt einrichtung M^J) angeschlossen. Die j?ai:tein- ' 3?ichtunt ^zf-5 ist iiirerseits als Zeits teuer quelle an eine" -."■"" iaktSteuereinrichtung ^o angeschlossen. Die raiitateuGreinrichtun'G ^6 ist n.ifc verschiedenen Gattern undxie.isuern cies Dekodern--bav;. ve »rers zur zeitlich , enauen iiteueran: des ^ev.'eili^.en i ebs an^r escnlossen. - -

Ein Schiebere^iste- ¹V/ isc über eine Gatüer-Verl:nüpfunr;s- ^chaltunj" M-b parallel an ein Schieberer-ister 50 anceschloscen. Das Schieberegister 50 umiä,:t für 6 Eit-'3tellen Re; isterstufen^ die zwecloaäi-igerweise aurch sechs χ·'!ir.—Flops Gebildet sind, deren jedes einen "0"- und einen "1"-Ausrjan'j besitzt·" und die in den Kodenustern nit a,b,c,d,e und f bezeichnet sind. ■ -

Die Cxatter-yerknÜpfungsschaltung 4-6 üb-erträgt die "drei Bits aus dem Register 4-y in die Rer.isterstufen a,^sb' und ο des Registers 50. Gibt das Register 50 von seiner Reristerstufe b eine "O" ab, so überträgt ein UIID-Gatter 51 von der Zeitsteuereinrichtung 46 abgegebene Steuersignale zu der Gatter-Verknüpf ungs schaltung 45 hin und bewirkt damit, dar: die nächsten drei, von dem Register 47 aufgenommenen Bits in die Registerstufen d, e und f des Registers 50 eingeführt werden.

Die Binär-Muster in dem Register 50 werden mit Hilfe von UND-Gattern 52, 54, 55 und 56 dekodiert und parallel in ein

9Q9851/1JU0

- -15 -

ü-Mt-üchiebere^istor 57 eingeführt, unabhän^if; davon,

..--.- ' Qder

ob dec Register 57 einen 2—Bit-Kode/einen 4—Bit-Kode aufnimmt, ic υ die Dekodierün^.; dadurch bestimmt₅ dal; die Reist erotuTe c des n;it der Lieitsteuereinrichtun,'; 45 nur Ab.-ale von üchiebeiiniülsen an aas Register 57 verbundenen Registers 50 an ihren Ausgang "0" ein Aus^an^ssigiial abgibt. Wird von dem Ausfall:;; "Ö" der Re.jisterstufe c kein Aus :an.;Dsirnal ab-je-^eben-j so wire drei· Inhalt des Refisters 57 auf einmal um zwei Bitt: v.eiterGeschöben» Tritt aia Aus-._an,j "o". der Rej.isterstuie c ein Aus^anrssi ~nal auf, so v.ix^d der Verschiebevor_L"ahj des Registers 57 verzütjert, und anschließend v;ird der Iiihdtlt dieses Registers auf eiiimal um vier Stellen verschöben.

Die svvischen dem Schiebere/döter 50 uiid deri Öekodierungs-Ui\D-Gattern bestehenden Verbindungen ergeben sich aus der nachstehend angegebenen Dekodierun^s-iabelle IV. Die durch die Ausführunt;sforn ijeraüß Fic;. 2 veranschaulichten Dekodiervorgänge benutzen lediglich a c und e c" für 0 und D* Dies ist in der nächstehehden Tabelle- dadurch verdeutlicht, daii a c" und e cT in Klamaern gesetzt sind»

Dem System kann ohne weiteres eine gewisse trüf-Redundanz hinzugefügt werden, in-jäem sämtliche fünf Bits überwacht werden, die in der nachstehenden Tabelle für G und D angegeben sind. ™

Tabelle IV

Dekodierer

A ». a c
B - b c

G-ab'c'dfCac') D = b i d e ί- ( e je")

90981171640 «D

An den Serien-Ausgang des Registers 57 ist der Eingang eines 6-Bit-Schieberegisters 58 angeschlossen. An Ausgange der Registerstufen des Registers 58 sind parallel Ausgangs-Gatter 60 angeschlossen.

•Jeweils nach neun Schiebevorgängen bei dem Register 4-7 wird aus dem Register 5& ein 6-Bit-Zeichen parallel ausgegeben. Die in dem Register 57 enthaltenen gesonderten vier Bits bewirken ähnlich wie bei dem Register 10 gemäß Fig. 1 eine Pufferung.

Die Register 57 und 5& können ähnlich v/ie die Register 10 und 14 bei der Ausführungsform gemäß Fig. 1 Jeweils in ein Register für die Aufnahme ungeradzahliger Bits und in ein Register für die Aufnahme geradzahliger Bits zweckmäßigerweise aufgeteilt werden.

Abschließend· sei noch bemerkt, daß die Erfindung vorstehend zwar im Hinblick auf eine magnetische Informationsaufzeichnung erläutert worden.ist, daß die Erfindung jedoch auch in Verbindung mit verschiedenen anderen Aufzeichnungsund Übertragungssystemen benutzt werden kann, die optische, chemische und elektrische Verfahren zur Aufzeichnung und Übertragung von binären Informationen anwenden.

90985 1/164 0

BAD

Claims

Patentansprüche

1. Verfahren zur selbsttaktierten Aufzeichnung bzw. Übertragung von binär kodierten Informationen, bei welchem zumindest jedes auf ein erstes Datenbit folgende weitere Datenbit ein feststellbares Signal erzeugt, dadurch p;ekennzeichnet, daß drei von vier möglichen 2-Bit-Konfigurationen als drei eindeutige 3-Bit-Konfigurationen kodiert werden und daß die vierte mögliche 2-Bit-Konfiguration mit den vier möglichen 2-Bit-Konfigurationen dex* beiden nächstfolgenden Bits in einer eindeutigen Kodekonfiguration dargestellt wird, die weniger als sieben Bit, jedoch mehr als drei Bit umfaßt.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die drei Bitkonfigurationen die Bit-Kombinationen 111,101,011 benutzt werden, in deneneine "1" jeweils ein feststellbares Signal hervorruft, und daß die vier .eindeutigen Bit-Konfigurationen jeweils an dritter Bit-Position eine "0" besitzen.

3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß für die vier eindeutigen Bit-Konfigurationen die Bit-Kombinationen 110111, 110101, 01Q111 und 010101 benutzt werden.

4. Verfahren nach. Anspruch 2, dadurch gekennzeichnet, daß für die vier eindeutigen Bit-Konfigurationen die Bit-Kombinationen 11011, 110101, 01011 und 010101 benutzt werden.

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß für die 3-Bit-Konfigurationen die Bit-Kombinationen 111, 101 und 110 benutzt werden, in denen eine "1" jeweils ein feststellbares Signal hervorruft, und daß die vier eindeutigen Bit-Konfigurationen an vierter Bit-Position jeweils eine ¹¹O¹¹ besitzen.

909851/1640

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Kodiei*ung entsprechend den Regeln

A ν ABC =» a B ν AB" » b A ν Β = C m = d XEd = e IE = f

vorgenommen wird, wobei A, B, C, D aufeinanderfolgende Binärinforinations-Bits und a, b, c, d, e und f aufeinanderfolgende binärkodierte Bits bezeichnen.

7. Anordnung zur Durchführung des Verfahrens nach einem der Anspräche 1 bis &, dadurch gekennzeichnet, daß Registereinrichtungen (14,10) zur Aufnahme der Binärinformationen vorgesehen sind, daß Kodierungseinrichtungen (11) vorgesehen sind, die 2-Bit-Binärinformationen in drei eindeutige 3-Bit-Konfigurationen und zusammen mit den vier Bit-Konfigurationen der nachfolgenden beiden Bits in eine vierte eindeutige Bit-Konfiguration mit mehr als drei Bits umkodieren, und daß ein Aufzeichnungswandler (32) vorgesehenist, der mit den Ausgangssignalen den Kodierungseinrichtungen (11) ansteuerbar ist.

8. Anordnung nach Anspruch 7» dadurch gekennzeichnet, daß die Kodierungseinrichtungen (11) die einlaufenden Binärzeichen entsprechend den Regeln

A ν ABC = a B ν AB = b A ν Β = C IS = d ÄSb = e AB" = f

kodieren, worin A, B, C und D aufeinanderfolgende einlaufende Informationsbits und a, b, c, d, e und f aufeinanderfolgende kodierte Bits bedeuten.

9 0 9 8 5 1/16 4 0

ORIGINAL

IA

^l). Anordnung nach Anspruch 7 oder b, dadurch gekennzeichnet;, dan die Kodierun^seinrichtungen (11) Einrichtungen enthalten, die auf die drei 2-Bit-Koni"i_L;ur at ionen hin lediglich 3-Bit-Kombinat ionen und auf die vierte 2-3it-Konfi{]:uration hin eine 6-Bit-Kombination abgeben.

10. Anordnung nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, dai: bei Auf zeichnung der Informationen im NRZ-Kode durch auftretende und nicht auftretende magnetische Signalübergänge ein Schieberegister (27) mit Parallelein^abe und Serienaus^abe vorgesehen ist und daii das Schieberegister (27) mit dem Ein_Llan_c: einer bistabilen Schaltung (30) verbunden ist, die wiederum mit dem Aufseichnun^swandler (30) verbunden ist.

9098S1/1640 BAD ORIGINAL