[go: up one dir, main page]

DE19946999A1 - Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen - Google Patents

Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen

Info

Publication number
DE19946999A1
DE19946999A1 DE19946999A DE19946999A DE19946999A1 DE 19946999 A1 DE19946999 A1 DE 19946999A1 DE 19946999 A DE19946999 A DE 19946999A DE 19946999 A DE19946999 A DE 19946999A DE 19946999 A1 DE19946999 A1 DE 19946999A1
Authority
DE
Germany
Prior art keywords
layer
platinum
titanium
thin film
intermediate insulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19946999A
Other languages
English (en)
Other versions
DE19946999B4 (de
Inventor
Ho Jung Sun
Soon Yong Kweon
Seung Jin Yeom
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Priority to DE19964494A priority Critical patent/DE19964494B4/de
Publication of DE19946999A1 publication Critical patent/DE19946999A1/de
Application granted granted Critical
Publication of DE19946999B4 publication Critical patent/DE19946999B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers
    • H10W20/0698

Landscapes

  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

Die Erfindung betrifft ein Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, die die Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrauhigkeit der unteren Elektrode verbessern kann. DOLLAR A Gemäß der vorliegenden Erfindung werden eine Titanschicht und eine erste Platinschicht aufeinanderfolgend auf einem Halbleitersubstrat ausgebildet, auf dem eine erste Zwischenisolationsschicht ausgebildet ist. Das Substrat wird dann thermisch unter Sauerstoffatmosphäre behandelt, um die Titanschicht und die erste Platinschicht in eine Titanoxidschicht, die Platin enthält, umzuwandeln. Als nächstes werden eine zweite Platinschicht für eine untere Elektrode, eine ferroelektrische Dünnschicht und eine dritte Platinschicht für eine obere Elekrode auf der Titanoxidschicht, die Platin enthält, aufeinanderfolgend ausgebildet. Die dritte Platinschicht wird dann geätzt, um die obere Elektrode und die ferroelektrische Dünnschicht zu bilden, wobei die zweite Platinschicht und die Titanoxidschicht, die Platin enthält, geätzt werden, um einen Kondensator herzustellen.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiter­ speichereinrichtung und insbesondere ein Verfahren zur Herstellung einer ferro­ elektrischen Speichereinrichtung gemäß einem der Ansprüche 1 bzw. 8 unter Ver­ wendung einer ferroelektrischen Dünnschicht als einer dielektrischen Schicht eines Kondensators.
Im allgemeinen wird in einer ferroelektrischen Speichereinrichtung von nichtflüch­ tigen Speichereinrichtungen eine ferroelektrische Dünnschicht, wie etwa eine SrBi2Ta2O9(SBT)-Schicht und eine Pb(ZrTi1-x) O3-Schicht, hauptsächlich als eine dielektrische Schicht eines Kondensators verwendet. Die Eigenschaften der ferro­ elektrischen Dünnschicht hängen von Materialien für obere und untere Elektroden des Kondensators und insbesondere dem Material der unteren Elektrode ab. Um demgemäß gute Eigenschaften der ferroelektrischen Dünnschicht zu erhalten, wird die untere Elektrode aus einer Platin(Pt)-Schicht, die eine gute Oxidationsresistenz hat, einer leitenden Oxidschicht, wie etwa einer IrO2-Schicht oder einer RuO2- Schicht, oder einer Metallschicht, wie etwa einer Iridium(Ir)- oder einer Rutheni­ um(Ru)-Schicht, ausgebildet. Von diesen wird hauptsächlich die Pt-Schicht ver­ wendet.
In der ferroelektrischen Speichereinrichtung wird, wie oben beschrieben, der Kon­ densator im allgemeinen durch Ausbildung der unteren Elektrode hergestellt, wo­ bei die ferroelektrische Dünnschicht und die obere Elektrode auf einer Zwischen­ isolationsschicht, wie etwa einer Oxidschicht, sind. Hier wird die untere Elektrode aus der Pt-Schicht hergestellt. Da ferner die Adhäsion bzw. Haftung zwischen der Pt-Schicht und der Oxidschicht schlecht bzw. schwach ist, wird eine Titan(Ti)-Schicht als eine Haftvermittlungsschicht bzw. Klebeschicht zwischengesetzt, um die Haftung zu verbessern.
Wenn jedoch thermische Prozesse unter einer Sauerstoffatmosphäre nachfolgend nach der Ausbildung der Pt-Schicht als der unteren Schicht durchgeführt werden, diffundiert Ti in die Pt-Schicht, wodurch die Haftung zwischen der Ti-Schicht und der Zwischenisolationsschicht verschlechtert wird. Ferner wird Ti in der Pt-Schicht oxidiert, um eine Titanoxidschicht auszubilden. Deshalb wird das Volumen der Pt-Schicht erhöht, so daß die Oberflächenrauhigkeit der unteren Schicht ver­ schlechtert wird, wodurch die Zuverlässigkeit und die Ausbeute bezüglich der Ein­ richtung verschlechtert wird.
Es ist deshalb eine Aufgabe gemäß der vorliegenden Erfindung, die oben aufge­ zeigten Nachteile des Standes der Technik soweit als möglich auszuräumen. Insbe­ sondere soll ein Verfahren zur Herstellung einer ferroelektrischen Speicherein­ richtung vorgeschlagen werden, das die Adhäsion bzw. Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrau­ higkeit der unteren Elektrode verbessern kann.
Gemäß der Erfindung wird diese Aufgabe durch ein Verfahren gemäß einem der Ansprüche 1 bzw. 8 gelöst. Zweckmäßige Ausführungsformen gehen aus den Un­ teransprüchen hervor.
Die gemäß der Erfindung zu erzielenden Vorteile beruhen darauf, dass gemäß ei­ ner ersten Ausführungsform nach der vorliegenden Erfindung eine Titanschicht und eine erste Platinschicht der Reihe nach auf einem Halbleitersubstrat ausgebil­ det werden, auf dem eine erste Zwischenisolationsschicht ausgebildet ist. Das Sub­ strat wird dann thermisch unter einer Sauerstoffatmosphäre behandelt, um die Ti­ tanschicht und die erste Platinschicht in eine Titanoxidschicht, die Platin enthält, zu wandeln. Als nächstes werden eine zweite Platinschicht für eine untere Elektro­ de, eine ferroelektrische Dünnschicht und eine dritte Platinschicht für eine obere Elektrode auf der Schicht aus Titanoxid, die Platin enthält, in Folge bzw. der Rei­ he nach ausgebildet. Die dritte Platinschicht wird dann geätzt, um die obere Elek­ trode auszubilden. Als nächstes werden die ferroelektrische Dünnschicht, die zweite Platinschicht und die Schicht aus Titanoxid, die Platin enthält, geätzt, um einen Kondensator auszubilden.
Gemäß der ersten Ausführungsform kann die Gesamtdicke der Titanschicht und der ersten Platinschicht in etwa 100 bis 300 Å, das heißt ca. 10 bis 30 nm, betragen. Die erste Platinschicht weist ein Viertel der Dicke der Titanschicht bis zu einer Dicke wie die Titanschicht auf. Ferner kann die thermische Behandlung bei einer Temperatur von etwa 650 bis ca. 800°C über eine Minute durch einen schnellen thermischen Prozeß durchgeführt werden.
Gemäß einer zweiten Ausführungsform der vorliegenden Erfindung werden eine Titanschicht und eine erste Platinschicht aufeinanderfolgend auf einem Halb­ leitersubstrat ausgebildet, auf dem eine erste Zwischenisolierschicht ausgebildet ist bzw. wird. Das Substrat wird dann thermisch unter der Stickstoffatmosphäre oder einem inerten Gas mittels eines ersten thermischen Prozesses behandelt, um die Titanschicht mit der ersten Platinschicht reagieren zu lassen, wodurch eine Platin- Titan(PtxTiy)-Legierungsschicht ausgebildet wird. Als nächstes wird das Substrat thermisch unter einer Oxidatmosphäre durch einen zweiten thermischen Prozeß behandelt, um Titan, das während des ersten thermischen Prozesses nicht reagiert hat, vor dem Diffundieren zu bewahren. Eine ferroelektrische Dünnschicht wird dann auf der Platin-Titan-Legierungsschicht ausgebildet. Die ferroelektrische Dünnschicht und die Platin-Titan-Legierungsschicht werden dann geätzt, um ein ferroelektrisches Dünnschichtmuster und eine untere Elektrode auszubilden. Da­ nach wird eine Abdeckschicht auf dem Gesamtsubstrat ausgebildet, um so das fer­ roelektrische Dünnschichtmuster bzw. die ferroelektrische Dünnschichtstruktur freizulegen bzw. dementsprechend, insbesondere auch abzudecken. Eine obere Elektrode wird dann auf dem freigelegten bzw. abgedeckten ferroelektrischen Dünnschichtmuster bzw. ferroelektrischen Dünnschichtstruktur ausgebildet, wo­ durch der Kondensator ausgebildet wird.
Bei der zweiten Ausführungsform wird die erste Platinschicht in situ ausgebildet, nachdem die Titanschicht ausgebildet ist. Die Titanschicht wird bis zu einer Dicke von ca. 50 bis etwa 500 Å, das heißt ungefähr 5 bis 50 nm, ausgebildet und die erste Platinschicht wird bis zu einer Dicke von ca. 1000 bis ungefähr 3000 Å, das heißt etwa 100 bis ca. 300 nm, ausgebildet. Ferner wird der erste thermische Pro­ zeß bei der Temperatur von ungefähr 400 bis ca. 600°C über ca. 10 Minuten bis etwa 2 Stunden mittels eines Ofens durchgeführt und der zweite thermische Prozeß wird bei einer Temperatur von etwa 600°C bis ca. 800°C für ungefähr 10 Minuten bis ca. 2 Stunden durchgeführt. Darüber hinaus wird die Abdeckschicht aus einer Siliziumoxidschicht gebildet.
Zusätzliche Aufgaben, Vorteile und neue Merkmale der Erfindung werden teilwei­ se in der Beschreibung hervorgehoben, die nachfolgt, und teilweise wird sie den Fachleuten im Stand der Technik bei dem Studium der folgenden Beschreibung klar werden oder er wird bei der Realisierung der Erfindung etwas über diese er­ fahren. Die Aufgaben und Vorteile der Erfindung können mittels der Instrumenta­ lisierungen und Kombinationen verwirklicht und erhalten werden, die insbesondere in den beigeschlossenen Ansprüchen ausgeführt sind.
Nachfolgend wird die vorliegende Erfindung anhand bevorzugter Ausführungsformen näher beschrieben, die in den beigefügten Darstellungen näher erkennbar sind, in denen:
Fig. 1A bis 1H querschnittliche Ansichten sind, die ein Verfahren zur Her­ stellung einer ferroelektrischen Speichereinrichtung gemäß ei­ ner ersten Ausführungsform der vorliegenden Erfindung be­ schreiben.
Fig. 2A bis 2G querschnittliche Ansichten sind, die ein Verfahren zur Her­ stellung einer ferroelektrischen Speichereinrichtung gemäß ei­ ner zweiten Ausführungsform der vorliegenden Erfindung be­ schreiben.
Nachfolgend werden bevorzugte Ausführungsformen der vorliegenden Erfindung unter Bezugnahme auf die begleitenden Darstellungen erläutert.
Die Fig. 1A bis 1G sind querschnittliche Ansichten, die ein Verfahren zum Her­ stellen einer ferroelektrischen Speichereinrichtung gemäß einer ersten Ausfüh­ rungsform nach der vorliegenden Erfindung beschreiben.
Bezugnehmend auf Fig. 1A wird eine Titan(Ti)-Schicht 13 als eine Haftschicht auf einem Halbleitersubstrat 11 ausgebildet, auf der eine Zwischenisolationsschicht 12 ausgebildet wird. Bevorzugt wird die Ti-Schicht 13 durch Sputtern ausgebildet. Ferner wird die Zwischenisolationsschicht auf einer Oxidschicht ausgebildet. Eine erste Platin(Pt)-Schicht 14 wird dann auf der Zwischenisolationsschicht 12 ausge­ bildet. Bevorzugt werden die Ti- und die erste Pt-Schichten 13 und 14 so ausgebil­ det, daß ihre Gesamtdicke etwa 100 bis ca. 300 Å beträgt. Noch bevorzugter hat die erste Pt-Schicht 14 ein Viertel der Dicke von der Ti-Schicht bis zu einer Dicke, wie die Ti-Schicht. Danach wird ein thermischer Prozeß bei der Temperatur von ca. 650 bis ungefähr 800°C über eine Minute unter Sauerstoffatmosphäre mittels eines schnellen thermischen Prozesses (RTP) durchgeführt, so daß die Ti-Schicht 13 oxidiert wird und Pt und Ti zwischen der Ti- und der ersten Pt-Schicht in aus­ tauschender Weise diffundieren, wodurch eine Titanoxidschicht, die Pt 15 enthält, wie in Fig. 1B gezeigt, ausgebildet wird.
Bezugnehmend auf Fig. 1C wird eine zweite Pt-Schicht 16 als ein Material der unteren Elektrode auf der Titanoxidschicht, die Pt 15 enthält, bis zu einer Dicke von 1000 bis 3000 Å ausgebildet. Um die zweite Pt-Schicht 16 zu kristallisieren, wird ein ther­ mischer Prozeß bei der Temperatur von 850 bis 800°C über 30 Minuten unter einer Sauerstoffatmosphäre in einem Ofen durchgeführt. Zu dieser Zeit wird Ti davon abge­ halten, in die zweite Pt-Schicht 16 zu diffundieren, da der thermische Prozeß zu der zweiten Pt-Schicht 15 durchgeführt, wird, nachdem die Ti-Schicht 13 in das Titanoxid, das Pt 15 enthält, umgewandelt worden ist.
Bezugnehmend auf Fig. 1D wird ein ferroelektrischer Dünnfilm 17, wie etwa ein SrBi2Ta2O9(SBT) auf der zweiten Pt-Schicht 16 ausgebildet. Eine dritte Pt-Schicht wird dann als ein Material der oberen Elektrode auf der ferroelektrischen Dünn­ schicht 17 bis zu einer Dicke von 1000 bis 2000 Å, das heißt 100 bis 200 nm, aus­ gebildet und geätzt, um eine obere Elektrode 18 herzustellen. Bezugnehmend auf Fig. 1E werden die ferroelektrische Dünnschicht 17, die zweite Pt-Schicht 16 und die Titanoxidschicht, die Pt 15 enthält, geätzt, um eine Titanoxidstruktur, die Pt 15a enthält, eine untere Elektrode 15a und eine ferroelektrische Dünnschicht­ struktur 17a auszubilden, wodurch ein Kondensator 100 hergestellt wird. Als näch­ stes wird, um Beschädigungen aufgrund des Ätzprozesses wieder herzustellen, ein thermischer Prozeß bei der Temperatur von 800°C über eine Stunde unter einer Sauerstoffatmosphäre mittels eines Ofens durchgeführt.
Bezugnehmend auf Fig. 1F wird eine erste Diffusionsstoppschicht bzw. Diffusi­ onsbarriereschicht 19 auf der Oberfläche der Struktur nach Fig. 1E ausgebildet, um Bi davon abzuhalten, sich aus der ferroelektrischen Dünnschichtstruktur 16a zu verflüchtigen. Als nächstes wird eine zweite Zwischenisolationsschicht 20 auf der ersten Diffusionsbarriereschicht 19 ausgebildet. Hier wird die erste Diffusionsbar­ riereschicht 19 bis zu einer Dicke von 1000 bis 2000 Å unter Verwendung einer Titanoxidschicht ausgebildet. Die zweite isolierende Zwischenschicht 20 wird aus einer Siliziumoxidschicht ausgebildet.
Bezugnehmend auf Fig. 1G werden die zweite Zwischenisolationsschicht 20, die erste Diffusionsbarriereschicht 19 und die erste Zwischenisolationsschicht 12 ge­ ätzt, um ein erstes Kontaktloch C1 auszubilden, das einen Abschnitt des Substrats 11 freilegt und die zweite Zwischenisolationsschicht 20 und die erste Diffusions­ barriereschicht 19 werden geätzt, um ein zweites Kontaktloch C2 auszubilden, das die obere Elektrode 18 freilegt.
Bezugnehmend auf Fig. 1H wird eine zweite Diffusionsbarriereschicht 21 auf der Oberfläche des ersten und des zweiten Kontaktloches C1 und C2 und auf der zweiten Zwischenisolationsschicht 20 ausgebildet. Bevorzugt wird die zweite Dif­ fusionsbarriereschicht 21 aus einer Stapelschicht, aus einer Titanschicht und aus einer Titannitridschicht ausgebildet. Hier ist die Dicke der Titanschicht gleich 200 A und die Dicke der Titannitridschicht beträgt 500 Å. Um als nächstes die Eigen­ schaften der zweiten Diffusionsbarriereschicht 21 zu verbessern, wird ein thermi­ scher Prozeß bei der Temperatur von ca. 450°C für 30 Minuten unter einer Stick­ stoffatmosphäre durchgeführt. Eine Metallschicht 22 zum Verdrahten wird dann auf der zweiten Barrierediffusionsschicht 21 ausgebildet. Die Metallschicht 22 wird aus einer Wolframschicht, einer Aluminiumschicht oder einer Kupferschicht ausgebildet. Danach werden die Metallschicht 22 und die zweite Diffusionsbarrie­ reschicht 21 geätzt, um eine Zwischenverbindungsleitung 200 auszubilden, die das Substrat 11 mit der oberen Elektrode 18 des Kondensators 100 verbindet.
Gemäß der ersten Ausführungsform wird, wie oben beschrieben, die Ti-Schicht 13 als die Haftschicht in die Titanoxidschicht, die Pt 15 enthält, umgewandelt, so daß Ti davor bewahrt wird, in die zweite Pt-Schicht 16 zu diffundieren und darin zu oxidieren, wenn der thermische Prozeß unter der Sauerstoffatmosphäre nachfol­ gend durchgeführt wird, wodurch die Haftung und die Oberflächenrauhigkeit der unteren Elektrode 16a verbessert werden.
Die Fig. 2A bis 2G sind querschnittliche Ansichten, die ein Verfahren zur Her­ stellung einer ferroelektrischen Speichereinrichtung gemäß einer zweiten Ausfüh­ rungsform nach der vorliegenden Erfindung beschreiben.
Bezugnehmend auf Fig. 2A werden eine Borphosphorsilikatglas(BPSG)-Schicht 32 und eine bei mittlerer Temperatur hergestellte Oxidschicht(MTO)-Schicht 33 als eine Zwischenisolationsschicht 300 auf dem Halbleitersubstrat 31 in Folge herge­ stellt. Eine Ti-Schicht 34 wird als eine Haftschicht auf der MTO-Schicht 33 dann ausgebildet und eine erste Pt-Schicht 35 wird darauf in situ ausgebildet. Die Ti- Schicht 34 wird bevorzugt bis zu einer Dicke von 50 bis 500 Å, das heißt etwa 5 bis 50 nm, ausgebildet und die erste Pt-Schicht 35 wird bis zu der Dicke von ca. 1000 bis ungefähr 3000 Å, das heißt 100 bis 300 nm, ausgebildet.
Danach wird ein erster thermischer Prozeß bei der Temperatur von ungefähr 400 bis 600°C über ca. 10 Minuten bis ungefähr 2 Stunden unter einer Ne-Gasatmosphäre oder einem inerten Gas, wie etwa He, Ar, Kr, Xe oder Rn mittels eines Ofens durchgeführt, um Pt mit Ti reagieren zu lassen, wodurch eine Schicht 36 aus einer Platin-Titan(PtxTiy)-Legierung, wie in Fig. 2B gezeigt, auszubilden. Nachfolgend wird ein zweiter thermischer Prozeß bei der Temperatur von ca. 600 bis ungefähr 800°C über etwa 10 Minuten bis ungefähr 2 Stunden unter einer Sau­ erstoffatmosphäre durchgeführt, um die Diffusion von Ti zu vermeiden.
Bezugnehmend auf Fig. 2C wird eine ferroelektrische Dünnschicht, wie etwa eine SBT-Schicht, auf der PtxTiy-Legierungsschicht 36 ausgebildet. Die ferroelektrische Dünnschicht und die PtxTiy-Legierungsschicht 36 werden dann geätzt, um ein fer­ roelektrisches Dünnschichtmuster bzw. eine ferroelektrische Dünnschichtstruktur 37 und eine untere Elektrode 36a auszubilden. Bezugnehmend auf Fig. 2D wird eine Abdeckschicht 38, die auf einer Siliziumoxidschicht ausgebildet ist, auf der Oberfläche der Struktur nach Fig. 2C hergestellt und geätzt, um so die ferroelek­ trische Dünnschichtstruktur 37 freizulegen.
Als nächstes wird, um die Haftung zwischen der freigelegten ferroelektrischen Dünnschichtstruktur 37 und einer oberen Elektrode, die danach ausgebildet werden wird, zu verbessern, ein thermischer Prozeß bei der niedrigen Temperatur durch­ geführt, bevorzugt der Temperatur von ca. 100 bis ungefähr 300°C über 10 Mi­ nuten bis etwa 2 Stunden, unter Vakuum. Nachfolgend wird eine zweite Pt-Schicht 39 als ein Material der oberen Elektrode auf dem freigelegten ferroelektrischen Dünnschichtmuster bzw. der freigelegten ferroelektrischen Dünnschichtstruktur 37 und der Abdeckschicht 38 in situ, wie in Fig. 2E gezeigt, ausgebildet.
Bezugnehmend auf Fig. 2F wird die zweite Pt-Schicht 39 so geätzt, um die Ober­ fläche der Abdeckschicht 38 freizulegen, um eine obere Elektrode 39a herzustel­ len, wodurch ein Kondensator 400 hergestellt wird. Bezugnehmend auf Fig. 2G wird eine zweite Zwischenisolationsschicht 40 auf der Struktur nach Fig. 2F aus­ gebildet. Die zweite Zwischenisolationsschicht 40, die Abdeckschicht 38 und die erste Zwischenisolationsschicht 300 werden dann geätzt, um ein erstes Kontaktloch C1 auszubilden, das einen Abschnitt des Substrats 31 freigibt, und die zweite Zwi­ schenisolationsschicht 40 wird geätzt, um ein zweites Kontaktloch C2 auszubilden, das die obere Elektrode 39a freilegt. Danach wird eine Diffusionsstoppschicht 41 auf der Oberfläche der ersten und zweiten Kontaktlöcher C1 und C2 ausgebildet und auf der zweiten Zwischenisolationsschicht 40, und eine Metallschicht 42 zur Verdrahtung wird darauf hergestellt. Die Metallschicht 42 wird aus einer Wolf­ ramschicht, einer Aluminiumschicht oder einer Kupferschicht ausgebildet. Als nächstes werden die Metallschicht 42 und die zweite Diffusionsstoppschicht 41 geätzt, um eine Zwischenkontaktleitung 500 auszubilden, die das Substrat 31 mit der oberen Elektrode 39a des Kondensators 400 verbindet.
Gemäß der zweiten oben beschriebenen Ausführungsform wird nach der Ausbil­ dung der ersten Pt-Schicht 35 des unteren Elektrodenmaterials ein thermischer Prozeß unter der Atmosphäre eines N2-Gases oder eines inerten Gases durchge­ führt, anstatt die erste Pt-Schicht 35 unter Sauerstoffatmosphäre kristallisieren zu lassen. Deshalb wird Ti davor bewahrt, zu oxidieren, wenn der thermische Prozeß unter Sauerstoffatmosphäre nachfolgend durchgeführt wird, wodurch die Haftung bzw. Adhäsion und die Oberflächenrauhigkeit der unteren Elektrode 36a verbessert werden. Ferner wird die zweite Pt-Schicht 39 in situ nach der thermischen Be­ handlung des ferroelektrischen Dünnschichtmusters bzw. der ferroelektrischen Dünnschichtstruktur bei der niedrigen Temperatur ausgebildet, wodurch die Haf­ tung zwischen der ferroelektrischen Dünnschichtstruktur 37 und der oberen Elek­ trode 39a verbessert wird.
Gemäß der vorliegenden Erfindung wird Ti davor bewahrt, in einer Pt-Schicht ei­ nes unteren Elektrodenmaterials zu oxidieren, wenn der thermische Prozeß unter Sauerstoffatmosphäre nachfolgend durchgeführt wird, wodurch die Adhäsion und die Oberflächenrauhigkeit der unteren Elektrode verbessert werden.
Obwohl die bevorzugte Ausführungsform nach dieser Erfindung zu darstellerischen Zwecken offenbart worden ist, werden die Fachleute im Stand der Technik erken­ ne, daß verschiedene Abwandlungen, Hinzufügungen und Ersetzungen möglich sind, ohne den Bereich und den Geist der Erfindung zu verlassen, wie er in den beigefügten Ansprüchen beschrieben wird.
Die Erfindung betrifft ein Verfahren zur Herstellung einer ferroelektrischen Spei­ chereinrichtung, die die Haftung zwischen einer Zwischenisolationsschicht und einer unteren Elektrode sowie die Oberflächenrauhigkeit der unteren Elektrode verbessern kann.
Gemäß der vorliegenden Erfindung werden eine Titanschicht und eine erste Platin­ schicht aufeinanderfolgend auf einem Halbleitersubstrat ausgebildet, auf dem eine erste Zwischenisolationsschicht ausgebildet ist. Das Substrat wird dann thermisch unter Sauerstoffatmosphäre behandelt, um die Titanschicht und die erste Platin­ schicht in eine Titanoxidschicht, die Platin enthält, umzuwandeln. Als nächstes werden eine zweite Platinschicht für eine untere Elektrode, eine ferroelektrische Dünnschicht und eine dritte Platinschicht für eine obere Elektrode auf der Ti­ tanoxidschicht, die Platin enthält, aufeinanderfolgend ausgebildet. Die dritte Pla­ tinschicht wird dann geätzt, um die obere Elektrode und die ferroelektrische Dünn­ schicht zu bilden, wobei die zweite Platinschicht und die Titanoxidschicht, die Platin enthält, geätzt werden, um einen Kondensator herzustellen.

Claims (18)

1. Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, das die folgenden Schritte umfaßt:
aufeinanderfolgend werden eine Titanschicht und eine erste Platinschicht auf einem Halbleitersubstrat ausgebildet, auf dem eine erste Zwischenisolationsschicht ausgebildet ist;
das Substrat wird unter einer Sauerstoff enthaltenden Atmosphäre bzw. Sauerstoffatmosphäre thermisch behandelt, um die Titanschicht und die erste Pla­ tinschicht in eine Titanoxidschicht, die Platin enthält, umzuwandeln;
eine zweite Platinschicht für eine untere Elektrode, eine ferroelektrische Dünnschicht und eine dritte Platinschicht für eine obere Elektrode werden auf der Titanoxidschicht, die Platin enthält, ausgebildet;
die dritte Platinschicht wird geätzt, um die obere Elektrode auszubilden; und
die ferroelektrische Dünnschicht, die zweite Platinschicht und die Ti­ tanoxidschicht, die Platin enthält, werden geätzt, um einen Kondensator auszubil­ den.
2. Verfahren nach Anspruch 1, wobei die Gesamtdicke der Titanschicht und der ersten Platinschicht ca. 100 bis ungefähr 300 Å, 10 nm bis etwa 30 nm, be­ trägt.
3. Verfahren nach Anspruch 2, wobei die erste Platinschicht etwa ein Viertel der Dicke der Titanschicht bis zu einer Dicke der Titanschicht aufweist.
4. Verfahren nach Anspruch 1, wobei die thermische Behandlung bei der Temperatur von ca. 650 bis etwa 800°C über etwa eine Minute mittels eines schnellen thermischen Prozesses durchgeführt wird.
5. Verfahren nach Anspruch 1, das ferner die folgenden Schritte umfaßt:
eine erste Diffusionsbarriereschicht bzw. Diffusionsstoppschicht wird auf dem gesamten Substrat ausgebildet;
eine zweite Zwischenisolationsschicht wird auf der ersten Diffusionsstopp­ schicht ausgebildet;
die zweite Zwischenisolationsschicht, die erste Diffusionsbarriereschicht und die erste Zwischenisolationsschicht werden geätzt, um ein erstes Kontaktloch auszubilden, das einen Abschnitt des Substrats freigibt, und die zweite Zwischeniso­ lationsschicht und die erste Diffusionsbarriereschicht werden geätzt, um ein zweites Kontaktloch zu bilden, das die obere Elektrode freilegt;
eine zweite Diffusionsbarriereschicht und eine Metailschicht, um die Ober­ flächen der ersten und zweiten Kontaktlöcher zu verdrahten, und auf der zweiten Zwischenisolationsschicht werden aufeinanderfolgend ausgebildet; und
die Metallschicht und die zweite Diffusionsbarriereschicht werden geätzt, um eine Zwischenverbindungsleitung auszubilden, die das Substrat mit der oberen Elektrode des Kondensators verbindet bzw. daran anschließt.
6. Verfahren nach Anspruch 5, wobei die erste Diffusionsbarriereschicht aus einer Titanoxidschicht ausgebildet wird.
7. Verfahren nach Anspruch 5, wobei die zweite Diffusionsbarriereschicht bzw. Diffusionsstoppschicht aus einer gestapelten Schicht einer Titanschicht und einer Titannitridschicht ausgebildet wird.
8. Verfahren zur Herstellung einer ferroelektrischen Speichereinrichtung, ins­ besondere auch nach einem der Ansprüche 1 bis 7, mit den folgenden Schritten:
aufeinanderfolgend werden eine Titanschicht und eine erste Platinschicht auf einem Halbleitersubstrat ausgebildet, auf dem eine erste Zwischenisolationsschicht ausgebildet ist;
das Substrat wird thermisch unter einer Atmosphäre von N2-Gas oder einem inerten Gas durch einen ersten thermischen Prozeß thermisch behandelt, um die Titanschicht mit der ersten Platinschicht reagieren zu lassen, wodurch sich eine Platin-Titan(PtxTiy)-Legierungsschicht bildet;
das Substrat wird unter einer Sauerstoffatmosphäre durch einen zweiten thermischen Prozeß thermisch behandelt, um Titan, das während des ersten ther­ mischen Prozesses nicht reagiert hat, davon abzuhalten, zu diffundieren;
eine ferroelektrische Dünnschicht wird auf der Platin-Titan-Legierungs­ schicht ausgebildet;
die ferroelektrische Dünnschicht und die Platin-Titan-Legierungsschicht werden geätzt, um ein ferroelektrisches Dünnschichtmuster bzw. eine ferroelektri­ sche Dünnschichtstruktur und eine untere Elektrode auszubilden;
eine Abdeckschicht wird auf dem gesamten Substrat ausgebildet, um so die ferroelektrische Dünnschichtstruktur freizulegen bzw. abzudecken; und
eine obere Elektrode wird auf der freigelegten ferroelektrischen Dünn­ schichtstruktur ausgebildet, wodurch der Kondensator hergestellt wird.
9. Verfahren gemäß Anspruch 8, wobei die erste Platinschicht in situ nach Ausbildung der Titanschicht hergestellt wird.
10. Verfahren gemäß Anspruch 8, wobei die Titanschicht bis zu einer Dicke von ca. 50 bis etwa 500 Å, 5 bis 50 nm, ausgebildet wird.
11. Verfahren gemäß Anspruch 8, wobei die erste Platinschicht bis zu einer Dicke von etwa 1000 bis ca. 3000 Å, ca. 100 bis etwa 300 nm, ausgebildet wird.
12. Verfahren gemäß Anspruch 8, wobei der erste thermische Prozeß bei der Temperatur von ungefähr 400 bis ca. 600°C über ungefähr 10 Minuten bis etwa 2 Stunden in einem Ofen durchgeführt wird.
13. Verfahren gemäß Anspruch 8 bzw. einem der Ansprüche 8 bis 12, wobei der zweite thermische Prozeß bei der Temperatur von ungefähr 600 bis ca. 800°C für ca. 10 Minuten bis etwa 2 Stunden durchgeführt wird.
14. Verfahren nach einem der Ansprüche 8 bis 13, wobei die Abdeckschicht aus einer Siliziumoxidschicht ausgebildet wird.
15. Verfahren gemäß Anspruch 8 bzw. einem der Ansprüche 8 bis 14, das fer­ ner den Schritt aufweist, zwischen dem Schritt zur Ausbildung der Abdeckschicht und dem Schritt zur Ausbildung der oberen Elektrode eine thermische Behandlung durchzuführen.
16. Verfahren gemäß Anspruch 15, wobei die thermische Behandlung bei der Temperatur von ca. 100 bis ungefähr 300°C über ungefähr 10 Minuten bis ca. 2 Stunden unter Vakuum durchgeführt wird.
17. Verfahren gemäß Anspruch 16, wobei die obere Elektrode in situ nach der thermischen Behandlung der oberen Elektrode ausgebildet wird.
18. Verfahren gemäß Anspruch 8 bzw. einem der Ansprüche 8 bis 17, wobei ferner folgende Schritte vorgesehen sind:
eine zweite Zwischenisolationsschicht wird auf dem gesamten Substrat aus­ gebildet;
die zweite Zwischenisolationsschicht, die Abdeckschicht und die erste Zwi­ schenisolationsschicht werden geätzt, um ein erstes Kontaktloch auszubilden, um einen Abschnitt des Substrates freizulegen, und die zweite Zwischenisolations­ schicht wird geätzt, um ein zweites Kontaktloch auszubilden, um die obere Elek­ trode freizulegen;
eine Diffusionsbarriere- bzw. -stoppschicht und eine Metallschicht, um die Oberflächen der Kontaktlöcher zu verdrahten, und die zweite Zwischenisolations­ schicht werden ausgebildet; und
die Metallschicht und die Diffusionsbarriereschicht werden geätzt, um eine Zwischenverbindungsleitung auszubilden, die das Substrat an die obere Elektrode des Kondensators anschließt.
DE19946999A 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen Expired - Fee Related DE19946999B4 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19964494A DE19964494B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR98-41365 1998-10-01
KR1019980041365A KR100293720B1 (ko) 1998-10-01 1998-10-01 반도체 소자의 캐패시터 형성 방법

Publications (2)

Publication Number Publication Date
DE19946999A1 true DE19946999A1 (de) 2000-04-06
DE19946999B4 DE19946999B4 (de) 2007-02-01

Family

ID=19552942

Family Applications (2)

Application Number Title Priority Date Filing Date
DE19964494A Expired - Fee Related DE19964494B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen
DE19946999A Expired - Fee Related DE19946999B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE19964494A Expired - Fee Related DE19964494B4 (de) 1998-10-01 1999-09-30 Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen

Country Status (6)

Country Link
US (1) US6379977B1 (de)
JP (1) JP4016545B2 (de)
KR (1) KR100293720B1 (de)
DE (2) DE19964494B4 (de)
GB (1) GB2342227B (de)
TW (1) TW425671B (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100604662B1 (ko) * 2000-06-30 2006-07-25 주식회사 하이닉스반도체 상부전극과 층간절연막 사이의 접착력을 향상시킬 수 있는반도체 메모리 소자 및 그 제조 방법
KR100432787B1 (ko) * 2002-06-29 2004-05-24 주식회사 하이닉스반도체 강유전체 소자의 제조 방법
JP2006041182A (ja) * 2004-07-27 2006-02-09 Oki Electric Ind Co Ltd 半導体装置、及びその製造方法
US7304339B2 (en) * 2005-09-22 2007-12-04 Agile Rf, Inc. Passivation structure for ferroelectric thin-film devices
US7534693B2 (en) * 2006-01-04 2009-05-19 Freescale Semiconductor, Inc. Thin-film capacitor with a field modification layer and methods for forming the same
US20070202704A1 (en) * 2006-02-28 2007-08-30 Hynix Semiconductor Inc. Method for etching platinum and method for fabricating capacitor using the same
CN118600428B (zh) * 2024-07-19 2024-11-12 中国海洋大学 一种钛基铂钛合金涂层电极及其制备方法

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0319372A (ja) 1989-06-16 1991-01-28 Seiko Epson Corp 半導体装置
NL9000602A (nl) 1990-03-16 1991-10-16 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met geheugenelementen vormende condensatoren met een ferroelectrisch dielectricum.
US5431958A (en) 1992-03-09 1995-07-11 Sharp Kabushiki Kaisha Metalorganic chemical vapor deposition of ferroelectric thin films
US5850089A (en) 1992-03-13 1998-12-15 American Research Corporation Of Virginia Modulated-structure of PZT/PT ferroelectric thin films for non-volatile random access memories
DE4208811A1 (de) 1992-03-19 1993-09-23 Merck Patent Gmbh Aufdampfmaterial zur herstellung hochbrechender optischer schichten
US5723171A (en) * 1992-10-23 1998-03-03 Symetrix Corporation Integrated circuit electrode structure and process for fabricating same
US5453347A (en) * 1992-11-02 1995-09-26 Radiant Technologies Method for constructing ferroelectric capacitors on integrated circuit substrates
JPH0794600A (ja) * 1993-06-29 1995-04-07 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0793969A (ja) * 1993-09-22 1995-04-07 Olympus Optical Co Ltd 強誘電体容量素子
JP3407409B2 (ja) * 1994-07-27 2003-05-19 富士通株式会社 高誘電率薄膜の製造方法
US5554564A (en) 1994-08-01 1996-09-10 Texas Instruments Incorporated Pre-oxidizing high-dielectric-constant material electrodes
US5589284A (en) 1994-08-01 1996-12-31 Texas Instruments Incorporated Electrodes comprising conductive perovskite-seed layers for perovskite dielectrics
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
CN1075243C (zh) 1994-12-28 2001-11-21 松下电器产业株式会社 集成电路用电容元件及其制造方法
US5708302A (en) 1995-04-26 1998-01-13 Symetrix Corporation Bottom electrode structure for dielectric capacitors
JP3113173B2 (ja) * 1995-06-05 2000-11-27 シャープ株式会社 不揮発性ランダムアクセスメモリ及びその製造方法
EP0834196A1 (de) 1995-06-07 1998-04-08 Symetrix Corporation Integrierte schaltung mit einem substrat und einer metallischen verbundschicht und einer pufferschicht zwischen dem substrat und der metallischen schicht
JPH08340084A (ja) 1995-06-09 1996-12-24 Sharp Corp 誘電体薄膜の製造方法および該製造方法によって作製された誘電体薄膜
JP3188179B2 (ja) 1995-09-26 2001-07-16 シャープ株式会社 強誘電体薄膜素子の製造方法及び強誘電体メモリ素子の製造方法
JP3417167B2 (ja) * 1995-09-29 2003-06-16 ソニー株式会社 半導体メモリ素子のキャパシタ構造及びその形成方法
JPH09260600A (ja) * 1996-03-19 1997-10-03 Sharp Corp 半導体メモリ素子の製造方法
US5593914A (en) 1996-03-19 1997-01-14 Radiant Technologies, Inc. Method for constructing ferroelectric capacitor-like structures on silicon dioxide surfaces
US5742076A (en) 1996-06-05 1998-04-21 North Carolina State University Silicon carbide switching devices having near ideal breakdown voltage capability and ultralow on-state resistance
JPH1012844A (ja) 1996-06-27 1998-01-16 Hitachi Ltd 半導体メモリー装置及びその製造方法
US5683614A (en) 1996-08-16 1997-11-04 Sandia Corporation Sol-gel type synthesis of Bi2 (Sr,Ta2)O9 using an acetate based system
KR100238218B1 (ko) * 1996-11-29 2000-02-01 윤종용 반도체장치의 커패시터 제조방법
US5912044A (en) * 1997-01-10 1999-06-15 International Business Machines Corporation Method for forming thin film capacitors
US5750419A (en) * 1997-02-24 1998-05-12 Motorola, Inc. Process for forming a semiconductor device having a ferroelectric capacitor
JP3215345B2 (ja) * 1997-03-19 2001-10-02 富士通株式会社 半導体装置の製造方法
US6004857A (en) * 1998-09-17 1999-12-21 Taiwan Semiconductor Manufacturing Company Method to increase DRAM capacitor via rough surface storage node plate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10001118A1 (de) * 2000-01-13 2001-07-26 Infineon Technologies Ag Verfahren zur Herstellung einer nicht-flüchtigen DRAM-Speicherzelle

Also Published As

Publication number Publication date
KR20000024713A (ko) 2000-05-06
GB9923058D0 (en) 1999-12-01
DE19964494B4 (de) 2008-12-04
GB2342227A (en) 2000-04-05
US6379977B1 (en) 2002-04-30
DE19946999B4 (de) 2007-02-01
TW425671B (en) 2001-03-11
JP4016545B2 (ja) 2007-12-05
GB2342227B (en) 2004-01-07
KR100293720B1 (ko) 2001-07-12
JP2000114470A (ja) 2000-04-21

Similar Documents

Publication Publication Date Title
DE69525827T2 (de) Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung
DE19926711B4 (de) Verfahren zur Herstellung eines ferroelektrischen Speicherbauelements
DE69124994T2 (de) HALBLEITERSPEICHER MIT EINEM FERROELEKTRISCHEN KONDENSATOR UND EINER SCHUTZSCHICHT AUS TiON
DE69028664T2 (de) Elektroden für Oxidkeramik enthaltende elektrische Anordnungen
DE19603288B4 (de) Halbleitervorrichtung
DE69714659T2 (de) Halbleiterspeicherbauteil mit Kondensator
DE19630310C2 (de) Halbleitervorrichtung mit einem Kondensator und Verfahren zu deren Herstellung
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
KR20010085626A (ko) 처리중에 손상된 강유전체막의 전압사이클링회복
DE19515347C2 (de) Elektrodenstruktur und Kondensator mit Materialien mit hoher Dielektrizitätskonstante
EP1153424A1 (de) Kondensatorelektrodenanordnung
DE10100695A1 (de) Halbleitervorrichtung
DE19649670A1 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitervorrichtung und zugehörige Anordnung
DE10228528B4 (de) Diffusionssperrfilm und dessen Herstellungsverfahren, Halbleiterspeicher und dessen Herstellungsverfahren
DE19946999A1 (de) Verfahren zur Herstellung ferroelektrischer Speichereinrichtungen
DE19841402B4 (de) Verfahren zur Herstellung eines Kondensators eines Halbleiterbauelementes
DE10041685C2 (de) Verfahren zur Herstellung eines mikroelektronischen Bauelements
DE10120302A1 (de) Halbleiter-Bauteil und Verfahren zu dessen Herstellung
JPH0492468A (ja) 半導体装置
EP1111083B1 (de) Verfahren zur Herstellung einer strukturierten Metallschicht
DE10121657B4 (de) Mikroelektronische Struktur mit Wasserstoffbarrierenschicht
WO1998014993A1 (de) HERSTELLVERFAHREN FÜR EINE HOCH-ε-DIELEKTRISCHE ODER FERROELEKTRISCHE SCHICHT
DE19929307C1 (de) Verfahren zur Herstellung einer strukturierten Schicht und dadurch hergestellte Elektrode
DE19958200A1 (de) Mikroelektronische Struktur und Verfahren zu dessen Herstellung
DE19902769A1 (de) Keramisches, passives Bauelement

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H01L 218239

8172 Supplementary division/partition in:

Ref document number: 19964494

Country of ref document: DE

Kind code of ref document: P

Q171 Divided out to:

Ref document number: 19964494

Country of ref document: DE

Kind code of ref document: P

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140401