DE19924153A1 - Schaltungsanordnung zur Reparatur eines Halbleiterspeichers - Google Patents

Abstract

Ein Halbleiterspeicher einer integrierten Schaltung weist Speicherzellen, die zu einzeln adressierbaren normalen Einheiten (WL) und redundanten Einheiten (RWL) zum Ersetzen von normalen Einheiten (WL) zusammengefaßt sind, und eine Auswahlschaltung (DEC) zur Auswahl einer der redundanten Einheiten (RWL) auf. Eine nicht flüchtige erste Speichereinheit (10) zum Speichern einer von außerhalb der integrierten Schaltung mittels eines dort erzeugten Energiestrahls zuführbaren Adresse einer zu ersetzenden normalen Einheit (WL) und eine nicht flüchtige zweite Speichereinheit (20) zum Speichern einer über elektrische Kontaktierung der integrierten Schaltung zuführbaren Adresse sind mit einer Auswahlschaltung (DEC) verbunden zum Übertragen ihrer jeweils gespeicherten Information in die Auswahlschaltung (DEC). So ist eine Reparatur an dem ungehäusten und an dem gehäusten Halbleiterspeicher durchführbar. Indem nur ein hinreichender Teil aller vorzusehender Redundanzschaltungen derart ausgeführt ist, wird ein insgesamt vergleichsweise geringer Flächenbedarf ermöglicht.

Description

Die Erfindung betrifft eine Schaltungsanordnung eines inte­ grierten Halbleiterspeichers zur Reparatur von defekten Spei­ cherzellen.

Integrierte Halbleiterspeicher weisen im allgemeinen zur Re­ paratur fehlerhafter Speicherzellen redundante Wortleitungen oder redundante Bitleitungen auf, die reguläre Leitungen mit defekten Speicherzellen adressenmäßig ersetzen können. Dabei wird der integrierte Speicher beispielsweise mit einer exter­ nen Prüfeinrichtung oder einer Selbsttesteinrichtung geprüft und anschließend eine Programmierung der redundanten Elemente vorgenommen. Eine Redundanzschaltung weist dann programmier­ bare Elemente z. B. in Form von Laser-Fuses oder elektrisch programmierbaren Fuses auf, die zum Speichern der Adresse ei­ ner zu ersetzenden Leitung dienen. Die Laser-Fuses und die elektrisch programmierbaren Fuses sind elektrische Verbin­ dungselemente, die beispielsweise im Laufe des Herstellungs­ prozesses des Speichers mittels eines Laserstrahls bzw. einer sogenannten Brennspannung in ihrem Leitungswiderstand verän­ derbar sind.

Die Programmierung der Laser-Fuses erfolgt üblicherweise mit­ tels einer externen Programmiervorrichtung, die einen Laser­ strahl generiert und auf die betreffende integrierte Schal­ tung richtet. Dies setzt allerdings voraus, daß der Halblei­ terbaustein mit der integrierten Schaltung noch nicht in ein Gehäuse verpackt ist. Zur Programmierung von elektrisch pro­ grammierbaren Fuses wird von einer entsprechenden externen Programmiervorrichtung, die sich in aller Regel von der oben genannten unterscheidet, an der Schaltung eine Brennspannung mit einem hohen Potentialpegel angelegt. Der Programiervor­ gang erfolgt dann z. B. mittels eines hohen Stromes, der zu einer dauerhaften Veränderung des Leiterbahnwiderstands der Fuse führt, beispielsweise indem er die entsprechende Fuse zum Schmelzen bringt.

Eine Funktionsüberprüfung eines Halbleiterspeichers mit einer anschließenden Reparatur erfolgt üblicherweise in mehreren Schritten: In einer ersten Prüfanordnung werden Funktions­ tests an einem ungehäusten Halbleiterbaustein vorgenommen (Wafer-Level-Test) und festgestellte Defekte mittels einer Programmierung der Laser-Fuses repariert. In einer weiteren Prüfanordnung werden Funktionstests an dem gehäusten Halblei­ terbaustein vorgenommen (Bausteintest). Diese dienen zur Er­ fassung von Defekten, die mittels der Tests an dem ungehäu­ sten Halbleiterbaustein nicht festgestellt werden konnten. Derartige Defekte können jedoch, im Gegensatz zu Defekten, die in einem Wafer-Level-Test festgestellt werden, nicht mit­ tels Laser-Fuses repariert werden, auch wenn eine hinreichen­ de Anzahl ungenutzter redundanter Elemente auf dem Halblei­ terbaustein vorhanden ist.

Eine Reparatur an dem gehäusten Halbleiterbaustein kann in der entsprechenden Prüfanordnung über eine Programmierung von elektrischen Fuses erfolgen, da diese auch nach dem Einbau des Halbleiterbausteins in ein Gehäuse über elektrische Kon­ taktierung programmierbar sind. Elektrisch programmierbare Fuses weisen jedoch im Vergleich zu Laser-Fuses den Nachteil eines deutlich höheren Platzbedarfs auf dem Halbleiterbau­ stein auf, der insbesondere bedingt ist durch eine relativ aufwendige Ansteuerungsschaltung. Die Folge ist ein erhebli­ cher Flächenmehrbedarf von Redundanzschaltungen mit rein elektrisch programmierbaren Fuse-Bänken. Da bisherige Redun­ danzschaltungen mit Laser-Fuse-Bänken im allgemeinen in das Layoutraster eines Speicherzellenfeldes eines Halbleiterspei­ chers eingepaßt sind, wäre bei einer Redundanzschaltung mit rein elektrisch programmierbaren Fuse-Bänken an Stelle von Laser-Fuse-Bänken eine Layoutänderung im Designprozeß die Folge.

Die Aufgabe der vorliegenden Erfindung ist es, eine Schal­ tungsanordnung eines integrierten Halbleiterspeichers zur Re­ paratur von defekten Speicherzellen anzugeben, mit der eine Reparatur an dem ungehäusten und an dem gehäusten Halbleiter­ speicher durchführbar ist, und die einen insgesamt möglichst geringen Flächenbedarf der vorzusehenden Redundanzschaltungen ermöglicht.

Die Aufgabe wird gelöst durch einen integrierten Halbleiter­ speicher nach den Merkmalen des Patentanspruchs 1. Vorteil­ hafte Aus- und Weiterbildungen sind Gegenstand abhängiger An­ sprüche.

Der integrierte Halbleiterspeicher weist Speicherzellen auf, die zu einzeln adressierbaren normalen Einheiten und redun­ danten Einheiten zum Ersetzen von normalen Einheiten zusam­ mengefaßt sind. Eine nicht flüchtige erste Speichereinheit dient zum Speichern einer von außerhalb der integrierten Schaltung, dessen Bestandteil der integrierte Halbleiterspei­ cher ist, mittels eines dort erzeugten Energiestrahls zuge­ führten Adresse einer zu ersetzenden normalen Einheit. Eine nicht flüchtige zweite Speichereinheit dient zum Speichern einer über elektrische Kontaktierung der integrierten Schal­ tung zuführbaren Adresse. Die erste und die zweite Spei­ chereinheit sind mit einer Auswahlschaltung zur Auswahl einer der redundanten Einheiten verbunden zum Übertragen der in der ersten bzw. der in der zweiten Speichereinheit gespeicherten Adresse in die Auswahlschaltung.

Die erste Speichereinheit umfaßt beispielsweise eine Laser- Fuse-Bank oder eine Fuse-Bank mit vergleichbaren kompakten programmierbaren Elementen, die mittels eines von extern zu­ geführten Energiestrahls auftrennbar sind. Hierzu zählen z. B. auch mechanisch auftrennbare Fuses. Die zweite Speicherein­ heit umfaßt beispielsweise eine Fuse-Bank mit elektrisch pro­ grammierbaren Fuses. Die Auswahlschaltung kann mittels eines Adreßdekoders realisiert sein, der bei einem Speicherzugriff die Adresse der fehlerhaften normalen Einheit durch die Adresse der zugeordneten fehlerfreien redundanten Einheit er­ setzt.

Die Erfindung eignet sich für beliebige Speicher, bei denen eine Reparatur von defekten Einheiten durch redundante Ein­ heiten erfolgt. Bei den normalen Einheiten handelt es sich beispielsweise um reguläre Wort- oder Bitleitungen, bei den redundanten Einheiten um redundante Wort- oder Bitleitungen. Es besteht jedoch auch die Möglichkeit, statt einzelner Wort- oder Bitleitungen größere Einheiten von Speicherzellen, bei­ spielsweise einzelne Speicherzellenblöcke, durch entsprechen­ de redundante Einheiten zu ersetzen.

Die erfindungsgemäße Schaltungsanordnung sieht also eine Aus­ wahlschaltung vor, die sowohl durch die erste Speichereinheit als auch durch die zweite Speichereinheit mit Daten beschrie­ ben werden kann. Eine Reparaturinformation für das zugehörige redundante Element kann demzufolge entweder aus einer Laser- Fuse-Bank oder aus einer elektrisch programmierbaren Fuse- Bank eingelesen werden. Dazu sind zunächst weitere Komponen­ ten für die betreffende Redundanzschaltung nötig. Um den Flä­ chenbedarf für alle vorzusehenden Redundanzschaltungen insge­ samt möglichst gering zu halten, ist es zweckmäßig, nur für einen hinreichend kleinen Teil der redundanten Elemente neben einer Laser-Fuse-Bank eine zusätzliche elektrisch program­ mierbare Fuse-Bank vorzusehen.

Es entfällt zum einen die Notwendigkeit, dedizierte redundan­ te Einheiten für eine Reparatur nach dem Verpacken in ein Ge­ häuse bereitzustellen. Die vorhandene Redundanz ist für eine Reparatur an dem ungehäusten Baustein vollständig nutzbar, da alle Redundanzschaltungen eine Laser-Fuse-Bank aufweisen. Ei­ ne an einen Wafer-Level-Test anschließende Redundanzanalyse wird dadurch vereinfacht, da die gesamte auf dem Halbleiter­ baustein vorhandene Redundanz in eine Reparaturstrategie ein­ bezogen werden kann. Zum anderen wird der erhebliche Flächen­ mehrbedarf von Reparaturlösungen mit rein elektrisch program­ mierbaren Fuse-Bänken vermieden. Die vorzusehenden elektrisch programmierbaren Fuse-Bänke, die wie beschrieben in ihrer An­ zahl begrenzt sind, können vorteilhafterweise in einem Be­ reich untergebracht werden, in welchem das Layout der Schal­ tung nicht durch Leitungsabstände im Speicherzellenfeld be­ stimmt ist. Derartige Bereiche befinden sich beispielsweise unter Leitungsbussen der integrierten Schaltung. Die Unter­ bringung erfolgt in diesem Fall flächenneutral. Eine Layout­ änderung des Speicherzellenfeldes ist nicht erforderlich.

In einer Ausführungsform sind die erste und die zweite Spei­ chereinheit über eine flüchtige dritte Speichereinheit mit der Auswahlschaltung verbunden. Eine flüchtige Speicherein­ heit, wie beispielsweise ein Adreßregister oder Adreß-Latch, läßt sich problemlos z. B. durch eine Selbsttesteinheit mit Informationen beschreiben, da hierfür keine über die normalen Signalpegel des Speichers hinausgehende Spannungen oder große Ströme notwendig sind. Die flüchtige Speichereinheit beinhal­ tet flüchtige Speicherelemente, welche beim Abschalten der Spannungsversorgung die gespeicherte Information verlieren. Das Vorsehen der vorgenannten nicht flüchtigen Speicherein­ heiten hat den Zweck, daß in diesem Fall der Selbsttest des Speichers nicht jedesmal wiederholt werden muß, wenn die flüchtige Speichereinheit die in ihr gespeicherte Adresse verloren hat. Bei Vorsehen nur einer flüchtigen Speicherein­ heit müßte ansonsten, beispielsweise bei jeder Initialisie­ rung des Speichers mittels eines Selbsttests, die Adresse der zu ersetzenden normalen Einheiten wieder neu ermittelt wer­ den. Die Adresse wird folglich permanent in einer nicht flüchtigen Speichereinheit gespeichert. Anschließend muß zur Wiederherstellung des Speicherinhalts der flüchtigen Spei­ chereinheit, beispielsweise bei jeder auf das Anlegen der Versorgungsspannung folgenden Initialisierung des Speichers, die in einer nicht flüchtigen Speichereinheit gespeicherte Adresse in die flüchtige Speichereinheit übertragen werden. Bei dieser Schaltungsanordnung kann die bereits existierende flüchtige dritte Speichereinheit sowohl von der ersten als auch von der zweiten Speichereinheit genutzt werden, wodurch der Flächenaufwand gering gehalten wird.

In einer weiteren Ausführungsform der Schaltungsanordnung sind die erste Speichereinheit und die zweite Speichereinheit in Serie zueinander geschaltet, so daß die in der zweiten Speichereinheit gespeicherte Adresse über die erste Spei­ chereinheit in die Auswahlschaltung übertragen wird. Voraus­ setzung hierfür ist, daß die Speicherelemente der ersten Speichereinheit noch nicht programmiert sind, d. h. daß das der betreffenden Fuse-Bank zugehörige redundante Element noch nicht zur Reparatur eines Defektes verwendet wurde. Die Spei­ cherelemente der ersten Speichereinheit stellen in diesem Fall in ihrem nicht programmierten Zustand eine niederohmige Verbindung dar, so daß die Information durch diese Spei­ cherelemente hindurch übertragen wird.

Die Übertragung der in der zweiten Speichereinheit gespei­ cherten Adresse, die sich aus mehreren Adreßbits zusammen­ setzt, kann seriell erfolgen oder parallel über eine entspre­ chende Anzahl von Ausgängen der zweiten Speichereinheit. In diesen Fällen folgt die Entscheidung einer Kosten-/Nutzen­ abwägung. Im ersteren Fall entsteht aufgrund einer minimalen Anzahl an benötigten Leitungen ein entsprechend geringer Flä­ chenaufwand, allerdings mit der Folge von langen Übertra­ gungszeiten. Im letzteren Fall erhält man relativ kurze Über­ tragungszeiten, jedoch ist eine entsprechend höhere Anzahl von Verbindungsleitungen notwendig. Es sind jedoch auch Zwi­ schenlösungen möglich, beispielsweise die parallele Übertra­ gung von jeweils einer Teilmenge von Adreßbits der auszule­ senden Adresse.

Im folgenden wird die Erfindung anhand der in der Zeichnung dargestellten Figuren näher erläutert. Es zeigen:

Fig. 1 eine Schaltungsanordnung zur Reparatur von defekten Speicherzellen mit einer flüchtigen und einer nicht flüchtigen Speichereinheit,

Fig. 2 eine detailliertere Darstellung der Schaltungsan­ ordnung der Fig. 1,

Fig. 3 eine Ausführungsform der erfindungsgemäßen Schal­ tungsanordnung.

Fig. 1 ist ein matrixförmig organisiertes Speicherzellenfeld beispielsweise eines DRAM zu entnehmen, das reguläre Wortlei­ tungen WL und Bitleitungen BL aufweist, in deren Kreuzungs­ punkten Speicherzellen MC angeordnet sind. Zum besseren Ver­ ständnis wird die Erfindung nur bezüglich einer einzigen red- undanten Wortleitung RWL erläutert, so daß nur eine der regu­ lären Wortleitungen WL repariert werden kann. In der Praxis weist ein integrierter Speicher in der Regel mehrere redun­ dante Wortleitungen oder allgemein redundante Einheiten zum Ersatz von normalen Einheiten auf mit einer entsprechenden Anzahl von Redundanzschaltungen.

Fig. 1 zeigt ferner eine Schaltungsanordnung, in der eine Adresse einer defekten normalen Einheit, im oberen Beispiel einer Wortleitung WL, in den Speicherelementen 3 der flüchti­ gen Speichereinheit 30 gespeichert wird. Die Adresse umfaßt in diesem Beispiel vier Adreßbits, die jeweils einem der Speicherelemente 3 zugeordnet sind. Diese Adresse wird einer Auswahlschaltung DEC zugeführt, die bei einem Speicherzugriff die Adresse der fehlerhaften Einheit WL durch die Adresse der fehlerfreien redundanten Einheit, im oberen Beispiel der red- undanten Wortleitung RWL, ersetzt. Weiterhin wird die Adresse in der Speichereinheit 10 permanent gespeichert und bei­ spielsweise nach einer Initialisierung des Halbleiterspei­ chers über die Schaltmittel T in die Speichereinheit 30 über­ tragen. Die Speichereinheit 10 umfaßt nicht flüchtige Spei­ cherelemente 1, die durch einen Energiestrahl programmierbare Elemente aufweisen, hier in Form von Laser-Fuses. Diese sind einerseits mit den Schaltmitteln T und andererseits mit einer Leitung 50 verbunden, die an einem Potential V2, beispiels­ weise einem Bezugspotential der integrierten Schaltung, an­ liegt. Die nicht flüchtigen Speicherelemente 1 sind im nicht programmierten Zustand niederohmig und im programmierten Zu­ stand hochohmig.

In Fig. 2 ist ein nicht flüchtiges Speicherelement 1 in Form einer Laser-Fuse F und ein flüchtiges Speicherelement 3, auch als Fuse-Latch bezeichnet, in Form einer Halteschaltung be­ stehend aus zwei antiparallelen Invertern I dargestellt. Mit Hilfe des Signals auf der Leitung 80 wird über das Schaltele­ ment TT das Fuse-Latch 3 zunächst mit einem Wert "log. 1", der beispielsweise dem Wert eines internen Versorgungspoten­ tials V1 entspricht, vorbelegt. Durch eine anschließende An­ steuerung des Transistors T mit dem Signal auf der Leitung 70 wird das Fuse-Latch 3 abhängig vom Zustand der Fuse F auf den Wert "log. 0", der beispielsweise dem Potential V2 ent­ spricht, zurückgesetzt, oder es wird im Zustand "log. 1" be­ lassen.

Fig. 3 zeigt eine Schaltungsanordnung, die neben der Spei­ chereinheit 10 eine weitere nicht flüchtige Speichereinheit 20 vorsieht zum Speichern einer Adresse einer zu ersetzenden normalen Einheit WL. Die Speichereinheit 20 umfaßt nicht flüchtige Speicherelemente 2, die durch elektrische Kontak­ tierung programmierbare Elemente aufweisen, hier in Form von elektrisch programmierbaren Fuses. Die Ausgänge A2 der Spei­ chereinheit 20 sind über die Leitungen 60 und 61 mit einer Steuerschaltung 40 verbunden. Diese ist über die Leitungen 51 und 52 an den Eingängen E1 der Speichereinheit 10 angeschlos­ sen. Die Ausgänge A1 der Speichereinheit 10 sind jeweils über Schaltmittel T an den Eingängen E3 der Speichereinheit 30 an­ geschlossen. Die Ausgänge A3 der Speichereinheit 30 sind mit Eingängen ED der Auswahlschaltung DEC verbunden.

Im folgenden wird die Funktionsweise der dargestellten Schal­ tungsanordnung näher erläutert:
Die Funktionseinheit 90 bestimmt mit ihrem Zustand, ob sich die Schaltungsanordnung wie die in Fig. 1 dargestellte Schaltungsanordnung zur Reparatur von defekten Speicherzellen verhält. In diesem Fall werden die Signale auf den Leitungen 70 und 71 von der Steuerschaltung 40 gemeinsam und identisch angesteuert. Weiterhin bewirkt die Steuerschaltung 40, daß die Signalpegel auf den Leitungen 51 und 52 den Wert "log. 0" annehmen, hier den Wert des Potentials V2. Die Schaltung ver­ hält sich dementsprechend wie die in Fig. 1 dargestellte Schaltung, in der die in den Speicherelementen 1 programmier­ te Information parallel in die Speicherelemente 3 der Spei­ chereinheit 30 übernommen werden.

Nimmt die Funktionseinheit 90 einen entsprechenden anderen Zustand ein, wird diejenige Adresse einer zu ersetzenden nor­ malen Einheit WL in die Speichereinheit 30 eingeschrieben, die in der Speichereinheit 20 abgelegt ist. Voraussetzung hierfür ist, daß die Speicherelemente 1 der Speichereinheit 10 niederohmig, d. h. nicht programmiert sind. Die Übertra­ gung der in der Speichereinheit 20 gespeicherten Information erfolgt in diesem Beispiel parallel in Teilen zu jeweils 2 Bit. Die Daten werden von der Speichereinheit 20 über die Steuerschaltung 40 auf die Leitungen 51 und 52 geführt. Dabei ist es zweckmäßig, zur Verstärkung der Signale zwei lokale Verstärker V vorzusehen. Dies hat zur Folge, daß die Leitun­ gen 51 und 52 relativ schwach ausgelegt werden können, auch wenn mehrere Speicherelemente 1 gleichzeitig zu schalten sind. Zur Übertragung der in der Speichereinheit 20 gespei­ cherten Information in die Speichereinheit 30 werden die schaltbaren Elemente T von der Steuerschaltung 40 über die Leitungen 70 und 71 entsprechend angesteuert. Weiterhin kann eine Schaltung 100 vorgesehen werden, die beispielsweise in Form eines Taktgebers oder einer Synchronisationsschaltung den beschriebenen Ablauf der Informationsübertragung zeitlich koordiniert.

In dem Schaltungskonzept nach Fig. 3 wird die in Fig. 1 be­ reits vorgesehene Speichereinheit 30 zur Zwischenspeicherung der Information aus der Speichereinheit 20 genutzt. Eine In­ formationsübertragung kann über relativ lange Leitungen 60, 61, 51 und 52 erfolgen. So kann die Speichereinheit 20 derart in einem Bereich der integrierten Schaltung untergebracht werden, daß keine Layoutänderung der Schaltung notwendig und der Flächenaufwand insgesamt möglichst gering ist.

Claims (6)

1. Integrierter Halbleiterspeicher, der Bestandteil einer in­ tegrierten Schaltung ist,

• - mit Speicherzellen (MC), die zu einzeln adressierbaren nor­ malen Einheiten (WL, BL) zusammengefaßt sind, und
• - mit Speicherzellen (MC), die zu einzeln adressierbaren red­ undanten Einheiten (RWL) zum Ersetzen von normalen Einheiten (WL) zusammengefaßt sind,
• - mit einer Auswahlschaltung (DEC) zur Auswahl einer der red­ undanten Einheiten (RWL),
• - mit einer nicht flüchtigen ersten Speichereinheit (10) zum Speichern einer von außerhalb der integrierten Schaltung mit­ tels eines dort erzeugten Energiestrahls zuführbaren Adresse einer zu ersetzenden normalen Einheit (WL) mit einem Ausgang (A1), der mit einem Eingang (ED) der Auswahlschaltung (DEC) verbunden ist zum Übertragen der in der ersten Speicherein­ heit (10) gespeicherten Adresse in die Auswahlschaltung (DEC) und
• - mit einer nicht flüchtigen zweiten Speichereinheit (20) zum Speichern einer über elektrische Kontaktierung der integrier­ ten Schaltung zuführbaren Adresse einer zu ersetzenden norma­ len Einheit (WL) mit einem Ausgang (A2), der mit einem Ein­ gang (ED) der Auswahlschaltung (DEC) verbunden ist zum Über­ tragen der in der zweiten Speichereinheit (20) gespeicherten Adresse in die Auswahlschaltung (DEC).

2. Integrierter Halbleiterspeicher nach Anspruch 1, dadurch gekennzeichnet, daß die erste (10) und die zweite Speichereinheit (20) über eine flüchtige dritte Speichereinheit (30) zum Speichern einer Adresse einer zu ersetzenden normalen Einheit (WL) mit der Auswahlschaltung (DEC) verbunden sind.

3. Integrierter Halbleiterspeicher nach einem der vorherge­ henden Ansprüche, dadurch gekennzeichnet, daß der Ausgang (A2) der zweiten Speichereinheit (20) mit einem Eingang (E1) der ersten Speichereinheit (10) und der Ausgang (A1) der ersten Speichereinheit (10) mit dem Eingang (ED) der Auswahlschaltung (DEC) verbunden sind zum Übertragen der in der zweiten Speichereinheit (20) gespeicherten Adresse über die erste Speichereinheit (10) in die Auswahlschaltung (DEC).

4. Integrierter Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Speichereinheit (20) mehrere Ausgänge (A2) auf­ weist, die seriell mit einem oder mehreren Eingängen (E1) der ersten Speichereinheit (10) verbunden sind.

5. Integrierter Halbleiterspeicher nach Anspruch 3, dadurch gekennzeichnet, daß die zweite Speichereinheit (20) mehrere Ausgänge (A2) auf­ weist, die parallel mit entsprechenden Eingängen (E1) der er­ sten Speichereinheit (10) verbunden sind.

6. Integrierter Halbleiterspeicher nach einem der vorherge­ henden Ansprüche, dadurch gekennzeichnet, daß

• - die erste (10) und die zweite Speichereinheit (20) nicht flüchtige Speicherelemente (1, 2) enthalten,
• - die nicht flüchtigen Speicherelemente (1) der ersten Spei­ chereinheit (10) Laser Fuses enthalten und
• - die nicht flüchtigen Speicherelemente (2) der zweiten Spei­ chereinheit (20) elektrisch programmierbare Fuses enthalten.