DE19820442A1 - Verfahren zum Prüfen von Speicheroperationen unter Verwendung einer Selbstreparaturschaltung und zum Sperren von Speicherstellen auf Dauer - Google Patents

Description

Die vorliegende Erfindung betrifft das Gebiet digitaler elek­ tronischer Speichereinrichtungen und insbesondere ein Verfahren zum Prüfen dieser Einrichtungen während des Herstellungsprozes­ ses.

Für Hersteller von Speicherchips ist es gängige Praxis, die Funktionalität der Speicher am Herstellungsort zu prüfen. Nach­ dem die Chips getestet und für den Versand nach Verkauf an die Anwender zertifiziert worden sind, hängen die Anwender im all­ gemeinen von der Zuverlässigkeit der Chips ab, damit ihr eige­ nes System richtig funktioniert. Da die Dichte und Leitungs­ breite von Speicherzellen in einem Speicherbereichs- bzw. Spei­ cherfelchip fortgesetzt kleiner wird (nun weniger als ein hal­ ber Mikrometer) wird es schwieriger, diese Zuverlässigkeit zu erreichen. Eine der Herausforderungen für die Hersteller von Speichereinrichtungen besteht dann darin, die Speicherkapazität zu erhöhen, ohne die Chipausbeuten aufgrund nicht funktionie­ render Teile zu verringern.

Bevor die Speicherchips für den Versand freigegeben werden, durchlaufen sie üblicherweise eine Kontrolle, um nachzuprüfen, daß jede der Speicherzellen in der Speicheranordnung richtig funktioniert. Dieses Testverfahren wird routinemäßig durchge­ führt, da es nicht unüblich ist, daß ein großer Prozentsatz der Speicherzellen im Chip entweder aufgrund von Herstellungsdefek­ ten oder von Degradationsfehlern versagt.

In der Vergangenheit sind Chipspeicher unter Verwendung eines externen Speicherprüfgeräts oder eines Meßautomaten (ATE) [Au­ tomatic Test Equipment] am Herstellungsort geprüft worden. Die­ se Prüftechnik steht Anwendern nicht zur Verfügung, sowie die Chips versandt worden sind, was es schwierig macht, fehlerhafte Speicherzellen vor Ort beim Anwender festzustellen. Selbst wenn den Anwendern eine Prüfanlage zur Verfügung steht, sind Feldre­ paraturen kostspielig, zeitaufwendig und unpraktisch.

Aufgrund der Kompliziertheit der Bereichs- bzw. Feldreparaturen sind einige Speicherchips mit eingebauten Selbstprüf (BIST)- und eingebauten Selbstreparatur (BISR)-Schaltungen versehen. Vorliegend bezieht sich der Begriff "BIST" beim Gebrauch auf die tatsächliche Prüfung, während "BIST-Einheit" und "BIST- Schaltung" sich auf die Schaltung beziehen, die die BIST aus­ führt. In gleicher Weise bezieht sich "BISR" auf den Prozeß der eingebauten Selbstreparatur, während sich "BISR-Einheit" und "BISR-Schaltung" auf die Schaltung beziehen, die die BISR durch­ führt. Die BIST arbeitet, indem sie bei Inbetriebnahme bzw. Einschalten des Chips verschiedene Muster liest und in den Speicher schreibt, wobei sie so fehlerhafte Speicherzellen be­ stimmt. Wenn ausfallende Zellen vorhanden sind, weist die BISR- Schaltung die Zeile oder Spalte, die die fehlerhafte Zelle ent­ hält, einer Ersatzzeile oder -spalte im Speicherbereich neu zu. Der Chip ist daher in der Lage zu funktionieren, selbst wenn nicht sämtliche Zellen betriebsbereit sind. Da die BIST und BISR jedes Mal ausgeführt werden, wenn eine Stromversorgung auf das System gegeben wird, können latente Ausfälle im Feld gefun­ den werden, die zwischen aufeinanderfolgenden Systemeinschal­ tungen auftreten.

Da die BIST und BISR bei den Betriebsbedingungen ausgeführt werden, die zu der Zeit vorliegen, zu der das die Speicherein­ richtung enthaltene System in Betrieb gesetzt wird, können sie nicht Speicherzellen identifizieren, die bei verschlechterten Bedingungen für einen Ausfall anfällig sind. Beispielsweise ist das Auffrischintervall einer dynamischen Speicherzelle eine starke Funktion der Temperatur derart, daß das notwendige Auf­ frischintervall der Zelle kleiner wird, wenn die Temperatur zu­ nimmt. Während die BIST und BISR bei der Inbetriebnahme eine Auffrischintervallprüfung durchführen können, kann die Tempera­ tur des Systems zu dieser Zeit nicht ausreichend sein, um einen Ausfall herbeizuführen. Anschließend kann jedoch die Temperatur des Systems bis zu einem Punkt zunehmen, bei dem dann eine oder mehrere Speicherzellen ausfallen. Da die BIST und BISR bereits bei der Inbetriebnahme des Systems ausgeführt worden sind, lei­ tet die BISR Zugriffe auf diese Zellen nicht um, was zu einem katastrophalen Systemfehler führen kann.

Es wäre daher erwünscht, ein Prüfverfahren zu haben, das Spei­ cherstellen identifiziert und sperrt, die bei verschlechterten Bedingungen zu einem Ausfall neigen, während es noch die Fähig­ keit beibehält, dynamisch am Ort des Kunden Ausfälle festzu­ stellen und zu reparieren.

Die oben dargestellten Probleme sind bei einem Prüfverfahren ge­ mäß der vorliegenden Erfindung gelöst, wie es in den Ansprüchen 1 und 6 angegeben ist. Vorteilhafte Verfahrensvarianten sind Gegenstand der Unteransprüche.

Das erfindungsgemäße Verfahren zum Prüfen einer Speicherein­ richtung mit einem eine Anzahl von Zeilen bzw. Spalten enthal­ tenen Speicherbereich, d. h. einer Speicheranordnung, umfaßt so­ mit die Schritte: Es wird eine gegebene Prüfung, d. h. ein Test, an der Anzahl der Zeilen (Spalten) unter einem speziellen Satz bzw. einer Festlegung von Funktionsbedingungen ausgeführt; es wird in Reaktion auf Ergebnisse aus der gegebenen Prüfung be­ stimmt, daß eine spezielle Zeile (Spalte) in der Anzahl von Zeilen (Spalten) fehlerhaft funktioniert; die Speicherzugriffe zu der speziellen Zeile (Spalte) werden auf Dauer gesperrt; es wird an dem Speicherbereich während normaler Betriebsbedingun­ gen eine Selbsttestfunktion in Reaktion auf das Aufbringen ei­ ner Versorgung an die Speichereinrichtung ausgeführt, wobei die Selbsttestfunktion jegliche fehlerhaft funktionierenden Zeilen (Spalten) in dem Speicherbereich einschließlich der speziellen Zeile (Spalte) identifiziert und wobei die Selbsttestfunktion anschließend an das Sperren von Speicherzugriffen auf die spe­ zielle Zeile (Spalte) auf Dauer ausgeführt wird; und es wird eine redundante Zeile (Spalte) für jede der fehlerhaft funktio­ nierenden Zeilen (Spalten) freigegeben.

Bei einem Ausführungsbeispiel der Erfindung ist ein Prüfverfah­ ren für eine Speichereinrichtung vorgesehen, bei dem Ausfälle, die lediglich unter spezifizierten kritischen Bedingungen, d. h. für den ungünstigsten Betriebsfall, auftreten können, in erzwun­ gene Funktionsausfälle umgewandelt werden. Diese Stellen werden anschließend durch die eingebaute Selbstprüf (BIST)- und einge­ baute Selbstreparatur (BISR)-Schaltung festgestellt und neu zu­ geordnet bzw. umdefiniert. Als erstes wird an einem Speicherbe­ reich, der redundante Zeilen- und Spaltenstellen enthält, eine Prüfreihe durchgeführt. Üblicherweise wird diese Prüfreihe un­ ter Bedingungen ausgeführt, die höchstwahrscheinlich einen Aus­ fall herbeiführen. Zeilen und Spaltenstellen, bei denen eine fehlerhafte Funktion bestimmt wird, werden aus der Speicherein­ richtung heraus abgetastet zusammen mit der Zahl der verfügba­ ren redundanten Zeilen und Spalten. Wenn es ausreichend redun­ dante Stellen gibt, werden die ausfallenden Zeilen und Spalten auf Dauer gesperrt, indem jede der entsprechenden Sicherungen bzw. Sicherungsverbindungen durchgebrannt wird. Wenn anschlie­ ßend eine Spannungsversorgung auf die Speichereinrichtung gege­ ben wird, stellt dann die BIST die Zeilen und Spalten ein­ schließlich der auf Dauer gesperrten mit erzwungenen Funktions­ ausfällen fest. Zugriffe auf diese Stellen können dann durch die BISR-Schaltung umgeleitet werden. Die Testreihe kann dann wieder ausgeführt werden und die Einrichtung wird als defekt erachtet, wenn zusätzliche Fehler gefunden werden.

Zeilen und Spalten in der Speicheranordnung, die zu einem Aus­ fall neigen, werden so niemals freigegeben. Außerdem liefern die BIST- und BISR-Schaltung die Möglichkeit, die grundlegende Speicherfunktionalität zu überprüfen und ausfallende Adressen bei jedem Anlegen einer Spannung an die Einrichtung neu zuzu­ ordnen. Das erfaßte Prüfgebiet der Speicheranordnung ist vor­ teilhaft vergrößert.

Allgemein gesprochen, die vorliegende Erfindung befaßt sich mit einem Prüfverfahren für eine Speichereinrichtung mit einer Spei­ cheranordnung bzw. Speichermatrix, die weiter eine Anzahl von Zeilen enthält. Das Verfahren umfaßt die Ausführung einer vor­ gegebenen Prüfung an der Anzahl der Zeilen unter einem speziel­ len Satz von Funktionsbedingungen und die Bestimmung, daß eine spezielle Zeile innerhalb der Anzahl der Zeilen fehlerhaft funk­ tioniert, in Reaktion auf Ergebnisse aus der gegebenen Prüfung. Das Verfahren umfaßt weiter, daß Speicherzugriffe auf die spe­ zielle Zeile auf Dauer gesperrt werden. Außerdem umfaßt das Verfahren, daß eine Selbstprüfoperation an der Speicheranord­ nung in Reaktion auf das Anlegen einer Spannung an die Spei­ chereinrichtung während normaler Funktions- bzw. Betriebsbedin­ gungen ausgeführt wird, wobei die Selbstprüfoperation jegliche fehlerhaft funktionierenden Zeilen innerhalb der Speicheranord­ nung einschließlich der speziellen Zeile identifiziert. Schließlich umfaßt das Verfahren, daß eine redundante Zeile für jede der fehlerhaft funktionierenden Zeilen freigegeben wird.

Die vorliegende Erfindung befaßt sich weiter mit einem Verfah­ ren zum Prüfen einer Speichereinrichtung mit einer Speicheran­ ordnung bzw. einer Speichermatrix, die weiter eine Anzahl von Spalten enthält. Das Verfahren umfaßt, daß eine vorgegebene Prü­ fung an der Anzahl der Spalten unter einem speziellen Satz von Funktionsbedingungen ausgeführt wird und bestimmt wird, daß ei­ ne spezielle Spalte in der Anzahl der Spalten fehlerhaft funk­ tioniert, in Reaktion auf Ergebnisse aus der gegebenen Prüfung. Das Verfahren umfaßt weiter, daß Speicherzugriffe auf die spe­ zielle Spalte auf Dauer gesperrt werden. Außerdem umfaßt das Verfahren, daß eine Selbstprüfoperation an der Speicheranord­ nung in Reaktion auf das Anlegen einer Spannung an die Spei­ chereinrichtung während normaler Funktions- bzw. Betriebsbedin­ gungen ausgeführt wird, wobei die Selbstprüfoperation jegliche fehlerhaft funktionierenden Spalten in der Speicheranordnung einschließlich der speziellen Spalte identifiziert. Schließlich umfaßt das Verfahren, daß eine redundante Spalte für jede der fehlerhaft funktionierenden Spalten freigegeben wird.

Weitere Ziele und Vorteile der Erfindung gehen beim Lesen der nachfolgenden detaillierten Beschreibung unter Bezugnahme auf die begleitenden Zeichnungen weiter hervor. In diesen zeigen:

Fig. 1 ein Blockdiagramm eines Ausführungsbeispiels einer Speichereinrichtung,

Fig. 2 ein Blockdiagramm eines Ausführungsbeispiels einer eingebauten Selbstprüf- und Kontrollschaltung in einer Speichereinrichtung,

Fig. 3 ein Blockdiagramm eines Ausführungsbeispiels einer eingebauten Selbstreparaturschaltung in einer Spei­ chereinrichtung,

Fig. 4 ein Blockdiagramm eines Ausführungsbeispiels einer Speicheranordnung mit Zeilen- und Spaltenredundanz, und

Fig. 5 ein Flußdiagramm eines Ausführungsbeispiels eines Verfahrens zum Prüfen einer Speichereinrichtung.

Während die Erfindung zahlreiche Abänderungen und alternative Formen annehmen kann, sind spezielle Ausführungsbeispiele von ihr zu Beispielszwecken in der Zeichnung gezeigt und werden nachfolgend im einzelnen beschrieben. Selbstverständlich sollen die Zeichnung und deren detaillierte Beschreibung jedoch nicht die Erfindung auf die offenbarte spezielle Form einschränken, sondern im Gegenteil, die Erfindung soll sämtliche Abwandlun­ gen, Äquivalente und Alternativen abdecken, die in den Bereich und den Umfang der Erfindung wie durch die beigefügten Ansprü­ che definiert, fallen.

Es wird nun auf Fig. 1 Bezug genommen, in der ein Blockdiagramm eines Ausführungsbeispiels einer Speichereinrichtung 100 ge­ zeigt ist. Wie dargestellt, enthält die Speichereinrichtung 100 eine eingebaute Selbstreparatur (BISR)-Einheit 110, die mit ei­ ner eingebauten Selbsttest bzw. Selbstprüf (BIST)-Einheit 120 und einem Steuerblock 130 gekoppelt ist. Der Steuerblock 130 empfängt zahlreiche Eingaben zur Speichereinrichtung 100: Adresse 132, Schreibfreigabe 134 und Dateneingabesignal 136. Ein Zeilenadressierungsimpuls (Strobesignal) 150 und Spalten­ adressierungsimpuls (Strobesignal) 152 sind ebenfalls Eingaben zur Speichereinrichtung 100, aber ihre internen Verbindungen sind zur Vereinfachung in Fig. 1 nicht gezeigt. Der Steuerblock 130 übermittelt auch das Datenausgabesignal 138 als Ausgabe der Speichereinrichtung 100. Die BISR-Einheit 110 ist durch korri­ gierte Adressenauswahl (Select) 112, korrigierte Adresse 114 und unkorrigierte Adresse 116 mit dem Steuerblock 130 und durch den Fehlerbus 122 mit der BIST-Einheit 120 gekoppelt. Die BIST- Einheit 120 ist durch mehrere Signale einschließlich BIST-Aus­ wahl (Select) 124 mit dem Steuerblock 130 gekoppelt. Die Spei­ cheranordnung 140 empfängt mehrere Eingaben aus dem Steuerblock 130 und übermittelt eine Ausgabe an die BIST-Einheit 120 sowie an den Steuerblock 130.

Allgemein gesprochen, die BIST und BISR können in einer Spei­ chereinrichtung 100 dazu verwendet werden, ein verbessertes Prüfgebiet für fehlerhafte Speicherzellen zu liefern. Bei einem Ausführungsbeispiel durchläuft die BIST-Einheit 120 bei Inbe­ triebnahme zyklisch die Speicheranordnung 140 durch verschiede­ ne Prüfmuster. Jedesmal, wenn eine ausfallende Zeile oder Spal­ te festgestellt wird, wird diese Information an die BISR-Ein­ heit 110 übermittelt, die versucht, Zugriffe zu der ausfallen­ den Stelle zu einer redundanten Zeile oder Spalte innerhalb des Bereichs neu zuzuweisen. Die BISR-Einheit 110 überwacht sämtli­ che ankommenden Adressen (übermittelt auf der unkorrigierten Adresse 116), um zu bestimmen, ob irgendeine zu der von der BIST erfaßten fehlerhaften Adresse paßt. Wenn eine Übereinstim­ mung festgestellt worden ist, übermittelt die BISR-Einheit 110 die korrigierte Adresse 114 zum Steuerblock 130, so daß auf die neu zugewiesene Zeile oder Spalte statt auf die ursprünglich adressierte Stelle zugegriffen wird. Diese Kombination, daß die BIST und BISR jede Zelle in der Speicheranordnung prüfen und Adressen umleiten, wird bei jeder Spannungsanlegung an den Speicherchip ausgeführt.

Wie oben beschrieben, erfassen die BIST und BISR lediglich Spei­ cherstellen, die bei Inbetriebnahme ausfallen, und nicht dieje­ nigen, die nach einer vorgegebenen Zeit auftreten können (z. B. temperaturbezogene Ausfälle, die auftreten können, nachdem sich das System erwärmt). Diese Stellen können jedoch erfaßt und während der Herstellungskontrolle auf Dauer gesperrt werden. Bei einem Ausführungsbeispiel werden fehlerhafte Zeilen oder Spalten durch Durchbrennen einer Sicherungsverbindung gesperrt, die in einer an der Speicherzelle angebrachten Steuerleitung implementiert ist. Die BIST und BISR sind dann in der Lage, diese Speicherstellen im Feld zu identifizieren, da sie nun permanente Funktionsausfälle sind. Zugriffe auf diese Adressen werden durch die BISR-Einheit 110 auf funktionierende Stellen umgeleitet.

Zum Zugriff auf die Speicheranordnung 140 in der Speicherein­ richtung 100 wird eine Zeilenadresse auf die Adresse 132 in Ver­ bindung mit dem Zeilenadreßstrobesignal 150 getrieben, wobei eine spezielle Zeile in der Speicheranordnung 140 ausgewählt wird. Für einen Schreibvorgang wird auch die Schreibfreigabe 134 angesteuert bzw. aktiviert, wobei die zu schreibenden Daten auf dem Dateneingabesignal 136 eingespeist werden. Für einen Lesevorgang wird die Schreibfreigabe 134 deaktiviert, wobei kei­ ne Daten auf dem Dateneingabesignal 136 getrieben werden. Als nächstes wird eine Spaltenadresse auf der Adresse 132 in Ver­ bindung mit dem Spaltenadreßstrobesignal 152 getrieben, wobei eine spezielle Spalte in der Speicheranordnung 140 ausgewählt wird. Für einen Schreibvorgang wird der Wert auf dem Datenein­ gabesignal 136 in die Speicherzelle am Schnittpunkt der ausge­ wählten Zeile und Spalte in der Speicheranordnung 140 geschrie­ ben. Für einen Lesevorgang wird der Wert der Speicherzelle an der sich schneidenden Zeile und Spalte auf dem Datenausgabesig­ nal 138 übermittelt.

Die BIST-Einheit 120 kann auch Eingaben zur Speicheranordnung 140 durch den Steuerblock 130 steuern bzw. treiben. Wie unten beschrieben wird, liest und schreibt die BIST-Einheit 120 Muster in die Speicheranordnung 140, um die Zellen darin auf verschiedene Fehlertypen zu testen. Die Adressen- und Steuer­ signale werden über die auf dem externen Anschluß (Pin) über­ mittelten mittels des BIST-Auswahlsignals 124 ausgewählt. Wenn die BIST-Einheit 120 einen Fehler feststellt, wird die Ausfall­ information auf dem Fehlerbus 122 zur BISR-Einheit 110 übermit­ telt. Die BISR-Einheit 110 speichert die Ausfalladresse und lei­ tet Zugriffe auf diese Stellen zu einer redundanten Zeile oder Spalte in der Speicheranordnung 140 um. Die BISR überwacht ein­ kommende unkorrigierte Adressen 116, um eine Überprüfung auf Zugriffe auf Adressen vorzunehmen, die neu zugeordnet werden müssen. Wenn eine solche Bedingung festgestellt wird, wird die korrigierte Adresse auf der korrigierten Adresse 114 übermit­ telt, wobei die Auswahlsteuerung durch das korrigierte Adreß­ auswahlsignal 112 geliefert wird.

Es wird nun auf Fig. 2 Bezug genommen. Ein Blockdiagramm von Abschnitten der in Fig. 1 gezeigten Speichereinrichtung 100 ist mehr im einzelnen gezeigt. Schaltungsabschnitte, die denjenigen von Fig. 1 entsprechen, sind identisch numeriert.

In Fig. 2 gezeigte Abschnitte der BIST-Einheit 120 umfassen ei­ ne Automatensteuereinrichtung 210, einen BIST-Adreßgenerator 220, einen BIST-Datengenerator 230 und einen Komparator 240. Die Automatensteuereinrichtung 210 treibt ein BIST-Schreibfrei­ gabesignal 234 sowie Eingaben zum BIST-Adreßgenerator 220 und BIST-Datengenerator 230. Der BIST-Adreßgenerator 220 treibt ei­ ne BIST-Adresse 232, während der BIST-Datengenerator 230 ein BIST-Dateneingabesignal 236 treibt. Ein BIST-Dateneingabesignal 236 ist auch eine Eingabe zum Komparator 240, der auch ein Da­ tenausgabesignal 138 aus der Speicheranordnung 140 empfängt. Die Ausgabe des Komparators 240, ein Fehlersignal 248, wird als Teil eines Fehlerbusses 122 zusammen mit der BIST-Adresse 232 zur BISR-Einheit 110 übermittelt. Die BIST-Adresse 232, BIST- Schreibfreigabe 234 und das BIST-Dateneingabesignal 236 werden, zum Steuerblock 130 zusammen mit dem Multiplexersteuersignal BIST-Auswahl 124 getrieben bzw. angesteuert.

Abschnitte des in Fig. 2 gezeigten Steuerblocks 130 enthalten einen Adressenmultiplexer 250, einen Multiplexer für die korri­ gierten Adressen (Korrekturadressenmultiplexer) 252, einen Schreibfreigabemultiplexer 254 und einen Dateneingabemultiple­ xer 256. Der Adressenmultiplexer 250 wählt zwischen der Adresse 132 aus den externen Anschlüssen (Pins) und der BIST-Adresse 232 (basierend auf der BIST-Auswahl 124) und übermittelt eine unkorrigierte Adresse 116 zu dem Korrekturadressenmultiplexer 252 und zur BISR-Einheit 110. Der Multiplexer 252 empfängt auch die korrigierte Adresse 114 aus der BISR-Einheit 110 zusammen mit der korrigierten Adressenauswahl 112 als Steuersignal. Die Ausgabe des Korrekturadressenmultiplexers 252 ist die Bereichs­ adresse 242, die der Speicheranordnung 140 zur Verfügung ge­ stellt wird. Der Schreibfreigabemultiplexer 254 wählt zwischen der Schreibfreigabe 134 aus den externen Anschlüssen und der BIST-Schreibfreigabe 234 (basierend auf der BIST-Auswahl 124) und übermittelt eine Bereichschreibfreigabe 244 an die Spei­ cheranordnung 140. In gleicher Weise wählt der Dateneingabemul­ tiplexer 256 zwischen dem Dateneingabesignal 136 aus den exter­ nen Anschlüssen und dem BIST-Dateneingabesignal 236 (basierend auf der BIST-Auswahl 124) und übermittelt Bereichsdaten im Bus 246 zur Speicheranordnung 140.

Wenn eine Spannungsversorgung an die Speichereinrichtung 100 angelegt wird, beginnt die BIST-Einheit 120 einen Prüfalgorith­ mus, um die Funktion der Speicheranordnung 140 zu überprüfen. Übliche Prüfmuster können die Speicheranordnung 140 auf Haften, Bridging und Datenerhaltungs- oder Speicherfehler kontrollie­ ren. Haftfehler zeigen an, daß eine spezielle Zelle bei einem bestimmten Wert "hängenbleibt", während ein Bridging-Fehler an­ zeigt, daß eine Zelle zu einer benachbarten Zelle kurzgeschlos­ sen ist. Datenerhaltungsfehler zeigen an, daß die Zelle bei der Auffrischintervallspezifikation versagt hat.

Bei einem Ausführungsbeispiel der Speichereinrichtung 100 ist die BIST-Einheit 110 einfach ein Automat, der programmiert ist, zyklisch verschiedene Prüfmuster zu durchlaufen. Der BIST- Adreßgenerator 220 erzeugt Adressen in einer durch den Prüfal­ gorithmus spezifizierten Reihenfolge. Bei einem Ausführungsbei­ spiel kann der Adreßgenerator 220 einfach ein Zählerstromkreis sein, der initialisiert wird, um die erste Adresse in der Spei­ cheranordnung 140 anzuzeigen, und anschließend sämtliche ver­ fügbaren Adreßstellen in Reaktion auf geeignete Eingabesignale aus der Automatensteuereinrichtung 210 zyklisch durchläuft. Au­ ßerdem treibt die Automatensteuereinrichtung 210 das BIST- Schreibfreigabesignal 234, um entweder eine Lese- oder Schreib­ operation zu der Speicheranordnung 140 auszuwählen, wie sie durch den Prüfalgorithmus festgelegt ist. Der BIST-Datengenera­ tor 230 erzeugt einen Datenwert auf dem BIST-Dateneingabesignal 236 in Reaktion auf zusätzliche Steuersignale aus der Automa­ tensteuereinrichtung 210. Dieser Wert wird zur Speicheranord­ nung 140 auf dem Bereichsdateneingabesignal 246 während eines Schreibzyklus übermittelt. Bei einem Lesezyklus wird dieser Wert auf dem BIST-Dateneingabesignal 236 zum Komparator 240 übermittelt, der auch die Ausgabe der Speicheranordnung 140 auf dem Datenausgabesignal 138 empfängt. Der Komparator 240 ver­ gleicht dann die Werte auf dem BIST-Dateneingabesignal 236 und dem Datenausgabesignal 138, wobei das Fehlersignal 248 akti­ viert wird, wenn eine Nichtübereinstimmung (Mismatch) festge­ stellt wird. Dieses Signal und die BIST-Adresse 232, die die fehlerhafte Adresse anzeigt, werden als Fehlerbus 122 der BISR- Einheit 110 übermittelt.

Nachdem die BIST-Einheit 120 die Prüfung abgeschlossen hat, wird die Automatensteuereinrichtung 210 inaktiv, wobei sie die BIST-Auswahl 124 nicht weiter aktiviert. An dieser Stelle kann nun die Speichereinrichtung 100 Anforderungen nach einer Spei­ cheranordnung 140 von externen Anschlüssen her befriedigen. Da die BIST-Auswahl 124 inaktiv ist, wird die Adresse 132 beim Adressenmultiplexer 250 ausgewählt, die Schreibfreigabe 134 wird beim Schreibfreigabemultiplexer 254 ausgewählt und das Dateneingabesignal 236 wird beim Dateneingabemultiplexer 256 ausgewählt. Diese Signale werden so über ihre entsprechenden Multiplexer zur Speicheranordnung 140 übermittelt.

Es wird nun Fig. 3 betrachtet, in der ein Blockdiagramm eines Ausführungsbeispiels einer BISR-Einheit 110 gezeigt ist. Schal­ tungsabschnitte entsprechend denjenigen von Fig. 1 sind iden­ tisch numeriert.

Wie veranschaulicht ist, umfaßt die BISR-Einheit 110 eine Zei­ lenselbstreparatureinheit 310, eine Spaltenselbstreparaturein­ heit 320, einen BISR-Steuerlogikblock 330, einen Zeilen/Spal­ ten-Adressenkorrekturmultiplexer 340 und einen Fehlerdetekti­ onslogikblock 350. Eine nicht korrigierte Adresse 116 wird zur Zeilenselbstreparatureinheit 310 und ebenso zur Spaltenselbst­ reparatureinheit 320 übermittelt. In der Zeilenselbstreparatur­ einheit 310 indiziert die unkorregierte Adresse 116 in die Zei­ lenfehlersignaturspeicherung 312, die ein Zeilentreffersignal 316 an die BISR-Steuerlogik 330 übermittelt. Die Zeilenselbst­ reparatureinheit 310 enthält auch eine Zeilenadressenkorrektur­ speicherung 314, die einen entsprechenden Eingang für jede Stel­ le in der Zeilenfehlersignaturspeicherung 312 enthält. Wenn er durch eine Eingabe aus der Fehlerdetektionslogik 350 ausgewählt worden ist, wird einer dieser Eingänge auf der Zeilenadressen­ korrektur 334 zum Zeilen/Spalten-Adressenkorrekturmultiplexer 340 übermittelt. Ebenso indiziert die nichtkorrigierte Adresse 116 in der Spaltenselbstreparatureinheit 320 in eine Spalten­ fehlersignaturspeicherung 322, die ein Spaltentreffersignal 326 an die BISR-Steuerlogik 330 übermittelt. Die Spaltenselbstrepa­ ratureinheit 320 enthält auch eine Spaltenadressenkorrektur­ speicherung 324, die einen entsprechenden Eingang für jede Stel­ le in der Spaltenfehlersignaturspeicherung 322 enthält. Wenn er durch eine Eingabe aus der Fehlerdetektionslogik 350 ausgewählt worden ist, wird einer dieser Eingänge auf der Spaltenadressen­ korrektur 336 zum Zeilen/Spalten-Adressenkorrekturmultiplexer 340 übermittelt. Der BISR-Steuerlogikblock 330 empfängt aus dem Steuerblock 130 ein Zeilen/Spalten-Auswahlsignal zusammen mit einem Zeilentreffersignal 316 und einem Spaltentreffersignal 326 und übermittelt die korrigierte Adressenauswahl 114 zum Steuerblock 130 und die Zeilen/Spalten-Adressenkorrekturauswahl 332 zum Zeilen/Spalten-Adressenkorrekturmultiplexer 340. Der Zeilen/Spalten-Adressenkorrekturmultiplexer 340 wählt zwischen der Zeilenadressenkorrektur 334 und der Spaltenadressenkorrek­ tur 336 basierend auf der Zeilen/Spalten-Adressenkorrekturaus­ wahl 332 aus und übermittelt die korrigierte Adresse 112. Die Fehlerdetektionslogik empfängt den Fehlerbus 122, umfassend das Fehlersignal 248 und die BIST-Adresse 232, und übermittelt eine Fehleradresse an die Zeilenselbstreparatureinheit 310 und die Spaltenselbstreparatureinheit 320.

Wie oben unter Bezugnahme auf Fig. 2 beschrieben ist, wird die BIST bei der Inbetriebnahme der Speicheranordnung 140 durchge­ führt. Wenn durch den Komparator 240 ein Fehler festgestellt wird, wird ein Fehlersignal 248 aktiviert und zum Fehlerdetek­ tionslogikblock 350 zusammen mit der BIST-Adresse 232 übermit­ telt. Wenn das Fehlersignal 248 gültig ist, wird die entspre­ chende BIST-Adresse 232 an die Zeilenselbstreparatureinheit 310 und ebenfalls an die Spaltenselbstreparatureinheit 320 übermit­ telt. Abhängig von den vom Kontrollblock 130 übermittelten Zei­ len/Spalten-Auswahllogiksignalen (nicht gezeigt) speichert dann eine dieser Einheiten die Fehleradresse. Wenn die Fehleradresse eine Zeilenadresse ist, ist dann die Speicherstelle innerhalb der Zeilenfehlersignaturspeicherung 312. Wenn hingegen die Feh­ leradresse eine Spaltenadresse ist, ist dann die Speicherstelle innerhalb der Spaltenfehlersignaturspeicherung 322.

Wenn eine fehlerhafte Zeilenadresse festgestellt und in der Zei­ lenfehlersignaturspeicherung 312 gespeichert wird, wird der feh­ lerhaften Stelle eine redundante Zeilenadresse (falls verfüg­ bar) zugewiesen und in der Zeilenadreßkorrekturspeicherung 314 gespeichert. Wenn eine fehlerhafte Spaltenadresse festgestellt und in der Spaltenfehlersignaturspeicherung 322 gespeichert wird, wird in gleicher Weise eine redundante Spaltenadresse (falls verfügbar) der fehlerhaften Stelle zugewiesen und in der Spaltenadreßkorrekturspeicherung 324 gespeichert. In einem Aus­ führungsbeispiel ist die Zeilenselbstreparatureinheit 310 wäh­ rend einer Spaltenprüfung der Speicheranordnung 140 aktiv, wäh­ rend die Spaltenselbstreparatureinheit 320 während einer Zei­ lenprüfung aktiv ist. Dies verhindert, daß ein Spaltenausfall die Ergebnisse einer Zeilenprüfung beeinträchtigt und umge­ kehrt. Wenn eine redundante Stelle nicht verfügbar ist, kom­ muniziert dann in beiden obigen Fällen die BISR mit der BIST, um anzuzeigen, daß eine Adresse nicht neu zugewiesen werden konnte. Die BIST wird dann einen fatalen Fehler oder Total­ ausfall anzeigen, der anzeigt, daß die Speichereinrichtung 100 defekt ist.

Nachdem die BIST abgeschlossen ist, beginnt die Speicherein­ richtung 100 dann den Normalbetrieb. Anforderungen an die Spei­ cheranordnung 140 werden auf der Adresse 132, Schreibfreigabe 134 und Dateneingabesignal 136 statt der korrespondierenden BIST-erzeugten Signale ausgeführt. In diesem Fall wird die Adresse 132 durch den Adreßmultiplexer 250 ausgewählt und auf der nichtkorrigierten Adresse 116 zur Zeilenselbstreparatur­ einheit 310 sowie zur Spaltenselbstreparatureinheit 320 inner­ halb der BISR-Einheit 110 übermittelt. Welche Einheit ausge­ wählt wird, hängt davon ab, ob der Zugriff zu einer Zeilen- oder Spaltenadresse ist.

Wenn die Adresse eine Zeilenadresse ist, wird die nichtkorri­ gierte Adresse 116 in die Zeilenfehlersignaturspeicherung 312 indizieren. Wenn eine Übereinstimmung gefunden wird, wird das Zeilentreffersignal 316 zum BISR-Steuerlogikblock 330 akti­ viert. Das Spaltentreffersignal 326 ist dann nicht aktiv, da der Zugriff nicht zu einer Spaltenadresse erfolgt. Es wird dann auch ein Eingang in der Zeilenadressenkorrekturspeicherung 314 entsprechend der bei der Zeilenfehlersignaturspeicherung 312 gefundenen Übereinstimmung zum Zeilen/Spalten-Adressenkorrek­ turmultiplexer 340 bei der Zeilenadressenkorrektur 334 über­ mittelt. Die BISR-Steuerlogik 330 treibt dann die Zeilen/Spal­ ten-Adressenkorrekturauswahl 332 zum Multiplexer 340, wodurch ausgewählt wird, daß die Zeilenadressenkorrektur 334 als korri­ gierte Adresse 112 übermittelt wird. Außerdem aktiviert die BISR-Steuerlogik 330 eine korrigierte Adressenauswahl 114 in Reaktion darauf, daß das Zeilentreffersignal 316 aktiv ist. Wie oben beschrieben, wird die korrigierte Adressenauswahl 114 durch die Steuerlogik 130 verwendet, um entweder die korrigier­ te Adresse 114 oder die nicht korrigierte Adresse 116 zur Über­ mittlung an die Speicheranordnung 140 auszuwählen.

Wenn die Adresse eine Spaltenadresse ist, wird in gleicher Wei­ se die unkorrigierte Adresse 116 in die Spaltenfehlersignatur­ speicherung 322 indizieren. Wenn eine Übereinstimmung gefunden ist, wird das Spaltentreffersignal 326 zum BISR-Steuerlogik­ block 330 aktiviert. Das Zeilentreffersignal 316 ist dann nicht aktiv, da der Zugriff nicht zu einer Zeilenadresse ist. Auch wird ein Eingang in die Spaltenadressenkorrekturspeicherung 324 entsprechend der bei der Spaltenfehlersignaturspeicherung 322 gefundenen Übereinstimmung an den Zeilen/Spalten-Adressenkor­ rekturmultiplexer 340 bei der Spaltenadressenkorrektur 336 übermittelt. Die BISR-Steuerlogik 330 treibt die Zeilen/Spal­ ten-Adressenkorrekturauswahl 332 zum Multiplexer 340, wodurch die als korrigierte Adresse 112 zu übermittelnde Spaltenadres­ senkorrektur 334 ausgewählt wird. Außerdem aktiviert die BISR- Steuerlogik 330 die korrigierte Adressenauswahl 114 in Reaktion darauf, daß das Spaltentreffersignal 316 aktiv ist. Wie oben beschrieben wird die korrigierte Adressenauswahl 114 durch die Steuerlogik 130 dazu verwendet, entweder die korrigierte Adres­ se 112 oder die unkorrigierte Adresse 116 für die Übermittlung zur Speicheranordnung 140 auszuwählen.

Wie oben beschrieben erfassen die BIST-Einheit 120 und die BISR-Einheit 110 ausfallende Speicherzellen in der Speicheran­ ordnung 140 zur Zeit der Inbetriebnahme. Zugriffe zu diesen Adressen können dann zu anderen Stellen umgesteuert werden, wo­ durch eine fortgesetzte Funktion der Speichereinrichtung 100 ermöglicht ist. Wenn eine spezielle Zeile oder Spalte in der Speicheranordnung 140 anschließend auf die Durchführung der BIST ausfällt, wird sie jedoch durch die BISR-Einheit 110 nicht neu zugeordnet. Daher können die BIST und BISR einige Spei­ cherausfallarten, insbesondere diejenigen nicht feststellen, die leicht nach einer Zeitdauer oder unter verschlechterzen Be­ triebsbedingungen auftreten. Zugriffe zu einer Zeile oder Spal­ te, die gegen solche Ausfälle empfindlich ist, können zu einem möglichen Datenverlust führen. Obwohl es schwierig und unprak­ tisch ist, diese marginalen Speicherzellen zu identifizieren, sowie eine Speichereinrichtung zum Ort eines Kunden versandt worden ist, können derartige Zellen leichter während des Her­ stellungsprozesses festgestellt werden. Marginale Speicherzei­ len und -spalten können identifiziert und auf Dauer gesperrt werden, derart, daß anschließende Iterationen der am Ort des Kunden ausgeführten BIST und BISR Zugriffe zu diesen Zeilen und Spalten feststellen und neu zuordnen können. Wie unten be­ schrieben, können diese Zeilen und Spalten dadurch gesperrt werden, daß eine Sicherungsverbindung durchgebrannt wird, die an der ausfallenden Zeile oder Spalte angeschlossen bzw. ange­ fügt ist.

Es wird nun zur Fig. 4 übergegangen, in der ein Blockdiagramm eines Ausführungsbeispiels der Speicheranordnung 140 und dessen entsprechender Schreibstromkreis gezeigt ist. Der Lesestrom­ kreis in der Speicheranordnung 140 ist zur Vereinfachung fort­ gelassen worden. Stromkreisabschnitte entsprechend denjenigen von Fig. 1 sind identisch numeriert.

Wie veranschaulicht enthält die Speicheranordnung 140 eine An­ zahl von Speicherzellen 430A-430Q (auf die im folgenden als Zellen 430 Bezug genommen wird), die mit einem Zeilendekodierer 410, einem Spaltendekodierer 420 und einem Leseverstärkerblock 440 gekoppelt sind. Die Zellen 430 enthalten auch eine Reserve- oder Ersatzreihe 412, umfassend Zellen 430M, 430N, 430P und 430Q. Außerdem enthalten die Zellen 430 eine Reserve- oder Er­ satzspalte 422 umfassend Zellen 430D, 430H, 430L und 430Q. Die Zellen 430 sind mit dem Zeilendekodierer 410 durch Schreibwort­ leitungen 432A-D gekoppelt, auf die im folgenden als Schreib­ wortleitungen 432 Bezug genommen wird. Jede Schreibwortleitung 432 enthält eine entsprechende Zeilensicherungsverbindung 436A-D, auf die im folgenden als Zeilensicherungsverbindungen 436 Bezug genommen wird. Jede der Zeilensicherungsverbindungen 436 ist so konfiguriert, daß das Durchbrennen einer der Sicherungs­ verbindungen die Zeile vom Zeilendekodierer 410 isoliert, was die Zeile unbenutzbar macht. In gleicher Weise sind die Zellen 430 mit dem Spaltendekodierer 420 und dem Leseverstärkerblock 440 durch Schreibbitleitungen 434A-D verbunden, auf die im fol­ genden als Schreibbitleitungen 434 Bezug genommen wird. Jede Schreibbitleitung 434 enthält eine entsprechende Spaltensiche­ rungsverbindung 438A-D, auf die im folgenden als Spaltensiche­ rungsverbindungen 438 Bezug genommen wird. Jede der Spaltensi­ cherungsverbindungen 438 ist so konfiguriert, daß das Durch­ brennen einer der Sicherungsverbindungen die Spalte vom Spal­ tendekodierer 420 isoliert, was die Spalte unbenutzbar macht. Der Zeilendekodierer 410 und der Spaltendekodierer 420 empfan­ gen die Bereichsadresse 242 aus dem Steuerblock 130 zusammen mit weiteren Steuersignalen, die zur Vereinfachung in Fig. 4 nicht gezeigt sind. Der Spaltendekodierer 420 empfängt weiter Eingabedaten auf dem Bereichsdateneingabebus 246 und übermit­ telt das Datenausgabesignal 138 als Ausgabe.

Zum Schreiben eines Werts zu einer speziellen Zelle im Spei­ cherbereich 140 wird eine erste Zeilenadresse auf der Bereichs­ adresse 242 zusammen mit einem geeigneten Steuersignal über­ mittelt, das einen Zeilenzugriff anzeigt. Der Zeilendekodierer 410 wird eine spezielle Schreibwortleitung 432 aktiv setzen, wobei sämtliche Zellen in der Zeile aktiviert werden. Als näch­ stes wird eine Spaltenadresse zum Spaltendekodierer 420 auf der Anordnungsadresse 242 zusammen mit einem geeigneten Steuersig­ nal vorgesehen, das einen Spaltenzugriff anzeigt. Auch wird der zu schreibende gewünschte Datenwert auf dem Bereichsdateneinga­ besignal 246 übermittelt. Der Spaltendekodierer 420 wählt eine spezielle Schreibbitleitung 434 in Reaktion auf die Spalten­ adresse aus und aktiviert den entsprechenden Leseverstärker im Leseverstärkerblock 440, so daß der gewünschte Datenwert auf der geeigneten Schreibbitleitung 434 angesteuert wird. Es sei festgestellt, daß, wenn die Zeilensicherungsverbindung 436 entsprechend der ausgewählten Zeile oder die Spaltensicherungs­ verbindung 438 entsprechend der ausgewählten Spalte durch­ gebrannt sind, ein anschließender Schreibzugriff auf diese Stelle versagen wird. Wie unten beschrieben wird, können diese Sicherungsverbindungen durchgebrannt werden, um vorteilhaft Stellen in der Speicheranordnung 140 zu sperren, die marginale Funktionseigenschaften haben können.

Es sei festgestellt, daß weitere Ausführungsbeispiele der in der Speicheranordnung 140 gezeigten Sicherungsverbindungen mög­ lich sind. Beispielsweise können die Zeilen- und Spaltensiche­ rungsverbindungen in den Lesewortleitungen und Lesebitleitungen der Bereichsanordnung mit ähnlicher Wirkung implementiert wer­ den.

Wie oben beschrieben führen die BIST-Einheit 120 und die BISR- Einheit 110 eine Folge von Prüfungen bzw. Tests an der Spei­ cheranordnung 140 aus, um ihre korrekte Funktion zu überprüfen. Eine typische Prüfsequenz kann das Schreiben eines logischen Niedrigstwerts auf jede Zelle 430 in der Anordnung 140 einbe­ greifen, gefolgt vom Lesen des Werts aus jeder Zelle, um zu be­ stimmen, ob das Schreiben erfolgreich war. Dieselbe Prüfung kann unter Verwendung eines logischen Höchstwerts durchgeführt werden. Sämtliche Zeilen und Spalten werden üblicherweise auf diese Weise geprüft, einschließlich der redundanten. Wenn ein Fehler gefunden wird, wird die Adresse der ausfallenden Stelle zur BISR-Einheit 110 berichtet. Wenn der Zugriff zu einer nicht redundanten Zeile oder Spalte (in Fig. 4) den Zeilen entspre­ chend den Schreibwortleitungen 432A-C und den Spalten entspre­ chend den Schreibbitleitungen 434A-C erfolgt, versucht die BISR-Einheit 110 die ausfallende Stelle zu einer redundanten Zeile oder Spalte (in Fig. 4) der Ersatzreihe 412 oder Ersatz­ spalte 422 neu zuzuordnen. Wenn eine redundante Zeile oder Spalte als defekt herausgefunden worden ist, wird sie für die Neuzuordnung nicht verwendet. Wenn eine einzelne Zelle aus­ fällt, kann entweder die Zeile oder die Spalte neu zugeordnet werden. Wenn mehrere Zellen in einer Zeile ausfallen (mögli­ cherweise auf Grund einer schlechten Schreibwortleitung 432), wird die Zeile neu zugeordnet; ebenso wird die Spalte bei mehreren in einer Spalte ausfallenden Zellen neu zugeordnet.

Solange redundante Zeilen und Spalten verfügbar sind, kann die BISR-Einheit 110 ausfallende Stellen weiter neu zuordnen. Wenn mehr Ausfälle festgestellt werden, als neu zugeordnet werden können, zeigt die BIST-Einheit einen schweren Fehler (Totalaus­ fall) an.

Die BISR-Einheit 110 speichert ausfallende Zeilen/Spalten- Adressen zusammen mit den entsprechenden neu zugeordneten Adressen wie oben beschrieben. Nachfolgende Zugriffe auf feh­ lerhafte Adressen werden durch die BISR festgestellt, die sämt­ liche Speicheranforderungen über die unkorrigierte Adresse 116 überwacht. Die BISR-Einheit 110 liefert dann der Steuerlogik 130 die korrigierte Adresse 114 zusammen mit der korrigierten Adressenauswahl 112. Auf diese Weise wird eine fehlerhafte Adresse durch eine neu zugeordnete Adresse ersetzt, bevor sie der Speicheranordnung 140 zur Verfügung gestellt wird.

Es wird nun zur Fig. 5 übergegangen, in der ein Flußdiagramm eines Prüfverfahrens 500 für die Speichereinrichtung 100 ge­ zeigt ist. Wie dargestellt ist, beginnt das Verfahren 500 mit einem Schritt 510, in dem eine spezielle Prüffolge an der Spei­ cheranordnung 140 in der Speichereinrichtung 100 durchgeführt wird. Als nächstes werden in einem Schritt 520 die Ergebnisse verarbeitet und es wird eine Bestimmung durchgeführt, ob es irgendwelche fehlerhaften Zeilen oder Spalten gibt. Wenn keine fehlerhaften Zeilen oder Spalten vorliegen, wird ein Schritt 580 durchgeführt, der anzeigt, daß die Speichereinrichtung funktionsfähig ist. Wenn fehlerhafte Zeilen und Spalten vorhan­ den sind, werden diese Adressen aus der Speichereinrichtung 100 heraus in einem Schritt 530 zusammen mit der Anzahl verfügbarer redundanter Zeilen und Spalten in der Speicheranordnung 140 ab­ getastet. In einem Schritt 540 wird die Anzahl verfügbarer re­ dundanter Zeilen und Spalten mit der Anzahl von fehlerhaften Zeilen und Spalten verglichen. Wenn eine ausreichende Anzahl von Zeilen oder Spalten nicht verfügbar ist, wird ein Schritt 590 durchgeführt, der anzeigt, daß der Teil defekt ist. Wenn eine ausreichende Anzahl von Zeilen und Spalten vorhanden sind, wird jedoch ein Schritt 550 durchgeführt, bei dem die Stellen, die bei der im Schritt 510 durchgeführten speziellen Prüffolge ausgefallen sind, durch Durchbrennen einer der Zeile oder Spal­ te zugeordneten Sicherungsverbindung gesperrt werden. Dies wan­ delt Ausfälle, die lediglich unter einem speziellen Satz von Betriebsbedingungen vorhanden sind, in einen Funktionsausfall um, der stets durch die BIST und BISR bei Inbetriebnahme fest­ gestellt werden kann. Diese spezielle Prüffolge wird erneut un­ ter Verwendung der BISR in einem Schritt 560 ausgeführt. Wenn eine ausreichende Anzahl redundanter Zeilen und Spalten übrig geblieben sind, werden die beim Schritt 550 gesperrten Zeilen und Spalten zu den redundanten Stellen umgeleitet. Wieder wird in einem Schritt 570 eine Bestimmung von fehlerhaften Ergebnis­ sen durchgeführt. Wenn fehlerhafte Zeilen oder Spalten (die ge­ sperrten Zeilen und Spalten sollten durchgehen, da sie neu zu­ geordnet worden sind) vorhanden sind, wird der Schritt 590 durchgeführt, wobei der Teil als defekt betrachtet wird. Wenn keine fehlerhaften Zeilen oder Spalten vorhanden sind, wird der Schritt 580 durchgeführt, wobei die Einrichtung als funktions­ fähig angesehen wird.

Bei einer Implementierung wird eine wie oben beschriebene Prüf­ folge an der Speichereinrichtung 100 durchgeführt, nachdem als erstes Standardgleichstromtests auf Durchgang und Verlust aus­ geführt worden sind. Die Testfolge beginnt mit einem Funktions­ gesamttest, der sowohl bei einer hohen als einer niedrigen Ver­ sorgungsspannung ausgeführt wird. Dieser Test bringt verschie­ dene Schreib- und Lesemuster mit lediglich einer losen Zeit- bzw. Zeiteinteilungseinschränkung mit sich (d. h. die grundsätz­ liche Funktionalität der Einrichtung befindet sich im Test, nicht notwendigerweise ihre Geschwindigkeit). Jegliche Aus­ fälle, die während dieses Tests festgestellt werden, werden heraus abgetastet und für eine spätere Verwendung aufgezeich­ net. Als nächstes wird ein Test "bei Geschwindigkeit" durchge­ führt. Dieser ist ähnlich dem Gesamtfunktionstest, er wird lediglich bei der Nenngeschwindigkeit der Einrichtung durchge­ führt. Wieder werden jegliche Ausfallstellen heraus abgetastet und gesichert. Als nächstes wird ein "Spannungsstoß (Bump)"- Test ausgeführt, bei dem die Einrichtung 100 bei niedriger Spannung beschrieben, bei hoher Spannung gelesen wird, etc.

Ergebnisse dieses Tests werden ebenso gesichert. Als letztes wird ein Auffrischtest ausgeführt, bei dem jede Speicherzelle kontrolliert wird, um ihre Datenhalteeigenschaften zu über­ prüfen. Ausfallende Stellen werden heraus abgetastet wie oben beschrieben. Diese Tests können bei hoher Temperatur oder Spannung zur Simulation von kritischen Bedingungen, d. h. für den ungünstigsten Fall, durchgeführt werden.

Als nächstes wird eine Nachverarbeitungsroutine durchgeführt, die die Gesamtzahl der fehlerhaften Zeilen und Spalten mit der verfügbaren Zahl von Ersatzzeilen und -spalten vergleicht. Wenn es keine ausreichende Anzahl von Ersatzstellen zur Handhabung der bei der obigen Testfolge festgestellten Ausfälle gibt, wird die Einrichtung als nicht verwendbar angesehen. Wenn ausreichend Ersatzzeilen und -spalten verfügbar sind, können jedoch die ausfallenden Zeilen und Spalten durch Durchbrennen der entspre­ chenden Sicherungsverbindung gesperrt werden. Die fehlerhaften Stellen werden einer Einrichtung zugeführt, die einen Laser­ strahl zum Schmelzen der gewünschten Sicherungsverbindungen verwendet. Bei einem Ausführungsbeispiel sind die Sicherungs­ verbindungen in der oberen Metallschicht der integrierten Schaltung implementiert, die die Speicheranordnung enthält.

Als nächstes wird die Prüfreihe wieder unter normalen Arbeits­ bedingungen durchgeführt. Die Stellen, die gesperrt worden sind, sollten durch die BISR-Einheit 110 identifiziert und neu zugeordnet werden. Wenn noch fehlerhafte Stellen gefunden werden, wird der Teil als defekt angesehen. Wenn sämtliche Stellen durchgehen, wird jedoch der Teil als funktionsfähig an­ gesehen.

Die Erfindung läßt sich wie folgt zusammenfassen: Sie betrifft ein Prüfverfahren für eine Speichereinrichtung, bei dem Ausfäl­ le, die unter spezifizierten kritischen Bedingungen, d. h. für den ungünstigsten Fall, lediglich auftreten können, in zwangs­ weise Funktionsausfälle umgewandelt werden. Diese Stellen wer­ den anschließend festgestellt und durch eine eingebaute Selbst­ prüf (BIST)- und eingebaute Selbstreparatur (BISR)-Schaltung neu zugeordnet. Als erstes wird eine Prüfreihe an einem Spei­ cherbereich durchgeführt, der redundante Zeilen- und Spalten­ stellen enthält. Üblicherweise wird diese Prüfreihe unter Be­ dingungen durchgeführt, die höchstwahrscheinlich einen Ausfall herbeiführen. Die Zeilen- und Spaltenstellen, die als schlecht funktionierend bestimmt werden, werden aus der Speichereinrich­ tung heraus ausgetastet, zusammen mit der Zahl der verfügbaren redundanten Zeilen und Spalten. Wenn es ausreichend redundante Stellen gibt, werden die fehlerhaften Zeilen und Spalten auf Dauer gesperrt, indem jede der entsprechenden Sicherungsverbin­ dungen durchgebrannt wird. Wenn anschließend die Versorgung auf die Speichereinrichtung gegeben wird, erfaßt die BIST Zeilen und Spalten einschließlich der auf Dauer gesperrten mit zwangs­ weisen Funktionsausfällen. Zugriffe auf diese Stellen können dann durch die BISR-Schaltungsanordnung umgeleitet werden. Die Prüfreihe kann dann erneut ausgeführt werden und die Einrich­ tung wird als defekt angesehen, wenn zusätzliche Fehler gefun­ den werden. Die Zeilen und Spalten in der Speicheranordnung, die zu einem Ausfall neigen, werden so niemals freigegeben. Außerdem liefert die BIST- und BISR-Schaltungsanordnung die Möglichkeit, die grundlegende Speicherfunktionalität zu über­ prüfen und Ausfalladressen neu zuzuordnen jedesmal, wenn eine Versorgung an die Einrichtung gegeben wird. Der Erfassungs­ bereich der Prüfung der Speicherordnung ist vorteilhaft ver­ größert.

Es sind für den Fachmann zahlreiche Änderungen und Abwandlungen bei völliger Würdigung der obigen Offenbarung ersichtlich. Sämtliche derartigen Änderungen und Abwandlungen sollen von dem Umfang der beigefügten Ansprüche mit umfaßt sein.

Claims (15)

1. Verfahren zum Prüfen einer Speichereinrichtung, wobei die Speichereinrichtung einen Speicherbereich mit einer Anzahl von Zeilen enthält, umfassend die Schritte, daß
eine gegebene Prüfung an der Anzahl der Zeilen unter einem speziellen Satz von Betriebsbedingungen durchgeführt wird; in Reaktion auf Ergebnisse aus der gegebenen Prüfung be­ stimmt wird, daß eine spezielle Zeile in der Anzahl von Zeilen fehlerhaft funktioniert;
Speicherzugriffe zu der speziellen Zeile auf Dauer gesperrt werden;
eine Selbstprüffunktion an dem Speicherbereich in Reaktion auf das Anlegen einer Versorgung an die Speichereinrichtung während normaler Betriebsbedingungen durchgeführt wird, wobei die Selbstprüfoperation jegliche fehlerhaft funktionierenden Zeilen in dem Speicherbereich einschließlich der speziellen Zeile identifiziert und wobei die Selbstprüfoperation anschlie­ ßend an das Sperren von Speicherzugriffen auf die spezielle Zeile auf Dauer durchgeführt wird; und
eine redundante Zeile für jede der fehlerhaft funktionie­ renden Zeilen freigegeben wird.

2. Verfahren nach Anspruch 1, bei dem eine Selbstreparatur­ schaltung die Freigabe der redundanten Zeile durchführt.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekenn­ zeichnet, daß die spezielle Zeile eine Sicherungsver­ bindung enthält und das Durchbrennen der Sicherungsverbindung die spezielle Zeile sperrt.

4. Verfahren nach Anspruch 3, dadurch gekenn­ zeichnet, daß das Sperren der Speicherzugriffe auf die spezielle Zeile auf Dauer durchgeführt wird, indem die Siche­ rungsverbindung unter Verwendung eines Lasers durchgebrannt wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge­ kennzeichnet, daß in Reaktion darauf, daß die Ge­ samtzahl der fehlerhaft funktionierenden Zeilen größer als die Gesamtzahl der redundanten Zeilen ist, bestimmt wird, daß die Speichereinrichtung nicht verwendbar ist.

6. Verfahren zum Prüfen einer Speichereinrichtung, wobei die Speichereinrichtung einen Speicherbereich mit einer Anzahl von Spalten enthält, umfassend die Schritte, daß
eine gegebene Prüfung an der Anzahl der Spalten unter einem speziellen Satz von Betriebsbedingungen durchgeführt wird;
in Reaktion auf Ergebnisse aus der gegebenen Prüfung be­ stimmt wird, daß eine spezielle Spalte in der Anzahl von Spal­ ten fehlerhaft funktioniert;
Speicherzugriffe zu der speziellen Spalte auf Dauer ge­ sperrt werden;
eine Selbstprüffunktion an dem Speicherbereich in Reaktion auf das Anlegen einer Versorgung an die Speichereinrichtung während normaler Betriebsbedingungen durchgeführt wird, wobei die Selbstprüfoperation jegliche fehlerhaft funktionierenden Spalten in dem Speicherbereich einschließlich der speziellen Spalte identifiziert und wobei die Selbstprüfoperation an­ schließend an das Sperren von Speicherzugriffen auf die spe­ zielle Spalte auf Dauer durchgeführt wird; und
eine redundante Spalte für jede der fehlerhaft funktionie­ renden Spalten freigegeben wird.

7. Verfahren nach Anspruch 6, dadurch gekenn­ zeichnet, daß eine Selbstreparaturschaltung die Frei­ gabe der redundanten Spalte durchführt.

8. Verfahren nach Anspruch 6 oder 7, dadurch gekenn­ zeichnet, daß die spezielle Spalte eine Sicherungsver­ bindung enthält und das Durchbrennen der Sicherungsverbindung die spezielle Spalte sperrt.

9. Verfahren nach Anspruch 8, dadurch gekenn­ zeichnet, daß das Sperren der Speicherzugriffe auf die spezielle Spalte auf Dauer dadurch durchgeführt wird, daß die Sicherungsverbindung unter Verwendung eines Lasers durchge­ brannt wird.

10. Verfahren nach einem der Ansprüche 6 bis 9, dadurch ge­ kennzeichnet, daß in Reaktion darauf, daß die Ge­ samtzahl der fehlerhaft funktionierenden Spalten größer als die Gesamtzahl der redundanten Spalten ist, bestimmt wird, daß die Speichereinrichtung nicht verwendbar ist.

11. Verfahren nach einem der Ansprüche 1 bis 10, dadurch ge­ kennzeichnet, daß der spezielle Satz von Betriebs­ bedingungen als kritische (Worst-case-) Bedingungen spezifi­ ziert werden.

12. Verfahren nach einem der Ansprüche 1 bis 11, dadurch ge­ kennzeichnet, daß die Speichereinrichtung auf ei­ nem integrierten Schaltkreis hergestellt wird und die Selbst­ prüfoperation durch eine Selbstprüfschaltung durchgeführt wird, die auch auf dem integrierten Schaltkreis implementiert ist.

13. Verfahren nach Anspruch 2 oder 7 und 12, dadurch ge­ kennzeichnet, daß die Selbstreparaturschaltung auch auf dem integrierten Schaltkreis implementiert ist.

14. Verfahren nach Anspruch 3 oder 8 und 12, dadurch ge­ kennzeichnet, daß die Sicherungsverbindung in ei­ ner oberen Metallschicht des integrierten Schaltkreises imple­ mentiert ist.

15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch ge­ kennzeichnet, daß die gegebene Prüfung für das Auffrischintervall der Speichereinrichtung dient.