[go: up one dir, main page]

DE19920333A1 - Verfahren zur Herstellung einer Halbleitervorrichtung - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung

Info

Publication number
DE19920333A1
DE19920333A1 DE19920333A DE19920333A DE19920333A1 DE 19920333 A1 DE19920333 A1 DE 19920333A1 DE 19920333 A DE19920333 A DE 19920333A DE 19920333 A DE19920333 A DE 19920333A DE 19920333 A1 DE19920333 A1 DE 19920333A1
Authority
DE
Germany
Prior art keywords
layer
spacer
oxidizable material
oxidation
polysilicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE19920333A
Other languages
English (en)
Inventor
Klaus Kapfberger
Klaus Schmalzbauer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE19920333A priority Critical patent/DE19920333A1/de
Priority to PCT/DE2000/001067 priority patent/WO2000067297A2/de
Publication of DE19920333A1 publication Critical patent/DE19920333A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H10P14/6308—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor

Landscapes

  • Non-Volatile Memory (AREA)
  • Element Separation (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Die vorliegende Erfindung schafft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: DOLLAR A Bereitstellen eines Substrates (10); Aufbringen einer Schicht (50) aus oxidierbarem Material auf das Substrat (10); thermisches Aufoxidieren der Schicht (50) aus oxidierbarem Material; Vorsehen eines Spacers (70) über der Schicht (50) aus oxidierbarem Material; und thermisches Verdichten des Spacers (70). Der Spacer wird auf der Schicht (50) aus oxidierbarem Material vor dem Aufoxidieren aufgebracht, und das Aufoxidieren der Schicht (50) und das Verdichten des Spacers (70) werden in einem gemeinsamen Hochtemperaturschritt durchgeführt.

Description

Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten: Bereitstellen eines Substrates, Aufbringen einer Schicht aus oxidierbarem Material auf das Substrat, thermisches Aufoxidieren der Schicht aus oxidierbarem Material, Vorsehen einer abgeschiedenen Oxidschicht (im weiteren auch als Spacer bezeichnet) über der Schicht aus oxidierbarem Material und thermisches Verdichten der abgeschiedenen Oxidschicht.
Obwohl auf beliebige Halbleitervorrichtungen anwendbar, werden die vorliegende Erfindung sowie die ihr zugrundeliegende Problematik in bezug auf einen Auswahltransistor für ein Halbleiterspeicherbauelement erläutert.
Fig. 1 und 2 zeigen eine schematische Darstellung eines Auswahltransistors für ein Halbleiterspeicherbauelement zur Erläuterung eines üblichen Verfahrens.
In Fig. 1 und 2 bezeichnen 10 ein Halbleitersubstrat, 20 und 30 einen darin eingebrachten Source- bzw. Drainbereich, 40 ein natürliches Oxid, 50 eine strukturierte Polysili­ ziumschicht als Gateanschluß, 60 einen aufoxidierten Bereich des Polysiliziums und 70 einen TEOS-Spacer (TEOS = Tetraethylorthosilikat).
Halbleitersubstrat soll dabei im allgemeinsten Sinne verstanden werden, kann also beispielsweise ein Wafersubstrat, eine Epischicht auf einem Wafer, eine Wanne in einem Wafer usw. sein.
Üblicherweise ist der Prozeßablauf beim eingangs definierten Verfahren folgendermaßen.
Es erfolgt eine Implantation des Source- bzw. Drainbereichs 20, 30.
Es erfolgt danach eine ganzflächige Abscheidung des Polysiliziums 50 und dann eine Strukturierung des Polysiliziums 50. Darauf wird in einem ersten Hochtemperaturprozeß das Polysilizium 50 aufoxidiert und dabei der Bereich 60 gebildet. Dies geschieht durch eine Trockene Oxidation mit O2 bei 900°C mit einer Dicke von 25 nm in einem geeigneten Oxidationsofen.
Gleichzeitig werden durch die hohe Temperatur die implantierten Ionen des Source- bzw. Drainbereichs 20, 30 eingetrieben. Dadurch wird beim späteren Spacerätzen ein Herausätzen des Source- bzw. Drainbereichs 20, 30 verhindert.
Danach findet eine LPCVD-Abscheidung (LPCVD = chemische Flüssigphasen-Dampfabscheidung) des Spacers mit TEOS (Si(C2H5O)4) bei 670°C mit einer Dicke von 200 nm in einem geeigneten Rohrofen statt. Diese Spacer dienen zur Verbreiterung der Implantationsmaske für eine spätere Implantation. Zusätzlich erreicht man eine Entschärfung der Topographie.
Es folgt ein Hochtemperaturprozeß mit N2 bei 900°C im Oxidationsofen zum Verdichten des Spacers 70. Dadurch wird das (z. B. durch LPCVD abgeschiedene) Oxid stabiler und stärker. Die Oxidschicht schrumpft dabei um etwa 10%. Ein zusätzlicher Effekt dieses Verdichtens besteht in der Erniedrigung der Ätzrate beim folgenden Spacer-Ätzschritt.
Die der vorliegenden Erfindung zugrundeliegende Problematik besteht allgemein darin, daß mehrere Hochtemperaturschritte in verschiedenen Öfen notwendig sind.
Daher ist es Aufgabe der vorliegenden Erfindung, das eingangs definierte Verfahren zu vereinfachen.
Erfindungsgemäß wird diese Aufgabe durch das in Anspruch 1 angegebene Verfahren gelöst.
Das erfindungsgemäße Verfahren weist gegenüber den bekannten Lösungsansätzen den Vorteil auf, daß ein einziger Prozeßschritt zwei Aufgaben erfüllt und damit ein Schritt des üblichen Verfahrens entfallen kann. Die erste Aufgabe ist die thermische Oxidation und die zweite das Verdichten, Tempern, Eintreiben etc.
Die der vorliegenden Erfindung zugrundeliegende Idee besteht darin, daß der Spacer auf der Schicht aus oxidierbarem Material vor dem Aufoxidieren aufgebracht wird und das Aufoxidieren der Schicht und das Verdichten des Spacers in einem gemeinsamen Hochtemperaturschritt durchgeführt werden.
In den Unteransprüchen finden sich vorteilhafte Weiterbildungen und Verbesserungen des in Anspruch 1 angegebenen Verfahrens.
Gemäß einer bevorzugten Weiterbildung weist die Schicht aus oxidierbarem Material Polysilizium auf.
Gemäß einer weiteren bevorzugten Weiterbildung wird der Spacer durch LPCVD mit TEOS bei 670°C aufgebracht (es sind auch APCVD-Oxid bzw. andere Temperaturen möglich). Dieses CVD-Oxid ist für den Sauerstoff zur Oxidation besonders gut durchlässig. Das gewünschte thermische Oxid wächst mit ganz normaler Dicke auf der oxidierbaren Schicht unter dem Spacer.
Gemäß einer weiteren bevorzugten Weiterbildung werden das Aufoxidieren der Schicht und das Verdichten des Spacers im gemeinsamen Hochtemperaturschritt bei ca. 900°C und entsprechender Sauerstoffzufuhr durchgeführt. Es sind natürlich auch andere Temperaturen möglich.
Ein Ausführungsbeispiel der Erfindung ist in den Zeichnungen dargestellt und in der nachfolgenden Beschreibung näher erläutert.
Es zeigen:
Fig. 1 eine schematische Darstellung eines Auswahltransistors für ein Halbleiterspeicherbauelement zur Erläuterung eines üblichen Verfahrens;
Fig. 2 eine schematische Darstellung eines Auswahltransistors für ein Halbleiterspeicherbauelement zur Erläuterung des üblichen Verfahrens; und
Fig. 3 eine schematische Darstellung eines Auswahltransistors für ein Halbleiterspeicherbauelement zur Erläuterung einer Ausführungsform des erfindungsgemäßen Verfahrens.
In den Figuren bezeichnen gleiche Bezugszeichen gleich oder funktionsgleiche Elemente.
Fig. 3 ist eine schematische Darstellung eines Auswahltransistors für ein Halbleiterspeicherbauelement zur Erläuterung einer Ausführungsform des erfindungsgemäßen Verfahrens.
Wie beim üblichen Verfahren erfolgt zunächst eine Implantation des Source- bzw. Drainbereichs 20, 30.
Dann erfolgt eine ganzflächige Abscheidung des Polysiliziums 50 und dann eine Strukturierung des Polysiliziums 50.
Darauf wird das Polysilizium 50 jedoch nicht, wie üblich, aufoxidiert, sondern über dem natürlichen Oxid 40 direkt der Spacer 70 vor dem Aufoxidieren aufgebracht, nämlich durch eine LPCVD-Abscheidung (LPCVD = chemische Flüssigphasen- Dampfabscheidung, low pressure chemical vapour deposition) des Spacers mit TEOS (Si(C2H5O)4) bei 670°C mit einer Dicke von 200 nm in einem geeigneten Rohrofen.
Es folgt ein Hochtemperaturprozeß mit O2 bei 900°C im Oxidationsofen zum Aufoxidieren der Schicht 50 aus Polysilizium und zum Verdichten des Spacers 70 in einem gemeinsamen Hochtemperaturschritt. Gleichzeitig werden bei diesem Beispiel durch die hohe Temperatur die implantierten Ionen des Source- bzw. Drainbereichs 20, 30 eingetrieben. Dadurch wird beim späteren Spacerätzen ein Herausätzen des Source- bzw. Drainbereichs 20, 30 verhindert.
Dies führt zur in Fig. 2 gezeigten bekannten Struktur. Die entscheidende Vereinfachung liegt im Wegfall eines Hochtemperaturschrittes.
Obwohl die vorliegende Erfindung vorstehend anhand bevorzugter Ausführungsbeispiele beschrieben wurde, ist sie darauf nicht beschränkt, sondern auf vielfältige Art und Weise modifizierbar.
Insbesondere ist die Erfindung nicht auf Polysilizium als oxidierbare Schicht begrenzt. Weiterhin ist der illustrierte Auswahltransistor für ein Halbleiterspeicherbauelement nur ein Beispiel von vielen für eine Halbleitervorrichtung, die sich das erfindungsgemäße Verfahren zunutzemachen kann.
Bezugszeichenliste
10
Halbleitersubstrat
20
Sourcebereich
30
Drainbereich
40
natürliches Oxid
50
oxidierbares Material
60
aufoxidierter Bereich
70
Spacer

Claims (4)

1. Verfahren zur Herstellung einer Halbleitervorrichtung mit den Schritten:
Bereitstellen eines Substrates (10);
Aufbringen einer Schicht (50) aus oxidierbarem Material auf das Substrat (10);
thermisches Aufoxidieren der Schicht (50) aus oxidierbarem Material;
Vorsehen einer Schicht aus vorzugsweise mittels CVD abgeschiedenem Oxid (70) über der Schicht (50) aus oxidierbarem Material; und
thermisches Verdichten des Spacers (70), dadurch gekennzeichnet, daß
die Schicht (70) auf der Schicht (50) aus oxidierbarem Material vor dem Aufoxidieren aufgebracht wird; und
das Aufoxidieren der Schicht (50) und das Verdichten der Schicht (70) in einem gemeinsamen Hochtemperaturschritt durchgeführt werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Schicht (50) aus oxidierbarem Material Polysilizium aufweist.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß der Spacer (70) durch LVCVD mit TEOS bei ca. 670°C aufgebracht wird.
4. Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Aufoxidieren der Schicht (50) und das Verdichten des Spacers (70) im gemeinsamen Hochtemperaturschritt bei ca. 900°C und entsprechender Sauerstoffzufuhr durchgeführt werden.
DE19920333A 1999-05-03 1999-05-03 Verfahren zur Herstellung einer Halbleitervorrichtung Ceased DE19920333A1 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE19920333A DE19920333A1 (de) 1999-05-03 1999-05-03 Verfahren zur Herstellung einer Halbleitervorrichtung
PCT/DE2000/001067 WO2000067297A2 (de) 1999-05-03 2000-04-06 Verfahren zur herstellung einer halbleitervorrichtung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19920333A DE19920333A1 (de) 1999-05-03 1999-05-03 Verfahren zur Herstellung einer Halbleitervorrichtung

Publications (1)

Publication Number Publication Date
DE19920333A1 true DE19920333A1 (de) 2000-11-16

Family

ID=7906831

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19920333A Ceased DE19920333A1 (de) 1999-05-03 1999-05-03 Verfahren zur Herstellung einer Halbleitervorrichtung

Country Status (2)

Country Link
DE (1) DE19920333A1 (de)
WO (1) WO2000067297A2 (de)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729006A (en) * 1986-03-17 1988-03-01 International Business Machines Corporation Sidewall spacers for CMOS circuit stress relief/isolation and method for making
US5045486A (en) * 1990-06-26 1991-09-03 At&T Bell Laboratories Transistor fabrication method
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4851370A (en) * 1987-12-28 1989-07-25 American Telephone And Telegraph Company, At&T Bell Laboratories Fabricating a semiconductor device with low defect density oxide
EP0482829A1 (de) * 1990-10-26 1992-04-29 AT&T Corp. Verfahren zur Herstellung eines compositen Oxyds auf einem hoch dotierten Bereich
TW203148B (de) * 1991-03-27 1993-04-01 American Telephone & Telegraph

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4729006A (en) * 1986-03-17 1988-03-01 International Business Machines Corporation Sidewall spacers for CMOS circuit stress relief/isolation and method for making
US5045486A (en) * 1990-06-26 1991-09-03 At&T Bell Laboratories Transistor fabrication method
US5561073A (en) * 1992-03-13 1996-10-01 Jerome; Rick C. Method of fabricating an isolation trench for analog bipolar devices in harsh environments
US5786262A (en) * 1997-04-09 1998-07-28 Taiwan Semiconductor Manufacturing Co., Ltd. Self-planarized gapfilling for shallow trench isolation

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JP 9-172061 A. In: Patent Abstracts of Japan *

Also Published As

Publication number Publication date
WO2000067297A2 (de) 2000-11-09
WO2000067297A3 (de) 2001-07-19

Similar Documents

Publication Publication Date Title
EP0645808B1 (de) Verfahren zur Herstellung eines Isolationsgrabens in einem SOI-Substrat
DE3334624C2 (de)
DE69232131T2 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit einer isolierenden Schicht für einen Kondensator
DE2539073B2 (de) Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung
DE19929239A1 (de) Verfahren zur Herstellung von Halbleitern
DE3024084A1 (de) Verfahren zur herstellung von halbleiterbauelementen
DE10219123A1 (de) Verfahren zur Strukturierung keramischer Schichten
DE60126207T2 (de) Halbleitervorrichtung und verfahren zu deren herstellung
DE3587364T2 (de) Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung.
DE1817354A1 (de) Halbleitervorrichtung
DE19856082C1 (de) Verfahren zum Strukturieren einer metallhaltigen Schicht
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE2450230A1 (de) Verfahren zur herstellung von feldeffekttransistoren
DE2703618A1 (de) Verfahren zur herstellung einer integrierten halbleiterschaltung
DE3540452A1 (de) Verfahren zur herstellung eines duennschichttransistors
DE19920333A1 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE69017803T2 (de) Verfahren zur Herstellung einer Halbleiterspeicheranordnung.
DE102005037566B4 (de) Herstellungsverfahren für eine Halbleiterstruktur und entsprechende Halbleiterstruktur
DE2430859C3 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
EP0003733B1 (de) Verfahren zur Erzeugung abgestufter Fenster in Materialschichten aus Isolations- bzw. Elektrodenmaterial für die Herstellung einer integrierten Halbleiterschaltung und nach diesem Verfahren hergestellter MIS-Feldeffekttransistor mit kurzer Kanallänge
DE102004040943B4 (de) Verfahren zur selektiven Abscheidung einer Schicht mittels eines ALD-Verfahrens
DE19958905C1 (de) Verfahren zur Herstellung einer Struktur in einem Substrat mittels einer Hartmaske
WO1998003992A1 (de) Verfahren zum auffüllen von gräben in einem substrat
DE102006053930B4 (de) Herstellungsverfahren für eine Transistor-Gatestruktur
DE69227666T2 (de) Verfahren zur herstellung integrierter schaltungen mit nebeneinander geformten elektroden

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection