DE19731090C1

DE19731090C1 - Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren mit Speicherkapazitäten

Info

Publication number: DE19731090C1
Application number: DE19731090A
Authority: DE
Inventors: Joachim Dr Glueck
Original assignee: Robert Bosch GmbH
Current assignee: Robert Bosch GmbH
Priority date: 1997-07-19
Filing date: 1997-07-19
Publication date: 1998-11-19
Anticipated expiration: 2017-07-20
Also published as: JP2001510943A; KR20010022003A; TW377519B; WO1999004428A1; EP1008179A1

Description

Stand der Technik

Die Erfindung geht aus von einem Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren mit Speicherkapazitä ten, insbesondere für Flüssigkristallanzeigen, wie es bei spielsweise in "A 14-in.-Diagonal a-Si TFT-AMLCD for PAL-TV", J. Glueck et al., SID 94 DIGEST, Seiten 263-266, beschrieben ist. Nach dem bekannten Verfahren werden zur Herstellung der aktiven Matrix der Flüssigkristallanzeige drei leitfähige Schichten benötigt. Aus der ersten Schicht werden die Zeilen leitungen, die Gate-Elektroden der Dünnschichttransistoren und die Grundelektroden der Speicherkapazitäten gebildet. Aus einer zweiten leitfähigen Schicht werden die Spaltenleitungen, die Drain- und Source-Kontakte der Dünnschichttransistoren sowie die Deckelektrode der Speicherkapazitäten strukturiert. Mit einer dritten leitfähigen Schicht werden die Bildpunkt elektroden gebildet und Verbindungen zwischen den Drain-An schlüssen der Dünnschichttransistoren und den Deckelektroden der Speicherkapazitäten hergestellt. Für jede der leitfähigen Schichten ist ein Beschichtungsschritt und ein Lithographie schritt zur Strukturierung erforderlich. Zwar sind auch Herstellungsprozesse für Dünnschichttransistor-Matrixen mit nur zwei leitfähigen Schichten bekannt, wobei beispielsweise die US 5,614,728 einen Dünnschichttransistor und dessen Herstellung zeigt, bei welchen die Source-, Drain- und Pixelelektroden aus einem transparenten Material gleichzeitig hergestellt werden, jedoch ist mit diesen Herstellungsprozessen keine Integration von Speicherkapazitäten möglich.

Vorteile der Erfindung

Die erfindungsgemäßen Verfahren mit den kennzeichnenden Merkmalen der unabhängigen Ansprüche 1 und 2 haben gegenüber dem beschriebenen Stand der Technik den Vorteil, daß durch sie ein Flüssigkristallbildschirm mit einer durch Dünnschichttransistoren angesteuerten aktiven Matrix mit nur zwei leitfähigen Schichten hergestellt werden kann. Nach einer ersten Alternative des Verfahrens wird zunächst eine transparente elektrisch leitfähige Schicht auf ein Substrat aufgebracht und diese Schicht als Spaltenleitungen und zwischen den Spalten liegende Teile der Zeilenleitungen der Dünnschichttransistor-Matrix, als Gate-Kontakte der Transistoren, als Grundelektroden der Speicherkapazitäten sowie als Bildpunktelektroden in einer, ersten Maskenschritt erforderlich. Anschließend wird ein Gate-Isolator für die Dünnschichttransistoren aufgebracht. Dann wird ein undotierter Halbleiter, insbesondere a : Si-H, und anschließend ein p- oder n-dotierter Halbleiter als Drain- und Source-Kontakte der Dünnschichttransistoren aufgebracht. Es folgt ein zweiter Maskenschritt, in dem der Gate-Isolator, der Halbleiter und die Drain- und Source-Kontakte strukturiert werden. Anschließend erfolgt das Aufbringen und Strukturieren einer zweiten elektrisch leitfähigen Schicht für die ergänzenden Teile der Zeilenleitungen, die Metallisierung der Drain- und Source-Kontakte und die Deckelektroden der Speicherkapazitäten. Daraufhin wird die dotierte Halbleiterschicht durch einen Ätzprozeß mit der strukturierten zweiten elektrisch leitfähigen Schicht als Maskierung entfernt, bevor eine transparente Pas sivierung ganzflächig aufgebracht wird. Das zweite Verfahren gemäß Anspruch 2 unterscheidet sich von dem oben beschriebenen Verfahren dadurch, daß die Bildpunktelektroden nicht aus der ersten elektrisch leitfähigen Schicht sondern erst aus der zweiten leitfähigen Schicht strukturiert werden. Hierzu muß die zweite elektrisch leitfähige Schicht aus einem transparen ten Material bestehen. Die erste leitfähige Schicht braucht bei diesem Verfahren hingegen nicht transparent zu sein.

Die Unteransprüche 3 bis 6 beinhalten vorteilhafte Weiterbil dungen der erfindungsgemäßen Verfahren. So kann die transpa rent elektrisch leitfähige Schicht vorteilhafterweise aus Indium-Zinn-Oxid (ITO) und die andere elektrisch leitfähige Schicht aus einem Metall wie Tantal, Molibdän, Chrom, Alumini um oder aus Kombinationen dieser Metalle bestehen. Der Gate- Isolator kann aus SiN_x, der Halbleiter aus a-Si : H und die Drain- und Source-Kontakte aus n⁺-a-Si : H bestehen, wobei die Schichtenfolge dieser drei Materialien in einem PECVD-Verfah ren (plasma enhanced chemical vapor deposition) abgeschieden werden kann. Besonders günstige Resultate lassen sich erzie len, wenn der Gate-Isolator, der Halbleiter und die Drain- und Source-Kontakte in einem trockenchemischen Ätzverfahren unter Bildung flach verlaufender Kanten strukturiert werden. Hier durch ist eine gute Kantenbedeckung der nachfolgend aufgesput terten leitfähigen Schicht gewährleistet, was für eine ein wandfreie Funktion der Transistoren wesentlich ist. Die zweite elektrisch leitfähige Schicht kann zweckmäßigerweise derart strukturiert werden, daß eine leitfähige Verbindung zu den Drain-Kontakten, den Spaltenleitungen und den Deckelektroden der Speicherkapazitäten entsteht.

Zeichnung

Nachfolgend werden zwei bevorzugte Ausführungsbeispiele der erfindungsgemäßen Verfahren anhand der Zeichnung näher be schrieben.

Es zeigen:

Fig. 1 eine Draufsicht auf zwei Bildpunkte eines Flüssig kristallbildschirms mit einem Dünnschichttransistor und einer Speicherkapazität nach Aufbringen und Strukturieren einer ersten elektrisch leitfähigen Schicht nach einem ersten Herstellungsverfahren;

Fig. 2 eine Draufsicht auf die Bildpunkte nach Fig. 1 in einem zweiten Herstellungsstadium;

Fig. 3 eine Draufsicht auf die Bildpunkte nach Fig. 1 nach Aufbringen und Strukturieren der zweiten elektrisch leitfähigen Schicht;

Fig. 4 eine Draufsicht auf zwei Bildpunkte eines Flüssig kristallbildschirms mit einem Dünnschichttransistor und einer Speicherkapazität nach Aufbringen einer ersten elektrisch leitfähigen Schicht nach einem zweiten Herstellungsverfahren;

Fig. 5 eine Draufsicht auf die Bildpunkte nach Fig. 4 in einem zweiten Herstellungsstadium;

Fig. 6 eine Draufsicht auf die Bildpunkte nach Fig. 4 nach Aufbringen und Strukturieren einer zweiten leitfähi gen Schicht.

Fig. 1 zeigt in der Draufsicht zwei Bildpunkte 10 und 11 nach dem Aufbringen und Ätzen einer transparenten leitfähigen Schicht, vorzugsweise aus ITO. Aus dieser ersten Schicht wer den Spaltenleitungen 12 und die zwischen den Spaltenleitungen 12 liegenden Teile 13.1 von Zeilenleitungen 13 gebildet. Au ßerdem werden mit dieser ersten Schichtfolge auch bereits die Bildpunktelektroden 14 strukturiert. Ein Abschnitt 15 der Zeilenleitung 13 bildet das Gate eines Dünnschichttransistors und ein Abschnitt 16 die Grundelektrode einer Speicherkapazi tät. In dem in Fig. 2 gezeigten Herstellungsstadium der beiden Bildpunkte aus Fig. 1 ist eine Schichtfolge aus einem Gate- Isolator, einem Halbleiter und einer Drain- und Source-Kontak tierung, die vorzugsweise aus SiN_X/i-a-Si : H/n⁺-a-Si : H besteht, in einem PECVD-Verfahren abgeschieden und anschließend trockenchemisch geätzt worden. Aus dieser Schichtenfolge werden die Kanalbereiche der Dünnschichttransistoren, die Isolationsbereiche der Speicherkapazitäten und außerdem Über brückungen 17 der Spaltenleitungen 12 gebildet. Diese isolie renden Überbrückungen sind notwendig für die Herstellung des zweiten Teils 13.2 der Zeilenleitungen 13 durch Aufbringen und Strukturieren der zweiten elektrisch leitfähigen Schicht, wie sie in Fig. 3 gezeigt ist. Die zweite elektrisch leitfähige Schicht kann beispielsweise aus Molibdän und Tantal bestehen. Aus ihr werden die Drain- und Source-Metallisierungen 18 und die Deckelektroden 19 der Speicherkapazitäten gebildet. Außer dem werden gleichzeitig Verbindungen 20 zwischen den Drain- Kontakten und den Spaltenleitungen und Verbindungen 21 zwi schen den Deckelektroden 19 der Speicherkapazitäten und den Bildpunktelektroden 14 hergestellt.

Bei den in den Fig. 4 bis 6 gezeigten, nach einem zweiten Ver fahren hergestellten Bildpunkten 30 und 31 werden mit einer ersten elektrisch leitfähigen Schicht aus einem beliebigen Metall, beispielsweise aus Molibdän, zunächst nur Spaltenlei tungen 32 und zwischen den Spalten liegende Teile 33.1 der Zeilenleitungen 33 strukturiert. Teile der Zeilenleitungen 33 bilden gleichzeitig das Gate 34 des herzustellenden Dünn schichttransistors sowie die Grundelektrode 35 einer zu bil denden Speicherkapazität. In Fig. 5 ist das Herstellungs stadium nach Aufbringen und Strukturieren der Schichtfolge SiN_X/i-a-Si : H/n⁺-a-Si : H zur Herstellung des Gate-Isolators, der Drain- und Source-Kontakte, des Dielektrikums für die Spei cherkapazität 35 und für Überbrückungen 36 der Spaltenleitun gen 32 gezeigt. Anschließend wird eine zweite elektrisch leit fähige Schicht aus einem transparenten Material aufgebracht und strukturiert, so daß sich das in Fig. 6 gezeigte Bild ergibt. Aus der transparenten zweiten leitfähigen Schicht werden die Bildpunktelektroden 37 und die ergänzenden Teile 33.2 der Zeilenleitungen 33 sowie die Drain- und Source-Metal lisierungen 38 und die Deckelektroden 39 der Speicherkapazitä ten 35 gebildet. Außerdem wird die Drain-Metallisierung durch Verbindungen 40 mit den Spaltenleitungen 32 und die Deckelek trode 39 der Speicherkapazität über Verbindungen 41 mit der Bildpunktelektrode 37 verbunden.

Beide Verfahren, das in den Fig. 1 bis 3 gezeigte und das in den Fig. 4 bis 6 gezeigte, kommen insgesamt mit lediglich zwei elektrisch leitfähigen Schichten und somit insgesamt nur drei Maskenschritten aus. Die Verfahren unterscheiden sich dadurch, daß beim Verfahren nach den Fig. 1 bis 3 bereits mit der er sten elektrisch leitfähigen Schicht die Bildpunktelektroden strukturiert werden, während beim Verfahren nach den Fig. 4 bis 6 die Bildpunktelektroden erst mit der zweiten elektrisch leitfähigen Schicht gebildet werden.

Claims

1. Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren mit Speicherkapazitäten, insbesondere für Flüssigkristallanzeigen, mit den Schritten:

1. Aufbringen einer transparenten ersten elektrisch leitfähigen Schicht auf ein Substrat und Strukturieren dieser Schicht als Spaltenleitungen (12) und zwischen den Spaltenleitungen (12) liegende Teile (13.1) der Zeilenleitungen (13) der Dünnschichttransistor-Matrix als Gate-Kontakte (15) der Transistoren, als Elektroden (16) der Speicherkapazitäten sowie als Bildpunktelektroden (14) in einem ersten Maskenschritt;
2. Aufbringen eines Gate-Isolators für die Dünnschichttransistoren;
3. Aufbringen eines undotierten Halbleiters,
4. Aufbringen eines p- oder n-dotierten Halbleiters als Drain- und Source-Kontakte der Dünnschichttransistoren;
5. Strukturieren des Gate-Isolators, des undotierten Halbleiters und der Drain- und Source Kontakte in einem zweiten Maskenschritt;
6. Aufbringen und Strukturieren einer zweiten elektrisch leitfähigen Schicht für die ergänzenden Teile (13.2) der Zeilenleitungen (13), die Metallisierung der Drain- und Source-Kontakte (18) und die Deckelektroden (19) der Speicherkapazitäten in einem dritten Maskenschritt;
7. Entfernung der dotierten Halbleiterschicht durch einen Ätzprozeß mit der strukturierten zweiten elektrisch leitfähigen Schicht als Maskierung;
8. Aufbringung einer transparenten Passivierung.

2. Verfahren zur Herstellung einer Matrix aus Dünnschichttransistoren mit Speicherkapazitäten, insbesondere für Flüssigkristallanzeigen mit den Schritten:

1. Aufbringen einer ersten elektrisch leitfähigen Schicht auf ein Substrat und Strukturieren dieser Schicht als Spaltenleitungen (32) und zwischen den Spaltenleitungen (32) liegende Teile (33.1) der Zeilenleitungen (33) der Dünnschichttransistor-Matrix, als Gate-Kontakte (34) der Transistoren und als Elektroden (35) der Speicherkapazitäten in einem ersten Maskenschritt;
2. Aufbringen eines Gate-Isolators für die Dünnschichttransistoren;
3. Aufbringen eines undotierten Halbleiters,
4. Aufbringen eines p- oder n-dotierten Halbleiters als Drain- und Source-Kontakte der Dünnschichttransisto ren;
5. Strukturieren des Gate-Isolators, des undotierten Halbleiters und der Drain- und Source-Kontakte in einem zweiten Mas kenschritt;
6. Aufbringen und Strukturieren einer transparenten zwei ten elektrisch leitfähigen Schicht für die ergänzenden Teile (33.2) der Zeilenleitungen, die Metallisierung (38) der Drain- und Source-Kontakte, die Deckelektro den (39) der Speicherkapazitäten sowie als Bildpunkt elektroden (37) in einem dritten Maskenschritt;
7. Entfernung der dotierten Halbleiterschicht durch einen Ätzprozeß mit der strukturierten zweiten elektrisch leitfähigen Schicht als Maskierung;
8. Aufbringen einer transparenten Passivierung.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die transparente elektrisch leitfähige Schicht aus ITO (Indium-Zinn-Oxid) und die andere elektrisch leitfähige Schicht aus einem Metall wie Tantal, Molibdän, Chrom, Aluminium oder aus Kombinationen dieser Metalle besteht.

4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch ge kennzeichnet, daß der Gate-Isolator aus SiN_X, der Halblei ter aus a-Si : H und die Drain- und Source-Kontakte aus n⁺-a-Si : H bestehen, wobei die Schichtenfolge dieser drei Materialien in einem PECVD-Verfahren abgeschieden wird.

5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch ge kennzeichnet, daß der Gate-Isolator, der Halbleiter und die Drain- und Source-Kontakte in einem Trockenätzverfah ren unter Bildung flach verlaufender Kanten strukturiert werden.

6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch ge kennzeichnet, daß die zweite elektrisch leitfähige Schicht derart strukturiert wird, daß eine leitfähige Verbindung (20, 21; 40, 41) zwischen den Drain-Kontakten, den Spal tenleitungen (12, 32) und den Deckelektroden (19, 39) der Speicherkapazität entsteht.