[go: up one dir, main page]

DE19722112B4 - Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement - Google Patents

Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement Download PDF

Info

Publication number
DE19722112B4
DE19722112B4 DE19722112A DE19722112A DE19722112B4 DE 19722112 B4 DE19722112 B4 DE 19722112B4 DE 19722112 A DE19722112 A DE 19722112A DE 19722112 A DE19722112 A DE 19722112A DE 19722112 B4 DE19722112 B4 DE 19722112B4
Authority
DE
Germany
Prior art keywords
ions
insulating layer
semiconductor substrate
implanted
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE19722112A
Other languages
English (en)
Other versions
DE19722112A1 (de
Inventor
Kil Ho Ichon Lee
Sang Ho Ichon Yu
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hyundai Electronics Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hyundai Electronics Industries Co Ltd filed Critical Hyundai Electronics Industries Co Ltd
Publication of DE19722112A1 publication Critical patent/DE19722112A1/de
Application granted granted Critical
Publication of DE19722112B4 publication Critical patent/DE19722112B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P32/00—
    • H10P30/204—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/0223—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate
    • H10D30/0227—Manufacture or treatment of FETs having insulated gates [IGFET] having source and drain regions or source and drain extensions self-aligned to sides of the gate having both lightly-doped source and drain extensions and source and drain regions self-aligned to the sides of the gate, e.g. lightly-doped drain [LDD] MOSFET or double-diffused drain [DDD] MOSFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/013—Manufacturing their source or drain regions, e.g. silicided source or drain regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H10P30/212—
    • H10P30/225—

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement, welches folgende Schritte aufweist:
Bilden einer Transistorstruktur, die ein Feldoxid (17), ein Gate-Oxyd (19) und eine Gate-Elektrode (21) auf einem Halbleitersubstrat aufweist,
Abscheiden einer ersten Isolierschicht (29) über einem aktiven Bereich des Halbleitersubstrats,
Implantieren einer vorbestimmten Menge an Fehlstellenionen mit konstanter Implantierungsenergie in den aktiven Bereich, um einen durch Ionen implantierten Fehlstellenbereich zu schaffen,
Entfernen der ersten Isolierschicht (29),
Aussetzen des Halbleitersubstrats einem schnellen thermischen Prozess für eine kurze Zeit,
Bilden einer zweiten Isolierschicht (38) und einer dritten Isolierschicht (39) der Reihe nach über der resultierenden Struktur, wobei die zweite und die dritte Isolierschicht als Isolierzwischenschicht und Planierungsschicht dienen,
und Aussetzen des Halbleitersubstrats einer thermischen Behandlung im Diffusionsofen, um den mit Ionen implantierten Fehlstellenbereich in einen flachen Source/Drain-Übergangsbereich umzuwandeln.

Description

  • Die Erfindung betrifft ein Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement.
  • Aus der US 5,273,914 ist ein Verfahren zur Herstellung eines CMOS-Halbleiters bekannt, bei dem ein durch Ionenimplantation gebildetes Begrenzungsgebiet auf einer Gate-Elektrode erzeugt wird, die sich auf dem Substrat erstreckt. Der Begrenzungsbereich dient dazu, zu verhindern, dass die Gate-Elektrode der Ionenimplantation ausgesetzt wird. Dadurch dass die Gate-Elektrode nicht der Ionenimplantation ausgesetzt wird, wird gewährleistet, dass eine Kanalbildung in der Gate-Elektrode ausgeschlossen wird. Das Implantieren von Ionen dient hierbei der Erzeugung von Fehlstellen im Substrat. Hauptzweck ist aber die Verwendung einer Kanalbildung in der Gate-Elektrode.
  • Üblicherweise erfordert die ultrahohe Integration von Halbleiter-Bauelementen eine signifikante Verringerung des Gebiets bzw. der Grundfläche des Source/Drain-Bereichs. Herkömmlicherweise wird die Bildung eines Source/Drain-Übergangs durch einen Voramorphisierungsprozess ausgeführt, bei welchem schwere Ionen wie etwa Arsen, Silicium oder Germanium, vor der Implantierung von Dotierstoffen vom p-Typ, wie etwa Bor und Borfluoridionen, implantiert werden, um das Durchtunneln von Bor zu verhindern, oder durch eine nachfolgende Wärmebehandlung bei niedriger Temperatur für kurze Zeit.
  • Um den Hintergrund der Erfindung besser verstehen zu können, erfolgt eine Erläuterung eines herkömmlichen Verfahrens zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement in Bezug auf 1.
  • Zunächst wird eine n-Wanne 43 im oberen Teil eines Halbleitersubstrats 41 gebildet, gefolgt durch die aufeinander folgende Bildung einer Feld-Oxidschicht 45, einer Gate-Oxidschicht 47, einer Gate-Elektrode 49 und eines Oxidschicht-Abstandhalters 51 über der n-Wanne 43. Die derart über dem Halbleitersubstrat 41 gebildete Struktur dient als Maske beim Ionenimplantierungsprozess zur Bildung eines p+-Source/Drain-Übergangsbereichs 53. Die Ionen werden durch eine Rest-Oxidschicht oder eine absichtlich aufgewachsene dünne Oxidschicht 59 implantiert, die auf dem p+-Source/Drain-Übergangsbereich 53 gebildet wird. Um den Schaden, der dem Durchtunnelungseffekt des Dotierstoffs, hier Bor, der Ionenimplantation und Metallverunreinigung, die in die Si-Schicht bei der Ionenimplantation eingeführt werden, zuzuschreiben ist, zu verhindern, wird die Rest-Oxidschicht 59 aus einer thermischen Oxidschicht gebildet, die auch verwendet wird, um das Halbleitersubstrat 41 vor einem Ätzen zum Bilden der Gate-Elektrode oder vor dem Reststoff nach der Bildung des Oxidschicht-Abstandhalters 51 zu schützen.
  • Als nächstes wird eine LPCVD-TEOS-Isolierzwischenschicht 55 abgeschieden, gefolgt von der Abscheidung einer Planarisierungschicht 57 über der Isolierzwischenschicht 55. Die Planarisierungschicht 57 ist eine Isolierschicht mit sehr guter Fließfähigkeit, wie etwa Borphosphosilikatglas ("BPSG").
  • Mit diesem herkömmlichen Verfahren ist es aus folgenden Gründen jedoch sehr schwierig, einen flachen Übergang, der die Konstruktionsregel für eine hochgradige Integration zufrieden stellt, insbesondere einen p+n-Übergang, zu bilden.
  • Erstens ist eine niedrige Energie für die BF2-Ionenimplantation erforderlich, um einen flachen p+n-Übergang zu bilden. Obwohl ein konventionell erhältlicher Hochstrom-Ionenimplanter in der Lage ist, eine Ionenimplantation mit 10 keV oder niedriger durchzuführen, ist seine Implantationsdosis jedoch zu gering, um den Implanter für den Prozess anwenden zu können.
  • Zweitens ist eine Senkung der Prozesstemperatur und -dauer in dem auf die Ionenimplantation folgenden thermischen Prozess, der dazu dient, den Übergang flach zu machen, limitiert aufgrund einer kritischen Bedingung zum Einebnen der Isolierzwischenschicht, wie etwa der BPSG. Eine derartige Verringerung mindert auch die Dotierstoffaktivierung und die Defektbeseitigung und führt so zu einer Erhöhung des Schichtwiderstands und des Übergangsleckstroms.
  • Insbesondere ist es schwierig, die Bor-Diffusion einer derartigen BF2-Ionenimplantation zu verhindern, weil das implantierte Fluor das Halbleitersubstrat amorph macht, was dazu führt, dass nach der Wärmebehandlung für die Planarisierung der herkömmlichen LPCVD-TEOS- und BPSG-Schicht Defekte unterhalb der Grenze zwischen einem anfänglich amorphisierten Bereich und einem nicht amorphisierten Bereich weit verteilt werden. Die Defekte liegen außerdem in hohem Maß in der Verarmungsschicht des Übergangs vor, was den Übergangsleckstrom erhöht.
  • Obwohl nicht gezeigt, können andere herkömmliche Verfahren einen flachen Übergang durch Absenken der Prozess-Temperatur und -Zeit bei der nachfolgenden Wärmebehandlung erzeugen. Allerdings kann durch die meisten von ihnen weder eine elektrische Aktivierung des Dotierstoffs noch eine Defektbeseitigung erzielt werden, was bei diesen Verfahren zu einem sehr hohen Übergangsleckstrom führt. Die kritische Bedingung zum Planarisieren der Isolierzwischenschicht, wie etwa der BPSG-Schicht, limitiert die Verringerung der Prozess-Temperatur und der -Zeit der nachfolgenden Wärmebehandlung stark, wodurch die Bildung des flachen Übergangs behindert wird.
  • Aufgrund der vorstehend genannten Beschränkung sind die durch die herkömmlichen Verfahren hergestellten Halbleiter-Bauelemente bezüglich ihrer Zuverlässigkeit und einer hohen Integrierbarkeit beschränkt.
    •
  • Eine Aufgabe der vorliegenden Erfindung besteht darin, die beim Stand der Technik vorhandenen Probleme zu überwinden, und ein Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement zu schaffen.
  • Gelöst wird diese Aufgabe durch die Merkmale des Anspruchs 1. Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Als Ergebnis intensiver und sorgfältiger Studien haben die vorliegenden Erfinder ermittelt, dass der am stärksten beschränkende Faktor zur Erzielung eines flachen Übergangs in einem Halbleiter-Bauelement Punktdefekte sind, wie etwa Si-Zwischengitterstellen und -Fehlstellen, die beide durch Ionenimplantation erzeugt werden, und dass die internen Siliciumdefekte beseitigt werden, wenn die Punktdefekte miteinander gekoppelt werden (Si-Zwischengitterstelle plus -Fehlstelle = 0). Aufgrund des Ergebnisses kann nach der Ionenimplantation eine große Mengen an Punktdefekten ohne Diffusion von Dotierstoffen und ohne Koppeln der Punktdefekte durch Ausführen eines schnellen thermischen Prozesses mit einer steilen Temperaturrampe für eine kurze Zeit entfernt werden.
  • Vorliegend werden Arsenionen mit Hilfe der Lücke und Borionen mit Hilfe der Siliciumzwischengitterstelle diffundiert. Nach Durchführen des schnellen thermischen Prozesses für eine kurze Zeit werden die Punktdefekte miteinander gekoppelt, so dass ihre Dichten stark verringert werden. Dadurch können sowohl die Arsen- als auch die Borionen daran gehindert werden, bei der nachfolgenden thermischen Behandlung bzw. Wärmebehandlung bzw. Behandlung im Diffusionsofen zur Planarisierung des Oxids gleichzeitig diffundiert zu werden, wodurch ein flacher Übergang geschaffen wird. Außerdem können restliche Defekte bezüglich der Größe und Dichte verringert werden, was zu einer elektrischen Aktivierung der Dotierstoffe und einem geringen Übergangsleckstrom führt.
  • Gemäß der vorliegenden Erfindung wird die vorstehend genannte Aufgabe durch Bereitstellen eines Verfahrens zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement gelöst, aufweisend die Schritte: Erstellen einer Transistorstruktur, einschließlich eines Feldoxids, eines Gate-Oxids und einer Gate-Elektrode auf einem Halbleitersubstrat, Abscheiden einer ersten Isolierschicht mit einer Dicke über einem aktiven Bereich des Halbleitersubstrats, Implantieren einer vorbestimmten Menge an Fehlstellenionen mit konstanter Implantierungsenergie in den aktiven Bereich zur Bildung eines Ionen-implantierten Fehlstellenbereichs, Entfernen der ersten Isolierschicht, Unterwerfen des Halbleitersubstrats einem schnellen thermischen Prozess für eine kurze Zeit, Bilden einer zweiten Isolierschicht und einer dritten Isolierschicht über der resultierenden Struktur nacheinander, wobei die zweiten und dritten Isolierschichten als Isolierzwischenschicht und Planarisierungsschicht dienen, und Unterwerfen des Halbleitersubstrats einer thermischen Behandlung im Diffusionsofen, um den Ionen implantierten Fehlstellenbereich in einen flachen Source/Drain-Übergangsbereich umzuwandeln.
    •
  • Nachfolgend wird die Erfindung anhand der Zeichnungen beispielhaft näher erläutert; es zeigen:
  • 1 eine Querschnittsansicht eines herkömmlichen Verfahrens zur Bildung eines flachen Übergangs in einem CMOS-Halbleiter-Bauelement,
  • 2A bis 2D Querschnittsansichten eines Verfahrens zur Bildung eines flachen Übergangs in einem CMOS-Halbleiter-Bauelement gemäß der vorliegenden Erfindung, und
  • 3 Tiefenverteilungskurven von Bor gemäß einem herkömmlichen Verfahren und gemäß der vorliegenden Erfindung.
  • In 2 sind die schrittweisen Prozesse bei der Bildung eines flachen Übergangs in einem CMOS-Transistor gezeigt.
  • Wie in 2A gezeigt, werden zunächst trivalente p-Typ-Ionen und pentavalente n-Typ-Ionen selektiv in ein Halbleitersubstrat 11 implantiert, um eine p-Wanne 13 und eine n-Wanne 15 zu bilden, und ein Feldoxid 17 wird an der Grenze zwischen der p-Wanne 13 und der n-Wanne 15 gebildet. Ein Gate-Oxid 19 wird vollständig über dem Halbleitersubstrat 11 gebildet, woraufhin ein leitendes Material, wie etwa Polysilicium, über der resultierenden Struktur abgeschieden wird. Ein Strukturierprozess führt zu einer Gate-Elektrode 21. Daraufhin wird ein erstes Photoresistschichtmuster 23 so gebildet, dass die n-Wanne 15 abgedeckt ist, und es dient als Maske für den Implantierungsprozess, bei welchem Arsenionen, n-Typ-Ionen, mit niedriger Dichte in die p-Wanne 13 implantiert werden, um einen leicht bzw. gering dotierten Arsenbereich 25 zu erzeugen.
  • Als zweites wird, wie in 2B gezeigt, nach Entfernen des ersten Photoresistschichtmusters 23 ein Oxid, bei dem es sich um einen Isolator handelt, vollständig über der resultierenden Struktur abgeschieden und daraufhin einem anisotropen Ätzprozess unterworfen, um einen Oxid-Abstandshalter 27 an der Seitenwand der Gate-Elektrode 21 zu bilden, und eine erste Isolierschicht 29 mit einer Dicke von etwa 5–20 nm wird auf dem Teil des Subtrats gebildet, in welchem ein Source/Drain-Bereich gebildet werden soll. Die erste Isolierschicht 29 kann gebildet werden, indem die Überätzung nicht ausgeführt wird, die das anisotrope Ätzen begleitet. Infolge davon wird ein zweites Photoresistmuster 31 gebildet, um die n-Wanne 15 abzudecken. Unter Verwendung des zweiten Photoresistmusters als Maske werden Arsenionen mit einer Implantationsdosis von 1E15-1E16 Ionen/cm2 sowie mit einer Implantationsenergie von 10–40 keV implantiert, um einen stark dotierten Arsenbereich 33 in der p-Wanne 13 zu bilden. Infolge davon wird eine gering dotierte Drainstruktur ("LDD") gebildet, in welcher der hochdichte Arsen-implantierte Bereich 33 den gering dotierten Arsen-Bereich enthält.
  • Wie in 2C gezeigt, wird nach Entfernung des zweiten Photoresistmusters 31 als nächstes ein drittes Photoresistmuster 35 gebildet, um die p-Wanne 13 abzudecken. Um einen Borfluoridionen-implantierten Bereich 37 in der n-Wanne 15 zu bilden, dient das dritte Photoresistmuster 35 als Maske, wenn Borfluorid(BF2)ionen in einer Dosis von 1E15–5E15 Ionen/cm2 und mit einer Energie von 5–40 keV in der n-Wanne 15 implantiert werden.
  • Anstelle der Borfluoridionen können Borionen verwendet werden. In diesem Fall wird der resultierende Borionen-implantierte Bereich durch Implantieren von Borionen in einer Dosis von 1E15–5E15 Ionen/cm2 und mit einer Energie von 2–10 keV implantiert.
  • Wie in 2D gezeigt, wird daraufhin das dritte Photoresistmuster 35 entfernt, gefolgt von der Entfernung des restlichen Oxids 29 unter Verwendung einer HF-Lösung, die zu keiner Beschädigung des Halbleitersubstrats 11 führt. Daraufhin wird das Halbleitersubstrat 11 einem schnellen thermischen Prozess (RTP) unterworfen, bei welchem eine Stickstoffatmosphäre mit einer Temperaturrampe von 30°C/s oder höher auf eine Temperatur von etwa 750 bis 1050°C erwärmt wird, wobei die Temperatur 2 bis 60 Sekunden beibehalten wird. Ein TEOS-Oxid 38, das als Isolierschicht dient, wird mit einer Dicke von 30 bis 100 nm abgeschieden, gefolgt von der Abscheidung einer BPSG-Isolierschicht über dem TEOS-Oxid 38. Die BPSG-Isolierschicht 39 kann durch einen Plasma-verstärkten chemischen Dampfabscheidungsprozess, einen chemischen Dampfabscheidungsprozess unter Atmosphärendruck oder einen chemischen Dampfabscheidungsprozess unter niedrigem Druck gebildet werden. Daraufhin wird eine Wärmebehandlung bzw. eine Behandlung im Diffusionsofen ausgeführt, um gleichzeitig einen n+-Source/Drain-Übergangsbereich in der p-Wanne 13 und einen p+-Source/Drain-Übergangsbereich in der n-Wanne 15 bei einer Temperatur von 750 bis 900°C für 10 bis 90 Minuten zu bilden.
  • Der schnelle thermische Prozess, der in einem hohen Wärmebereich für eine kurze Zeit ausgeführt wird, veranlasst die Punktdefekte, wie etwa die Siliciumzwischengitterstellen und -fehlstellen, die beide durch die Ionenimplantation auftreten, dazu, miteinander gekoppelt und dadurch entfernt zu werden, wodurch die Diffusion von Dotierstoffen verhindert wird, die durch Defekte bei einer nachfolgenden Behandlung im Diffusionsofen verursacht werden. Infolge dessen bleibt die Tiefe des Übergangs flach und der Übergangsleckstrom wird verringert.
  • 3 zeigt die Verteilung von Fehlstellen- bzw. Störstellenionen, die mit dem herkömmlichen Verfahren und dem Verfahren gemäß der Erfindung in das Halbleitersubstrat implantiert sind. Wie aus 3 hervorgeht, führt ein zusätzlicher schneller thermischer Prozess, der bei 950°C für 5 Sekunden ausgeführt wird, zum selben Zustand der Ionenimplantation, und eine thermische Behandlung im Diffusionsofen wie bei dem herkömmlichen Verfahren führt zu einer Bortiefenverteilung, die wesentlich flacher ist als sie mit dem herkömmlichen Verfahren erhalten wird.
  • Wie vorstehend erläutert, kann ein wesentlich flacherer Übergang mit einem geringeren Schichtwiderstand und einem geringeren Leckstrom selbst unter denselben Ionenimplantierungs- und Diffusionssbedingungen durch die vorliegende Erfindung im Vergleich zum herkömmlichen Verfahren erhalten werden. Dies trägt zu einer Verbesserung der Produktionsausbeute des Halbleiter-Bauelements bei. Durch Beseitigung der Punktdefekte durch den schnellen thermischen Prozess können außerdem die Beschränkungen bei der Auswahl der Temperatur im Diffusionsofen und der Prozesszeit zum Planarisieren der nachfolgenden Isolierzwischenschicht gelockert werden, so dass die Prozesstoleranz vergrößert werden kann, wodurch die Eigenschaften und die Zuverlässigkeit des Halbleiter-Bauelements verbessert werden und eine hohe Integration des Halbleiter-Bauelements möglich ist.

Claims (10)

  1. Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement, welches folgende Schritte aufweist: Bilden einer Transistorstruktur, die ein Feldoxid (17), ein Gate-Oxyd (19) und eine Gate-Elektrode (21) auf einem Halbleitersubstrat aufweist, Abscheiden einer ersten Isolierschicht (29) über einem aktiven Bereich des Halbleitersubstrats, Implantieren einer vorbestimmten Menge an Fehlstellenionen mit konstanter Implantierungsenergie in den aktiven Bereich, um einen durch Ionen implantierten Fehlstellenbereich zu schaffen, Entfernen der ersten Isolierschicht (29), Aussetzen des Halbleitersubstrats einem schnellen thermischen Prozess für eine kurze Zeit, Bilden einer zweiten Isolierschicht (38) und einer dritten Isolierschicht (39) der Reihe nach über der resultierenden Struktur, wobei die zweite und die dritte Isolierschicht als Isolierzwischenschicht und Planierungsschicht dienen, und Aussetzen des Halbleitersubstrats einer thermischen Behandlung im Diffusionsofen, um den mit Ionen implantierten Fehlstellenbereich in einen flachen Source/Drain-Übergangsbereich umzuwandeln.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isolierschicht (29) ein 5 bis 20 nm dickes Oxyd ist.
  3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der mit Ionen implantierte Fehlstellenbereich durch Implantieren von Arsenionen mit einer Implantationsdosis von 1E15–5E15 Ionen/cm2 und einer Implantationsenergie von 10 bis 40 keV gebildet wird.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ionen-implantierte Fehlstellenbereich durch Implantieren von Borfluoridionen mit einer Implantationsdosis von 1E15–5E15 Ionen/cm2 und einer Implantationsenergie von 5–40 keV gebildet wird.
  5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Ionen-implantierte Fehlstellenbereich durch Implantieren von Borionen mit einer Implantationsdosis von 1E15–5E15 Ionen/cm2 und einer Implantationsenergie von 2–10 keV gebildet wird.
  6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die erste Isolierschicht (29) unter Verwendung einer HF-Lösung nass entfernt wird.
  7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der schnelle thermische Prozess bei einer Temperatur von 750 bis 1050°C für 2 bis 60 Sekunden mit einer Temperaturrampe von 30°C/s oder höher ausgeführt wird.
  8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die zweite Isolierschicht (38) eine Tetraethylorthosilikat-Isolierschicht mit einer Dicke von 30 bis 100 nm ist.
  9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die dritte Isolierschicht (39) durch einen plasma-verstärkten chemischen Dampfabscheidungsprozess, einen chemischen Dampfabscheidungsprozess unter Atmosphärendruck oder einen chemischen Dampfabscheidungsprozess bei niedriger Temperatur gebildet wird.
  10. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die thermische Behandlung im Diffusionsofen bei einer Temperatur von 750 bis 900°C für 10 bis 90 Minuten ausgeführt wird.
DE19722112A 1996-06-14 1997-05-27 Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement Expired - Fee Related DE19722112B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019960023252A KR100203131B1 (ko) 1996-06-24 1996-06-24 반도체 소자의 초저접합 형성방법
KR96-23252 1996-06-24

Publications (2)

Publication Number Publication Date
DE19722112A1 DE19722112A1 (de) 1998-01-02
DE19722112B4 true DE19722112B4 (de) 2004-12-16

Family

ID=19463049

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19722112A Expired - Fee Related DE19722112B4 (de) 1996-06-14 1997-05-27 Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement

Country Status (5)

Country Link
US (1) US5872047A (de)
JP (1) JP3007061B2 (de)
KR (1) KR100203131B1 (de)
DE (1) DE19722112B4 (de)
GB (1) GB2314676B (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100245092B1 (ko) * 1996-12-20 2000-02-15 김영환 초저접합을 갖는 반도체소자 제조방법
JP3450163B2 (ja) 1997-09-12 2003-09-22 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6461923B1 (en) * 1999-08-18 2002-10-08 Advanced Micro Devices, Inc. Sidewall spacer etch process for improved silicide formation
DE10139396A1 (de) * 2001-08-10 2003-01-16 Infineon Technologies Ag Integrierte Halbleiterschaltung mit einem Varaktor
KR100508756B1 (ko) * 2003-03-12 2005-08-17 삼성전자주식회사 반도체 장치의 트랜지스터 형성 방법
TWI260717B (en) * 2004-05-17 2006-08-21 Mosel Vitelic Inc Ion-implantation method for forming a shallow junction
KR100752197B1 (ko) 2006-09-12 2007-08-27 동부일렉트로닉스 주식회사 반도체 소자의 제조 방법
US7927987B2 (en) * 2007-03-27 2011-04-19 Texas Instruments Incorporated Method of reducing channeling of ion implants using a sacrificial scattering layer
US10303525B2 (en) 2014-12-24 2019-05-28 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10061583B2 (en) 2014-12-24 2018-08-28 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10942744B2 (en) 2014-12-24 2021-03-09 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10387156B2 (en) 2014-12-24 2019-08-20 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10061589B2 (en) 2014-12-24 2018-08-28 Intel Corporation Systems, apparatuses, and methods for data speculation execution
US10387158B2 (en) 2014-12-24 2019-08-20 Intel Corporation Systems, apparatuses, and methods for data speculation execution
JP2017139312A (ja) * 2016-02-03 2017-08-10 株式会社Ｓｃｒｅｅｎホールディングス 接合形成方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4329773A (en) * 1980-12-10 1982-05-18 International Business Machines Corp. Method of making low leakage shallow junction IGFET devices
JPS6072272A (ja) * 1983-09-28 1985-04-24 Toshiba Corp 半導体装置の製造方法
NL8802219A (nl) * 1988-09-09 1990-04-02 Philips Nv Werkwijze voor het vervaardigen van een halfgeleiderinrichting met een siliciumlichaam waarin door ionenimplantaties halfgeleidergebieden worden gevormd.
US5366922A (en) * 1989-12-06 1994-11-22 Seiko Instruments Inc. Method for producing CMOS transistor
JP2994128B2 (ja) * 1991-03-04 1999-12-27 シャープ株式会社 半導体装置の製造方法
US5279976A (en) * 1991-05-03 1994-01-18 Motorola, Inc. Method for fabricating a semiconductor device having a shallow doped region
US5563093A (en) * 1993-01-28 1996-10-08 Kawasaki Steel Corporation Method of manufacturing fet semiconductor devices with polysilicon gate having large grain sizes
US5413945A (en) * 1994-08-12 1995-05-09 United Micro Electronics Corporation Blanket N-LDD implantation for sub-micron MOS device manufacturing

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5273914A (en) * 1988-10-14 1993-12-28 Matsushita Electric Industrial Co., Ltd. Method of fabricating a CMOS semiconductor devices

Also Published As

Publication number Publication date
GB2314676A (en) 1998-01-07
US5872047A (en) 1999-02-16
DE19722112A1 (de) 1998-01-02
KR980005412A (ko) 1998-03-30
GB9711803D0 (en) 1997-08-06
JP3007061B2 (ja) 2000-02-07
GB2314676B (en) 2001-04-18
KR100203131B1 (ko) 1999-06-15
JPH1055978A (ja) 1998-02-24

Similar Documents

Publication Publication Date Title
DE10214066B4 (de) Halbleiterbauelement mit retrogradem Dotierprofil in einem Kanalgebiet und Verfahren zur Herstellung desselben
DE10245607B4 (de) Verfahren zum Bilden von Schaltungselementen mit Nickelsilizidgebieten, die durch ein Barrierendiffusionsmaterial thermisch stabilisiert sind sowie Verfahren zur Herstellung einer Nickelmonosilizidschicht
DE10345346B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind
DE102017117949B4 (de) Verringerung von rippenverlust beim ausbilden von finfets
DE19722112B4 (de) Verfahren zur Bildung eines flachen Übergangs in einem Halbleiter-Bauelement
EP0018520B1 (de) Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung
DE10255849B4 (de) Verbesserte Drain/Source-Erweiterungsstruktur eines Feldeffekttransistors mit dotierten Seitenwandabstandselementen mit hoher Permittivität und Verfahren zu deren Herstellung
DE4420052C2 (de) Verfahren zur Herstellung eines Silizid-Gates für MOS-Halbleitereinrichtungen
DE69327145T2 (de) Herstellungsverfahren für ein CMOS-Bauteil
DE102008054075A1 (de) Abgesenkter Drain- und Sourcebereich in Verbindung mit einer komplexen Silizidherstellung in Transistoren
DE3788120T2 (de) Verfahren zur herstellung gestapelter mos-strukturen.
DE10324433B4 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE102005030065B4 (de) Festphasenepitaxie verwendendes Halbleiterbauelement und Verfahren zur Herstellung desselben
DE10261307B4 (de) Verfahren zur Herstellung einer Spannungsoberflächenschicht in einem Halbleiterelement
DE3938925A1 (de) Verfahren zur herstellung eines integrierten schaltkreises
DE102006046363B4 (de) Verfahren zum Verringern von Kristalldefekten in Transistoren mit wieder aufgewachsenen flachen Übergängen durch geeignetes Auswählen von Kristallorientierungen
DE102015121890A1 (de) Verfahren zum Prozessieren eines Halbleiterwafers
DE19654686A1 (de) Verfahren zum Herstellen einer Dreifachwanne in einer Halbleitervorrichtung
DE102006035669A1 (de) Transistor mit einem verformten Kanalgebiet, das eine leistungssteigernde Materialzusammensetzung aufweist
DE102004057764B4 (de) Verfahren zur Herstellung eines Substrats mit kristallinen Halbleitergebieten mit unterschiedlichen Eigenschaften, die über einem kristallinen Vollsubstrat angeordnet sind und damit hergestelltes Halbleiterbauelement
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE102014019452B4 (de) Verfahren zur Herstellung eines selbstjustierten Kontakts
DE10240422A1 (de) Halbleiterelement mit einer Polysilizium-Linienstruktur mit vergrößertem Metallsilizidbereichen und ein Verfahren zur Herstellung der Polysilizium-Linienstruktur eines Halbleiterelementes
DE10210233B4 (de) Neues Integrationsverfahren zur Ausbildung erhöhter Kontakte für Sub-150nm Bauelemente
DE102014118948B4 (de) Halbleitervorrichtung mit Metallsilizidsperrbereich und Verfahren zu dessen Herstellung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203