[go: up one dir, main page]

DE19620833A1 - Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung - Google Patents

Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung

Info

Publication number
DE19620833A1
DE19620833A1 DE19620833A DE19620833A DE19620833A1 DE 19620833 A1 DE19620833 A1 DE 19620833A1 DE 19620833 A DE19620833 A DE 19620833A DE 19620833 A DE19620833 A DE 19620833A DE 19620833 A1 DE19620833 A1 DE 19620833A1
Authority
DE
Germany
Prior art keywords
layer
contact hole
insulation layer
formation
lower electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19620833A
Other languages
English (en)
Other versions
DE19620833C2 (de
Inventor
Yoo Chan Jeon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
LG Semicon Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Semicon Co Ltd filed Critical LG Semicon Co Ltd
Publication of DE19620833A1 publication Critical patent/DE19620833A1/de
Application granted granted Critical
Publication of DE19620833C2 publication Critical patent/DE19620833C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05Making the transistor
    • H10B12/053Making the transistor the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/60Capacitors
    • H10D1/68Capacitors having no potential barriers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)

Description

Die vorliegende Erfindung bezieht sich auf ein Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung und insbesondere auf ein so weit vereinfachtes Verfahren, daß unterschiedlichste Materialien zur Bildung einer Elektrode des Kondensators verwendet werden können.
Im allgemeinen verringert sich der für einen Kondensator einer Halbleiter­ einrichtung zur Verfügung stehende Flächenbereich mit zunehmender Packungsdichte der Halbleitereinrichtungen, was zu einer Reduzierung der Kapazität der Halbleitereinrichtungen führt. Um der Abnahme der Ka­ pazität entgegenzuwirken, wurde bereits vorgeschlagen, die dielektri­ schen Schichten der Kondensatoren dünner auszubilden. Nimmt jedoch die Dicke der dielektrischen Schichten ab, kann ein Leckstrom infolge hö­ herer Tunnelungswahrscheinlichkeit auftreten. Hierdurch verschlech­ tern sich die Betriebseigenschaften der Halbleitereinrichtungen erheb­ lich.
Um eine zu starke Verringerung der Dicke der dielektrischen Schicht zu vermeiden, wurde bereits vorgeschlagen, die Oberflächenrauhigkeit des Kondensators zu vergrößern, um auf diese Weise zu einem höheren wirk­ samen Bereich des Kondensators zu kommen. Auch wurden schon Nitrid- Oxid-Schichten oder reoxidierte Nitrid-Oxid-Schichten mit hoher Dielek­ trizitätskonstanten als dielektrische Kondensatorschicht verwendet. Die­ se Verfahren führen jedoch zu Stufen in der Oberfläche der Einrichtung, so daß photolithographische Prozesse schwer durchzuführen sind und sich die Herstellungskosten erhöhen. Die zuvor beschriebenen Verfahren kön­ nen daher praktisch nicht zum Einsatz kommen, wenn hochintegrierte Einrichtungen hergestellt werden sollen, beispielsweise DRAM′s mit 256M oder mehr.
Andererseits wurde schon in Betracht gezogen, zur Vergrößerung der Ka­ pazität des Kondensators bei gleichzeitiger Verringerung seiner Oberflä­ chenrauhigkeit Materialien mit sehr hoher Dielektrizitätskonstanten zur Bildung der dielektrischen Kondensatorschicht heranzuziehen. Ein Mate­ rial, daß diesen Anforderungen genügt, ist z. B. Ta₂O₅. Die Verwendung dieses Materials führt zu mehreren Vorteilen, beispielsweise zur Verringe­ rung der Dicke der dielektrischen Schicht, zur Verbesserung der Eigen­ schaften der Speichereinrichtung und zur Überwindung einiger Probleme bei der Integration derartiger Einrichtungen. Allerdings ist die tatsächli­ che Dielektrizitätskonstante von Ta₂O₅ nicht so hoch, so daß es bei Ver­ wendung dieses Materials ebenfalls schwierig ist, zu höchstintegrierten Einrichtungen zu kommen, um dem Trend nach immer größer werdender Packungsdichte folgen zu können.
In letzter Zeit wurden Oxide vom Perovskit-Typ als ferroelektrische Materi­ alien zunehmend interessanter, und es wurde auch überlegt, diese Materi­ alien als Dielektrikum bei der Bildung von Halbleiterspeichern zu verwen­ den. Zu den Oxiden vom Perovskit-Typ gehören Pb(Zr, Ti)O₃(PZT), (Pb, La) (Zr, Ti) O₃(PLZT), (Ba, Sr) TiO₃(BST), BaTiO₃ und SrTiO₃. Diese Materialien reagieren jedoch leicht mit Silizium und Siliziden, die Substrate bilden, und sind einer starken oxidierenden Umgebung ausgesetzt, wenn die Bil­ dung eines Dünnfilms aus diesen Materialien erfolgt, um die Elektrode des Kondensators zu oxidieren. Daher wurden bereits Überlegungen ange­ stellt, wie die bei dem tatsächlichen Herstellungsprozeß der Halbleiterein­ richtung auftretenden Probleme gelöst werden können.
Bei der Bildung eines Kondensators nach dem Stand der Technik wird nach Herstellung einer eine relativ komplizierte Struktur aufweisenden Elektrode eine Oxidschicht auf der Oberfläche der Elektrode erzeugt. In diesem Fall gibt es keine Probleme bezüglich einer Stufenabdeckung. Das zuvor erwähnte Perovskit-Material enthält verschiedene Grundelemente und wird durch chemische Dampfabscheidung im Vakuum aufgebracht, also durch ein CVD-Verfahren, da es schwierig ist, Perovskit-Material mit guten Eigenschaften durch Oxidation der Elektrode zu erhalten.
Als Reaktionsquelle können metallorganische Verbindungen verwendet werden, die ein Element zur Bildung des Perovskit-Materials mit guten Ei­ genschaften enthalten. Somit läßt sich durch ein metallorganisches CVD-Ver­ fahren (MOCVD-Verfahren) ein Dünnfilm aus einer metallorganischen Verbindung herstellen. Es ist bekannt, daß sich durch ein CVD-Verfahren Material leicht auf der Oberfläche eines Substrats abscheiden läßt, das ei­ ne gewisse Rauhigkeit aufweist, oder aber auch in einer kleinen Öffnung, da sich mit dem CVD-Verfahren Stufen gut abdecken lassen. Allerdings ist das CVD-Verfahren nicht zur Bildung einer Einrichtung mit sehr kleinen und tiefen Löchern geeignet.
Konventionelle Kondensatorstrukturen von Halbleitereinrichtungen und Verfahren zu deren Herstellung werden nachfolgend unter Bezugnahme auf die beiliegenden Zeichnungen erläutert. Die Fig. 1 und 2 zeigen Querschnittsdarstellungen von konventionellen Kondensatorstrukturen zur Erläuterung der Anordnung dielektrischer Schichten auf Elektroden mit vertikalen Seitenwänden.
Gemäß Fig. 1 befindet sich eine Zwischenisolationsschicht 2 auf einem Substrat 1, auf welchem ein nicht dargestellter Transistor zu liegen kommt. Auf der Zwischenisolationsschicht 2 befindet sich ein Material zur Bildung von Elektroden 3. Dieses Material wird auf photolithographi­ schem Wege entfernt, um die Elektroden 3 zu erhalten. Auf die gesamte Oberfläche der Elektroden 3 wird dann eine dielektrische Schicht 4 aufge­ bracht. Soll eine vorbestimmte Dicke der dielektrischen Schicht 4 auf der Substratoberfläche eingehalten werden, so wird der Teil 4A der dielektri­ schen Schicht 4 auf der horizontalen Oberfläche der Elektroden 3 dicker als derjenige Teil 4B der dielektrischen Schicht 4, welcher zwischen den Elektroden 3 zu liegen kommt. Dies liegt an der schlechten Stufenbe­ deckung im Bereich schmaler Spalten, also in denjenigen Bereichen, wo das Material zur Bildung der Elektroden 3 selektiv entfernt wurde. Es er­ gibt sich daher eine stark verminderte Kapazität.
Die Elektroden 3 weisen darüber hinaus vertikale Seitenwände auf, so daß sich Kanten dort ergeben, wo sich die vertikalen Seitenwände und die hori­ zontalen Elektrodenflächen treffen. Die Eigenschaften der dielektrischen Schicht 4B im Bereich der Kanten ist daher sehr schlecht, so daß sich das elektrische Feld im Bereich dieser Kanten konzentriert. Dies führt zu ei­ nem Leckstrom oder zur Zerstörung der Speichereinrichtung.
Aus der US-PS 5,335,138 geht bereits die in Fig. 2 dargestellte Lösung hervor. Hier werden zusätzliche Seitenwände 5 an den Seiten der Elektro­ den 3 gebildet, um die scharfen Kanten der Elektroden 3 zu beseitigen. Be­ stehen die Seitenwände 5 aus leitfähigem Material, so bildet sich aller­ dings die dielektrische Schicht 4 nur ungleichförmig aus. Werden dagegen die Seitenwände 5 aus isolierendem Material hergestellt, so wird dadurch der Elektrodenbereich verringert. Hinzu kommt, daß zusätzliche Vorgän­ ge zum Aufbringen von Material und weitere Ätzprozesse notwendig sind, was zu einer Vergrößerung der Herstellungskosten führt.
Da beim MOCVD-Verfahren eine Reaktionsquelle mit niedrigem Dampf­ druck verwendet wird, ergibt sich ein noch komplizierterer Prozeß. Das MOCVD-Verfahren kommt darüber hinaus nur selten in tatsächlichen Herstellungsprozessen zum Einsatz, so daß sich weitere und bisher noch unbekannte Probleme ergeben können.
Demgegenüber ist es leichter, ein Sputterverfahren durchzuführen. Beim Sputtern kommt ein Target zum Einsatz, das sich in seiner Zusammenset­ zung genau einstellen läßt. Dies erleichtert die Bildung der dielektrischen Schicht ganz erheblich. Darüber hinaus ist das Sputtern ein heute bereits gängiges Verfahren, so daß es leicht bei der Herstellung von Halbleiterein­ richtungen einzusetzen ist. Durch das Sputtern läßt sich allerdings eine Schicht nicht konform bzw. winkelgetreu aufbringen. Es ist daher schwie­ rig, durch Sputtern höchstintegrierte Halbleitereinrichtungen herzustel­ len.
Die Fig. 3 zeigt einen Querschnitt durch eine andere konventionelle Kon­ densatorstruktur einer Halbleitereinrichtung. Es handelt sich hier um ei­ ne von Shinkawata et al. vorgeschlagene Lösung zur Herstellung einer pla­ narisierten Elektrodenstruktur, bei der die dielektrische Schicht durch Sputtern hergestellt wird. Diese Technologie ist beschrieben in "The 42nd Spring Meeting Extanded Abstracts, The Japan Society of Applied Physics and Related Societies, Seite 789, 1995".
Nach Fig. 3 wird zunächst eine erste Isolationsschicht 2 auf einem Sub­ strat 1 gebildet, auf dem ein nicht dargestellter Transistor zu liegen kommt. Sodann folgt die Bildung einer unteren Elektrode 3, die in einer zweiten Isolationsschicht 4 begraben ist. Diese zweite Isolationsschicht 4 liegt auf der ersten Isolationsschicht 2. Auf der gesamten Oberfläche der zweiten Isolationsschicht 4 sowie auf der unteren Elektrode 3 wird dann eine dielektrische Schicht 5 gebildet. Schließlich wird auf die dielektrische Schicht 5 eine obere Elektrode 6 aufgebracht.
Die Fig. 4a bis 4d zeigen Querschnitte zur Erläuterung des Herstel­ lungsprozesses des Kondensators nach Fig. 3.
Entsprechend der Fig. 4a wird zunächst die erste Isolationsschicht 2 auf dem Substrat 1 gebildet, auf dem ein nicht dargestellter Transistor zu lie­ gen kommt. Anschließend wird Material 3 zur Bildung einer Elektrode auf die erste Isolationsschicht 2 niedergeschlagen.
Gemäß Fig. 4b wird in einem nächsten Schritt das Material 3 auf photoli­ thographischem Wege selektiv entfernt, um die untere Elektrode 3 zu er­ halten. Danach wird eine zweite Isolationsschicht 4 auf die untere Elektro­ de 3 und die erste Isolationsschicht 2 aufgebracht. Die zweite Isolations­ schicht 4 besteht hier aus Siliziumoxid.
Nach Fig. 4c wird dann die zweite Isolationsschicht 4 so weit wieder abge­ tragen, daß die untere Elektrode 3 zum Vorschein kommt. Das Abtragen der zweiten Isolationsschicht 4 kann durch chemisch-mechanisches Po­ lieren (CMP) erfolgen.
Sodann wird gemäß Fig. 4d die dielektrische Schicht 5 auf der unteren Elektrode 3 und der zweiten Isolationsschicht 4 gebildet und anschließend die obere Elektrode 6 auf der dielektrischen Schicht 5.
Allerdings ist es bei dem zuletzt beschriebenen Verfahren, bei dem die Elektrode durch einen photolithographischen Prozeß gebildet wird, schwierig, z. B. das Material Pt zu verwenden, das eines der am häufigsten eingesetzten Materialien zur Bildung eines ferrodielektrischen Kondensa­ tors ist, da es sich nur schwer ätzen läßt.
Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung anzugeben, das so weit vereinfacht ist, daß sich die verschiedensten Materialien zur Bildung einer Elektrode des Kondensators verwenden lassen.
Lösungen der gestellten Aufgabe sind in den nebengeordneten Ansprü­ chen 1 und 6 angegeben. Vorteilhafte Ausgestaltungen der Erfindung sind den jeweils nachgeordneten Unteransprüchen zu entnehmen.
Ein Verfahren nach einem ersten Ausführungsbeispiel der Erfindung zeichnet sich durch folgende Schritte aus: Aufbringen einer Isolations­ schicht auf einem Substrat; selektives Entfernen der Isolationsschicht zur Bildung eines ersten Kontaktlochs; Bildung einer leitenden Halbleiter­ schicht im ersten Kontaktloch bis zu einer vorbestimmten Höhe; Entfer­ nen der Isolationsschicht um das erste Kontaktloch herum bis zu einer der Höhe der Halbleiterschicht entsprechenden Tiefe zwecks Bildung eines zweiten Kontaktlochs; Bildung einer unteren Elektrode im zweiten Kon­ taktloch; Bildung eines dielektrischen Dünnfilms auf der Oberfläche der unteren Elektrode; und Bildung einer oberen Elektrode auf dem dielektri­ schen Dünnfilm.
Ein zweites Ausführungsbeispiel des erfindungsgemäßen Verfahrens zeichnet sich aus durch folgende Schritte: Aufbringen einer Isolations­ schicht auf ein Substrat; selektives Entfernen der Isolationsschicht zur Bildung eines Kontaktlochs; Bildung einer leitenden Halbleiterschicht im Kontaktloch bis zu einer vorbestimmten Höhe; Bildung einer oberen Elek­ trode auf der leitenden Halbleiterschicht und innerhalb des Kontaktlochs; Bildung eines dielektrischen Dünnfilms auf der Oberfläche der unteren Elektrode; und Bildung einer oberen Elektrode auf dem dielektrischen Dünnfilm.
Die Erfindung wird nachfolgend unter Bezugnahme auf die Zeichnung nä­ her beschrieben. Es zeigen:
Fig. 1 eine Querschnittsansicht einer konventionellen Kondensator­ struktur einer Halbleitereinrichtung;
Fig. 2 eine Querschnittsansicht einer weiteren konventionellen Konden­ satorstruktur einer Halbleitereinrichtung;
Fig. 3 eine Querschnittsansicht einer noch weiteren konventionellen Kondensatorstruktur einer Halbleitereinrichtung;
Fig. 4a bis 4d Querschnittsansichten zur Erläuterung eines Herstel­ lungsprozesses der Halbleitereinrichtung nach Fig. 3;
Fig. 5a bis 5f Querschnittsansichten zur Erläuterung eines erfin­ dungsgemäßen Herstellungsprozesses eines Kondensators einer Halblei­ tereinrichtung in Übereinstimmung mit einem ersten Ausführungsbei­ spiel; und
Fig. 6a bis 6f Querschnittsansichten zur Erläuterung eines erfin­ dungsgemäßen Herstellungsprozesses eines Kondensators einer Halblei­ tereinrichtung gemäß einem zweiten Ausführungsbeispiel.
Bevorzugte Ausführungsbeispiele der Erfindung werden nachfolgend un­ ter Bezugnahme auf die Zeichnung im einzelnen beschrieben. Dabei soll zunächst auf die Fig. 5a bis 5f eingegangen werden, die Querschnitts­ ansichten eines ersten Ausführungsbeispiels eines erfindungsgemäßen Verfahrens zur Herstellung eines Kondensators einer Halbleitereinrich­ tung zeigen.
Gemäß Fig. 5a wird zunächst auf einem Substrat 1 eine Zwischenisola­ tionsschicht 2 gebildet. Sodann wird diese Zwischenisolationsschicht 2 auf photolithographischem Wege selektiv entfernt, um das Substrat 1 be­ reichsweise freizulegen. Auf diese Weise entsteht innerhalb der Zwischen­ isolationsschicht 2 ein Kontaktloch 3. Dieses Kontaktloch 3 kann z. B. ein Öffnungsverhältnis < 1 aufweisen, was bedeutet, daß die Länge des Kon­ taktlochs 3 größer ist als der Abstand der das Kontaktloch 3 bildenden Wandflächen. Vorzugsweise wird die Zwischenisolationsschicht 2 als Sili­ ziumoxidschicht ausgebildet, wobei zu deren Herstellung ein LPCVD-Ver­ fahren (chemisches Dampfphasen-Beschichten bei Niederdruck) oder ein APCVD-Verfahren (chemisches Dampfphasen-Beschichten bei Umge­ bungsdruck) ausgeführt werden können.
Entsprechend der Fig. 5b wird sodann auf die gesamte Oberfläche der re­ sultierenden Struktur eine Polysiliziumschicht 4 aufgebracht, die also so­ wohl auf der Zwischenisolationsschicht 2 liegt als auch im Kontaktloch 3. Sie füllt dabei das Kontaktloch 3 vollständig aus. Die Polysiliziumschicht 4 besteht aus phosphordotiertem Polysilizium mit sehr guten Nieder­ schlagseigenschaften, wobei keine Reaktion mit dem Halbleitersubstrat 1 auftritt. Sie steht mit dem Transistor in Verbindung.
Wie die Fig. 5c zeigt, wird sodann die Polysiliziumschicht 4 zurückgeätzt, so daß sie nur noch im Kontaktloch 3 verbleibt. Das Zurückätzen erfolgt durch Trockenätzen. Dabei wird die gesamte Oberfläche der Zwischeniso­ lationsschicht 2 freigelegt und der Ätzvorgang erfolgt bis hinab zu einer vorbestimmten Tiefe in das Kontaktloch 3 hinein. Es verbleibt dann auf dem Substrat 1 innerhalb des Kontaktlochs 3 nur noch eine Säule der Po­ lysiliziumschicht 4. Diese Säule ist in Fig. 5c mit dem Bezugszeichen 4A versehen. Die obere Fläche der Polysiliziumschicht 4A liegt etwa 100 nm bis 150 nm unterhalb der oberen Fläche der Zwischenisolationsschicht 2.
In einem nächsten Schritt wird entsprechend der Fig. 5d die Zwischeni­ solationsschicht 2 im Bereich des Kontaktlochs 3 bzw. um dieses herum selektiv entfernt, um in der oberen Fläche der Zwischenisolationsschicht 2 eine Ausnehmung 5 zu erhalten. Diese Ausnehmung 5 umgibt also das Kontaktloch 3, wobei in dieser Ausnehmung 5 eine Elektrode zu liegen kommt. Die Tiefe der Ausnehmung 5 wird so gewählt, daß deren Boden auf derselben Höhe liegt wie die obere Fläche der Polysiliziumschicht 4A.
Sodann wird gemäß Fig. 4e eine Diffusionsstoppschicht 6 auf die gesam­ te Oberfläche der so erhaltenen Struktur aufgebracht, also auf die Zwi­ schenisolationsschicht 2, auf die Seitenwände der Ausnehmung 5, auf den Boden der Ausnehmung 5 sowie auf die obere Fläche der Polysilizium­ schicht 4A. Danach wird auf die gesamte Oberfläche der so erhaltenen Struktur bzw. auf die Diffusionsstoppschicht 6 eine untere Elektroden­ schicht 7 aufgebracht. Dies kann so erfolgen, daß die untere Elektroden­ schicht 7 die verbleibende Ausnehmung 5 vollständig ausfüllt. Die Diffu­ sionsstoppschicht 6 besteht vorzugsweise aus TiN, Ta oder Ti und weist ei­ ne Dicke von etwa 10 nm bis 30 nm auf. Dagegen besteht die untere Elek­ trodenschicht 7 vorzugsweise aus Pt, Ir, Ru, IrO₂, RuO₂, SrRuO₃, YBa₂Cu₃O₇ oder (La, Sr)CoO₃, wobei diese Materialien nicht mit der die­ lektrischen Schicht reagieren, wie z. B. (Ba, Sr)TiO₃ und Pb(Zr, Ti)O₃.
Die Diffusionsstoppschicht 6 kann wahlweise auch nur auf der Polysilizi­ umschicht 4A hergestellt werden.
In diesem Fall wird z. B. ein dünner Ti-Film mit einer Dicke von etwa 20 nm auf der Polysiliziumschicht 4A gebildet und über eine Minute lang einem Wärmebehandlungsprozeß bei einer Temperatur von etwa 800°C unterzo­ gen. Es wird ein RTP-Verfahren durchgeführt (schnelles thermisches Wachstumsverfahren), und zwar unter Inertgas, wie z. B. Ar. Auf diese Weise wird nur auf der Polysiliziumschicht 4A eine dünne Schicht aus ei­ nem Ti-Silizid erhalten. Sodann wird dasjenige Ti, das nicht mit der Polysi­ liziumschicht reagiert hat und auf deren Oberfläche verblieben ist, durch Naßätzen entfernt. Danach wird erneut ein RTP-Verfahren bei einer Tem­ peratur von etwa 800°C über eine Minute in Stickstoffumgebung durchge­ führt, die z. B. N₂ und/oder NH₃ enthält. Auf diese Weise wird das Ti-Sili­ zid nitrifiziert, um eine TiN Diffusionsstoppschicht auf der Polysilizium­ schicht 4A zu erhalten. Es ist also möglich, die Diffusionsstoppschicht aus TiN nur auf der Polysiliziumschicht 4A auszubilden, ohne daß komplizier­ te photolithographische Prozesse durchgeführt werden müssen.
Sodann wird gemäß Fig. 5f die untere Elektrodenschicht 7 entfernt (ggf. also auch die unter ihr liegende Diffusionsstoppschicht 6), um den oberen Teil der Zwischenisolationsschicht 2 freizulegen. Dies erfolgt z. B. durch ein CMP-Verfahren (chemisch-mechanisches Polieren). Somit verbleibt ei­ ne untere Elektrode 7A aus dem Material der unteren Elektrodenschicht 7 nur noch in der Ausnehmung 5. Im vorliegenden Fall liegen die Oberfläche der unteren Elektrode 7A und die Oberfläche der Zwischenisolations­ schicht 2 auf derselben Höhe, fluchten also miteinander. Sodann wird auf die gesamte Oberfläche der so erhaltenen Struktur ein dünner dielektri­ scher Film 8 mit hoher Dielektrizitätskonstanten aufgebracht, also auf die Zwischenisolationsschicht 2 und die untere Elektrode 7A, wobei anschlie­ ßend auf diesen dielektrischen Film 8 eine obere Elektrode 9 aufgebracht wird. Der dielektrische Dünnfilm 8 besteht z. B. aus (Ba, Sr)TiO₃ oder aus Pb(Zr, Ti)O₃ und weist eine Dicke von etwa 50 nm auf. Die obere Elektrode 9 kann z. B. aus Pt, RuO₂, (La, Sr)CoO₃, TiN oder aus Polysilizium beste­ hen.
Die Fig. 6a bis 6f zeigen Querschnittsansichten zur Erläuterung eines zweiten Ausführungsbeispiels eines erfindungsgemäßen Herstellungs­ prozesses zur Bildung eines Kondensators einer Halbleitereinrichtung.
Zunächst wird gemäß Fig. 6a eine Zwischenisolationsschicht 2 auf einem Substrat 1 gebildet, das üblicherweise ein Halbleitersubstrat ist. Sodann wird gemäß Fig. 6b die Zwischenisolationsschicht 2 selektiv entfernt, und zwar durch einen photolithographischen Ätzprozeß, um einerseits ein Kontaktloch 3 zu erhalten, durch das das Substrat 1 freigelegt wird, und um andererseits um das Kontaktloch 3 herum eine Ausnehmung 5 zu er­ halten. Die Ausnehmung 5 stellt also eine obere Erweiterung des Kontakt­ lochs 3 dar.
Dabei wird die Zwischenisolationsschicht 2 isotrop geätzt, was durch Naßätzen oder Trockenätzen erfolgen kann, und zwar unter Anwendung eines vorbestimmten Resistmusters 10, um auf diese Weise die Zwischeni­ solationsschicht 2 unterhalb des Resistmusters 10 herauszulösen. Es entstehen dadurch unterhalb des Resistmusters 10 sogenannte Hinter­ schneidungen bzw. Unterschneidungen. Durch diese Hinterschneidun­ gen bzw. Unterschneidungen wird die Ausnehmung 5 erhalten, um einen Bereich zu definieren, in welchem später eine Elektrode zu liegen kommt. Die Zwischenisolationsschicht 2 sollte daher im Hinblick auf die Breite der Unterschneidung hinreichend dick gewählt werden, da sie in Übereinstim­ mung mit der Breite der Unterschneidung hinreichend weit in Richtung ihrer Dicke bzw. Tiefenrichtung geätzt werden muß.
Nach Bildung der Ausnehmung 5 wird die Zwischenisolationsschicht 2 an­ isotrop geätzt, beispielsweise durch reaktives Ionenätzen (RIE-Verfah­ ren), um das Substrat 1 freizulegen. Auf diese Weise entsteht das Kontakt­ loch 3 in Übereinstimmung mit der Form des Resistmusters 10. Es ist da­ her möglich, sowohl das Kontaktloch 3 als auch die Ausnehmung 5 durch nur einen einzigen photolithographischen Prozeß zu bilden.
Entsprechend der Fig. 6c wird danach Polysilizium 4 auf die Zwischeni­ solationsschicht 2 aufgebracht, also auch auf die Ausnehmung 5 sowie in das Kontaktloch 3 hinein. Dabei wird das Kontaktloch 3 vollständig mit Polysilizium 4 ausgefüllt.
Sodann wird entsprechend der Fig. 6d die Polysiliziumschicht 4 zurück­ geätzt, und zwar ohne Verwendung des Resistmusters 10, so daß die Poly­ siliziumschicht 4 nur noch im Kontaktloch 3 verbleibt. Sie bildet dort ein Polysiliziumschichtmuster 4A. Dabei können zu dieser Zeit die Oberfläche des Polysiliziumschichtmusters 4A und die Bodenfläche der Ausnehmung 5 auf demselben Pegel liegen, also miteinander fluchten.
Gemäß Fig. 6e wird in einem nächsten Schritt auf die gesamte Oberfläche der so erhaltenen Struktur eine Diffusionsstoppschicht 6 aufgebracht. Sie kommt also auf der Zwischenisolationsschicht 2, auf dem Boden der Aus­ nehmung 5 sowie auf dem Polysiliziumschichtmuster 4A zu liegen. Da­ nach wird auf die gesamte Diffusionsstoppschicht 6 eine untere Elektro­ denschicht 7 aufgebracht. Dabei kann die verbliebene Ausnehmung 5 voll­ ständig mit dem Material der unteren Elektrodenschicht 7 ausgefüllt wer­ den.
Schließlich wird in einem weiteren Schritt gemäß Fig. 6f die untere Elek­ trodenschicht 7 und mit ihr die darunterliegende Diffusionsstoppschicht 6 entfernt, um den oberen Bereich der Zwischenisolationsschicht 2 freizu­ legen. Dies erfolgt durch ein CMP-Verfahren (chemisch-mechanisches Po­ lieren). Auf diese Weise verbleibt nur eine untere Elektrode 7A in der Aus­ nehmung 5, wobei die Oberfläche der unteren Elektrode 7A in der Ausneh­ mung 5 und die Oberfläche der Zwischenisolationsschicht 2 auf derselben Höhe liegen, also miteinander fluchten. Sodann wird auf die gesamte Oberfläche der so erhaltenen Struktur ein dielektrischer Dünnfilm 8 mit hoher Dielektrizitätskonstanten aufgebracht, also auf die Zwischenisola­ tionsschicht 2 und die untere Elektrode 7A. Auf dem gesamten dielektri­ schen Dünnfilm 8 wird danach eine obere Elektrode 9 gebildet.
Das erfindungsgemäße Verfahren zur Herstellung eines Kondensators ei­ ner Halbleitereinrichtung weist eine Reihe von Vorteilen auf.
Wie bereits erwähnt, ist es bei dem Verfahren von Shinkawata et al., bei dem die Elektrodenschicht geätzt und im Isolator begraben ist, schwierig, Edelmaterial wie z. B. Pt zu verwenden, das gegenwärtig häufig für die Bil­ dung ferrodielektrischer Kondensatoren benutzt wird, das nur schlecht zu ätzen ist. Nach der Erfindung kann jedoch die untere Elektrode des Kon­ densators leicht unter Verwendung der Isolationsschicht hergestellt wer­ den. Daher können selbst schwer zu ätzende Edelmetalle zur Bildung der unteren Elektrode zum Einsatz kommen.
Wie bereits oben erwähnt, läßt sich eine Pt-Elektrode, die häufig für fer­ roelektrische Kondensatoren benutzt wird, nur schlecht ätzen. Wird eine derartige Pt-Elektrode geätzt, so schlägt sich ein separater Teil der Pt-Elek­ trode erneut an den Seitenwänden eines Resistmusters ab und bildet dort dünne Vorsprünge. Diesbezüglich gibt es bei der vorliegenden Erfin­ dung jedoch keine Probleme, da die Pt-Schicht durch das CMP-Verfahren entfernt wird.
Im allgemeinen entstehen ferner Oberflächenstufen zwischen einem Zel­ lenbereich und einer peripheren Schaltung infolge komplizierter Oberflä­ chenstrukturen für die genaue Tiefenfokuslage bei photolithographischen Prozessen, wodurch nachfolgende Prozesse schwieriger ausführbar sind. Beim erfindungsgemäßen Verfahren werden solche Stufen bei der Herstel­ lung des Kondensators jedoch nicht gebildet, so daß es diesbezüglich kei­ ne weiteren Probleme im photolithographischen Bereich gibt. Bereits vor­ handene Stufen lassen sich durch das CMP-Verfahren beseitigen.
Gleichförmige Strukturen und Dicken für die jeweiligen Kondensatoren können ebenfalls erzielt werden. Dadurch läßt sich die Dicke einer dielek­ trischen Schicht verringern, und zwar bis auf eine einen zuverlässigen Be­ trieb voraussetzende Grenze. Dies führt zu einer beträchtlichen Vergröße­ rung der Kapazität. Auch wenn andere Elektroden auf der dielektrischen Schicht vorhanden sind, treten selbst bei geringer Kondensatorgröße und geringem Abstand zwischen benachbarten Kondensatoren keine Probleme infolge von Störungen zwischen den jeweiligen Kondensatoren auf.
Nicht zuletzt ermöglicht die vorliegende Erfindung die Ausbildung einer vollständig flachen Elektrodenoberfläche. Daher ist es möglich, einen Dünnfilm mit hoher Dielektrizitätskonstanten oder einen ferrodielektri­ schen Dünnfilm durch Sputtern zu bilden, selbst wenn beim Sputtern die Stufenabdeckeigenschaft nur gering ist. Material, das sich durch ein CVD-Ver­ fahren nur schwer abscheiden läßt, kann durch Sputtern leicht aufge­ bracht werden, so daß es einfach ist, die Elektroden herzustellen. Dadurch lassen sich die unterschiedlichsten Materialien zur Bildung der Elektro­ den verwenden.

Claims (8)

1. Verfahren zur Herstellung eines Kondensators einer Halbleiterein­ richtung, gekennzeichnet durch folgende Schritte:
  • - Aufbringen einer Isolationsschicht (2) auf ein Substrat (1);
  • - selektives Entfernen der Isolationsschicht (2) zur Bildung eines er­ sten Kontaktlochs (3);
  • - Bildung einer leitenden Halbleiterschicht (4A) im ersten Kontaktloch (3) bis zu einer vorbestimmten Höhe;
  • - Entfernen der Isolationsschicht (2) um das erste Kontaktloch (3) he­ rum bis zu einer der Höhe der Halbleiterschicht (4A) entsprechenden Tiefe zwecks Bildung eines zweiten Kontaktlochs (5);
  • - Bildung einer unteren Elektrode (7A) im zweiten Kontaktloch (5);
  • - Bildung eines dielektrischen Dünnfilms (8) auf der Oberfläche der unteren Elektrode (7A); und
  • - Bildung einer oberen Elektrode (9) auf dem dielektrischen Dünnfilm (8).
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das er­ ste Kontaktloch (3) und das zweite Kontaktloch (5) durch anisotropes Ät­ zen erzeugt werden.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß der Schritt zur Bildung der unteren Elektrode (7A) folgende Schritte um­ faßt:
  • - Bildung einer Diffusionsstoppschicht (6) im zweiten Kontaktloch (5);
  • - Bildung einer leitenden Schicht (7) auf der Diffusionsstoppschicht (6); und
  • - Planarisieren der Oberfläche der leitenden Schicht (7) mit derjenigen der Isolationsschicht (2), welche außerhalb des zweiten Kontaktlochs (5) freiliegt.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die Dif­ fusionsstoppschicht (6) und die leitende Schicht (7) durch Sputtern herge­ stellt werden.
5. Verfahren nach Anspruch 3 oder 4, dadurch gekennzeichnet, daß die leitende Schicht (7) durch chemisch-mechanisches Polieren entfernt bzw. planarisiert wird.
6. Verfahren zur Herstellung eines Kondensators einer Halbleiterein­ richtung, gekennzeichnet durch folgende Schritte:
  • - Aufbringen einer Isolationsschicht (2) auf ein Substrat (1);
  • - selektives Entfernen der Isolationsschicht zwecks Bildung eines Kontaktlochs (3, 5);
  • - Bildung einer leitenden Halbleiterschicht (4A) im Kontaktloch (3, 5) bis zu einer vorbestimmten Höhe;
  • - Bildung einer unteren Elektrode (7A) auf der leitenden Halbleiter­ schicht (4A) sowie innerhalb des Kontaktlochs (3, 5);
  • - Bildung eines dielektrischen Dünnfilms (8) auf der Oberfläche der unteren Elektrode (7A); und
  • - Bildung einer oberen Elektrode (9) auf dem dielektrischen Dünnfilm (8).
7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Kontaktloch (3, 5) sowohl durch Naßätzen als auch durch Trockenätzen der Isolationsschicht (2) hergestellt wird, so daß das Kontaktloch einen er­ weiterten Bereich (5) an seinem oberen Rand aufweist.
8. Verfahren nach Anspruch 6, dadurch gekennzeichnet, daß das Kontaktloch (3, 5) einen erweiterten Bereich (5) an seinem oberen Rand aufweist, und daß die untere Elektrode (7A) innerhalb dieses erweiterten Bereichs (5) gebildet wird.
DE19620833A 1996-01-10 1996-05-23 Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung Expired - Fee Related DE19620833C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960000372A KR100209748B1 (ko) 1996-01-10 1996-01-10 반도체 장치의 축전기 제조방법

Publications (2)

Publication Number Publication Date
DE19620833A1 true DE19620833A1 (de) 1997-07-24
DE19620833C2 DE19620833C2 (de) 2003-11-13

Family

ID=19449226

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19620833A Expired - Fee Related DE19620833C2 (de) 1996-01-10 1996-05-23 Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung

Country Status (4)

Country Link
US (1) US5920761A (de)
JP (1) JP2741192B2 (de)
KR (1) KR100209748B1 (de)
DE (1) DE19620833C2 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815747B2 (en) 2002-06-06 2004-11-09 Renesas Technology Corp. Semiconductor device comprising capacitor

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3135483B2 (ja) * 1995-06-22 2001-02-13 松下電子工業株式会社 半導体装置およびその製造方法
US6294420B1 (en) 1997-01-31 2001-09-25 Texas Instruments Incorporated Integrated circuit capacitor
KR100265772B1 (ko) * 1998-07-22 2000-10-02 윤종용 반도체 장치의 배선구조 및 그 제조방법
TW417293B (en) * 1999-08-27 2001-01-01 Taiwan Semiconductor Mfg Formation of DRAM capacitor
JP2002076298A (ja) * 2000-08-23 2002-03-15 Matsushita Electric Ind Co Ltd 半導体記憶装置およびその製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442213A (en) * 1993-06-23 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high dielectric capacitor having sidewall spacers

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5335138A (en) * 1993-02-12 1994-08-02 Micron Semiconductor, Inc. High dielectric constant capacitor and method of manufacture
US5622893A (en) * 1994-08-01 1997-04-22 Texas Instruments Incorporated Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes
US5585300A (en) * 1994-08-01 1996-12-17 Texas Instruments Incorporated Method of making conductive amorphous-nitride barrier layer for high-dielectric-constant material electrodes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5442213A (en) * 1993-06-23 1995-08-15 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with high dielectric capacitor having sidewall spacers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6815747B2 (en) 2002-06-06 2004-11-09 Renesas Technology Corp. Semiconductor device comprising capacitor
DE10252818B4 (de) * 2002-06-06 2005-04-14 Mitsubishi Denki K.K. Halbleitervorrichtung mit Kondensator

Also Published As

Publication number Publication date
DE19620833C2 (de) 2003-11-13
JP2741192B2 (ja) 1998-04-15
JPH09199685A (ja) 1997-07-31
US5920761A (en) 1999-07-06
KR100209748B1 (ko) 1999-07-15
KR970059050A (ko) 1997-08-12

Similar Documents

Publication Publication Date Title
DE19625883C2 (de) Kondensatorstruktur eines Halbleiterbauteils und Verfahren zum Herstellen derselben
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE69525827T2 (de) Kondensator für integrierte Schaltung und Verfahren zu seiner Herstellung
DE10000005C1 (de) Verfahren zur Herstellung eines ferroelektrischen Halbleiterspeichers
DE19518044C2 (de) Verfahren zur Herstellung und Anordnung von Speicherkondensatoren unter Verwendung von Materialien mit hoher Dielektrizitätskonstante
DE10227346B4 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE19727232C2 (de) Analoges integriertes Halbleiterbauelement und Verfahren zu dessen Herstellung
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE10014315B4 (de) Verfahren zum Herstellen eines Halbleiterspeichers
DE19930295A1 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE19712540C1 (de) Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall
DE19518133A1 (de) Verfahren zur Herstellung einer Gateelektrode für eine Halbleitervorrichtung
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
DE19620185C2 (de) Verfahren zur Herstellung eines Kondensators einer Halbleitereinrichtung
DE4222584C2 (de) Verfahren zur Strukturierung und Herstellung von Halbleiterbausteinen
EP0859405B1 (de) Herstellverfahren für eine erhabene Kondensatorelektrode
DE19620833C2 (de) Verfahren zum Herstellen eines Kondensators einer Halbleitereinrichtung
EP1114455A1 (de) Verfahren zum herstellen einer speicherzelle
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE19950540A1 (de) Verfahren zur Herstellung einer Kondensator-Elektrode mit Barrierestruktur
DE19842684C1 (de) Auf einem Stützgerüst angeordneter Kondensator in einer Halbleiteranordnung und Herstellverfahren
DE4200284C2 (de) Halbleitereinrichtung und Verfahren zu deren Herstellung
DE4029070C2 (de)
DE19640244A1 (de) Kondensator mit einem Elektrodenkern und einer dünnen Edelmetallschicht als erster Elektrode

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8304 Grant after examination procedure
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20131203