[go: up one dir, main page]

DE19930295A1 - Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben - Google Patents

Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben

Info

Publication number
DE19930295A1
DE19930295A1 DE19930295A DE19930295A DE19930295A1 DE 19930295 A1 DE19930295 A1 DE 19930295A1 DE 19930295 A DE19930295 A DE 19930295A DE 19930295 A DE19930295 A DE 19930295A DE 19930295 A1 DE19930295 A1 DE 19930295A1
Authority
DE
Germany
Prior art keywords
layer
conductive
conductive layer
oxide
storage node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19930295A
Other languages
English (en)
Other versions
DE19930295C2 (de
Inventor
Dong-Hwa Kwak
Yoo-Sang Hwang
Tae-Young Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE19930295A1 publication Critical patent/DE19930295A1/de
Application granted granted Critical
Publication of DE19930295C2 publication Critical patent/DE19930295C2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03—Making the capacitor or connections thereto
    • H10B12/033—Making the capacitor or connections thereto the capacitor extending over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00—Resistors, capacitors or inductors
    • H10D1/60—Capacitors
    • H10D1/68—Capacitors having no potential barriers
    • H10D1/692—Electrodes
    • H10D1/711—Electrodes having non-planar surfaces, e.g. formed by texturisation
    • H10D1/716—Electrodes having non-planar surfaces, e.g. formed by texturisation having vertical extensions

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

Ein säulenförmiger Kondensator-Speicherknoten, der mit einer Schicht mit hoher Dielektrizitätskonstante kompatibel ist, wird bereitgestellt. Der säulenförmige Speicherknoten umfaßt eine dicke leitende Metallschicht (110), die sich leicht ätzen läßt, und eine dünne leitende Schicht (114), die die dicke leitende Metallschicht vollständig überzieht. Die dünne leitende Schicht schützt die dicke leitende Metallschicht während der anschließenden Abscheidung und Ausheilung einer Schicht (122) mit hoher Dielektrizitätskonstante und vor verschiedenen Oxidationsprozessen.

Description

Diese Anmeldung bezieht sich hinsichtlich der Priorität auf die Koreanische Patentanmeldung Nr. 98-26916, eingereicht am 3. Juli 1998, deren Inhalt in seiner Gesamtheit durch den Hinweis hierin einbezogen wird.
Die Erfindung betrifft die Halbleiterfertigung und insbesondere einen säulenförmigen Speicherknoten eines Kondensators mit einer Schicht mit hoher Dielektrizitätskonstante und ein Verfahren für dessen Herstellung.
Wenn die DRAM-Bauelemente auf eine Linienbreite mit der Abmessung von etwa einem Viertel Mikrometer maßstäblich verkleinert werden, werden die von dem Kondensator belegten zweidimensionalen Flächen immer kleiner. Trotz der verringerten Zellenflächen erfordert die Kapazität des Kondensators einen minimalen Kapazitätswert von 25 fF bis 30 fF. Daher wurden viele Verfahren entwickelt, um aus verkleinerten zweidimensionalen Flächen eine gewünschte Kapazität zu erhalten.
Eine Vorgehensweise besteht in der Ausbildung eines Kondensators mit einer dreidimensionalen Struktur durch Vergrößern der Höhe des Kondensators, um die vorhandenen Zellenoberflächen zu vergrößern. Die Vergrößerung der Höhe des Kondensators im Zellenmatrixbereich verursacht jedoch eine große Stufe zwischen dem Zellenmatrixbereich und dem peripheren Bereich, was es folglich schwierig macht, eine Metallverbindung auszubilden.
Eine alternative Vorgehensweise besteht in der Erhöhung der Dielektrizitätskonstante der dielektrischen Schicht des Kondensators. In letzter Zeit wurden die Materialien mit hoher Dielektrizitätskonstante, wie z. B. Strontiumtitanat (SrTiO3), Bariumstrontiumtitanat ((Ba.St)TiO3) oder dergleichen, mit einer Dielektrizitätskonstante von mehr als 10000 anstelle des herkömmlichen Siliziumnitrids (Si3N4) und Tantaloxids (Ta2O5) als dielektrische Schicht eingeführt. Wenn jedoch das Polysilizium als Kondensator- Speicherknoten verwendet wird, wird eine Schicht mit geringen dielektrischen Eigenschaften, wie z. B. SiO2 (Siliziumoxidschicht), an der Grenzfläche zwischen der Polysiliziumschicht und der Schicht mit hoher Dielektrizitätskonstante gebildet und dadurch wird der Kriechstrom der Schicht mit hoher Dielektrizitätskonstante erhöht.
Folglich besteht ein Bedarf für einen Speicherknoten, der mit einem Material mit hoher Dielektrizitätskonstante ohne Verschlechterung der starken dielektrischen Eigenschaften kompatibel ist. Platin wurde als Kondensator-Speicherknoten verwendet, wenn das Material mit hoher Dielektrizitätskonstante, wie z. B. Strontiumtitanat und Bariumstrontiumtitanat, als dielektrische Schicht verwendet wird. Das liegt daran, daß Platin bezüglich einer Schicht mit hoher Dielektrizitätskonstante während der Abscheidung und der Ausheilung nach der Abscheidung der Schicht mit hoher Dielektrizitätskonstante reaktionsunfähig ist. Es bestehen aber auch einige Probleme mit Platin in einem Schaltkreisbauelement mit hohem Integrationsgrad. Bei einer Anwendung auf einen Prozeß mit etwa 0,1 bis 0,2 Mikrometer beabstandeten Speicherknoten verbleibt beispielsweise während des Trockenätzens geätztes Platin auf den Seitenwänden des strukturierten Speicherknotens. Dies liegt daran, daß es schwierig ist, während des Trockenätzens des Platins flüchtige Ätznebenprodukte zu bilden, und dadurch bleiben Ätznebenprodukte zurück. Folglich besitzt der Speicherknoten schließlich ein schräges Seitenwandprofil und ein solches Seitenwandprofil kann ein bedenkliches Hindernis für eine feine Strukturgröße sein. In einem schweren Fall kann auch eine elektrische Brücke zwischen benachbarten Speicherknoten entstehen.
Es ist Aufgabe der Erfindung, einen säulenförmigen Speicherknoten eines Kondensators mit guten Seitenwandprofilen bei der Verwendung einer Platinelektrode, die mit einem Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist, bereitzustellen.
Ferner soll ein Verfahren zur Herstellung eines säulenförmigen Speicherknotens eines Kondensators mit einer hohen Kapazität bereitgestellt werden, bei dem keine elektrische Brücke zwischen jedem Speicherknoten und dem nächsten ausgebildet wird.
Die Erfindung stellt einen säulenförmigen Speicherknoten eines Kondensators mit im wesentlichen vertikalem Seitenwandprofil bereit. Der säulenförmige Speicherknoten besteht aus einer ersten Metallsperrschicht, einer ersten, dicken, leitenden Schicht, die auf der ersten Metallsperrschicht ausgebildet ist, einer zweiten Metallsperrschicht, die auf der ersten leitenden Schicht ausgebildet ist, einer zweiten, dünnen, leitenden Schicht, die auf der zweiten Metallsperrschicht ausgebildet ist, einer Metall-Abstandssperrschicht, die auf beiden Seitenwänden des säulenförmigen Speicherknotens ausgebildet ist, und einer leitenden Abstandsschicht, die auf beiden Seitenwänden der Metall-Abstandssperrschicht ausgebildet ist.
Die erste, dicke, leitende Schicht wird aus einem Material hergestellt, das sich durch anisotropes Trockenätzen leicht ätzen läßt. Beispielsweise können eine Titannitridschicht und Polysilizium dick ausgebildet werden, um die vorhandene Oberfläche zu vergrößern. Andererseits wird die zweite, dünne, leitende Schicht aus einem Übergangsmetall hergestellt, das mit dem später ausgebildeten Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist. Dieses Übergangsmetall wird vorteilhafterweise dünn ausgebildet, um eine elektrische Brücke zwischen benachbarten Speicherknoten zu verhindern. Die erste Sperrschicht verhindert eine Reaktion zwischen einem Polysiliziumstecker und der ersten, dicken, leitenden Schicht. Die zweite Sperrschicht verhindert eine Reaktion zwischen der ersten leitenden Schicht und der zweiten leitenden Schicht und verhindert dadurch eine Oxidation der ersten leitenden Schicht.
Die ersten und zweiten Sperrschichtmetalle bestehen aus einem Material, das aus einer Gruppe ausgewählt ist, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht. Die dünne zweite leitende Schicht kann aus einem Material bestehen, das aus der Gruppe ausgewählt ist, welche aus einer Polysilizium-, einer Ruthenium- und einer Titannitridschicht besteht. Die zweite leitende Schicht besteht aus einem Material, das aus einer Gruppe ausgewählt ist, welche aus Ruthenium, Platin, Iridiumoxid, Rutheniumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
Die Seitenwand-Abstandsschicht ist vorgesehen, um die bereits ausgebildeten Schichten während der anschließenden Abscheidung des Materials mit hoher Dielektrizitätskonstante und der folgenden verschiedenen Wärmebehandlungen zu schützen.
Insbesondere wird der säulenförmige Speicherknoten durch die folgende Prozeßsequenz ausgebildet. Zuerst wird auf einem aktiven Bereich eines Halbleitersubstrats ein Transistor ausgebildet. Der aktive Bereich ist von dem Isolator, d. h. der Feldoxidschicht, umgeben. Eine Isolationsschicht wird auf der resultierenden Struktur ausgebildet. In der Isolationsschicht wird zum gewünschten Teil des aktiven Bereichs ein Kontakt geöffnet. Ein leitendes Material, wie z. B. Polysilizium, wird in der Kontaktöffnung und auf der Isolationsschicht abgeschieden und dann planarisiert, um einen Polysilizium-Kontaktstecker darin auszubilden. Eine erste Metallsperrschicht wird auf der Isolationsschicht und auf dem Polysiliziumstecker ausgebildet. Die erste Sperrschicht dient zur Verhinderung einer Reaktion zwischen dem Polysiliziumstecker und den später ausgebildeten leitenden Schichten. Eine erste leitende Schicht wird auf der ersten Metallsperrschicht ausgebildet. Die erste leitende Schicht wird dick abgeschieden, um die vorhandene Oberfläche, die direkt mit der Kapazität in Beziehung steht, zu vergrößern. Ein leitendes Material, das sich durch anisotropes Trockenätzen leicht ätzen läßt, wird als solche ausgewählt.
Beispielsweise kann eine Polysilizium- oder Titannitridschicht mit einer Dicke von etwa 1000 Å bis 10000 Å ausgebildet werden. Eine zweite Sperrschicht wird auf der ersten leitenden Schicht mit einer Dicke von etwa 100 Å bis 1000 Å ausgebildet. Dann wird eine zweite leitende Schicht auf der zweiten Sperrschicht ausgebildet.
Die zweite leitende Schicht wird aus einem Material hergestellt, das mit dem später ausgebildeten Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist.
Beispielsweise kann die zweite leitende Schicht aus einem Material hergestellt werden, das aus einer Gruppe ausgewählt wird, welche aus Ruthenium, Platin, Iridiumoxid, Rutheniumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht. Die zweite leitende Schicht wird dünn ausgebildet, beispielsweise mit einer Dicke von etwa 100 Å bis 1000 Å, um ein schräges Ätzen derselben während des anisotropen Trockenätzens zu vermeiden.
Unter Verwendung einer Maske zum Ausbilden eines Speicherknotens werden ausgewählte Teile der gestapelten Schichten anisotrop geätzt, um einen säulenförmigen Speicherknoten auszubilden. Da die zweite leitende Schicht dünn ausgebildet ist, kann ein schräges Atzen derselben vermieden werden, und dadurch werden deren Seitenwände mit einem im wesentlichen vertikalen Profil ausgebildet. Darüber hinaus ist die erste leitende Schicht, die sich leicht ätzten läßt, dick ausgebildet und somit wird die vorhandene Oberfläche des Speicherknotens vorteilhaft vergrößert.
Um die freigelegte Seitenwand der ersten leitenden Schicht zu schützen, wird auf den Seitenwänden des säulenförmigen Speicherknotens eine Metall-Abstandssperrschicht aus demselben Material wie die erste und die zweite Metallsperrschicht ausgebildet. Eine weitere Seitenwand- Abstandsschicht wird ausgebildet, um die resultierende Struktur mit demselben Material wie die zweite leitende Schicht, welches mit der nachfolgenden Schicht mit hoher Dielektrizitätskonstante reaktionsunfähig ist, vollständig zu beschichten.
Anschließend werden eine Schicht mit hoher Dielektrizitätskonstante und ein Plattenknoten ausgebildet, um einen Kondensator mit erhöhter Kapazität fertigzustellen.
Die Erfindung stellt auch einen säulenförmigen Speicherknoten mit einer ersten leitenden Schicht, einer zweiten leitenden Schicht, die auf der ersten leitenden Schicht ausgebildet ist, und einer Seitenwand- Abstandsschicht, die auf beiden Seitenwänden der ersten und der zweiten leitenden Schicht ausgebildet ist, bereit. Die erste leitende Schicht ist mindestens dreimal so dick wie die zweite leitende Schicht. Die erste leitende Schicht besteht aus einem Material, das sich durch anisotropes Trockenätzen leicht ätzen läßt. Die erste leitende Schicht ist dick ausgebildet, um die vorhandene Oberfläche zu vergrößern. Die zweite leitende Schicht besteht aus einem Material, das mit dem später ausgebildeten Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist, und ist dünn ausgebildet, um ein schräges Ätzen derselben zu vermeiden.
Ausführungsbeispiele der Erfindung werden nachstehend anhand der Zeichnung näher erläutert. Es zeigen:
Fig. 1A bis 1D Querschnittsansichten eines Verfahrens zur Herstellung eines säulenförmigen Speicherknotens eines Kondensators gemäß einer ersten Ausführungsform der Erfindung; und
Fig. 2A bis 2D Querschnittsansichten eines Verfahrens zur Herstellung eines säulenförmigen Speicherknotens eines Kondensators gemäß einer zweiten Ausführungsform der Erfindung.
Die Erfindung wird nun nachstehend mit Bezug auf die zugehörigen Zeichnungen genauer beschrieben, in denen bevorzugte Ausführungsformen der Erfindung gezeigt werden. Diese Erfindung kann jedoch in verschiedenen Formen verkörpert werden und sollte nicht als auf die hierin dargelegten Ausführungsformen begrenzt aufgefaßt werden. Diese Ausführungsformen sind vielmehr vorgesehen, damit diese Offenbarung vollkommen und vollständig ist, und übermitteln Fachleuten vollständig den Schutzbereich der Erfindung. In den Zeichnungen ist die Dicke der Schichten und Bereiche der Deutlichkeit halber übertrieben dargestellt. Es ist auch selbstverständlich, daß, wenn eine Schicht als "auf" einer anderen Schicht oder einem Substrat bezeichnet wird, sie direkt auf der anderen Schicht oder dem Substrat liegen kann oder auch Zwischenschichten vorliegen können. Wenn im Gegensatz dazu ein Element als "direkt auf" einem anderen Element bezeichnet wird, sind keine Zwischenelemente vorhanden.
Die Erfindung betrifft einen säulenförmigen Speicherknoten eines Kondensators, der durch die Verwendung eines Materials mit hoher Dielektrizitätskonstante eine erhöhte Kapazität bereitstellen kann.
Mit Bezug auf Fig. 1A wird eine Feldoxidschicht (nicht dargestellt) auf einem Halbleitersubstrat 100 ausgebildet, um einen aktiven Bereich darauf festzulegen. Die Feldoxidschicht umgibt jeden aktiven Bereich und isoliert alle elektrisch voneinander. Ein Transistor wird üblich auf dem aktiven Bereich ausgebildet. Der Transistor 103 umfaßt eine Gateoxidschicht (nicht dargestellt), eine Gateelektrode aus Polysilizium 103a und Silizid 103b, eine Siliziumnitridschicht 103c, Seitenwand-Abstandsschichten 103d, und ein Paar von einem Source/Drain-Gebiet (nicht dargestellt). Eine Isolationsschicht 104, beispielsweise eine BPSG (Borphosphorsilicat-Glas)-Schicht, eine USG (Undotiertes Silikatglas)-Schicht oder dergleichen, wird auf dem Halbleitersubstrat 100 einschließlich des Transistors ausgebildet. Obwohl nicht dargestellt, wird in der Isolationsschicht 104 eine Bitleitung ausgebildet und mit einem des Source/Drain-Gebiets elektrisch verbunden. Insbesondere wird eine erste Oxidschicht auf dem Halbleitersubstrat einschließlich des Transistors ausgebildet. Ein ausgewählter Teil der ersten Oxidschicht wird geätzt, um ein Kontaktloch für die Bitleitung auszubilden. Das Kontaktloch für die Bitleitung wird mit einem leitenden Material gefüllt und strukturiert, um die gewünschte Bitleitung auszubilden. Danach wird eine zweite planare Oxidschicht auf der resultierenden Struktur ausgebildet.
Die Ausbildung des Kontaktsteckers für den Speicherknoten wird als nächstes angegangen. Der ausgewählte Teil der Isolationsschicht 104 wird geätzt, um ein Kontaktloch 106 für den Speicherknoten auszubilden. Das resultierende Kontaktloch 106 wird dann mit einem leitenden Material, wie z. B. Polysilizium, gefüllt. Dann wird ein Planarisierungsprozeß ausgeführt, um einen Kontaktstecker 107 auszubilden, der von benachbarten Kontaktsteckern elektrisch isoliert ist. Die Planarisierung kann ein CMP- (chemisch mechanisches Polieren) oder ein Rückätzprozeß sein.
Nun wird die Ausbildung eines säulenförmigen Speicherknotens beschrieben. Nach der Ausbildung des Kontaktsteckers 107 werden nacheinander eine erste Sperrschicht 108, eine erste leitende Schicht 110, eine zweite Sperrschicht 112 und eine zweite leitende Schicht 114 ausgebildet. Die erste Sperrschicht 108 ist vorgesehen, um die Oxidation des Polysilizium-Kontaktsteckers 107 zu verhindern. Die erste Sperrschicht kann aus einem Material hergestellt werden, das aus der Gruppe ausgewählt wird, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
Die erste leitende Schicht 110 wird aus einem Material hergestellt, das sich durch anisotropes Trockenätzen leicht ätzen läßt. Beispielsweise kann eine Polysilizium-, eine Titannitrid- oder eine Rutheniumschicht verwendet werden. Diese erste leitende Schicht 110 wird dick ausgebildet, z. B. mit einer Dicke von etwa 1000 Å bis 10000 Å, um die vorhandenen Oberflächen des Speicherknotens zu vergrößern.
Die zweite Metallsperrschicht 112 ist vorgesehen, um die Reaktion zwischen der ersten leitenden Schicht 110 und der später ausgebildeten zweiten leitenden Schicht 114 zu verhindern und somit die Oxidation der ersten leitenden Schicht 110 zu verhindern. Zur Verwendung als diese zweite Metallsperrschicht kann ein Material verwendet werden, das aus der Gruppe ausgewählt wird, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht. Die zweite Metallsperrschicht wird mit einer Dicke von etwa 100 Å bis 1000 Å ausgebildet.
Die zweite leitende Schicht 114 wird aus einem Material hergestellt, das mit dem später ausgebildeten Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist. Ein solches Material kann ein Übergangsmetall sein, einschließlich Ruthenium, Platin, Iridiumoxid, Rutheniumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium. Ein solches Übergangsmetall besitzt jedoch ein Problem des schrägen Ätzens durch anisotropes Trockenätzen. Folglich wird gemäß der Erfindung das Übergangsmetall, das mit dem Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist, sehr dünn ausgebildet, z. B. mit einer Dicke von etwa 100 Å bis 1000 Å.
Eine erste Maskenschicht 116 wird auf der zweiten leitenden Schicht 114 mit einer Dicke von etwa 500 Å bis 5000 Å ausgebildet. Die erste Maskenschicht 116 wird aus einer Doppelschicht einer Ti (oder TiN)/Oxid-Schicht hergestellt. Auf der ersten Maskenschicht 116 wird eine zweite Maskenschicht ausgebildet. Die zweite Maskenschicht kann eine einfache Photoresistschicht oder eine mehrlagige Resistschicht sein. Wenn die einfache Photoresistschicht ausgebildet wird, wird die abgeschiedene Photoresistschicht zu einer Konfigurationsschicht strukturiert. Unter Verwendung der einfachen strukturierten Photoresistschicht wird die darunterliegende erste Maskenschicht 116 geätzt, um eine Maskenstruktur auszubilden. Die mehrlagige Resistschicht umfaßt eine untere Photoresistschicht, eine Oxid-Zwischenschicht und eine obere Photoresistschicht. In diesem Fall wird die obere Photoresistschicht strukturiert und unter Verwendung der strukturierten oberen Photoresistschicht werden die Oxidschicht, die untere Photoresistschicht und die erste Maskenschicht geätzt, um eine Maskenstruktur mit mehrlagiger Struktur auszubilden.
Auf jeden Fall werden nach dem Entfernen des strukturierten Photoresists unter Verwendung der Maskenstruktur die leitenden Schichten und die Metallsperrschichten geätzt, um einen säulenförmigen Speicherknoten auszubilden, der mit dem Kontaktstecker 107, wie in Fig. 1B gezeigt, elektrisch verbunden ist. Beim Ätzen der leitenden Schichten und der Sperrschichten wird die Maskenstruktur gleichzeitig entfernt, während der säulenförmige Speicherknoten ausgebildet wird. Insbesondere wird die Oxidschicht der Maskenstruktur vollständig entfernt, welche gleichzeitig als Ätzmaske bezüglich Ti (oder TiN) der Maskenstruktur, der zweiten leitenden Schicht 114, der zweiten Metallsperrschicht 112 und der ersten leitenden Schicht 110 dient. Und das Ti (oder TiN) der Maskenstruktur wird vollständig entfernt, welches gleichzeitig als Ätzmaske bezüglich der ersten Metallsperrschicht 108 dient.
Da die zweite leitende Schicht 114, wie vorher beschrieben, dünn ausgebildet ist, wird das Seitenwandprofil des säulenförmigen Speicherknotens im wesentlichen vertikal. Ein solches vertikales Profil dient zur Verbesserung der Stufenüberdeckung der nachfolgenden Schicht mit hoher Dielektrizitätskonstante.
Unter erneuter Bezugnahme auf Fig. 1B wird eine dritte Metallsperrschicht 118 auf der resultierenden Struktur abgeschieden. Die dritte Metallsperrschicht 118 wird aus demselben Material hergestellt wie die erste und die zweite Metallsperrschicht und besitzt eine Dicke von etwa 100 Å bis 1000 Å. Die abgeschiedene dritte Metallsperrschicht 118 wird rückgeätzt, um eine Metall-Seitenwand-Abstandsschicht 118a auf beiden Seitenwänden des säulenförmigen Speicherknotens auszubilden. Die Metall-Seitenwand- Abstandsschicht 118a ist vorgesehen, um vor der Oxidation der freigelegten Seitenwände der ersten leitenden Schicht 110 während des anschließenden Prozesses für die Schicht mit hoher Dielektrizitätskonstante zu schützen.
Als nächstes wird eine dritte leitende Schicht 120 auf der resultierenden Struktur abgeschieden. Die dritte leitende Schicht 120 wird aus demselben Material hergestellt wie die zweite leitende Schicht 114, welches mit dem Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist. Anschließend wird die abgeschiedene dritte leitende Schicht 120 rückgeätzt, um eine leitende Seitenwand-Abstandsschicht 120a auf der Metall-Seitenwand-Abstandsschicht 118a auszubilden und dadurch den säulenförmigen Speicherknoten vollständig auszubilden, wie in Fig. 1C gezeigt. Die leitende Seitenwand-Abstandsschicht 120a dient zur Verhinderung der Oxidation der Metall-Seitenwand- Abstandsschicht 118a.
Mit Bezug auf Fig. 1D wird eine Schicht 122 mit hoher Dielektrizitätskonstante auf der resultierenden Struktur ausgebildet. Beispielsweise kann die Schicht 122 mit hoher Dielektrizitätskonstante aus BST, ST oder dergleichen hergestellt werden und weist eine Dicke von etwa 200 Å bis 1000 Å auf. Anschließend wird ein Plattenknoten 124 auf der Schicht 122 mit hoher Dielektrizitätskonstante mit einer Dicke von etwa 100 Å bis 2000 Å ausgebildet. Der Plattenknoten kann aus einem Material hergestellt werden, das aus der Gruppe ausgewählt wird, welche aus Platin, Iridium und Ruthenium besteht. Als Ergebnis ist der Kondensator mit hoher Dielektrizitätskonstante fertiggestellt.
Bei dem vorstehend erwähnten Verfahren dienen die Sperrschichten 108, 112 und 118 nicht nur als Reaktionssperrschicht, sondern auch als leitender Speicherknoten.
Fig. 2A bis 2D zeigen Querschnittsansichten eines Halbleitersubstrats in ausgewählten Stufen eines Verfahrens zum Ausbilden eines säulenförmigen Speicherknotens eines Kondensators gemäß einer zweiten Ausführungsform der Erfindung. Auf eine Erläuterung derselben Prozeßschritte, wie in Fig. 1A bis 1D gezeigt, wird verzichtet. Mit Bezug auf Fig. 2A wird nach dem Ausbilden des Kontaktsteckers 207 eine erste leitende Schicht 208 auf der Isolationsschicht 204 und auf dem Kontaktstecker 207 ausgebildet. Die erste leitende Schicht 208 wird aus einem Material hergestellt, das sich durch anisotropes Trockenätzen leicht ätzen läßt. Beispielsweise wird ein Material aus der Gruppe ausgewählt, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht. Diese erste leitende Schicht 208 wird dick ausgebildet, um die vorhandene Oberfläche zu vergrößern.
Eine zweite leitende Schicht 210 wird dann auf der ersten leitenden Schicht dünn ausgebildet. Die zweite leitende Schicht 210 wird aus einem Material hergestellt, das mit dem später ausgebildeten Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist. Ein solches Material kann ein Übergangsmetall sein, einschließlich Ruthenium, Platin, Iridiumoxid, Rutheniumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium. Ein solches Übergangsmetall besitzt jedoch ein Problem des schrägen Ätzens durch anisotropes Trockenätzen. Folglich wird gemäß der Erfindung das Übergangsmetall, das mit dem Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist, sehr dünn ausgebildet.
Die erste leitende Schicht 208 wird mindestens dreimal so dick ausgebildet wie die zweite leitende Schicht 210. Beispielsweise wird die erste leitende Schicht 208 mit einer Dicke von etwa 1000 Å bis 10000 Å ausgebildet und die zweite leitende Schicht wird mit einer Dicke von etwa 300 Å bis 2000 Å ausgebildet.
Die erste leitende Schicht 208 kann aus einem Material hergestellt werden, das aus der Gruppe ausgewählt wird, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
Die erste leitende Schicht 208 dient ebenfalls zur Verhinderung der Oxidation des Polysiliziumsteckers 207. Die zweite leitende Schicht 210 kann aus einem Material hergestellt werden, das aus der Gruppe ausgewählt wird, welche aus Ruthenium, Platin, Iridiumoxid, Rutheniumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
Nach dem Ausbilden der ersten und der zweiten leitenden Schicht 208 und 210 wird eine Maskenschicht 212 darauf ausgebildet. Die Maskenschicht 212 wird dann strukturiert, um eine Maskenstruktur auszubilden. Unter Verwendung dieser Maskenstruktur werden ausgewählte Teile der zweiten und der ersten leitenden Schicht 210 und 208 geätzt, um den säulenförmigen Speicherknoten auszubilden, der mit dem Kontaktstecker 207 elektrisch verbunden ist (siehe Fig. 2B).
Eine dritte leitende Schicht 214 wird abgeschieden und rückgeätzt, um eine leitende Seitenwand-Abstandsschicht 214a auszubilden, wie in Fig. 2C gezeigt. Die Abstandsschicht 214a dient zur Verhinderung der Oxidation der ersten leitenden Schicht 208 während des anschließenden Prozesses für die Schicht mit hoher Dielektrizitätskonstante und verschiedener Oxidationsprozesse. Die dritte leitende Schicht 214 kann aus demselben Material hergestellt werden wie die zweite leitende Schicht 210.
Als nächstes werden eine Schicht 216 mit hoher Dielektrizitätskonstante und ein Plattenknoten 218 ausgebildet und dadurch wird ein Kondensator fertiggestellt, wie in Fig. 2D gezeigt. Die Schicht 216 mit hoher Dielektrizitätskonstante wird mit einer Dicke von etwa 200 Å bis 1000 Å ausgebildet und der Plattenknoten 218 wird mit einer Dicke von etwa 100 Å bis 2000 Å ausgebildet. Der Plattenknoten 218 kann aus einem Material hergestellt werden, das aus der Gruppe ausgewählt wird, welche aus Platin, Iridium und Ruthenium besteht.
Die Erfindung stellt einen säulenförmigen Speicherknoten eines Kondensators bereit. Die leitende Schicht, die mit dem Material mit hoher Dielektrizitätskonstante reaktionsunfähig ist, sich aber nicht leicht ätzen läßt, wird dünn ausgebildet, um ein schräges Atzen derselben zu verhindern. Andererseits wird das leitende Material, das sich leicht ätzen läßt, dick ausgebildet, um die Kapazität des Kondensators weiter zu erhöhen.

Claims (19)

1. Verfahren zum Ausbilden eines Speicherknotens eines Kondensators, wobei das Verfahren die folgenden Schritte umfaßt:
Ausbilden eines Kontaktsteckers (107) in einer Isolationsschicht (104) auf einem Halbleitersubstrat (100);
aufeinanderfolgendes Ausbilden einer ersten Metallsperrschicht (108), einer ersten leitenden Schicht (110) und einer zweiten Metallsperrschicht (112) auf der Isolationsschicht (104) und auf dem Kontaktstecker (107);
Ausbilden einer zweiten leitenden Schicht (114) auf der zweiten Metallsperrschicht (112) derart, daß die zweite leitende Schicht (114) dünner ist als die erste leitende Schicht (110);
Verwenden einer Ätzmaske und Ätzen der Schichten, um einen mehrlagigen, säulenförmigen Speicherknoten auszubilden, der mit dem Kontaktstecker (107) elektrisch verbunden wird;
Ausbilden einer Metall-Abstandssperrschicht (118a) auf beiden Seitenwänden des mehrlagigen, säulenförmigen Speicherknotens; und
Ausbilden einer leitenden Abstandsschicht (120a) auf beiden Seitenwänden der Metall-Abstandssperrschicht (118a).
2. Verfahren nach Anspruch 1, wobei der Schritt des Ausbildens des Kontaktsteckers (107) das Ätzen ausgewählter Teile der Isolationsschicht (104) zum Ausbilden eines Kontaktlochs (106) und das Füllen des Kontaktlochs (106) mit einem leitenden Material zum Ausbilden des Kontaktsteckers (107) umfaßt.
3. Verfahren nach Anspruch 1, wobei die erste und die zweite Metallsperrschicht (108, 112) und die Metall- Abstandssperrschicht (118a) aus einem Material hergestellt werden, das aus einer Gruppe ausgewählt wird, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
4. Verfahren nach Anspruch 1, wobei die zweite Metallsperrschicht (112) und die Metall- Abstandssperrschicht (118a) eine Dicke von etwa 100 Å bis 1000 Å aufweisen.
5. Verfahren nach Anspruch 1, wobei die erste leitende Schicht (110) aus einem Material hergestellt wird, das aus der Gruppe ausgewählt wird, welche aus TiN, Polysilizium und Ruthenium besteht.
6. Verfahren nach Anspruch 1, wobei die erste leitende Schicht (110) eine Dicke von etwa 1000 Å bis 10000 Å aufweist.
7. Verfahren nach Anspruch 1, wobei die zweite leitende Schicht (114) und die leitende Abstandsschicht (120a) aus einem Material hergestellt werden, das aus einer Gruppe ausgewählt wird, welche aus Ruthenium, Platin, Iridiumoxid, Rutheniumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
8. Verfahren nach Anspruch 1, wobei die zweite leitende Schicht (114) eine Dicke von etwa 100 Å bis 1000 Å aufweist.
9. Speicherknoten eines Kondensators, welcher folgendes umfaßt:
einen Kontaktstecker (107), der in einer Isolationsschicht (104) zu einem Halbleitersubstrat (100) ausgebildet ist;
einen säulenförmigen Speicherknoten, der auf dem Kontaktstecker (107) und auf der Isolationsschicht (104) ausgebildet ist, wobei der säulenförmige Speicherknoten folgendes umfaßt:
eine erste Metallsperrschicht (108);
eine erste leitende Schicht (110), die auf der ersten Metallsperrschicht (108) ausgebildet ist;
eine zweite Metallsperrschicht (112), die auf der ersten leitenden Schicht (110) ausgebildet ist; und
eine zweite leitende Schicht (114), die auf der zweiten Metallsperrschicht (112) ausgebildet ist;
eine Metall-Abstandssperrschicht (118a), die auf beiden Seitenwänden des säulenförmigen Speicherknotens ausgebildet ist; und
eine leitende Abstandsschicht (120a), die auf beiden Seitenwänden der Metall-Abstandssperrschicht (118a) ausgebildet ist.
10. Säulenförmiger Speicherknoten nach Anspruch 9, wobei die erste und die zweite Metallsperrschicht (108, 112) und die Metall-Abstandssperrschicht (118a) aus einem Material bestehen, das aus einer Gruppe ausgewählt ist, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
11. Säulenförmiger Speicherknoten nach Anspruch 9, wobei die erste leitende Schicht (110) aus einem Material besteht, das aus der Gruppe ausgewählt ist, welche aus TiN, Polysilizium und Ruthenium besteht, und eine Dicke von etwa 1000 Å bis 10000 Å aufweist.
12. Säulenförmiger Speicherknoten nach Anspruch 9, wobei die zweite leitende Schicht (114) eine Dicke von etwa 100 Å bis 1000 Å aufweist.
13. Verfahren zum Ausbilden eines Speicherknotens eines Kondensators, wobei das Verfahren die folgenden Schritte umfaßt:
Ausbilden eines Kontaktsteckers (207) in einer Isolationsschicht (204) auf einem Halbleitersubstrat (200);
Ausbilden einer dicken, ersten, leitenden Schicht (208) auf der Isolationsschicht (204) und auf dem Kontaktstecker (207);
Ausbilden einer zweiten leitenden Schicht (210) auf der ersten leitenden Schicht (208) derart, daß die zweite leitende Schicht (210) dünner ist als die erste leitende Schicht (208);
Verwenden einer Ätzmaske und Ätzen der Schichten, um einen säulenförmigen Speicherknoten auszubilden, der mit dem Kontaktstecker (207) elektrisch verbunden werden soll;
Ausbilden einer leitenden Abstandsschicht (214a), die aus demselben Material besteht wie die zweite leitende Schicht (210), auf beiden Seitenwänden des säulenförmigen Speicherknotens.
14. Verfahren nach Anspruch 13, wobei die erste leitende Schicht (208) aus einem Material hergestellt wird, das aus einer Gruppe ausgewählt wird, welche aus TiN, TiAlN, TiSiN, TaSiN, TaAlN, Rutheniumoxid, Iridiumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
15. Verfahren nach Anspruch 13, wobei die zweite leitende Schicht (210) und die leitende Abstandsschicht (214a) aus einem Material hergestellt werden, das aus einer Gruppe ausgewählt wird, welche aus Ruthenium, Platin, Iridiumoxid, Rutheniumoxid, Lanthanstrontiumcobaltoxid und leitendem Oxid von Barium, Strontium und Ruthenium besteht.
16. Verfahren nach Anspruch 13, wobei die erste leitende Schicht (208) eine Dicke von etwa 1000 Å bis 10000 Å aufweist und die zweite leitende Schicht (210) eine Dicke von etwa 300 Å bis 2000 Å aufweist.
17. Verfahren nach Anspruch 13, wobei die erste leitende Schicht (208) mindestens dreimal so dick ist wie die zweite leitende Schicht (210).
18. Verfahren nach Anspruch 13, wobei die leitende Abstandsschicht (214a) eine Dicke von etwa 500 Å bis 1000 Å aufweist.
19. Säulenförmiger Speicherknoten eines Kondensators, welcher folgendes umfaßt:
eine erste leitende Schicht (208);
eine zweite leitende Schicht (210), die auf der ersten leitenden Schicht (208) ausgebildet ist;
wobei die erste leitende Schicht (208) mindestens dreimal so dick ist wie die zweite leitende Schicht (210); und
eine Seitenwand-Abstandsschicht (214a), die auf beiden Seitenwänden der ersten und der zweiten leitenden Schicht (208, 210) ausgebildet ist.
DE19930295A 1998-07-03 1999-07-01 Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben Expired - Fee Related DE19930295C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980026916A KR100301371B1 (ko) 1998-07-03 1998-07-03 반도체메모리장치및그의제조방법

Publications (2)

Publication Number Publication Date
DE19930295A1 true DE19930295A1 (de) 2000-01-13
DE19930295C2 DE19930295C2 (de) 2002-11-28

Family

ID=19543075

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19930295A Expired - Fee Related DE19930295C2 (de) 1998-07-03 1999-07-01 Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben

Country Status (5)

Country Link
US (2) US6218296B1 (de)
JP (1) JP2000031430A (de)
KR (1) KR100301371B1 (de)
DE (1) DE19930295C2 (de)
TW (1) TW430982B (de)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139678B2 (ja) * 1998-11-09 2001-03-05 日本電気株式会社 半導体記憶装置およびその製造方法
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
JP2001102580A (ja) * 1999-09-30 2001-04-13 Nec Corp 半導体装置及びその製造方法
KR100319171B1 (ko) * 1999-12-30 2001-12-29 박종섭 반도체소자의 캐패시터 형성방법
JP2001308287A (ja) * 2000-04-26 2001-11-02 Sharp Corp 半導体装置、及びその製造方法
KR100587046B1 (ko) * 2000-05-31 2006-06-07 주식회사 하이닉스반도체 반도체 소자의 전하저장 전극 제조 방법
US6570210B1 (en) * 2000-06-19 2003-05-27 Koninklijke Philips Electronics N.V. Multilayer pillar array capacitor structure for deep sub-micron CMOS
KR20020052474A (ko) * 2000-12-26 2002-07-04 박종섭 반도체소자의 캐패시터 형성방법
US6563161B2 (en) * 2001-03-22 2003-05-13 Winbond Electronics Corporation Memory-storage node and the method of fabricating the same
JP2003068882A (ja) * 2001-08-08 2003-03-07 Huabang Electronic Co Ltd 記憶装置のストレージノード及びその製造方法
US6816355B2 (en) * 2001-09-13 2004-11-09 Seiko Epson Corporation Capacitor, semiconductor device, electro-optic device, method of manufacturing capacitor, method of manufacturing semiconductor device, and electronic apparatus
KR100424710B1 (ko) * 2001-11-21 2004-03-27 주식회사 하이닉스반도체 반도체 소자의 제조방법
US6503764B1 (en) * 2001-12-12 2003-01-07 Vanguard International Semiconductor Corporation Method of making in high density DRAM circuit having a stacked capacitor
KR100800136B1 (ko) * 2002-06-28 2008-02-01 주식회사 하이닉스반도체 반도체 소자의 제조방법
JP4162643B2 (ja) 2004-09-10 2008-10-08 本田技研工業株式会社 二輪車の乗員制止装置
KR100689678B1 (ko) * 2005-06-30 2007-03-09 주식회사 하이닉스반도체 캐패시터 및 그의 제조 방법
JP2007273554A (ja) * 2006-03-30 2007-10-18 Oki Electric Ind Co Ltd 半導体容量素子の構造とその製造方法
US8168542B2 (en) * 2008-01-03 2012-05-01 International Business Machines Corporation Methods of forming tubular objects
US8012811B2 (en) * 2008-01-03 2011-09-06 International Business Machines Corporation Methods of forming features in integrated circuits
US8304349B2 (en) * 2008-08-18 2012-11-06 Taiwan Semiconductor Manufacturing Company, Ltd. Method to integrate gate etching as all-in-one process for high K metal gate
KR101129909B1 (ko) * 2010-07-20 2012-03-23 주식회사 하이닉스반도체 반도체 소자의 필라형 캐패시터 및 그 형성방법
US8530348B1 (en) * 2012-05-29 2013-09-10 Intermolecular, Inc. Integration of non-noble DRAM electrode
US20170162444A1 (en) * 2015-12-02 2017-06-08 International Business Machines Corporation Contact resistance reduction for advanced technology nodes

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5381302A (en) * 1993-04-02 1995-01-10 Micron Semiconductor, Inc. Capacitor compatible with high dielectric constant materials having a low contact resistance layer and the method for forming same
US5489548A (en) * 1994-08-01 1996-02-06 Texas Instruments Incorporated Method of forming high-dielectric-constant material electrodes comprising sidewall spacers
US5504041A (en) * 1994-08-01 1996-04-02 Texas Instruments Incorporated Conductive exotic-nitride barrier layer for high-dielectric-constant materials
KR0151197B1 (ko) * 1994-11-21 1998-10-01 문정환 반도체 메모리장치 및 그 제조방법
KR100199346B1 (ko) * 1995-04-04 1999-06-15 김영환 반도체 소자의 전하저장전극 형성방법
KR100189982B1 (ko) * 1995-11-29 1999-06-01 윤종용 고유전체 캐패시터의 제조방법
KR100200299B1 (ko) * 1995-11-30 1999-06-15 김영환 반도체 소자 캐패시터 형성방법
US5825609A (en) * 1996-04-23 1998-10-20 International Business Machines Corporation Compound electrode stack capacitor
US5792687A (en) * 1996-08-01 1998-08-11 Vanguard International Semiconductor Corporation Method for fabricating high density integrated circuits using oxide and polysilicon spacers
US5677227A (en) * 1996-09-09 1997-10-14 Vanguard International Semiconductor Corporation Method of fabricating single crown, extendible to triple crown, stacked capacitor structures, using a self-aligned capacitor node contact
US6104049A (en) * 1997-03-03 2000-08-15 Symetrix Corporation Ferroelectric memory with ferroelectric thin film having thickness of 90 nanometers or less, and method of making same
US6194754B1 (en) * 1999-03-05 2001-02-27 Telcordia Technologies, Inc. Amorphous barrier layer in a ferroelectric memory cell
US5994197A (en) * 1999-05-27 1999-11-30 United Silicon Incorporated Method for manufacturing dynamic random access memory capable of increasing the storage capacity of the capacitor

Also Published As

Publication number Publication date
US20010006242A1 (en) 2001-07-05
DE19930295C2 (de) 2002-11-28
TW430982B (en) 2001-04-21
US6218296B1 (en) 2001-04-17
US6288446B2 (en) 2001-09-11
JP2000031430A (ja) 2000-01-28
KR20000007538A (ko) 2000-02-07
KR100301371B1 (ko) 2001-10-27

Similar Documents

Publication Publication Date Title
DE19930295C2 (de) Säulenförmiger Speicherknoten eines Kondensators und Verfahren zur Herstellung desselben
DE4402216C2 (de) Halbleiterbauelement mit Kondensatoren und zu seiner Herstellung geeignetes Verfahren
DE19935947B4 (de) Verfahren zum Ausbilden von Zwischenverbindungen in einem ferroelektrischen Speicherbauelement
DE19933480B4 (de) Verfahren zur Herstellung eines zylindrischen Kondensators
DE19928280B4 (de) Ferroelektrischer Kondensator und Verfahren zur Herstellung desselben
DE10242033B4 (de) Ferroelektrische Speichervorrichtung und Verfahren zum Ausbilden derselben
DE4430780C2 (de) Verfahren zur Herstellung eines Kondensators für einen dynamischen Direktzugriffspeicher
DE19838741A1 (de) Kondensator und Verfahren zur Herstellung eines Kondensators
DE10247454A1 (de) Verfahren zur Herstellung von vertikalen/horizontalen MIMCaps
DE19719699A1 (de) Verfahren zur Bildung eines dynamischen Speichers mit hoher Dichte und wahlfreiem Zugang
DE10228118A1 (de) Ferroelektrische Speichervorrichtungen mit erweiterten Plattenleitungen und Herstellungsverfahren dafür
DE19904781A1 (de) Dielektrischer Kondensator, Verfahren zum Herstellen desselben und dielektrischer Speicher mit diesem
DE69733055T2 (de) Herstellungsverfahren für DRAM-Stapelkondensator
DE10347462A1 (de) Bodenelektrode eines Kondensators einer Halbleitervorrichtung und Verfahren zur Herstellung derselben
DE10227346A1 (de) Ferroelektrische Speichervorrichtung, die eine ferroelektrische Planarisationsschicht verwendet, und Herstellungsverfahren
DE4126046A1 (de) Herstellungsverfahren und struktur eines dram-speicherzellenkondensators
DE10012198B4 (de) Zylindrisches Kondensatorbauelement mit innenseitigem HSG-Silicium und Verfahren zu seiner Herstellung
DE19633689B4 (de) Verfahren zum Herstellen von Kondensatoren für Halbleitervorrichtungen
EP1202333B1 (de) Speicherkondensator und zugehörige Kontaktierungsstruktur sowie Verfahren zu deren Herstellung
DE10031881A1 (de) Halbleitereinrichtung und Verfahren zur Herstellung der Halbleitereinrichtung
DE10065350B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kondensator unter Verwendung eines Elektroplattierungsverfahrens
EP0954030A1 (de) Verfahren zur Herstellung eines Kondensators für eine Halbleiter-Speicheranordnung
DE10256713B4 (de) Verfahren zur Herstellung eines Speicherungsknotenpunktes eines gestapelten Kondensators
DE10022655C2 (de) Verfahren zur Herstellung von Kondensatorstrukturen
DE10324055B4 (de) Verfahren zur Herstellung eines integrierten Stapelkondensators

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
D2 Grant after examination
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee