DE19604044A1 - Durch Feldeffekt steuerbares Halbleiterbauelement - Google Patents

Description

Die Erfindung betrifft ein durch Feldeffekt steuerbares Halb­ leiterbauelement gemäß dem Oberbegriff des Anspruchs 1.

Derartige durch Feldeffekt steuerbare Halbleiterbauelemente sind z. B. MOS-Feldeffekttransistoren. Diese Transistoren sind seit langem bekannt und z. B. im Siemens Datenbuch 1993/94 SIPMOS-Halbleiter, Leistungstransistoren und Dioden, auf Sei­ te 29ff beschrieben. Fig. 4 auf Seite 30 dieses Datenbuchs zeigt den Prinzipiellen Aufbau eines derartigen Lei­ stungstransistors. Der dort gezeigte Transistor stellt einen vertikalen n-Kanal-SIPMOS-Transistor dar. Bei einem derarti­ gen Transistor dient das n⁺-Substrat als Träger mit der dar­ unterliegenden Drainmetallisierung. Über dem n⁺-Substrat schließt sich eine n⁻-EPitaxieschicht an, die je nach Sperr­ spannung verschieden dick und entsprechend dotiert ist. Das darüberliegende Gate aus n⁺-Polysilizium ist in isolierendes Siliziumdioxid eingebettet und dient als Implantationsmaske für die p-Wanne und für die n⁺-Sourcezone. Die Sourcemetalli­ sierung überdeckt die gesamte Struktur und schaltet die ein­ zelnen Transistorzellen des Chips parallel. Weitere Einzel­ heiten dieses vertikal aufgebauten Leistungstransistors sind auf Seite 30ff des Datenbuchs zu entnehmen.

Nachteil einer derartigen Anordnung ist, daß der Durchlaßwi­ derstand R_on der Drain-Source-Laststrecke mit zunehmender Spannungsfestigkeit des Halbleiterbauelements zunimmt, da die Dicke der Epitaxieschicht zunehmen muß. Bei 50 V liegt der flächenbezogene Durchlaßwiderstand R_on bei ungefähr 0,20 Ohm/m² und steigt bei einer Sperrspannung von 1000 V bei­ spielsweise auf einen Wert von ca. 10 Ohm/m² an.

Aus der US 5,216,275 ist ein Halbleiterbauelement bekannt, bei dem die auf dem Substrat aufgebrachte Drainschicht aus vertikalen abwechselnd p- und n-dotierten Schichten besteht. Die US 5,216,275 zeigt diese Schichten beispielsweise in Fig. 4 der Beschreibung. Die p-Schichten sind mit 7 und die n- Schicht mit 6 bezeichnet. Aus der Beschreibung, insbesondere aus Spalte 2, Zeile 8 geht hervor das die abwechselnden p- und n-Schichten jeweils mit der p-Region 8 bzw. der n-Region 4 verbunden werden müssen. Dies führt jedoch zu einer starken Einschränkung im Design eines Halbleiterbauelementes, da die Randbereiche nicht mehr frei gestaltet werden können.

Aufgabe der vorliegenden Erfindung ist es, ein durch Feldef­ fekt steuerbares Halbleiterbauelement anzugeben, welches trotz hoher Sperrspannung einen niedrigen Durchlaßwiderstand bereitstellt und die aufgezeigten Nachteile nicht aufweist.

Diese Aufgabe wird durch den kennzeichnenden Teil des An­ spruchs 1 gelöst. Weiterbildungen sind Kennzeichen der Un­ teransprüche.

Die Erfindung weist den Vorteil auf, daß durch einfaches Ein­ bringen einer im Vergleich zur Epitaxieschicht höher dotier­ ten n-Zone, in welcher eine Vielzahl von p-Bereichen ver­ teilt ist, zum einen durch die n-Schicht eine gute Leitfähig­ keit gewährleistet wird und sich zum anderen bei Erhöhung der Drainspannung die derart gebildeten p-n-Bereiche sich gegen­ seitig ausräumen, wodurch eine hohe Sperrspannung gesichert bleibt.

Die Erfindung wird nachfolgend anhand von zwei Figuren näher erläutert.

Es zeigen:

Fig. 1 einen Teilschnitt durch eine weitere Ausführungsform eines erfindungsgemäßen vertikalen MOSFET,

Fig. 2 einen Teilschnitt durch eine entsprechend Fig. 1 ausgeführten lateralen MOSFET.

Diese Fig. 1 stellt einen vertikalen MOSFET dar. Das n⁺- dotierte Substrat 1 bildet einen Teil der Drainzone und wird rückseitig über eine übliche Metallisierung kontaktiert, die den Drainanschluß D bildet. Über dieser Schicht 1 ist eine n⁻- dotierte Epitaxieschicht 2 abgeschieden, die ebenfalls einen Teil der Drainzone bildet, und in welcher p-dotierte Source­ bereiche 3 eingebracht sind. Diese p-dotierten Sourcebereiche 3 weisen eingebettete n⁺-Bereiche 4 auf. Die Sourcemetalli­ sierung 5 bildet einen Kurzschluß zwischen diesem n⁺- und p- Sourcegebiet 3, 4. In der Figur sind mehrere Sourcebereiche 3, 4 dargestellt, die voneinander beabstandet sind und von denen jeweils zwei einen Zwischenbereich in Verbindung mit der Drainzone 1, 2 definieren, über dem, eingebettet in Ga­ teoxid 7, ein Gate 6 angeordnet ist.

Eine n-dotierte Zone 15 ist innerhalb der Epitaxieschicht 2 eingebracht. Innerhalb dieser Zone 15 sind statistisch ver­ teilt eine Vielzahl von p-dotierten Gebieten 16 eingebracht. Die p-dotierten Gebiete 16 können dabei eine beliebige Form aufweisen. Die Gesamtmenge der Dotierungen in den verteilten p-Gebieten 16 sollte in etwa gleich der Gesamtmenge der Do­ tierungen in der n-Zone 15 sein und der Abstand zwischen den p-Gebieten 16 sollte kleiner sein als es die Breite der Raum­ ladungszone zwischen den p-Gebieten 16 und der n-Zone 15 bei der Durchbruchspannung zwischen den p-Gebieten 16 und der n- Zone 15 ist.

Fig. 2 zeigt ein weiteres Ausführungsbeispiel, welches einen lateralen MOSFET entsprechend der Ausführungsform gemäß Fig. 1 darstellt. Hier ist beispielsweise ein p-dotiertes Gebiet 17 vorgesehen, innerhalb dessen eine n-dotierte Sourcezone 22 eingebracht ist, in welchem sich eine p-dotierte Kontaktie­ rungszone 23 befindet, welche mit einem Sourceanschluß S ver­ bunden ist. Des weiteren ist eine ebenfalls n-dotierte Drain­ zone 20 vorgesehen, in welcher wiederum eine p-dotierte Kon­ taktierungszone 21 eingebettet ist, die zur Kontaktierung der Drainzone 20 mit einem Drainanschluß D dient. Zwischen Sour­ ce- und Drainbereich ist isoliert über dem p-dotierten Be­ reich 17 ein Gate 26 angebracht, welches durch eine Isolati­ onsschicht 27 vom Halbleiterkörper isoliert ist und mit einem Gateanschluß G verbunden ist. Zwischen Sourcebereich 22 und Drainbereich 20 ist ein Bereich vorgesehen, der sich von der Drainzone 13 lateral in Richtung zur Sourcezone 22 erstreckt. Dieser Bereich beginnt von der Oberfläche des Halbleiterkör­ pers und erstreckt sich in den p-dotierten Bereich 17. Diese Zone 25 ist n-dotiert und weist p-dotierte Gebiete 24 auf. Der Abstand der einzelnen p-Gebiete 24 zueinander ist vor­ zugsweise wiederum kleiner als die Breite der Raumladungszone zwischen den eingebrachten p-dotierten Gebieten 24 und dem n- Bereich 18. Auch hier ist die Gesamtmenge der Dotierungen in den verteilten p-Gebieten 24 in etwa gleich mit der Gesamt­ menge der Dotierungen in der n-dotierten Zone 25.

Das Gate kann auch in bekannter Weise so ausgestaltet werden, daß der Abstand zwischen Gate 26 und p-Bereich 17 vom Source­ anschluß S in Richtung des Drainanschlusses D zunimmt (in Fig. 2 nicht dargestellt).

Nachfolgend wird die Funktionsweise einer derartigen erfin­ dungsgemäßen Struktur näher erläutert.

Bei kleiner Drainspannung ist die Leitfähigkeit gut, da die n-Zone 15, 25 niederohmig sind. Wird die Drainspannung er­ höht, werden bei moderater Spannung, z. B. einer Spannung kleiner 30 V, erste von der Oberfläche der Epitaxieschicht 2, 17 gesehene Schichten der p- bzw. n-dotierten Gebiete 15, 16 bzw. 25, 24 gegenseitig ausgeräumt. Bei einer weiteren Spannungserhöhung wird nun die vertikale Feldstärke derart erhöht, daß das gesamte Gebiet 15, 25 ausgeräumt wird. Die Epitaxieschicht 2, 17 nimmt dann die weitere Spannung auf.

Im einzelnen erfolgt dieser Vorgang folgendermaßen: Die Aus­ räumung startet von der Oberfläche unter der Gateelektrode 6, 26 und gegebenenfalls den Sourcebereichen 3, 4. Sie schreitet dann in das Gebiet 15, 16 bzw. im Gebiet 25, 24 voran. Wenn die Raumladungszone die ersten p-Gebiete 16, 24 erreicht, bleiben diese Gebiete 16, 24 auf der Spannung, die das Poten­ tial der Raumladungszone erreicht hat. Dann wird die nächste Umgebung in Richtung des Drainanschlusses D ausgeräumt. Die­ ser Vorgang wiederholt sich von Schicht zu Schicht.

Auf diese Weise schreitet die Raumladungszone voran, bis die Zone unterhalb der n-Zone 15, 25 innerhalb der Epitaxie­ schicht 2 erreicht wird. Insgesamt wird dann die Raumladungs­ zone so aufgebaut, als ob die Bereiche 15, 16 bzw. 25, 24 nicht vorhanden wären.

Die Spannungsfestigkeit wird dabei nur durch die Dicke der Epitaxieschicht 2 bestimmt. Somit kann die erfindungsgemäße Anordnung beide Erfordernisse erfüllen, nämlich einen niede­ rohmigen Durchlaßwiderstand R_on bei gleichzeitiger hoher Spannungsfestigkeit.

Ein mögliches Herstellverfahren könnte z. B. durch einen schichtweisen Aufbau derartiger erfindungsgemäßer Strukturen erfolgen. Dabei könnte jede Schicht durch Implantieren an der jeweiligen Oberfläche und durch Eindiffundieren in prak­ tisch beliebiger Form ausgebildet werden. Die Form der einge­ brachten p-Gebiete 16 bzw. 24 kann dabei beliebig z. B. kugel­ förmig oder elliptisch gewählt werden.

Die Größe der eingebrachten n-Zone kann ebenfalls beliebig gewählt werden und auch die gesamte Epitaxieschicht ausfül­ len.

In einer Abwandlung ist eine derartige Struktur auch als IGBT funktionsfähig, wenn z. B. die untere n⁺-Zone 1 gemäß Fig. 1 auf p⁺ umgeschaltet wird.

Selbstverständlich kann die Epitaxieschicht in allen Fällen sowohl vom n⁻- oder vom p⁻-Typ sein.

Zusammenfassend ist zu bemerken, daß durch die vorliegende Erfindung sowohl vertikale wie auch laterale MOSFETS mit niedrigem Durchlaßwiderstand R_on bei gleichzeitig hoher Sperrspannung vorgesehen werden können. Wesentlich ist die Ausbildung von paarweisen p- bzw. n-dotierten Bereichen, vor­ zugsweise streifenförmiger Bereiche, die entlang des Strompfads der Laststrecke ausgebildet sind. Die vorliegende Erfindung ist dabei sowohl bei MOSFETS vom p-Kanal wie auch bei MOSFETS vom n-Kanal anwendbar.

Claims (5)

1. Durch Feldeffekt steuerbares Halbleiterbauelement mit

• - einer Drainzone vom ersten Leitungstyp,
• - wenigstens einer aus polykristallinem Silizium bestehenden Gateelektrode, wobei diese gegenüber der Drainzone isoliert ist,
• - wenigstens einem in der Drainzone eingebrachten Zone vom zweiten Leitungstyp, innerhalb der eine Sourcezone vom ersten Leitungstyp eingebracht ist,

dadurch gekennzeichnet, daß in der Drainzone (1, 2) ein vom ersten Leitungstyp dotierter Bereich (15, 25) vorgesehen ist, innerhalb dessen eine Vielzahl von vom zweiten Leitungstyp dotierter Bereiche (16, 24) vorgese­ hen sind, wobei die Gesamtmenge der Dotierungen vom zweiten Leitungstyp (16, 24) in etwa der Gesamtmenge der Dotierungen vom ersten Leitungstyp (15, 25) entspricht.

2. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß Anspruch 1, dadurch gekennzeichnet, daß der Ab­ stand der vom zweiten Leitungstyp dotierten Bereiche (16, 24) voneinander kleiner gleich der Breite der Raumladungszone zwischen dem Bereich vom ersten Leitungstyp (15) und dem Be­ reich vom zweiten Leitungstyp (16) ist.

3. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß Anspruch 1 oder 2, dadurch gekennzeichnet, daß die in der Drainzone eingebrachten Bereiche (16) kugelförmig ausge­ bildet sind.

4. Durch Feldeffekt steuerbares Halbleiterbauelement gemäß einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß der Be­ reich vom ersten Leitungstyp (15) die gesamte Epitaxieschicht ausfüllt.