DE19603794A1 - Verfahren zum Ausbilden einer Doppelsenke für Halbleiteranordnungen - Google Patents

Description

Die vorliegende Erfindung betrifft ein Verfahren zum Aus­ bilden einer Doppelsenke für eine Halbleiteranordnung und insbesondere ein verbessertes Verfahren zum Ausbilden einer Doppelsenke für eine Halbleiteranordnung, das in der Lage ist, die Latch-up-Charakteristik von DRAM-Komponenten, die eine hohe Integrationsdichte fordern, und ein Problem des Dickenunterschieds, das in Verbindung mit dem Kondensator auftritt, zu verbessern.

Ein Diffusionsverfahren zum Ausbilden einer Doppelsenke baut herkömmlicherweise auf der Entwicklung eines relativ dicken Oxidfilms auf einer n-Senkenelektrode eines Substrats und auf dem Ausbilden einer Senke in einer selbstausrichtenden Doppelwanne mittels einer Maskierung durch den dicken Oxidfilm auf, der als eine Maskierungs­ schicht während eines Dotierungsprozesses für die Implan­ tierung von Ionen des p-Typs dient.

Fig. 1A bis 1E zeigen ein Verfahren zum Ausbilden einer CMOS-Doppelsenkenstruktur nach dem Stand der Technik.

Wie aus Fig. 1 ersichtlich ist, ist auf einem Siliziumsub­ strat des p-Typs 10 ein thermischer Oxidfilm 12 mit einer Dicke von 100 Å aufgebracht, und ein Si₃O₄ Siliziumnitrid­ film 14 ist nach einem LPCVD-Verfahren mit einer Dicke von 1400 Å auf dem thermischen Oxidfilm 12 aufgebracht.

Der Siliziumnitridfilm 14 wird danach mit einer Struktur­ maske aus Photolack 16 so geätzt, daß eine n-Senkenzone begrenzt und eine in Fig. 1B dargestellte Struktur ausge­ formt wird. In die n-Senkenzone wird Phosphor mit einer Konzentration von 1,0 × 10¹³ Ionen/cm² implantiert, die Photolackstruktur 16 wird entfernt, und ein Glühprozeß wird in einer Atmosphäre von 900°C und H₂/O₂ ausgeführt, um eine n-Senke umzudotieren und einen thermischen Oxidfilm aus zu­ bilden.

Als Ergebnis werden, wie in Fig. 1C dargestellt, eine n- Senke 18 in dem Siliziumsubstrat und ein Oxidfilm 20 mit einer Dicke von 4500 Å auf der n-Senke 18 ausgebildet.

Danach wird, wie in Fig. 1D dargestellt, der Silizium­ nitridfilm 14 einer Zone, auf der eine p-Senke ausgebildet ist, durch Tauchen in eine heiße, flüssige Orthophosphor­ säure H₃PO₄ entfernt, und Bor unter Umgebungsbedingungen von 5,0 × 10¹² Ionen/cm² und 80 keV wird in eine bestimmte Zone implantiert, auf der der dicke Oxidfilm nicht ausge­ formt ist, und in einer N₂-Atmosphäre 4 Stunden lang ge­ glüht, wodurch sich eine p-Senke 22 in dem Siliziumsubstrat bildet.

Zu diesem Zeitpunkt dient der auf der n-Senke 18 ausgeform­ te Oxidfilm 20 mit einer Dicke von 4500 Å während der Aus­ formung der p-Senke 22 als eine Ionenimplantationsmaske.

Danach werden, wie in Fig. 1E gezeigt, die thermischen Oxidfilme 12 und 20 durch Tauchen in HF gemeinsam entfernt, und der Prozeß der Senkenausbildung ist abgeschlossen. Da der anschließende Prozeß identisch mit einem hinreichend bekannten, herkömmlichen CMOS-Herstellungsprozeß ist, wird auf dessen Beschreibung verzichtet.

Als Ergebnis des obengenannten Prozesses beträgt die Dickendifferenz "d" zwischen der p-Senke 22 und der n-Senke 18 etwa 2000 Å, da die Dicke eines Oxidfilms, der sich beim Ausbilden einer n-Senke entwickelt, etwa 4000 Å beträgt, obwohl die Hälfte der Substratdicke als Dicke des ent­ wickelten Oxidfilms angenommen wird.

Deshalb treten im allgemeinen folgende Probleme in Zusam­ menhang mit hochintegrierten Komponenten auf. Erstens wird die undotierte Zwischenschicht an einer Senkengrenze auf­ grund der Dotierungskompensation an der Grenze zwischen der n- und der p-Senke größer. Zweitens nimmt die Zuverlässig­ keit der Komponente aufgrund der erhöhten Dickendifferenz zwischen der n- und der p-Senke ab.

Dies bedeutet im einzelnen hinsichtlich der Entwicklung der undotierten Zwischenschicht an einer Senkengrenze, daß die Grenze im Vergleich mit der n-Senkengrenze in ihrem Aus­ gangsstadium erweitert wird, da die Diffusion der Phosphor­ dotierung in die n-Senke mit dem LOCUS-Prozeß für das Glü­ hen der n-Senke, zunimmt. Darüber hinaus ergibt sich eine benachbarte Anordnung der p-Senke an die n-Senke, da der Oxidfilm auf der n-Senke als Grenzzone zwischen dem Oxid­ film und der n-Senke wirkt.

Diesbezüglich tritt das Phänomen der Dotierungskompensation während eines Diffusionsprozesses zwischen der n- und der p-Senke auf, wobei es unmöglich ist, die Dichte der Dotie­ rung zu kontrollieren. Als Ergebnis nimmt die reale Dotie­ rungsdichte ab. Das heißt, die inaktive undotierte Zwi­ schenschicht zwischen der n- und der p-Senke, in der diese Zwischenschicht nicht in die aktive Zone einer Komponente einbezogen ist, nimmt zu.

Um allgemein die gewünschte Latch-up-Charakteristik zwi­ schen der n- und der p-Senke zu sichern, ist eine ausge­ prägte undotierte Zwischenschicht zwischen den Senken er­ forderlich. Da jedoch bei den obengenannten Prozessen die inaktive undotierte Zwischenschicht zunimmt, ergeben sich bei der Auslegungsskalierung für eine Komponente hoher Integrationsdichte einige Probleme.

Als Nächstes sei die Abnahme der Zuverlässigkeit betrach­ tet, die auf die Zunahme der Dickendifferenz zwischen der n- und der p-Senke zurückzuführen ist. Da die CMOS-Doppel­ senke einer Doppelwannenkonstruktion, die nach einem selbstausrichtenden Prozeß nach dem herkömmlichen LOCUS- Verfahren hergestellt wird, Dickendifferenzen zwischen der tieferen n-Senkenzone und der p-Senkenzone aufweist, werden unterschiedliche Dicken des Photolacks ausgeformt, wenn ein Photolackfilm nach dem photolithographischen Prozeß inner­ halb einer bestimmten Grenzzone zwischen der n- und der p- Senke aufgebracht wird.

Beim Ausbilden des LOCUS-Oxidfilms mit einer Dicke von 4000 Å auf der n-Senke schwankt die Dicke der Senkengrenz­ grenzzone allgemein innerhalb eines Bereichs von 10 µm.

Da die Strukturabmessung des Teils 1,0 mm überschreitet, d. h. die Maßabweichung liegt innerhalb eines Bereichs von 10% der Strukturbreite, gibt es bei der Herstellung der Komponente keine Probleme. Bei höher werdender Integration der Komponente ist eine Struktur mit einer Breite unter 1,0 erforderlich. Liegt die Breite der Strukturschwankung in­ nerhalb eines Bereichs von 0,1 µm, überschreitet die gene­ relle Fehlertoleranz 10%, so daß es nicht mehr möglich ist, eine kritische Schaltung zu entwerfen, die durch Prozeß­ variationen innerhalb eines Bereichs von 10 µm beeinflußt werden kann.

Diese Einschränkung wird zu einem Hindernis beim Entwerfen einer Schaltung mit Unterdrückung des Latch-up-Effektes, so daß es schwierig ist, die gewünschte Komponente herzustel­ len.

Der Dickenunterschied der Senkenzone wird bei der DRAM- Komponente, bei der ein Kondensator in der p-Senkenzone an­ geordnet ist, zu einem noch schwerwiegenderen Problem. Der Grund hierfür wird nunmehr unter Bezugnahme auf Fig. 2A er­ läutert.

Bei einem DRAM mit einer CMOS-Doppelsenkenstruktur wird allgemein eine Speicherzelle 28 in der p-Senke 22 und eine zugehörige Treiberschaltung 30 in der n-Senke 18 angeord­ net. Außerdem wird ein Kondensator 26 auf der p-Senke 22 angeordnet, wodurch ein noch größerer Dickenunterschied entsteht als durch die n-Senke 18.

Deshalb nimmt nach dem Aufbau eines Kondensators im Back­ end-Prozeß der Dickenunterschied zwischen der Speicher­ zellenzone (p-Senkenzone) 28 und der peripheren Beschal­ tungszone (n-Senkenzone) 30 zu. Im allgemeinen über­ schreitet der Dickenunterschied "d" zwischen der Speicher­ zellenzone 28 und der peripheren Beschaltungszone 30 1000 Å.

Wenn, wie oben beschrieben, der Dickenunterschied groß wird, werden die Grenzen des Scharfeinstellbereichs (depth of focus - DOF) der Ausrichtung für die photolithographi­ schen Schrittes zur Ausbildung der Kontaktierung und der Leiterbahnstruktur überschritten, so daß die kritische Ab­ messung nicht hinreichend genau eingehalten wird. Die Zone, in der die Grenze des Scharfeinstellbereichs überschritten wird, wird nicht einwandfrei geätzt, und es bleibt Material stehen, so daß die gewünschte Leiterbahnstruktur nicht er­ zielt werden kann.

Dieses Phänomen wird aufgrund der Schwankung der Struktur­ breite, die durch den Dickenunterschied verursacht wird, schwerwiegender, so daß sich die Charakteristik der Kom­ ponente verschlechtert.

Um die obengenannten Probleme zu überwinden, ist es deshalb erforderlich, vor einem Prozeß zur Leiterbahnstrukturierung einen globalen Ätzprozeß hinzuzufügen, der durch Aufbringen eines CVD-Films und Abätzen entsprechend dem topologischen Dickenunterschied, der den Scharfeinstellungsbereich über­ schreitet, gekennzeichnet ist, obwohl das Verfahren für die Massenproduktion zu komplex ist.

Um außerdem eine konstante Kapazität zu erzielen, die dem herkömmlichen Niveau in der Kondensatorzone, in der der Dichtegrad des DRAM abrupt zunimmt und abnimmt, entspricht, wird anstelle des mehrfach geschichteten Kondensators oder einer zylindrischen Struktur ein einfach geschichteter Kon­ densator vorgesehen. Deshalb nimmt der Dickenunterschied zwischen der n- und der p-Senke zu, was zu einem schwerwie­ genden Problem führt.

In der Industrie werden deshalb intensive Studien durchge­ führt, um den Dickenunterschied zwischen der n- und der p- Senke im DRAM der nächsten CMOS-Struktur zu minimieren.

So hat beispielsweise die Hitachi Co. ein 256 MB DRAM (Fig. 2B) eingeführt, bei dem die p-Senkenzone vor dem Ausbilden der Senke oxidiert und der Oxidfilm entfernt und somit das Substrat der p-Senkenzone im voraus abgetragen wird, wobei das Substrat der n-Senkenzone 22 nach dem Ausbilden der Senke den sich ergebenden Dickenunterschied kompensiert, so daß sich ein Dickenunterschied "d" zwischen der Speicher­ zellenzone 28 und der peripheren Schaltung 30 ergibt.

Da jedoch das obenbeschriebene Verfahren den Dickenunter­ schied nur im Bereich der abgetragenen p-Senke verbessert, erhöhen sich die Herstellungskosten für eine zuverlässige Leiterbahnstruktur, während sich ein hohes Überlappungs­ verhältnis und die topologische Gesamthöhe verschlechtern.

Es ist demnach die Aufgabe der vorliegenden Erfindung, ein Verfahren zum Ausbilden einer Doppelsenke für eine Halb­ leiterkomponente bereitzustellen, das die bei der her­ kömmlichen Ausformung einer Doppelsenke für eine Halblei­ teranordnung auftretenden Probleme überwindet und darüber hinaus in der Lage ist, die Latch-up-Charakteristik bei DRAM-Komponenten, die eine hohe Integrationsdichte erfor­ dern, sowie das aufgrund des Kondensators auftretende Problem des Dickenunterschieds zu verbessern.

Zur Lösung der obigen Aufgabe wird nach einem ersten Aus­ führungsbeispiel der vorliegenden Erfindung ein Verfahren zum Ausbilden einer Doppelsenke für eine Halbleiterkompo­ nente bereitgestellt, das folgende Schritte enthält:
einen ersten Schritt zum Aufbringen eines Isolierfilms auf einem Halbleitersubstrat mit einer ersten und einer zweiten Zone; einen zweiten Schritt zum Aufbringen eines ersten vorläufigen Films auf dem Isolierfilm der ersten Zone; einen dritten Schritt zum Ausbilden einer ersten undotier­ ten seitlichen Zwischenschicht an der ersten vorläufigen Seitenwand; einen vierten Schritt, der erste leitende Ionen in das Substrat der zweiten Zone implantiert; einen fünften Schritt zum Aufbringen eines zweiten vorläufigen Films auf dem Substrat der zweiten Zone; einen sechsten Schritt zum Entfernen des ersten vorläufigen Films; einen siebten Schritt, der ein zweites leitendes in das Substrat der ersten Zone implantiert; und einen achten Schritt mit Glühen und Entfernen des zweiten vorläufigen Films und der ersten isolierenden, undotierten Zwischenschicht.

Fig. 1A bis 1E sind Schnittansichten eines dem Stand der Technik entsprechenden Verfahrens zum Ausbilden einer CMOS- Doppelsenke.

Fig. 2A und 2B sind Schnittansichten einer dem Stand der Technik entsprechenden DRAM- Zellenstruktur.

Fig. 3A bis 3G sind Schnittansichten eines ersten Ausfüh­ rungsbeispiels eines der vorliegenden Erfindung entspre­ chenden Verfahrens zum Ausbilden einer CMOS-Doppelsenke.

Fig. 4A bis 4G sind Schnittansichten eines zweiten Ausfüh­ rungsbeispiels eines der vorliegenden Erfindung entspre­ chenden Verfahrens zum Ausbilden einer CMOS-Doppelsenke.

Die vorliegende Erfindung ist auf die Herstellung einer Doppelsenke nach dem magnetischen Ausrichtungsverfahren zur Kontrolle einer seitlichen undotierten Zwischenschicht gerichtet, das anstelle des magnetischen Ausrichtungs­ verfahrens mit der herkömmlichen LOCUS-Methode verwendet wird.

Unter Bezugnahme auf Fig. 3A bis 3G wird nunmehr ein erstes Ausführungsbeispiel der vorliegenden Erfindung für ein Ver­ fahren zum Ausbilden einer Doppelsenke für eine Halbleiter­ anordnung erläutert.

Wie aus Fig. 3A ersichtlich, wird zunächst ein thermischer Oxidfilm 102, bei dem es sich um einen Isolierfilm hand­ delt, auf einem Siliziumsubstrat des p-Typs 100 in einem Naßverfahren unter H₂/O₂ bei einer Temperatur von 900°C auf eine Dicke von 300 Å aufgebaut. Ein erster vorläufiger Film 102 wird mittels eines LPCVD-Verfahrens auf dem thermischen Oxidfilm 102 auf eine Dicke von 2000 Å aufgebaut.

Der erste vorläufige Film 102 kann aus jedem Materialtyp bestehen, der in der Lage ist, einen Photolackfilm oder einen CVD-Isolierfilm mit einem Siliziumnitridfilm (Si₃N₄) zu bilden. Bei diesem Ausführungsbeispiel wird ein Sili­ ziumnitridfilm 104 als der erste vorläufige Film 104 auf­ gebracht.

Danach wird eine Photolackfilmstruktur 106 auf dem ersten vorläufigen Film 104 ausgeformt, um eine Zone für die p- oder n-Senke zu begrenzen, wobei die Reihenfolge keine Rolle spielt, und der Siliziumnitridfilm 104 wird durch ein photolithographisches Verfahren entfernt, wodurch eine in Fig. 3B dargestellte Struktur entsteht.

Zu diesem Zeitpunkt wird der Siliziumnitridfilm 104 nach dem reaktiven Ionenätzverfahren unter Verwendung von CHF₃/CF₄ geätzt. Beim Ätzen des Siliziumnitridfilms wird ein freigelegter thermischer Oxidfilm 102′ ebenfalls bis zu einer Tiefe von 150 Å geätzt. Der so geätzte Abschnitt dient bei der Strukturausrichtung als Referenzstruktur.

Danach wird die Photolackfilmstruktur 106 entfernt und ein CVD-Isolierfilm deckungsgleich auf dem freigelegten thermi­ schen Oxidfilm 102′ einschl. des Siliziumnitridfilms 104 auf eine Dicke von 1500 Å aufgebracht. Der CVD-Isolierfilm wird mittels eines reaktiven Ionenätzverfahrens ohne Maske für anisotropes Ätzen um die aufgedampfte Dicke abgeätzt. Wie aus Fig. 3C ersichtlich ist, wird eine erste undotier­ te, seitliche Zwischenschicht 108 aus dem CVD-Isolierfilm gebildet.

Danach wird ein bestimmter Dotierungsstoff in den freilie­ genden thermischen Oxidfilm 102′ implantiert, um eine n- und eine p-Senke auszubilden. In dem Fall, in dem zuerst die n-Senke gebildet wird, werden dort Phosphorionen mit 1,0 × 10¹³ Ionen/cm² und 120 keV implantiert, und in dem Fall, in dem zuerst die p-Senke gebildet wird, werden dort Bor-Phosphor-Ionen mit 5 × 10¹² Ionen/cm² und 80 keV im­ plantiert. Bei diesem Ausführungsbeispiel wird vorzugsweise die n-Senke zuerst ausgebildet.

Danach wird, wie in Fig. 3D dargestellt, ein zweiter vor­ läufiger Film 110 durch Schleuderbeschichten auf dem ther­ mischen Oxidfilm 102′ einschl. der ersten seitlichen undo­ tierten Zwischenschicht 108 und des Siliziumnitridfilms 104 aufgebracht. Der zweite vorläufige Film 110 ist hier ungeachtet des gekrümmten Abschnitts des Substrats im we­ sentlichen eben.

Der zweite vorläufige Film 110 wird hier entweder als Photolackfilm oder als Spin-on-glass (SOG) bezeichnet. Bei diesem Ausführungsbeispiel wird er vorzugsweise als be­ schichteter Photolack bezeichnet.

Wie in Fig. 3E dargestellt, wird die Oberfläche des Photo­ lackfilms 110 außerdem entweder durch das chemisch-mechani­ sche Polierverfahren oder eine anisotrope Ionenätzmethode abgetragen, wobei eine gewisse Ebenheit eingehalten wird, bis die Oberfläche des Siliziumnitridfilms 104 freigelegt ist.

Danach wird, wie in Fig. 3F dargestellt, der Silizium­ nitridfilm 104 in heiße Orthophosphorsäure H₃PO₄ mit einer Temperatur über 150°C getaucht, und Bor unter den obigen Bedingungen nach dem Ionenimplantationsverfahren implan­ tiert, um eine p-Senke in dem freiliegenden thermischen Oxidfilm 102 zu dotieren. Zu diesem Zeitpunkt werden keine Ionen des n- oder p-Typs in der Substratzone implantiert, in der keine erste seitliche undotierte Zwischenschicht 108 ausgebildet ist.

Danach werden, wie in Fig. 3G dargestellt, der Photolack­ film 110, der den zweiten vorläufigen Film bildet, durch Tauchen in eine Lösung aus H₂O₂/H₂SO₄ und die erste seit­ liche undotierte Zwischenschicht 108 durch Tauchen in eine verdünnte, wäßrige HF-Lösung entfernt.

Wenn zu diesem Zeitpunkt der Photolackfilm 110 schon weit­ gehend entfernt ist, weil seine Oberfläche während des Ionenimplantationsprozesses angegriffen worden ist, kann der Photolackfilm 110 zuerst durch das Trockenätzverfahren und dann durch Tauchen in H₂O₂/H₂SO₄ vollständig entfernt werden.

Danach ist ein 4-stündiges Glühen bei 1150°C in einer N₂- Atmosphäre erforderlich, um den Übergang zwischen der n- Senke und der p-Senke herzustellen und die Dotierung zu aktivieren.

Zu diesem Zeitpunkt diffundiert der Dotierungsstoff des n- oder p-Typs in das Innere eines Substrats 100, und es werden eine n-Senke 112 und eine p-Senke 114 gebildet. Die seitliche Diffusion erfolgt von der Grenzzone zwischen der n-Senke 112 und der p-Senke 114 in Richtung einer Grenzzone "a", in der zuvor die erste seitliche undotierte Zwischen­ schicht 108 ausgebildet worden ist.

Da die Zone, in der die Dichte aufgrund des Gemischs der Dotierungsstoffe nicht kontrolliert eingehalten werden kann, im Vergleich zum Stand der Technik kleiner ist, kön­ nen präzisere n- und p-Senken verwirklicht werden. Außerdem ist es möglich, eine Halbleiteranordnung mit Doppelsenke zu erhalten, bei der kein Dickenunterschied zwischen den Sen­ ken besteht.

Demzufolge können die Probleme aufgrund des Dickenunter­ schieds zwischen der n-Senke 112 und der p-Senke 114 und der breiten Senkenzone besser gelöst werden.

Nunmehr sollen die in Fig. 4A bis 4G eines zweiten Ausfüh­ rungsbeispiels der vorliegenden Erfindung dargestellten Prozesse beschrieben werden.

Bei diesem Ausführungsbeispiel sind die in Fig. 4A bis 4F dargestellten Prozesse identisch mit den Prozessen der Fig. 3A bis 3F. Aus diesem Grund werden nunmehr nur die Unter­ schiede beschrieben.

Wie aus Fig. 4F ersichtlich ist, wird zum Ausbilden einer zweiten seitlichen, undotierten Zwischenschicht aus einem CVD-Isolierfilm über einer Zone mit einer p-Senke der CVD- Isolierfilm aus dem thermischen Oxidfilm 102 einschl. des zweiten vorläufigen Photolackfilms 110 und der ersten seit­ lichen, undotierten Zwischenschicht 108 bis zu einer Dicke von 2000 Å aufgebracht und mit der reaktiven Ionenätz- Methode für anisotropes Ätzen abgeätzt, so daß eine Dicke des CVD-Isolierfilms ohne Maske entsteht und eine zweite seitliche, undotierte Zwischenschicht 108′ entsteht.

Danach werden Borionen in den freiliegenden thermischen Oxidfilm 102 implantiert, so daß die p-Senke mit 5 × 10¹² Ionen/cm² und 80 keV dotiert wird.

Außerdem wird, wie in Fig. 4G dargestellt, der Photolack­ film 110 durch Tauchen in eine Lösung aus H₂O₂/H₂SO₄ ent­ fernt, und die erste und zweite seitliche, undotierte Zwi­ schenschicht 108 und 108′ werden durch Tauchen in eine ver­ dünnte, wäßrige HF-Lösung entfernt, während eine n-Senken­ zone 112 und eine p-Senkenzone 114 nach der Implantation durch Umdotieren ausgebildet werden.

Wie oben beschrieben, soll das Verfahren zum Ausbilden einer Doppelsenke für eine Halbleiteranordnung dazu dienen, eine Doppelsenke nach einem selbstausrichtenden Verfahren herzustellen, das in der Lage ist, die erste und zweite seitliche, undotierte Zwischenschicht so zu kontrollieren, daß die Grenzzone, in der die Kontrolle der Dichte in der n- und p-Senkengrenzone bei der herkömmlichen Herstellung der Doppelsenken problematisch ist, in vorteilhafter Weise verringert werden kann, wodurch die Latch-up-Charakteristik verbessert wird. Darüber hinaus kann die Latch-up-Charakte­ ristik in der Grenzzone verbessert werden. Des weiteren ist es möglich, die Probleme der hohen Integrationsdichte ent­ sprechend einer CD-Variation zum Zeitpunkt der Strukturie­ rung aufgrund des Dickenunterschieds zwischen der n- und der p-Senke besser zu lösen. Schließlich kann die Zuverläs­ sigkeit der Leiterbahnstruktur einer hochintegrierten DRAM- Komponente verbessert werden.

Claims (17)

1. Verfahren zum Ausbilden einer Doppelsenke mit folgen­ den Schritten:
einem ersten Schritt zum Aufbringen eines Isolierfilms auf einem Halbleitersubstrat mit einer ersten und einer zweiten Zone;
einem zweiten Schritt zum Aufbringen eines ersten vor­ läufigen Films auf dem Isolierfilm der ersten Zone;
einem dritten Schritt zum Ausbilden einer ersten seit­ lichen, undotierten Zwischenschicht an der ersten vorläufi­ gen Seitenwand;
einem vierten Schritt, der erste leitende Ionen in das Substrat der zweiten Zone implantiert;
einem fünften Schritt zum Aufbringen eines zweiten vorläufigen Films auf dem Substrat der zweiten Zone;
einem sechsten Schritt zum Entfernen des ersten vor­ läufigen Films;
einem siebten Schritt, der zweite leitende Ionen in das Substrat der ersten Zone implantiert; und
einem achten Schritt mit Glühen und Entfernen des zweiten vorläufigen Films und der ersten isolierenden, undotierten Zwischenschicht.

2. Verfahren nach Anspruch 1, bei dem der erste vorläu­ fige Film entweder aus einem Siliziumnitridfilm, einen Photolackfilm oder einem CVD-Isolierfilm besteht.

3. Verfahren nach Anspruch 1, bei dem der zweite Schritt folgende Unterschritte enthält:
einen ersten Unterschritt, in dem ein erster vorläu­ figer Film auf einem Isolierfilm aufgebracht wird;
einen zweiten Unterschritt, in dem eine Photolack­ struktur auf dem Isolierfilm über einer ersten Zone ausge­ formt wird, und in dem der erste vorläufige Film unter Ver­ wendung der ersten Zone als Maske geätzt wird; und
einen dritten Unterschritt, in dem die Photolackstruk­ tur entfernt wird.

4. Verfahren nach Anspruch 3, bei dem der Isolierfilm der zweiten Zone um eine bestimmte Dicke abgeätzt wird, wenn der erste vorläufige Film mittels einer Maske der Photo­ lackstruktur geätzt wird.

5. Verfahren nach Anspruch 1, bei dem die erste seitli­ che, undotierte Zwischenschicht aus einem CVD-Isolierfilm besteht.

6. Verfahren nach Anspruch 1, bei dem der dritte Schritt folgende Unterschritte enthält:
einen ersten Unterschritt, in dem ein CVD-Isolierfilm auf einem Isolierfilm einer freiliegenden zweiten Zone mit dem ersten vorläufigen Film aufgebracht wird; und
einen zweiten Unterschritt, in dem der CVD-Isolierfilm mittels einer reaktiven Ionenätzmethode um die Dicke des Auftrags abgeätzt wird.

7. Verfahren nach Anspruch 5, bei dem der dritte Schritt folgende Unterschritte enthält:
einen ersten Unterschritt, in dem der dritte Schritt folgende Unterschritte enthält:
einen ersten Unterschritt, in dem ein CVD-Isolierfilm auf einem Isolierfilm einer freiliegenden zweiten Zone mit dem ersten vorläufigen Film aufgebracht wird; und
einen zweiten Unterschritt, in dem der CVD-Isolierfilm mittels einer reaktiven Ionenätzmethode um die Dicke des Auftrags abgeätzt wird.

8. Verfahren nach Anspruch 1, bei dem der zweite vorläu­ fige Film entweder als ein Photolockfilm oder ein SOG-Film aufgebracht wird.

9. Verfahren nach Anspruch 1, bei dem der zweite vorläu­ fige Film durch Schleuderbeschichten aufgebracht wird.

10. Verfahren nach Anspruch 1, bei dem der dritte Schritt folgende Unterschritte enthält:
einen ersten Unterschritt, in dem der fünfte Schritt folgende Unterschritte enthält:
einen ersten Unterschritt, in dem ein zweiter vorläu­ figer Film auf einem Isolierfilm, einschl. einer ersten seitlichen, undotierten Zwischenschicht und einem ersten vorläufigen Film aufgebracht wird; und
einen zweiten Unterschritt, in dem der zweite vorläu­ fige Film bis zur Oberfläche des ersten vorläufigen Films geätzt wird.

11. Verfahren nach Anspruch 10, bei dem der zweite vor­ läufige Film entweder nach dem chemisch-mechanischen Po­ lierverfahren oder dem anisotropen Ätzverfahren geätzt wird.

12. Verfahren nach Anspruch 1, bei dem das Verfahren zum Ausbilden einer Doppelsenke für eine Halbleiteranordnung des weiteren einen Schritt enthält, in dem ein zweiter Typ leitender Ionen implantiert und die Oberfläche des zweiten vorläufigen Films mittels eines Trockenätzverfahrens ent­ fernt wird.

13. Verfahren nach Anspruch 1, bei dem das Verfahren zum Ausbilden einer Doppelsenke für eine Halbleiteranordnung des weiteren einen Schritt enthält, in dem der erste vor­ läufige Film entfernt und eine zweite seitliche, undotierte Zwischenschicht gebildet wird.

14. Verfahren nach Anspruch 13, bei dem die zweite seitli­ che, undotierte Zwischenschicht aus einem CVD-Isolierfilm besteht.

15. Verfahren nach Anspruch 13, bei dem dieser Schritt folgende Unterschritte enthält:
einen ersten Unterschritt, in dem ein CVD-Oxidfilm auf einem Isolierfilm einer ersten Zone mit einem zweiten vor­ läufigen Film und einer ersten seitlichen, undotierten Zwischenschicht aufgebracht wird; und
einen zweiten Unterschritt, in dem der CVD-Isolierfilm mittels des reaktiven Ionenätzverfahrens um die Dicke des CVD-Isolierfilms abgeätzt wird.

16. Verfahren nach Anspruch 1, bei dem das Verfahren zum Ausbilden einer Doppelsenke für eine Halbleiteranordnung des weiteren einen Schritt enthält, in dem die zweite seit­ liche, undotierte Zwischenschicht entfernt wird, wenn der zweite vorläufige Film und die erste isolierende, undotier­ te Zwischenschicht entfernt werden.

17. Verfahren nach Anspruch 1, bei dem das Verfahren zum Aus­ bilden einer Doppelsenke für eine Halbleiteranordnung des wei­ teren einen Schritt enthält, in dem die zweite seitliche, undo­ tierte Zwischenschicht entfernt, wenn der zweite vorläufige Film und die erste isolierende, undotierte Zwischenschicht ent­ fernt werden.