[go: up one dir, main page]

DE10317151B4 - Ätzprozess zum Einsenken von Polysilizium in Grabenstrukturen einer DRAM-Speicherzelle - Google Patents

Ätzprozess zum Einsenken von Polysilizium in Grabenstrukturen einer DRAM-Speicherzelle Download PDF

Info

Publication number
DE10317151B4
DE10317151B4 DE10317151A DE10317151A DE10317151B4 DE 10317151 B4 DE10317151 B4 DE 10317151B4 DE 10317151 A DE10317151 A DE 10317151A DE 10317151 A DE10317151 A DE 10317151A DE 10317151 B4 DE10317151 B4 DE 10317151B4
Authority
DE
Germany
Prior art keywords
trench
solution
polysilicon
etching
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10317151A
Other languages
English (en)
Other versions
DE10317151A1 (de
Inventor
Helmut Horst Dr. 81549 Tews
Kristin 01108 Schupke
Alexander Dr. 38685 Michaelis
Martin Dr. 01109 Popp
Uwe 01109 Schroeder
Daniel 01277 Köhler
Stephan 01458 Kudelka
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Polaris Innovations Ltd
Original Assignee
Qimonda AG
Qimonda AG iL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qimonda AG, Qimonda AG iL filed Critical Qimonda AG
Publication of DE10317151A1 publication Critical patent/DE10317151A1/de
Application granted granted Critical
Publication of DE10317151B4 publication Critical patent/DE10317151B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/01Manufacture or treatment
    • H10B12/02Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/03Making the capacitor or connections thereto
    • H10B12/038Making the capacitor or connections thereto the capacitor being in a trench in the substrate
    • H10B12/0387Making the trench
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/37DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the capacitor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D1/00Resistors, capacitors or inductors
    • H10D1/01Manufacture or treatment
    • H10D1/045Manufacture or treatment of capacitors having potential barriers, e.g. varactors
    • H10D1/047Manufacture or treatment of capacitors having potential barriers, e.g. varactors of conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • H10P50/642

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Element Separation (AREA)

Abstract

Verfahren zum Herstellen einer DRAM-Speicherzelle, wobei das Verfahren folgendes umfaßt:
– Ausbilden eines Grabens in einem Halbleitersubstrat, wobei der Graben ein oberes und unteres Gebiet enthält;
– Ausbilden eines Oxidkragens im oberen Gebiet des Grabens; danach
– Abscheiden von Polysilizium im Graben;
– Auftragen einer ersten Lösung, die NH4OH in Wasser umfasst, auf das Polysilizium;
– Ätzen eines Teils des Polysiliziums mit der ersten Lösung, um das Polysilizium auf eine gewünschte Form und Größe einzusenken;
– Abscheiden von SiN im oberen Gebiet des Grabens nach dem Ätzen des Teils des Polysiliziums mit der ersten Lösung;
– Ätzen eines Teils des SiN in einem Boden des oberen Gebiets;
– Auftragen einer zweiten Lösung aus NH4OH in Wasser auf das Polysilizium;
– Ätzendes Polysiliziums mit der zweiten Lösung, um einen zweiten Teil des Polysiliziums im unteren Gebiet des Grabens zu entfernen, wodurch das...

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Die Herstellung von Halbleiterbauelementen ist ein komplexer Prozeß. Es sind daran viele Schritte beteiligt, die extreme Präzision und hochreine Materialien erfordern. Ein Halbleiterwafer wird in einem frühen Stadium im Herstellungsprozeß bereitgestellt. Der Wafer dient als Basissubstrat. Schichten aus Material werden dem Substrat hinzugefügt. Die Form und Zusammensetzung der hinzugefügten Schichten und des Substrats werden modifiziert, um Bauelementkomponenten herzustellen.
  • Eine Vielfalt von Halbleiterbauelementen kann mit einigen wenigen grundlegenden Komponenten wie etwa Transistoren und Kondensatoren hergestellt werden. Ein weit verbreitetes Bauelement ist ein dynamischer Direktzugriffsspeicher (DRAM). Das grundlegende DRAM-Bauelement ist eine Speicherzelle mit einem Kondensator und einem Transistor. Der Kondensator speichert eine Daten darstellende Ladung. Mit dem Transistor können die Daten in den Kondensator geschrieben oder aus diesem gelesen werden. Durch Reduzieren der Größe seiner Komponenten können Halbleiterhersteller mehr DRAM Bauelemente auf einem Chip unterbringen. Die Zunahme der Anzahl der DRAM-Bauelemente führt zu einer größeren Speicherkapazität des Chips.
  • Ein Verfahren zur Minimierung der Größe von Bauelementen besteht darin, die Komponenten vertikal zu konstruieren (d. h., wenn ein Halbleiterbauelement Komponenten wie etwa Kondensatoren enthält, die auf einigen oder mehreren Schichten davon ausgebildet sind). Ein Weg zur Erzielung eines derartigen vertikalen Aufbaus kann das Ausbilden eines Grabens in einem Halbleitersubstrat beinhalten. Bei dem Prozeß der Ausbildung eines Kondensators kann Polysilizium („Poly-Si”) in dem Graben als ein leitendes Material oder als eine Opferfüllung abgeschieden werden, die während späterer Prozeßschritte entfernt wird. Das Poly-Si kann eingesenkt werden, indem ein Teil des Poly-Si durch einen Ätzprozeß entfernt wird. In dem eingesenkten Bereich des Poly-Si können dann Schichten aus leitendem oder isolierendem Material abgeschieden werden.
  • Die Schritte des Ätzens des Polysiliziums und des Abscheidens einer neuen Zusammensetzung können wiederholt werden, bis die gewünschte Komponente ausgebildet ist. Komponenten auf diese Weise herzustellen, erfordert eine präzise Steuerung des Prozesses.
  • Zum Einsenken von Poly-Si werden verschiedene Ätzverfahren verwendet. Bei einem Verfahren wird reaktives Ionenätzen (RIE) verwendet. Das RIE ist eine Form des Trockenätzens, das Poly-Si einsenken kann, indem es mit geladenen Teilchen beschossen wird. Diese Art von Ätzen ist anisotrop, was bedeutet, daß, wenn Poly-Si in einem Graben eingesenkt wird, RIE in einer Richtung mehr ätzt als in einer anderen Richtung.
  • Bei RIE besteht ein Nachteil darin, daß es gegenüber Fehlern beim Herstellungsprozeß sehr empfindlich ist. Beispielsweise hängt die Tiefe der Einsenkung in einem Graben von der Größe der Öffnung des Grabens ab. Allgemein ist bei RIE die Tiefe der Einsenkung für eine gegebene Ätzzeit um so niedriger, je breiter die Grabenöffnung ist. Wenn die zum Erzeugen mehrerer Gräben verwendeten Masken aufgrund normaler Schwankungen des Prozesses hinsichtlich der Größe variieren, kann der Einsatz von RIE zu verschiedenen Tiefen der Poly-Si-Einsenkungen für verschiedene Bauelemente auf dem gleichen Substrat führen. Dies bedeutet noch weniger Kontrolle über den Ätzprozeß.
  • Ein weiterer Nachteil bei RIE besteht darin, daß gleichzeitig jeweils nur einige wenige Wafer geätzt werden können.
  • Dies führt zu einer geringen Ausbeute, was die Produktionskosten für Halbleiterbauelemente hochtreibt. Es besteht dementsprechend ein Bedarf an einem alternativen Ätzprozeß mit hoher Ausbeute, durch den der Hersteller eine bessere Überwachung des Ätzprozesses und insgesamt eine größere Kontrolle erhält.
  • Noch ein weiterer Nachteil bei RIE besteht darin, daß es sich dabei um keinen sehr selektiven Prozeß handelt. Die Selektivität ist das Verhältnis der Ätzrate eines Materials im Vergleich zur Ätzrate eines anderen Materials. Beispielsweise könnte bei einem Ätzschritt, um Poly-Si aus einem Graben mit einem Oxidkragen zu entfernen, eine schlechte Selektivität bedeuten, daß fast soviel Oxid wie Poly-Si entfernt wird. Falls von dem Oxidkragen zuviel entfernt wird, ist die im Graben ausgebildete Komponente möglicherweise nicht verwendbar. Durch die schlechte Selektivität wird deshalb dem Hersteller ein Teil der Kontrolle über den Ätzprozeß genommen. RIE weist beim Vergleich der Ätzraten von Poly-Si und Siliziumdioxid („SiO2”) eine Selektivität von etwa 50:1 auf. Dies bedeutet, daß RIE Poly-Si 50 mal effektiver ätzt als SiO2. Analog weist RIE beim Vergleich seiner Ätzraten für Poly-Si und Siliziumnitrid („SiN”) eine Selektivität von etwa 10:1 auf.
  • Die vorliegende Erfindung löst die mit RIE verknüpften Probleme, indem sie RIE mit einem hocheffizienten naßchemischen Ätzprozeß ersetzt. Der vorliegende Prozeß verwendet eine Lösung aus Ammoniumhydroxid („NH4OH”) in Wasser zum Ätzen von Poly-Si. Die Lösung aus NH4OH und Wasser ist isotrop, was bedeutet, daß sie in allen Richtungen gleichmäßig ätzt, doch weist sie zwischen Poly-Si und anderen Materialien eine sehr hohe Selektivität auf. Beispielsweise weist NH4OH beim Vergleich der Ätzraten von Poly-Si und SiO2 eine typische Selektivität von etwa 9000:1 auf. NH4OH weist beim Vergleich der Ätzraten von Poly-Si und SiN eine typische Selektivität von etwa 50000:1 auf.
  • Die Ätzrate kann durch Ändern der Konzentration, der Temperatur und/oder der Einwirkungszeit der Lösung gesteuert werden. Im Gegensatz zu RIE ist der vorliegende naßchemische Ätzprozeß kostengünstiger als RIE, da unter Einsatz von relativ preiswerten Chemikalien viele Wafer gleichzeitig geätzt werden können. Außerdem bleibt die vorliegende Erfindung bei Fehlern in der Abmessung des Grabens relativ unbeeinflußt (wenn zum Beispiel die Grabenabmessungen größer oder kleiner sind als spezifiziert), weil der vorliegende naßchemische Ätzprozeß sogar im Boden des Grabens neue Ätzchemikalien (zum Beispiel Hydroxylionen) erzeugt. Diese neuen Ätzchemikalien verhindern eine chemische Verarmung und gestatten das Ätzen von Poly-Si bis zu einer gewünschten Tiefe.
  • In der US 5 976 767 A ist ein Verfahren beschrieben, bei dem auf eine Schicht aus Polysilizium eine organische Maskenschicht aufgetragen wird, wobei nach Strukturierung der Maskenschicht die Schicht aus Polysilizium mit einer Lösung aus Ammoniumhydroxid geätzt wird. Die Ammoniumhydroxidlösung kann auch eine Siliziumschicht auf der Rückseite des Wafers entfernen.
  • In der DE 199 56 078 A1 ist ein Verfahren zur Herstellung eines Grabenkondensators für ein DRAM beschrieben. Ein in einem tiefen Graben, der sich in einem Halbleitersubstrat befindet, angeordnetes Opferfüllmaterial, welches Polysilizium oder amorphes Silizium sein kann, wird naßchemisch entfernt. Hierzu kann NH4OH verwendet werden. Der Graben wird anschließend zur Flaschenform verbreitert, eine vergrabene Platte wird erzeugt, und der obere Teil des Grabens wird durch einen Buried Strap an das Dotierungsgebiet eines Transistors angeschlossen.
  • In der US 2001/0016398 A1 ist ein tiefer Graben zur Ausbildung eines Grabenkondensators gezeigt, der naßchemisch erweitert wird, um eine Flaschenform zu erhalten. Als Ätzmittel kann Ammoniumhydroxid (NH4OH) verwendet werden.
  • In der Vergangenheit wurden ferner zum Entfernen von Oberflächenverunreinigungen beim Reinigen von Halbleiterbauelementen während des Herstellungsprozesses Lösungen verwendet, die NH4OH, Wasser und andere Chemikalien wie etwa Wasserstoffperoxid enthalten.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Gemäß einem Beispiel der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer DRAM-Speicherzelle auf einem Halbleitersubstrat bereitgestellt. Der Ausdruck „Substrat”, wie er hier verwendet wird, soll aus Silizium, anderen Elementen oder Verbindungshalbleitern (zum Beispiel aus einer Kombination von Materialien ausgebildete Substrate) hergestellte Halbleiterwafer umfassen. Er soll außerdem Halbleiterwafer umfassen, die auf gewisse Weise bearbeitet worden sind, so daß weitere Materialien möglicherweise darauf abgeschieden oder ausgebildet worden sind. Der Ausdruck „Poly-Si”, wie er hier verwendet wird, soll zudem alle Formen von Silizium umfassen, einschließlich beispielsweise kristallines Silizium, epitaxiales Silizium und amorphes Silizium. Das Poly-Si kann einen Dotierstoff (zum Beispiel Arsen, Phosphor oder Bor) enthalten, und andere Materialien können ihm zugeordnet sein (zum Beispiel kann Germanium zu Poly-Si hinzugefügt werden, um Silizium-Germanium zu bilden).
  • Ein Verfahren zum Herstellen einer DRAM-Speicherzelle ist in Anspruch 1 angegeben.
  • Die Ätzrate des Verfahrens kann justiert werden, indem ein oder mehrere Parameter der Lösung variiert werden. Als Beispiel ist ein Parameter, der justiert werden kann; die Konzentration der Lösung. Bei einer bevorzugten Ausführungsform kann das Verhältnis von NH4OH zu Wasser in einem Bereich zwischen 1:2 und 1:200 (NH4OH:H2O) variieren. Bei einer weiteren bevorzugten Ausführungsform kann die Konzentration zwischen 1:5 und 1:80 liegen. Bei noch einer weiteren bevorzugten Ausführungsform kann die Konzentration zwischen 1:5 und 1:50 liegen. Die obigen Konzentrationsbereiche sind ungefähr, und die Konzentration kann geringfügig über der Obergrenze oder geringfügig unter der Untergrenze derartiger Bereiche liegen.
  • Die Ätzrate der vorliegenden Erfindung kann auch durch Variieren der Temperatur der Lösung justiert werden. Die Temperatur kann im Bereich zwischen 25°C und 65°C liegen. Auch dieser Temperaturbereich ist ungefähr. Bei bevorzugten Ausführungsformen kann die Temperatur somit geringfügig unter 25°C oder geringfügig über 65°C liegen.
  • Bei einer weiteren bevorzugten Ausführungsform kann die Temperatur zwischen 25°C und 45°C liegen. Bei noch einer weiteren bevorzugten Ausführungsform kann die Konzentration der Lösung zwischen 1:5 und 1:80 liegen, während die Temperatur zwischen 25°C und 45°C liegen kann. Bei noch einer weiteren bevorzugten Ausführungsform wird die Temperatur durch Einsatz eines Konvolutionsbads im wesentlichen konstant gehalten. Bei noch einer weiteren bevorzugten Ausführungsform wird die Lösung entgast. Der Hersteller behält eine ausgezeichnete Kontrolle über den Ätzprozeß bei, indem er die Temperatur, die Konzentration und die Einwirkungszeit ausreichend für eine gewünschte Ätzrate wählt.
  • Gemäß der vorliegenden Erfindung wird ein Verfahren zum Herstellen einer DRAM-Speicherzelle bereitgestellt. Anfänglich wird ein Graben in einem Halbleitersubstrat ausgebildet. Der Graben kann ein oberes und unteres Gebiet aufweisen. Als nächstes kann dann in dem Graben Poly-Si abgeschieden werden. Bei einer bevorzugten Ausführungsform kann das Poly-Si das untere und obere Gebiet des Grabens im wesentlichen füllen. Es versteht sich jedoch, daß die in dem Graben abgeschiedene Menge an Poly-Si gemäß der gewünschten Struktur und Funktionsweise des hergestellten Halbleiterbauelements variieren kann. Das Poly-Si wird bevorzugt dotiert, und zwar mit einem Dotierstoff entweder vom n- oder p-Typ. Das Ausmaß der Dotierung kann gemäß den Entscheidungen beim Design stark variieren. Dann wird eine erste Lösung aus NH4OH in Wasser auf das Poly-Si aufgetragen. Mit der ersten Lösung wird ein Teil des Poly-Si geätzt, um das Poly-Si bis zu einer gewünschten Form und Größe einzusenken.
  • Bei einer bevorzugten Ausführungsform kann das Verfahren zum Herstellen eines Halbleiterbauelements mehrere Schritte zusätzlich zu den oben beschriebenen umfassen. Beispielsweise kann im oberen Gebiet des Grabens vor dem Abscheiden des Poly-Si ein Kragenoxid ausgebildet werden. Dann kann SiN im oberen Gebiet des Grabens abgeschieden werden, nachdem der Teil des Poly-Si mit der ersten Lösung aus NH4OH in Wasser geätzt worden ist. Als nächstes kann ein Teil des SiN von einem Boden des oberen Gebiets geätzt werden. Dann kann eine zweite Lösung aus NH4OH in Wasser auf das Poly-Si aufgetragen werden. Die zweite Lösung kann die gleiche oder eine andere Konzentration und Temperatur als die erste Lösung aufweisen. Mit der zweiten Lösung wird ein zweiter Teil des Poly-Si im unteren Gebiet des Grabens geätzt. Dies führt dazu, daß der Graben eine Flaschenform aufweist, wobei das untere Gebiet breiter ist als das obere Gebiet.
  • Das Verfahren zum Herstellen eines Halbleiterbauelements kann auch den zusätzlichen Vorgang umfassen, daß nach dem Abscheiden des SiN eine RIE vorgenommen wird. Durch das Ätzen mit einem RIE-Prozeß wird im Boden des oberen Gebiets mindestens ein Teil des SiN entfernt. Es kann auch einen weiteren Teil des Poly-Si entfernen, der im unteren Gebiet des Grabens vorliegt. Durch RIE kann auch eine im unteren Gebiet des Grabens möglicherweise vorliegende Naht entfernt werden.
  • Gemäß einem weiteren Beispiel können die erste und zweite Lösung von NH4OH in Wasser eine Konzentration zwischen 1:5 und 1:80 aufweisen. Außerdem weisen die erste Lösung und zweite Lösung bevorzugt eine Temperatur zwischen 25°C und 65°C auf. Wie schon angemerkt sind diese Bereiche ungefähr und können geringfügig über oder unter diesen Höchst- und Tiefstwerten liegen. Außerdem sind bei diesem Beispiel die erste und zweite Lösung bevorzugt entgast.
  • Bei Ausführungsformen des Verfahrens zum Herstellen der Halbleiterbauelemente können weitere Schritte eingesetzt werden. Die Schritte des Hinzufügens weiterer Schichten, des Auftragens der Lösung und des Ätzens können wiederholt werden, bis das gewünschte Halbleiterbauelement hergestellt ist. Bevorzugt umfaßt mindestens eine der Schichten aus Material Poly-Si. Die Lösung kann aufgefrischt werden, um eine gewünschte Ätzrate aufrechtzuerhalten.
  • Mit dem Verfahren der vorliegenden Erfindung kann eine Vielfalt von Halbleiterbauelementen hergestellt werden. Die Aspekte und Vorteile der vorliegenden Erfindung werden bei Betrachtung unter Bezugnahme auf die folgende Beschreibung der bevorzugten Ausführungsformen und beiliegenden Zeichnungen klarer.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 veranschaulicht graphisch die Poly-Si-Ätzrate, durch die gemäß Beispielen der vorliegenden Erfindung eine Menge an Poly-Si entfernt wird.
  • 2 veranschaulicht das Ergebnis eines Schritts beim vorliegenden Verfahren zum Herstellen eines Halbleiterbauelements.
  • 3 veranschaulicht das Ergebnis eines weiteren Schritts beim vorliegenden Verfahren zum Herstellen eines Halbleiterbauelements.
  • 4 veranschaulicht das Ergebnis noch eines weiteren Schritts beim vorliegenden Verfahren zum Herstellen eines Halbleiterbauelements.
  • 5 veranschaulicht das Ergebnis noch eines weiteren Schritts beim vorliegenden Verfahren zum Herstellen eines Halbleiterbauelements.
  • 6 veranschaulicht das Ergebnis noch eines weiteren Schritts beim vorliegenden Verfahren zum Herstellen eines Halbleiterbauelements.
  • 7 veranschaulicht das Ergebnis noch eines weiteren Schritts beim vorliegenden Verfahren zum Herstellen eines Halbleiterbauelements.
  • 8 ist eine schematische Querschnittsansicht einer DRAM-Speicherzelle mit einem Buried Strap, der einen Transistor mit einem Kondensator verbindet.
  • 9 vergleicht graphisch Ätztiefen in Poly-Si an verschiedenen Positionen auf einem Substrat zwischen RIE und dem Ätzprozeß der vorliegenden Erfindung.
  • 10A ist eine schematische Darstellung, die die tatsächlichen Streuungen der Ätztiefe zwischen RIE und dem Ätzprozeß der vorliegenden Erfindung vergleicht.
  • 10B ist eine weitere schematische Darstellung, die die tatsächlichen Streuungen der Ätztiefe zwischen RIE und dem Ätzprozeß der vorliegenden Erfindung vergleicht.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Gemäß einer bevorzugten Ausführungsform der vorliegenden Erfindung wird eine Lösung aus NH4OH in Wasser auf Poly-Si in einem Graben aufgetragen. Mit der Lösung wird das Poly-Si im Graben geätzt, so daß das Poly-Si bis auf eine gewünschte Tiefe eingesenkt wird. Die Ätzrate kann durch Ändern der Konzentration, der Temperatur und der Einwirkungszeit der Lösung variiert werden.
  • Die das Poly-Si enthaltenden Gräben können je nach ihrer An wendung unterschiedliche Abmessungen aufweisen. Beispielsweise weist ein DRAM-Kondensator einen Hauptgraben auf, der mit einem Material gefüllt wird, um darin einen Kondensator zu bilden, der die Ladung der Speicherzelle speichert. Der Hauptgraben ist in der Regel 6000 nm tief und weist oben eine Breite von unter 200 nm auf. Während der Herstellung der DRAM-Speicherzelle können weitere Gräben mit anderen Abmessungen gebildet werden.
  • Für die Lösung von NH4OH in Wasser steht ein großer Bereich an Konzentrationen und Temperaturen zur Verfügung. Bei einem Beispiel liegt die Konzentration zwischen 1:5 und 1:80 (NH4OH:H2O). Der Temperaturbereich beträgt bei diesem Beispiel 25°C bis 65°C.
  • Auch die Gaskonzentration wirkt sich auf die NH4OH-Lösung in Wasser aus. Während des Ätzens wird Wasserstoffgas gebildet. Blasen des Gases können das Ätzen blockieren und Teile des Poly-Si ungeätzt lassen. Eine Möglichkeit zur Vermeidung dieses Problems besteht in der Verwendung einer entgasten NH4OH-Lösung in Wasser in einer Durchflußreaktionskammer. Die Lösbarkeit von Gasen in der Ätzlösung kann durch eine vorherige Entgasung gesteigert werden, so daß die Gasmenge, die gelöst werden kann, zunimmt und die Entstehung von Blasen unterdrückt wird. Eine Entgasungseinrichtung bringt das Wasser in Kontakt mit einer Membran, die auf der anderen Seite ein Vakuum aufweist, so daß gelöstes Gas aus dem Wasser in das Vakuum diffundieren kann. Bei einer Durchflureaktionskammer werden die Wafer in einem geschlossenen System den Chemikalien ausgesetzt, so daß das Wasser nicht (wie bei einem offenen Tank) durch die Umgebungsluft mit Gas versetzt wird. Außerdem kann das Wasser während des Ätzprozesses einmal oder mehrmals ausgewechselt werden, so daß wieder entgastes Wasser darauf angewendet wird.
  • Wenn anstatt mit RIE mit einer Lösung aus NH4OH in Wasser geätzt wird, können bei der Herstellung von Halbleiterbauelementen dünnere Oxid- und Nitridlinerschichten neben dem Graben verwendet werden, weil die Selektivität der Lösung wesentlich höher ist als die Selektivität von RIE. Dünnere Materialschichten werden bevorzugt, da die Abmessungen des Grabens selbst möglicherweise sehr klein sind (z. B. bis zu 90 nm). Dünne Schichten aus beispielsweise einer durch lokale Oxidation von Silizium (LOCOS) oder Tetraethylorthosilikat (TEOS) ausgebildeten Oxidschicht können zwischen 20 nm und 50 nm liegen.
  • Bei einem Beispiel der vorliegenden Erfindung liegt die Konzentration von NH4OH zu Wasser (NH4OH:H2O) bei etwa 1:80. Die Temperatur der Konzentration beträgt etwa 45°C. Dieses Beispiel weist für Poly-Si relativ zu Oxiden eine Selektivität von etwa 5000:1 und für Poly-Si relativ zu Nitriden eine Selektivität über etwa 100000:1 auf. 1 stellt die Ätzrate von Poly-Si für das erste Beispiel dar.
  • In 1 stellt die vertikale Achse die geätzte Menge an Poly-Si in nm dar. Die horizontale Achse stellt die Ätzzeit in Sekunden dar. Position Nr. 1 stellt einen Wafer neben der Kammerwand des Reaktionsgefäßes dar. Position Nr. 3 stellt einen Wafer in der Mitte des Reaktionsgefäßes dar. Datenpunkt 1 gibt an, daß eine Poly-Si-Schicht in etwa 70 Sekunden bis zu einer Tiefe von etwa 10 nm geätzt wurde. Datenpunkt 2 veranschaulicht, daß durch den Einsatz des vor liegenden Naßätzprozesses in etwa 120 Sekunden eine Ätztiefe von etwa 15 nm erhalten wurde. Analog zeigt Datenpunkt 3, daß in etwa 180 Sekunden eine Ätztiefe von etwa 20 nm erhalten wurde. Analog veranschaulicht Datenpunkt 4, daß in etwa 590 Sekunden in die Poly-Si-Schicht ein Graben von etwa, 50 nm geätzt wurde. Wie 1 zeigt, kann die Ätzrate mit fortschreitender Zeit abnehmen, was möglicherweise auf eine Abkühlung der Kammer zurückgeführt werden kann. Periodisches Auffrischen (z. B. Ersetzen) der NH4OH-Lösung kann helfen, die Abnahme der Ätzrate zu verhindern.
  • Die 2 bis 7 veranschaulichen schematisch den Fortgang bei der Herstellung eines Halbleiterbauelements durch den Einsatz des vorliegenden Naßätzprozesses. Insbesondere zeigen die 2 bis 7, wie ein DRAM-Grabenkondensator 10 mit einem Kragen und einer Flasche hergestellt wird. Der Kragen besteht aus einem Oxid, das den Kondensator isoliert, indem es die Ausbildung vertikaler parasitärer Transistoren zwischen dem Kondensator und anderen Gebieten des DRAM-Bauelements verhindert.
  • Die Flasche ist ein verbreiterter Bodenteil des Grabens. Durch die größere Größe der Flasche kann der Kondensator mehr Ladung speichern als ein Grabenkondensator ohne die Flaschenform. Dies ist wichtig, weil, wenn die Abmessung eines Kondensators reduziert wird, um auf einem Substrat mehr Komponenten unterzubringen, die geringere Abmessung die Ladung reduziert, die der Kondensator halten kann. Falls die verfügbare Ladung zu gering ist, funktioniert die DRAM-Speicherzelle möglicherweise nicht ordnungsgemäß.
  • 2 ist eine schematische Querschnittsansicht eines Teils des Grabenkondensators 10. Insbesondere zeigt 2 einen in einem Siliziumsubstrat 20 ausgebildeten Graben 22 mit Seitenwänden 18. Auf beiden Seiten des oberen Teils des Grabens 22 sind Nitridpads 24 angeordnet. Die Nitridpads 24 können ausgebildet werden, indem ein Siliziumnitridliner abgeschieden wird. Die Nitridpads 24 wirken als Barriere gegenüber späteren Ätz- und Dotierschritten.
  • Der Graben 22 kann in das Siliziumsubstrat 20 geätzt werden. Dies kann durch einen beliebigen von verschiedenen bekannten Ätzvorgängen bewerkstelligt werden. Beispielsweise kann beim Prozeß des Ätzens des Grabens 22 ein positiver oder negativer photolithographischer Prozeß eingesetzt werden. Als Beispiel werden weiter unten allgemeine Schritte eines positiven photolithographischen Ätzprozesses beschrieben. Es versteht sich, daß ein negativer Prozeß oder ein anderer Ätzprozeß verwendet werden kann. Eine Maske (nicht gezeigt) wird auf einen Teil des Substrats 20 aufgebracht, um es vor UV-Licht abzuschirmen, wobei zugelassen wird, daß UV-Licht den Teil des Substrats 20 berührt, wo der Graben 22 ausgebildet werden soll. Als nächstes kann ein Photoresist auf der Oberfläche des Substrats 20 aufgetragen werden, worauf eine Belichtung des Teils der Oberfläche des Substrats 20, der dem Graben 22 entspricht, durch die Maske hindurch mit einer UV-Lichtquelle folgt. Dann kann der mit dem UV-Licht belichtete Teil des Resists durch ein Lösungsmittel entfernt werden, was zu einem freiliegenden Bereich führt, der zur Oberfläche des Grabens 22 wird. Durch RIE oder einen anderen Ätzprozeß, wie in der Technik bekannt, kann dann ein weiterer Teil des Substrats 20 entfernt werden, wodurch sich der Graben 22 mit gewünschter Form und Größe ergibt.
  • Ein Oxid 26 kleidet den Graben 22 aus und liegt über den Nitridpads 24. Der Oxidliner 26 kann durch chemisches Abscheiden in der Gasphase (CVD) oder andere bekannte Oxidbildungstechniken ausgebildet werden. Es kann eine von mehreren Arten von CVD verwendet werden. Eine bevorzugte Art ist das PECVD (Plasma-enhanced CVD). Eine weitere bevorzugte Art ist das LPCVD (low pressure CVD). Zur Ausbildung des Oxidliners 26 kann entweder PECVD oder LPCVD zusammen mit TEOS verwendet werden.
  • 3 zeigt den mit Poly-Si 28 gefüllten Graben 22. Poly-Si 28 kann im Graben 22 abgeschieden werden. Das Poly-Si 28 weist eine Oberfläche 29 auf, die sich an dieser Stelle beim Herstellungsprozeß an der Oberseite des Grabens befinden kann.
  • Vor der Durchführung eines ersten Ätzschritts kann die Oberfläche 29 des Poly-Si 28 geglättet werden. Durch das Glätten kann die Gleichförmigkeit der Einsenkung bei späteren Bearbeitungsschritten wie etwa dem Ätzen verbessert werden. Das Glätten kann beispielsweise mit Hilfe eines chemisch-mechanischen Polierens (CMP) ausgeführt werden. Bei CMP wird eine Emulsion eines in einer Flüssigkeit suspendierten Schleifmaterials auf eine Oberfläche aufgetragen, um Unregelmäßigkeiten zu minimieren. CMP ist ein optionaler Schritt, der vor dem Einsenken mit der Lösung aus NH4OH in Wasser stattfindet. Es versteht sich, daß anstelle von CMP zahlreiche alternative Glättungsverfahren verwendet werden können.
  • 4 zeigt einen Teil des Grabenkondensators 10, nachdem das Poly-Si 28 teilweise entfernt worden ist. Die Oberfläche 29 befindet sich an dieser Stelle im Herstellungsprozeß unter der Oberseite des Grabens 22. Das Poly-Si 28 ist geätzt worden, indem darauf eine erste Lösung aus NH4OH in Wasser angewendet wurde. Das Poly-Si 28 kann der Lösung über einen Zeitraum ausgesetzt werden, der ausreicht, das Poly-Si 28 bis zu einer gewünschten Tiefe zu ätzen. Bei einem Beispiel würde eine Lösung aus NH4OH mit einer Konzentration von 1:60 (NH4OH:H2O), die 600 Sekunden lang bei einer Temperatur von 45°C auf das Poly-Si 28 angewendet wird, etwa 1000 nm des Poly-Si entfernen. Es versteht sich, daß die Einwirkungszeit je nach Temperatur und Konzentration der Lösung variieren kann.
  • 5 zeigt den Graben 22, nachdem eine Schicht aus SiN 30 darin abgeschieden worden ist. Das SiN 30 kann über CVD oder andere bekannte Verfahren abgeschieden werden. Das SiN 30 kann beispielsweise durch den Einsatz von LPCVD abgeschieden werden. Das SiN 30 kann als Vorbereitung zur Ausbildung einer Flaschenform des Grabenkondensators 10 abgeschieden werden.
  • 6 zeigt einen Teil des Grabenkondensators 10 bei einem weiteren Schritt im Herstellungsprozeß, nachdem ein Teil des SiN 30 aus dem Graben 22 entfernt worden ist. Mindestens ein Teil des Poly-Si 28 kann entfernt werden. Wegen eines Teils des SiN 30, der auf dem Oxidliner 26 verbleiben kann, kann der Graben 22 eine geringfügig schmalere Oberseite aufweisen. Dies kann beispielsweise nach einem weiteren Ätzschritt mit RIE oder anderen bekannten Verfahren auftreten. Um einen Teil des SiN 30 zu entfernen, das sich auf der Oberseite der Oberfläche 29 des Poly-Si 28 befand, kann RIE oder ein anderer Ätzprozeß verwendet werden. RIE kann auch einen Teil eines etwaig verbleibenden Poly-Si 28 entfernen. Mit diesem Prozeßschritt kann eine Naht oder ein Hohlraum entfernt werden, die oder der möglicherweise im Poly-Si 28 existierte.
  • Dann wird ein weiterer Ätzschritt unter Verwendung einer Lösung von NH4OH in Wasser durchgeführt. Man beachte, daß die Temperatur, die Konzentration und die Einwirkungszeit dieser Lösung sich von der ersten Ätzlösung unterscheiden können. Die Lösung kann etwaiges im Graben 22 verbleibendes Poly-Si 28 entfernen. Nach diesem Ätzschritt weist der Graben 22 eine Flaschenform auf, wobei ein Bodengebiet des Grabens 22 breiter ist als ein oberes Gebiet des Grabens 22.
  • 7 ist eine schematische Querschnittsansicht eines flaschenförmigen Grabens 22. Der verbleibende Oxidliner kann nun ein Oxidkragen 32 im oberen Gebiet des Grabens 22 sein. Nachdem die Flaschenform geätzt und bevorzugt etwaiges überschüssiges Poly-Si 28, überschüssiger Oxidliner 26 und SiN 30 entfernt worden sind, kann entlang dem Bodengebiet des Grabens eine dielektrische vergrabene Platte (nicht gezeigt) ausgebildet werden. Als nächstes kann der flaschenförmige Graben 22 mit einem kapazitiven Material (nicht gezeigt) gefüllt werden. Dann können die übrigen Teile des Grabenkondensators 10 ausgebildet werden. Danach können Verbindungen zum Rest des Halbleiterbauelements hergestellt werden (nicht gezeigt).
  • Bei einem weiteren Beispiel der Erfindung kann die Konzentration der Lösung von NH4OH in Wasser zwischen etwa 1:5 und 1:50 (NH4OH:H2O) betragen. Die Temperatur der Lösung kann zwischen etwa 25°C und 65°C betragen. Durch Anpassen der Konzentration und/oder Temperatur kann die Ätzrate von unter etwa 1 nm/Minute bis zu etwa 250 nm/Minute variiert werden. Man beachte, daß je nach der gewünschten Grabentiefe andere Konzentrationen, Temperaturen und Einwirkungszeiten verwendet werden können. Bei diesem Beispiel liegt die Selektivität zwischen Siliziumoxid und Siliziumnitrid bei etwa 1:50. Diese Selektivität gestattet die Ausbildung beispielsweise eines Grabens eines Buried-Strap-Kontakts zwischen einem Kondensator und einem Transistor einer DRAM-Speicherzelle, wobei die Grabengröße und -form innerhalb annehmbarer Herstellungstoleranzen liegen.
  • 8 zeigt eine Querschnittsansicht einer DRAM-Speicherzelle 80, die den Grabenkondensator 10 mit einem Buried-Strap-Kontakt 38 im Halbleitersubstrat 20 enthält. Der untere Teil des Substrats 20 kann eine vergrabene n-Wanne 34 sein, in der das Substrat 20 mit Material vom n-Typ dotiert sein kann. Über der n-Wanne 34 kann sich eine p-Wanne 36 befinden, in der das Substrat 20 mit Material vom p-Typ dotiert sein kann. Der Graben 22 des Grabenkondensators 10 kann sich vertikal durch die p-Wanne 36 in die n-Wanne 34 erstrecken. Der Graben 22 kann mit einem kapazitiven Material aus n+-Poly-Si 52 im wesentlichen gefüllt sein. Der Oxidkragen 32 kann sich durch die p-Wanne 36 in die n-Wanne 34 erstrecken und für eine gewisse Isolierung zwischen dem Grabenkondensator 10 und einem benachbarten Transistor mit n-Anschlüßen 40 sorgen.
  • Der Buried Strap 38 kann als die Verbindung zwischen dem Grabenkondensator 10 und dem Transistor wirken. Neben dem linken oberen Teil des Grabens 22 befindet sich der L-förmige Kontakt des Buried Strap 38. Die Oberseite und der rechte obere Teil des Grabens 22 enthalten einen STI (shallow trench isolator) 42, mit dem eine DRAM-Speicherzelle von einer anderen getrennt werden kann. Poly-Si-Wortleitungen 46 befinden sich auf dem Transistor und dem Grabenkondensator 10, und durch sie können Informationen in die DRAM-Speicherzelle 80 geschrieben und aus dieser ausgelesen werden. Der Poly-Si-Kontakt 48 befindet Sich neben einem der zwei n-Anschlüße 40 des Transistors. Die Isolation 44 liegt über einem Teil der Oberfläche der DRAM-Speicherzelle. Eine Bitleitung 50 ist an den Poly-Si-Kontakt 48 angeschlossen. Wortleitungen 46 können einen elektrischen Kontakt beispielsweise entlang Reihen von DRAM-Speicherzellen auf dem Halbleitersubstrat 20 herstellen. Die Bitleitung 50 kann einen elektrischen Kontakt beispielsweise entlang einer Spalte von DRAM-Speicherzellen auf dem Halbleitersubstrat herstellen. Eine bestimmte DRAM-Speicherzelle 80 kann gewählt werden, indem die entsprechende Wortleitung 46 und die entsprechende Bitleitung 50 ausgewählt werden.
  • Der Buried Strap 38 wird hergestellt, indem in die p-Wanne 36 ein Graben geätzt wird. Es ist wichtig, daß der Buried Strap 38 ordnungsgemäß hergestellt wird. Wenn der Graben des Buried Strap 38 zu flach liegt, kann es beispielsweise zwischen dem n-Übergang 40 des Transistors und dem Grabenkondensator 10 zu einem Kurzschluß kommen. Wenn der Buried Strap 38 zu tief im Substrat 20 ist, kann die Länge des Kragens 32 reduziert werden und zwischen dem Buried Strap 38 und der n-Wanne 34 kann sich ein parasitäres vertikales Bauelement ausbilden. Die Herstellung des Buried Strap 38 erfolgt in mehreren Schritten. Zunächst kann eine Lösung aus NH4OH in Wasser auf das Gebiet des Substrats 20, das Poly-Si umfaßt, aufgetragen werden. Als nächstes kann das Poly-Si geätzt werden, bis eine gewünschte Tiefe erhalten ist. Dieser Prozeß kann wiederholt werden, bis der Buried Strap 38 mit entsprechender Größe und Form ausgebildet ist. Der Buried Strap weist bevorzugt eine Tiefe von etwa 150 nm auf. Man beachte, daß die Konzentration, die Temperatur und die Einwirkungszeit der Lösung bei jeder Wiederholung der Ätzung variieren können.
  • Die 9, 10A und 10B zeigen, in wieweit das Verfahren der vorliegenden Erfindung dem RIE überlegen ist, wenn zur Ausbildung des Grabens des Buried Strap 38, wie in 8 veranschaulicht, Poly-Si geätzt wird. Insbesondere zeigen die 9, 10A und 10B die Variationen der Ätztiefe bei Verwendung von RIE im Vergleich zu einer Lösung aus NH4OH in Wasser an verschiedenen, in einem Halbleitersubstrat gemessenen Punkten. Bei diesen Beispielen weist die Lösung eine Konzentration von etwa 1:60 (NH4OH:H2O) und eine Ätzzeit von etwa 13 Minuten auf.
  • 9 ist eine graphische Darstellung, die acht an verschiedenen Punkten in einem Halbleitersubstrat vorgenommene Messungen darstellt, die RIE mit der Lösung von NH4OH in Wasser vergleichen. Die horizontale Achse stellt acht Messungen dar, die an verschiedenen Positionen auf Wafern durchgeführt wurden, die an verschiedenen Stellen in der Kammer angeordnet waren. Insbesondere wurden die Punkte 1 bis 4 an Wafern gemessen, die in der Mitte der Kammer angeordnet waren, und die Punkte 5 bis 8 wurden an Wafern gemessen, die nahe einem Rand der Kammer angeordnet waren. Insbesondere wurde Punkt 1 in der Mitte eines ersten Wafers in der Mitte der Kammer gemessen. Punkt 2 wurde an dem Rand des ersten Wafers gemessen. Punkt 3 wurde in der Mitte eines weiteren Wafers gemessen. Punkt 4 wurde am Rand dieses Wafers gemessen. Punkt 5 wurde in der Mitte eines Wafers am Rand der Kammer gemessen. Punkt 6 wurde am Rand dieses Wafers gemessen. Punkt 7 wurde in der Mitte eines am Rand der Kammer angeordneten Wafers gemessen. Punkt 8 wurde am Rand dieses Wafers gemessen.
  • Die vertikale Achse stellt die Ätztiefe des Buried-Strap-Grabens dar. Meßwerte (1a–8a) mit quadratischen Symbolen entsprechen dem mit RIE geätzten Polysilizium. Meßwerte (1b–8b) mit rautenförmigen Sympolen entsprechen dem mit der Lösung der vorliegenden Erfindung geätzten Polysilizium.
  • Punkt 1a stellt eine RIE-Ätztiefe von etwa 140 nm unter der Oberfläche des Substrats an der Stelle CENT_D1_c dar. Punkt 1b stellt die Ätztiefe der Lösung von etwa 185 nm unter der Oberfläche an dieser Stelle dar. Punkt 2a stellt eine RIE-Ätztiefe von etwa 165 nm unter der Oberfläche des Substrats an der Stelle CENT_D1_e dar. Punkt 2b stellt die Ätztiefe der Lösung von etwa 190 nm unter der Oberfläche an dieser Stelle dar. Punkt 3a stellt eine RIE-Ätztiefe von etwa 150 nm unter der Oberfläche des Substrats an der Stelle CENT_D3_c dar. Punkt 3b stellt die Ätztiefe der Lösung von etwa 185 nm unter der Oberfläche an dieser Stelle dar. Punkt 4a stellt eine RIE-Ätztiefe von etwa 153 nm unter der Oberfläche des Substrats an der Stelle CENT_D3_e dar. Punkt 4b stellt die Ätztiefe der Lösung von etwa 187 nm unter Oberfläche an dieser Stelle dar. Punkt 5a stellt eine RIE-Ätztiefe von etwa 145 nm unter der Oberfläche des Substrats an der Stelle EDGE_D1_c dar. Punkt 5b stellt die Ätztiefe der Lösung von etwa 190 nm unter der Oberfläche an dieser Stelle dar. Punkt 6a stellt eine RIE-Ätztiefe von etwa 162 nm unter der Oberfläche des Grabens an der Stelle EDGE_D1_e dar. Punkt 6b stellt die Ätztiefe der Lösung von etwa 185 nm unter der Oberfläche an dieser Stelle dar. Punkt 7a stellt eine RIE-Ätztiefe von etwa 180 nm unter der Oberfläche des Substrats an der Stelle EDGE_D3_c dar. Punkt 7b stellt die Ätztiefe der Lösung von etwa 188 nm unter der Oberfläche an dieser Stelle dar. Punkt 8a stellt eine RIE-Ätztiefe von etwa 192 nm unter der Oberfläche des Grabens an der Stelle EDGE_D3_e dar. Punkt 8b stellt die Ätztiefe der Lösung von etwa 192 nm unter der Oberfläche an dieser Stelle dar. Die gestrichelte Linie 72 stellt eine mittlere Ätztiefe (für die Messungen 1a–8a) von etwa 161 nm unter Verwendung von RIE dar. Die gestrichelte Linie 74 stellt eine mittlere Ätztiefe (für die Messungen 1b–8b) von etwa 188 nm unter Verwendung der Lösung von NH4OH in Wasser dar. Es ist somit offensichtlich, daß man durch das Ätzen mit einer Lösung nach der vorliegenden Erfindung weniger Variation der Ätztiefe erhält als durch das Ätzen mit RIE.
  • Die 10A und 10B sind ein Satz von Darstellungen, die die für die Messungen von 9 erzeugten Streuungen zeigen, wenn Poly-Si mit RIE geätzt wird, im Vergleich zu einer Lösung von NH4OH in Wasser. Insbesondere zeigt 10A zwei Querschnittsansichten von durch RIE in einem Substrat ausgeführten Ätzungen. Diese RIE-Ätzungen variieren hinsichtlich der Tiefe um mehr als 25 nm. Die Messung 80 stellt eine Tiefe von 111 nm unter der Oberfläche des Substrats an einer Stelle dar, während die Messung 82 eine Tiefe von 92 nm unter der Oberfläche an einer äquivalenten Stelle im Substrat darstellt. Messung 84 stellt eine Tiefe von 65 nm unter der Oberfläche an einer anderen Stelle im Substrat dar, während Messung 86 eine Tiefe von 39 nm unter der Oberfläche an einer äquivalenten Stelle im Substrat darstellt. Messung 88 schließlich stellt eine Tiefe von 179 nm unter der Oberfläche des Substrats an noch einer weiteren Stelle im Substrat dar, während Messung 90 eine Tiefe von 140 nm unter der Oberfläche an einer äquivalenten Stelle im Substrat darstellt.
  • Analog zeigt 10B zwei Querschnittsansichten von durch eine Lösung von NH4OH in Wasser gemäß einer Ausführungsform der vorliegenden Erfindung ausgebildeten Ätzungen. Diese Ätzungen variieren hinsichtlich der Tiefe um nur einige wenige Nanometer. Die Messung 92 stellt eine Tiefe von 179 nm unter der Oberfläche des Substrats an einer Stelle im Substrat dar, während Messung 94 eine Tiefe von 177 nm unter der Oberfläche an einer äquivalenten Stelle im Substrat darstellt. Messung 96 stellt eine Tiefe von 193 nm unter der Oberfläche an einer anderen Stelle im Substrat dar, während Messung 98 eine Tiefe von 191 nm unter der Oberfläche an einer äquivalenten Stelle im Substrat darstellt. Durch diese durch eine Lösung der vorliegenden Erfindung erzeugte enge Toleranz von Ätzungen erhält ein Hersteller eine sehr gute Kontrolle über den Herstellungsprozeß des Grabens.
  • Wenn eine Eintrittsmessung der Nitridoberkante vorgenommen wird, kann die Tiefe des Grabens noch weiter gesteuert werden. Außerdem kann, wie in der Technik bekannt ist, die Temperatur der Lösung durch ein Konvolutionsbad konstant gehalten werden. Es ist wichtig anzumerken, daß das Verfahren der vorliegenden Erfindung zusätzlich zu den bereits beschriebenen auf andere Gräben und Einsenkungen angewendet werden kann. Beispielsweise könnte der Prozeß für planare Einsenkungen verwendet werden, wenn Kragenoxide ausgebildet werden, beispielsweise in der Verengung des Kondensatorgrabens.

Claims (5)

  1. Verfahren zum Herstellen einer DRAM-Speicherzelle, wobei das Verfahren folgendes umfaßt: – Ausbilden eines Grabens in einem Halbleitersubstrat, wobei der Graben ein oberes und unteres Gebiet enthält; – Ausbilden eines Oxidkragens im oberen Gebiet des Grabens; danach – Abscheiden von Polysilizium im Graben; – Auftragen einer ersten Lösung, die NH4OH in Wasser umfasst, auf das Polysilizium; – Ätzen eines Teils des Polysiliziums mit der ersten Lösung, um das Polysilizium auf eine gewünschte Form und Größe einzusenken; – Abscheiden von SiN im oberen Gebiet des Grabens nach dem Ätzen des Teils des Polysiliziums mit der ersten Lösung; – Ätzen eines Teils des SiN in einem Boden des oberen Gebiets; – Auftragen einer zweiten Lösung aus NH4OH in Wasser auf das Polysilizium; – Ätzendes Polysiliziums mit der zweiten Lösung, um einen zweiten Teil des Polysiliziums im unteren Gebiet des Grabens zu entfernen, wodurch das untere Gebiet breiter ist als das obere Gebiet; – Bilden einer dielektrischen Platte entlang dem Bodengebiet des Grabens; – Füllen des Grabens mit einem kapazitiven Material; – wobei der Graben sich bis in eine vergrabene dotierte Wanne des Halbleitersubstrats erstreckt; – Bilden eines Buried Strap als Verbindung zwischen dem derart gebildeten Grabenkondensator und einem Transistor, wobei der Buried Strap hergestellt wird, indem in das Halbleitersubstrat ein weiterer Graben durch wiederholte Anwendung einer Lösung aus NH4OH in Wasser geätzt wird.
  2. Verfahren nach Anspruch 1, bei dem das Ätzen des Teils des SiN durch reaktives Ionenätzen erfolgt, wodurch der Teil des SiN zusammen mit einem anderen Teil des Polysiliziums im unteren Gebiet des Grabens entfernt wird.
  3. Verfahren nach Anspruch 1 oder 2, bei dem mindestens die erste oder die zweite Lösung eine Konzentration zwischen 1:5 und 1:80 aufweist.
  4. Verfahren nach einem der Ansprüche 1 bis 3, bei dem mindestens die erste oder die zweite Lösung eine Temperatur zwischen 25°C und 65°C aufweist.
  5. Verfahren nach einem der Ansprüche 1 bis 4, bei dem mindestens die erste oder die zweite Lösung entgast wird.
DE10317151A 2002-04-12 2003-04-14 Ätzprozess zum Einsenken von Polysilizium in Grabenstrukturen einer DRAM-Speicherzelle Expired - Fee Related DE10317151B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/122,996 2002-04-12
US10/122,996 US6740595B2 (en) 2002-04-12 2002-04-12 Etch process for recessing polysilicon in trench structures

Publications (2)

Publication Number Publication Date
DE10317151A1 DE10317151A1 (de) 2004-01-15
DE10317151B4 true DE10317151B4 (de) 2011-08-11

Family

ID=28790666

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10317151A Expired - Fee Related DE10317151B4 (de) 2002-04-12 2003-04-14 Ätzprozess zum Einsenken von Polysilizium in Grabenstrukturen einer DRAM-Speicherzelle

Country Status (2)

Country Link
US (1) US6740595B2 (de)
DE (1) DE10317151B4 (de)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6531071B1 (en) * 2000-01-04 2003-03-11 Micron Technology, Inc. Passivation for cleaning a material
US7358171B2 (en) * 2001-08-30 2008-04-15 Micron Technology, Inc. Method to chemically remove metal impurities from polycide gate sidewalls
US6861005B2 (en) * 2002-07-31 2005-03-01 Intel Corporation Generating nitride waveguides
JP2004241687A (ja) * 2003-02-07 2004-08-26 Toshiba Corp トレンチキャパシタの形成方法及び半導体装置
US6967136B2 (en) * 2003-08-01 2005-11-22 International Business Machines Corporation Method and structure for improved trench processing
US20050191584A1 (en) * 2004-02-27 2005-09-01 Kevin Shea Surface treatment of a dry-developed hard mask and surface treatment compositions used therefor
US20060115949A1 (en) * 2004-12-01 2006-06-01 Freescale Semiconductor, Inc. Semiconductor fabrication process including source/drain recessing and filling
US7442319B2 (en) * 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
US20090072355A1 (en) * 2007-09-17 2009-03-19 International Business Machines Corporation Dual shallow trench isolation structure
US9190325B2 (en) 2010-09-30 2015-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. TSV formation
US8784572B2 (en) * 2011-10-19 2014-07-22 Intermolecular, Inc. Method for cleaning platinum residues on a semiconductor substrate
US8877075B2 (en) 2012-02-01 2014-11-04 Infineon Technologies Ag Apparatuses and methods for gas mixed liquid polishing, etching, and cleaning
US9385069B2 (en) * 2013-03-07 2016-07-05 Taiwan Semiconductor Manufacturing Company, Ltd. Gate contact structure for FinFET
US12480046B2 (en) * 2019-12-05 2025-11-25 Microsoft Technology Licensing, Llc Method of selectively etching a metal component
US11211543B2 (en) 2019-12-05 2021-12-28 Microsoft Technology Licensing, Llc Semiconductor-superconductor hybrid device and its fabrication

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030590A (en) * 1989-06-09 1991-07-09 Applied Materials, Inc. Process for etching polysilicon layer in formation of integrated circuit structure
KR100209765B1 (ko) * 1991-06-12 1999-07-15 구본준 바이모스 제조방법
US5928969A (en) * 1996-01-22 1999-07-27 Micron Technology, Inc. Method for controlled selective polysilicon etching
US5976767A (en) * 1997-10-09 1999-11-02 Micron Technology, Inc. Ammonium hydroxide etch of photoresist masked silicon
DE19956078A1 (de) * 1999-11-22 2001-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators
US20010016398A1 (en) * 1999-06-09 2001-08-23 Stephan Kudelka Method for expanding trenches by an anisotropic wet etch

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4948757A (en) * 1987-04-13 1990-08-14 General Motors Corporation Method for fabricating three-dimensional microstructures and a high-sensitivity integrated vibration sensor using such microstructures
US5147499A (en) * 1991-07-24 1992-09-15 Applied Materials, Inc. Process for removal of residues remaining after etching polysilicon layer in formation of integrated circuit structure
US6458711B1 (en) * 1997-03-20 2002-10-01 Texas Instruments Incorporated Self-aligned silicide process
US6348289B1 (en) * 1999-08-03 2002-02-19 Advanced Micro Devices, Inc. System and method for controlling polysilicon feature critical dimension during processing
US6492275B2 (en) * 2000-01-21 2002-12-10 Advanced Micro Devices, Inc. Control of transistor performance through adjustment of spacer oxide profile with a wet etch

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5030590A (en) * 1989-06-09 1991-07-09 Applied Materials, Inc. Process for etching polysilicon layer in formation of integrated circuit structure
KR100209765B1 (ko) * 1991-06-12 1999-07-15 구본준 바이모스 제조방법
US5928969A (en) * 1996-01-22 1999-07-27 Micron Technology, Inc. Method for controlled selective polysilicon etching
US5976767A (en) * 1997-10-09 1999-11-02 Micron Technology, Inc. Ammonium hydroxide etch of photoresist masked silicon
US20010016398A1 (en) * 1999-06-09 2001-08-23 Stephan Kudelka Method for expanding trenches by an anisotropic wet etch
DE19956078A1 (de) * 1999-11-22 2001-05-31 Infineon Technologies Ag Verfahren zur Herstellung eines Isolationskragens in einem Grabenkondensators

Also Published As

Publication number Publication date
US20030194867A1 (en) 2003-10-16
US6740595B2 (en) 2004-05-25
DE10317151A1 (de) 2004-01-15

Similar Documents

Publication Publication Date Title
DE10317151B4 (de) Ätzprozess zum Einsenken von Polysilizium in Grabenstrukturen einer DRAM-Speicherzelle
DE102017111545B4 (de) Implantationen zur herstellung von source-/drain-bereichen für verschiedene transistoren
DE3880750T2 (de) Vertikale Transistor-/Kapazitätspeicherzellen-Struktur und Herstellungsverfahren dafür.
DE102005012356B4 (de) PAA-basiertes Ätzmittel und Verfahren, bei denen dieses Ätzmittel verwendet wird
DE69329376T2 (de) Verfahren zur Herstellung einer SOI-Transistor-DRAM
DE3882557T2 (de) DRAM-Zelle und Herstellungsverfahren.
DE102005063468B4 (de) Verfahren zum Herstellen eines Flaschengrabens und eines Flaschengrabenkondensators
EP1364373B1 (de) Verfahren zur herstellung eines speicherkondensators
DE102018110185A1 (de) Speichervorrichtung und Herstellung dergleichen
EP0971414A1 (de) Grabenkondensator mit Isolationskragen und vergrabenen Kontakt und entsprechendes Herstellungsverfahren
DE4221420A1 (de) Duennschichttransistor fuer ein halbleiterspeicherbauelement und verfahren zu dessen herstellung
DE10236217B4 (de) Verfahren zur Herstellung einer Speicherzelle, Verfahren zur Herstellung einer vergrabenen Brücke (buried strap) für einen vertikalen DRAM ohne TTO Abscheidung sowie Verfahren zur Bearbeitung eines Halbleiterbauelements
DE10014920C1 (de) Verfahren zur Herstellung eines Grabenkondensators
DE10239044B4 (de) Prozessfluss für Opferkragen
DE10352068B4 (de) Ausbilden von Siliziumnitridinseln für eine erhöhte Kapazität
WO2000033383A1 (de) Dram-zellenanordnung und verfahren zur deren herstellung
DE19946719A1 (de) Grabenkondensator und Verfahren zu seiner Herstellung
DE19929859B4 (de) Herstellungsverfahren für Trenchkondensator
DE102004007242A1 (de) Grabenkondensator mit vergrabener Kontaktbrücke
DE10328594B4 (de) Halbleiterbauelement mit einer vergrabenen Brücke und Verfahren zur Herstellung eines Halbleiterbauelements mit einer vergrabenen Brücke
DE19843641A1 (de) Grabenkondensator mit Isolationskragen und entsprechendes Herstellungsverfahren
DE69809012T2 (de) Reduktion der Erosion von Maskenschichten
EP1160855A2 (de) Speicherzelle mit einem Grabenkondensator und Verfahren zu ihrer Herstellung
DE102005005732A1 (de) Verfahren zur Herstellung von Flaschengrabenkondensatoren unter Verwendung eines elektrochemischen Ätzens mit elektrochemischem Ätzstop
DE10239488A1 (de) Prozessfluss für zweistufige Kragen-in-DRAM-Herstellung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8125 Change of the main classification

Ipc: H01L 21/8242 AFI20051017BHDE

8127 New person/name/address of the applicant

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20111112

R081 Change of applicant/patentee

Owner name: INFINEON TECHNOLOGIES AG, DE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: QIMONDA AG, 81739 MUENCHEN, DE

R082 Change of representative
R081 Change of applicant/patentee

Owner name: POLARIS INNOVATIONS LTD., IE

Free format text: FORMER OWNER: INFINEON TECHNOLOGIES AG, 85579 NEUBIBERG, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee