DE19501549A1 - Mit einem Grabenelementisolierfilm versehene Halbleitervorrichtung und Verfahren zur Herstellung derselben - Google Patents
Mit einem Grabenelementisolierfilm versehene Halbleitervorrichtung und Verfahren zur Herstellung derselbenInfo
- Publication number
- DE19501549A1 DE19501549A1 DE19501549A DE19501549A DE19501549A1 DE 19501549 A1 DE19501549 A1 DE 19501549A1 DE 19501549 A DE19501549 A DE 19501549A DE 19501549 A DE19501549 A DE 19501549A DE 19501549 A1 DE19501549 A1 DE 19501549A1
- Authority
- DE
- Germany
- Prior art keywords
- trench
- insulating film
- oxide film
- semiconductor substrate
- field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H10W10/014—
-
- H10W10/012—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0151—Manufacturing their isolation regions
-
- H10W10/13—
-
- H10W10/17—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/981—Utilizing varying dielectric thickness
Landscapes
- Engineering & Computer Science (AREA)
- Element Separation (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
- Mechanical Light Control Or Optical Switches (AREA)
Description
Die vorliegende Erfindung betrifft eine mit einem Grabenele
mentisolierfilm versehene Halbleitervorrichtung sowie ein
Verfahren zur Herstellung derselben, und insbesondere eine
Halbleitervorrichtung mit einer Grabenelementisolierstruktur,
die einen eingeebneten Elementisolierfilm hat, der in einem
Graben geringer Weite ausgebildet ist, der an der Grenze zwi
schen einem aktiven Bereich und einem Feldbereich vorgesehen
ist, und mit einem dicken Oxidfilm, der auf dem Feldbereich
nach dem Ausbilden eines Gate-Oxidfilms selektiv ausgebildet
ist, und ein Verfahren zur Herstellung der Halbleitervorrich
tung.
Bei der Herstellung hochintegrierter Halbleitervorrichtungen
ist herkömmlicherweise ein Prozeß lokaler Oxidation von Si
licium (LOCOS) verwendet worden, um Elementisolierfilme zum
Isolieren aktiver Elemente auszubilden. Ein derartiger Ele
mentisolierfilm, der unter Verwendung eines LOCOS-Prozesses
ausgebildet wird, bestimmt einen verminderten aktiven Bereich
aufgrund eines übermäßigen Vogelschnabels und hat eine unzu
reichende Dichte, wodurch er eine verschlechterte Elementiso
lierfunktion aufweist.
Fig. 1 zeigt ein Layout von Masken, die bei der Herstellung
eines Metalloxidhalbleiterfeldeffekttransistors (MOSFET) aus
gebildet werden, der mit einem Elementisolierfilm unter Ver
wendung des herkömmlichen LOCOS-Prozesses ausgebildet wird.
In Fig. 1 bezeichnen die Bezugsziffern A und B eine Ele
mentisoliermaske und eine Gate-Elektrodenmaske. In diesem
Fall ist ein innerhalb der Elementisoliermaske A bestimmter
Bereich ein aktiver Bereich C, während ein außerhalb der Ele
mentisoliermaske A bestimmter Bereich ein Feldbereich D ist,
wo der Elementisolierfilm ausgebildet ist.
Fig. 2 zeigt eine Querschnittsansicht entlang der Linie I-I
von Fig. 1 unter Verdeutlichung der Ausbildung eines Ele
mentisolierfilms in Übereinstimmung mit dem herkömmlichen
LOCOS-Prozeß, und der Ausbildung eines MOSFET an dem aktiven
Bereich. Wie in Fig. 2 gezeigt, wird ein Elementisolierfilm 2
an dem Feldbereich auf dem Halbleitersubstrat 1 unter Verwen
dung der in Fig. 1 gezeigten Elementisoliermaske ausgebildet.
An einem aktiven Bereich auf dem Halbleitersubstrat 1 werden
ein Gate-Oxidfilm 3 und eine Gate-Elektrode 4 ausgebildet.
Daraufhin werden Verunreinigungs- oder Fehlstellenionen eines
Leitungstyps, der sich von demjenigen des Substrats 1 unter
scheidet, in den aktiven Bereich implantiert, wodurch Source-
/Drain-Elektroden 5 ausgebildet werden.
Fig. 3 zeigt eine Querschnittsansicht entlang der Linie II-II
von Fig. 1 unter Verdeutlichung der Ausbildung eines Ele
mentisolierfilms in Übereinstimmung mit dem herkömmlichen
LOCOS-Prozeß und der Ausbildung eines MOSFET an dem aktiven
Bereich. Wie in Fig. 3 gezeigt, verläuft die Gate-Elektrode 4
seitlich derart, daß sie den Elementisolierfilm 2 überlappt.
Wenn die Ausbildung des Elementisolierfilms durch Verwendung
des vorstehend genannten herkömmlichen LOCOS-Prozesses er
reicht wird, ist der aktive Bereich aufgrund eines übermäßi
gen Vogelschnabels vermindert. Darüber hinaus hat der Ele
mentisolierfilm eine geringe Tiefe und ist in das Halbleiter
substrat eingegraben. Die Funktion des Elementisolierfilms
hinsichtlich der Isolierung von Elementen voneinander, die an
dem aktiven Bereich ausgebildet sind, wird verschlechtert,
wodurch ein Leckstrom erzeugt wird.
Um dieses Problem zu lösen, das auftritt, wenn der Ele
mentisolierfilm unter Verwendung des herkömmlichen LOCOS-Pro
zesses ausgebildet wird, ist die Ausbildung eines Elementiso
lierfilms vorgeschlagen worden, der eine Grabenstruktur hat.
Ein derartiger Grabenelementisolierfilm ist jedoch dann mit
einem Problem behaftet, wenn ein Graben großer Weite ausge
bildet wird, wobei der Elementisolierfilm, der in dem Graben
vergraben ist, schwer einzuebnen ist.
Die Aufgabe der vorliegenden Erfindung besteht unter Beseiti
gung des vorstehend genannten Problems im Zusammenhang mit
einem Graben großer Weite darin, eine Halbleitervorrichtung
mit einer Grabenelementisolierstruktur zu schaffen, die einen
Einebnungselementisolierfilm hat, der in einem Graben gerin
ger Weite ausgebildet ist, der an der Grenze zwischen einem
aktiven Bereich und einem Feldbereich vorgesehen ist, und mit
einem dicken Oxidfilm, der selektiv auf dem Feldbereich nach
dem Ausbilden eines Gate-Oxidfilms ausgebildet ist, und ein
Verfahren zur Herstellung der Halbleitervorrichtung.
Gelöst wird diese Aufgabe hinsichtlich der Halbleitervorrich
tung durch die Merkmale des Anspruchs 1 und hinsichtlich des
Verfahrens zur Herstellung dieser Halbleitervorrichtung durch
die Merkmale des Anspruchs 4.
Gemäß einem Aspekt schafft die Erfindung eine Halbleitervor
richtung mit einem Grabenelementisolierfilm, der in einem
Grabenabschnitt eines Halbleitersubstrats entsprechend einer
Grenze zwischen einem Feldbereich und einem aktiven Bereich
ausgebildet ist, der mit einem Metalloxidhalbleiterfeldef
fekttransistor ausgebildet ist, wobei der Grabenelementiso
lierfilm eine geringe Weite hat, einem dicken Oxidfilm, der
auf einem Abschnitt des Halbleitersubstrats entsprechend ei
nem Abschnitt des Feldbereichs ausgebildet ist, der ohne Gra
ben ausgebildet ist, und einer Gate-Elektrodenleitung, die
den aktiven Bereich und den dicken Oxidfilm überlappt, der an
dem Feldbereich ausgebildet ist.
Gemäß einem weiteren Aspekt schafft die Erfindung ein Verfah
ren zur Herstellung einer Halbleitervorrichtung, umfassend
die Schritte Ausbilden eines Grabens mit einer vorbestimmten
Weite und einer vorbestimmten Tiefe in einem Abschnitt eines
Halbleitersubstrats entsprechend einer Grenze zwischen einem
Feldbereich und einem aktiven Bereich, und daraufhin Vergra
ben eines Isolierfilms in dem Graben derart, daß der Isolier
film eine eingeebnete Oberfläche hat, wodurch ein Grabenele
mentisolierfilm ausgebildet wird, Implantieren einer Verun
reinigung lediglich in einem Abschnitt des Halbleiter
substrats entsprechend dem Feldbereich, wodurch eine Verun
reinigungsimplantationsschicht ausgebildet wird, Ausbilden
eines Gate-Oxidfilms auf einem Abschnitt des Halbleiter
substrats entsprechend dem aktiven Bereich und eines dicken
Oxidfilms auf der Verunreinigungsimplantationsschicht an dem
Feldbereich unter Verwendung eines Oxidationsprozesses und
Ausbilden einer Gate-Elektrode, die den Gate-Oxidfilm und den
dicken Oxidfilm überlappt.
Nachfolgend wird die Erfindung anhand der Zeichnung beispiel
haft näher erläutert; es zeigen
Fig. 1 eine Layoutansicht von Masken, die für die Herstellung
eines MOSFET angeordnet sind, der mit einem Elementisolier
film unter Verwendung eines herkömmlichen LOCOS-Prozesses
ausgebildet wird,
Fig. 2 eine Querschnittsansicht entlang der Linie I-I von
Fig. 1 unter Verdeutlichung der Ausbildung eines Elementiso
lierfilms gemäß dem herkömmlichen LOCOS-Prozeß und der Aus
bildung eines MOSFET an einem aktiven Bereich,
Fig. 3 eine Querschnittsansicht entlang der Linie II-II von
Fig. 1 unter Verdeutlichung der Ausbildung eines Elementiso
lierfilms gemäß dem herkömmlichen LOCOS-Prozeß und der Aus
bildung eines MOSFET an dem aktiven Bereich,
Fig. 4 eine Layoutansicht von Masken, die zur Herstellung ei
nes MOSFET angeordnet sind, der mit einem Elementisolierfilm
versehen ist, der eine Grabenstruktur gemäß der vorliegenden
Erfindung hat,
Fig. 5 eine Querschnittsansicht entlang der Linie I-I von
Fig. 4 unter Verdeutlichung der Ausbildung des Grabenele
mentisolierfilms und des MOSFET an einem aktiven Bereich ge
mäß der vorliegenden Erfindung, und
Fig. 6 bis 9 Querschnittsansichten entlang der Linie II-II
von Fig. 4 unter Verdeutlichung der Ausbildung eines Graben
elementisolierfilms und eines MOSFET an dem aktiven Bereich
gemäß der vorliegenden Erfindung.
Die Fig. 1 bis 3 sind eingangs zum Stand der Technik erläu
tert worden.
Fig. 4 zeigt ein Layout von Masken, die für die Herstellung
eines MOSFET angeordnet sind, der mit einem Elementisolier
film versehen ist, der eine Grabenstruktur gemäß der vorlie
genden Erfindung hat. In Fig. 4 bezeichnen die Bezugsziffern
B und E eine Gate-Elektrodenmaske und eine Grabenelementiso
liermaske. In diesem Fall ist ein innerhalb der Grabenele
mentisoliermaske E bestimmter Bereich ein aktiver Bereich C,
während ein außerhalb der Grabenelementisoliermaske E be
stimmter Bereich ein Feldbereich D ist.
Fig. 5 zeigt eine Querschnittsansicht entlang der Linie 1-1
von Fig. 4 unter Verdeutlichung der Ausbildung des Grabenele
mentisolierfilms und des MOSFET an dem aktiven Bereich gemäß
der vorliegenden Erfindung. Wie in Fig. 5 gezeigt, wird ein
Graben 20 mit einer Tiefe von 0,2 bis 1 µm und einer Weite von
0,3 bis 3 µm auf einem Abschnitt des Halbleitersubstrats 10
ausgebildet, der an einer Grenze des aktiven Bereichs ange
ordnet ist, unter Verwendung der in Fig. 4 gezeigten Graben
elementisoliermaske gemäß der vorliegenden Erfindung. Ein
Isolierfilm wird daraufhin in dem Graben 20 derart vergraben,
daß er eine eingeebnete Oberfläche hat, wodurch ein Graben
elementisolierfilm 11 ausgebildet wird. Unter Verwendung ei
ner Maske werden Verunreinigungsionen selektiv in einem Ab
schnitt des Halbleitersubstrats 10 implantiert, der dem Feld
bereich entspricht. Daraufhin wird die Ausbildung eines Gate-
Oxidfilms 13 und einer Gate-Elektrode 14 durchgeführt. Verun
reinigungsionen eines Leitungstyps, der sich von demjenigen
des Halbleitersubstrats 10 unterscheidet, werden daraufhin in
dem aktiven Bereich implantiert, wodurch Source-/Drain-Elek
troden 15 ausgebildet werden. Während der Ausbildung des
Gate-Oxidfilms 13 wird ein dicker Oxidfilm 12 auf dem Ab
schnitt des Halbleitersubstrats 10 ausgebildet, der dem Feld
bereich entspricht, weil die Aufwachsrate des Oxidfilms an
dem Feldbereich hoch ist.
Die Fig. 6 bis 9 zeigen Querschnittsansichten entlang der Li
nie II-II von Fig. 4 unter Verdeutlichung der Ausbildung ei
nes Grabenelementisolierfilms und der Ausbildung eines MOSFET
an dem aktiven Bereich gemäß der vorliegenden Erfindung.
Fig. 6 zeigt die Ausbildung des Grabens 20, die durch Auswäh
len eines Abschnitts des Halbleitersubstrats 10 erreicht
wird, der dem Grenzabschnitt des aktiven Bereichs entspricht,
der durch die Bezugsziffer 24 bezeichnet ist und mit einer
vorbestimmten Weite zu dem Feldbereich verläuft, der mit der
Bezugsziffer 23 versehen ist, unter Verwendung der Grabenele
mentisoliermaske (der Maske E von Fig. 4), Ätzen des selek
tierten Abschnitts des Halbleitersubstrats 10 mit einer vor
bestimmten Dicke, wodurch der Graben 20 ausgebildet wird, und
daraufhin Vergraben des Isolierfilms in dem Graben 20 derart,
daß der Isolierfilm eine eingeebnete Oberfläche hat, wodurch
der Grabenelementisolierfilm 6 ausgebildet wird.
Fig. 7 zeigt die Ausbildung einer Verunreinigungsimplanta
tionsschicht 16. Die Verunreinigungsimplantationsschicht 16
wird durch Implantieren einer Verunreinigung ausgebildet, bei
der es sich um eine Verunreinigung handelt, die aus einer
Gruppe ausgewählt ist, die aus Arsen (As), Phosphor (P),
Argon (Ar) und Silicium (Si) oder einem Gemisch aus zwei Ver
unreinigungen besteht, die aus dieser Gruppe ausgewählt sind,
in den Abschnitt des Halbleitersubstrats 10, der dem Feldbe
reich entspricht mit einer Konzentration von 5E14 bis 5E16.
Während der darauf folgenden Ausbildung des Gate-Oxidfilms
wird ein dicker Oxidfilm auf dem Abschnitt des Halbleiter
substrats 10 ausgebildet, der der Verunreinigungsimplanta
tionsschicht 16 entspricht, weil die Aufwachsrate des Oxid
films auf den dotierten Abschnitt des Halbleitersubstrats be
trächtlich höher ist als diejenige auf dem undotierten Ab
schnitt des Halbleitersubstrats. Dort, wo der Feldoxidfilm
unter Verwendung eines 800°C-Naßoxidationsprozesses unter der
Bedingung der Implantation von As mit einer Konzentration von
5E15 aufgewachsen wird, ist die Oxidationsrate auf dem do
tierten Abschnitt des Halbleitersubstrats höher als diejenige
auf dem undotierten Abschnitt des Halbleitersubstrats, und
zwar etwa um das Zehnfache.
Die Verunreinigungsimplantationsschicht 16 kann an sämtlichen
Abschnitten des Feldbereichs 23 oder lediglich an einem Ab
schnitt des Feldbereichs 23 ausgebildet werden, der die Gate-
Elektrode überlappt.
Fig. 8 zeigt die Ausbildung des Gate-Oxidfilms 13 und des
dicken Oxidfilms 12. Wie in Fig. 8 gezeigt, wird der Gate-
Oxidfilm 13 ausgebildet, damit er eine vorbestimmte Dicke an
dem aktiven Bereich hat, in dem die gesamte freiliegende
Oberfläche der resultierenden Struktur, die nach der Ausbil
dung der Verunreinigungsimplantationsschicht 16 erhalten
wird, einem Oxidationsprozeß ausgesetzt wird. Durch den Oxi
dationsprozeß wird der dicke Oxidfilm 12 auf der Verunreini
gungsimplantationsschicht 16 ausgebildet. Wie vorstehend er
wähnt, besteht der Grund dafür, daß der Oxidfilm 12 eine
große Dicke hat, darin, daß die Aufwachsrate des Oxidfilms
auf der Verunreinigungsimplantationsschicht 16 höher ist als
diejenige auf dem Abschnitt des Halbleitersubstrats 10, der
dem aktiven Bereich entspricht.
Fig. 9 zeigt die Ausbildung der Gate-Elektrode 14. Wie in
Fig. 9 gezeigt, wird die Gate-Elektrode 14 derart ausgebil
det, daß sie den dicken Oxidfilm 12 selbst am Feldbereich
überlappt.
Wie aus der vorstehenden Beschreibung hervorgeht, schafft die
Erfindung einen Grabenelementisolierfilm, der mit einer ge
ringen Weite an der Grenze zwischen dem aktiven Bereich und
dem Feldbereich ausgebildet ist. Es ist deshalb möglich, eine
verbesserte Elementisolierfunktion zu erreichen, während ein
in dem Graben ausgebildeter Isolierfilm leicht eingeebnet
werden kann. Gemäß der vorliegenden Erfindung wird ein dicker
Oxidfilm außerdem an dem Feldbereich ausgebildet, der mit
keinem Graben versehen ist, wodurch die Ausbildung eines pa
rasitären Kondensators zwischen dem Halbleitersubstrat und
der Gate-Elektrode verhindert wird. Dies führt zu einer ver
minderten parasitären Kapazität an dem Feldbereich zwischen
dem Halbleitersubstrat und der Gate-Elektrode. Dadurch ist es
möglich, zu verhindern, daß die Arbeitsgeschwindigkeit der
Vorrichtung vermindert wird.
Obwohl die bevorzugten Ausführungsformen der Erfindung aus
Illustrationszwecken beschrieben worden sind, erschließt sich
dem Fachmann, daß eine Vielzahl von Abwandlungen, Zusätzen
und Ersätzen möglich sind, ohne vom Umfang und Geist der Er
findung abzuweichen, die in den beiliegenden Ansprüchen of
fenbart sind.
Claims (8)
1. Halbleitervorrichtung mit
- - einem Grabenelementisolierfilm, der in einem Grabenab schnitt eines Halbleitersubstrats entsprechend einer Grenze zwischen einem Feldbereich und einem aktiven Be reich ausgebildet ist, der mit einem Metalloxidhalblei terfeldeffekttransistor ausgebildet ist, wobei der Gra benelementisolierfilm eine geringe Weite hat,
- - einem dicken Oxidfilm, der auf einem Abschnitt des Halbleitersubstrats entsprechend einem Abschnitt des Feldbereichs ausgebildet ist, der ohne Graben ausgebil det ist, und
- - einer Gate-Elektrodenleitung, die den aktiven Bereich und den dicken Oxidfilm überlappt, der an dem Feldbe reich ausgebildet ist.
2. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß der Graben eine Tiefe von 0,2 bis 1 µm hat.
3. Halbleitervorrichtung nach Anspruch 1, dadurch gekenn
zeichnet, daß der Graben eine Weite von 0,3 bis 3 µm hat.
4. Verfahren zur Herstellung einer Halbleitervorrichtung, um
fassend die Schritte
- - Ausbilden eines Grabens mit einer vorbestimmten Weite und einer vorbestimmten Tiefe in einem Abschnitt eines Halbleitersubstrats entsprechend einer Grenze zwischen einem Feldbereich und einem aktiven Bereich, und dar aufhin Vergraben eines Isolierfilms in dem Graben der art, daß der Isolierfilm eine eingeebnete Oberfläche hat, wodurch ein Grabenelementisolierfilm ausgebildet wird,
- - Implantieren einer Verunreinigung lediglich in einem Abschnitt des Halbleitersubstrats entsprechend dem Feldbereich, wodurch eine Verunreinigungsimplantations schicht ausgebildet wird,
- - Ausbilden eines Gate-Oxidfilms auf einem Abschnitt des Halbleitersubstrats entsprechend dem aktiven Bereich und eines dicken Oxidfilms auf der Verunreinigungsim plantationsschicht an dem Feldbereich unter Verwendung eines Oxidationsprozesses und
- - Ausbilden einer Gate-Elektrode, die den Gate-Oxidfilm und den dicken Oxidfilm überlappt.
5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die
Verunreinigung der Verunreinigungsimplantationsschicht aus
der Gruppe ausgewählt ist, die aus Arsen, Phosphor, Argon
und Silicium oder einem Gemisch von zwei Verunreinigungen
besteht, die aus dieser Gruppe ausgewählt sind.
6. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die
Verunreinigung der Verunreinigungsimplantationsschicht ei
ne Konzentration von 5E14 bis 5E16 hat.
7. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die
Verunreinigungsimplantationsschicht auf sämtlichen Ab
schnitten des Feldbereichs ausgebildet ist.
8. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die
Verunreinigungsimplantationsschicht lediglich an einem Ab
schnitt des Feldbereichs ausgebildet ist, der die Gate-
Elektrode überlappt.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940000972A KR960014456B1 (ko) | 1994-01-19 | 1994-01-19 | 트렌치형 소자분리구조를 갖는 반도체 장치 및 그 제조방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE19501549A1 true DE19501549A1 (de) | 1995-07-20 |
Family
ID=36955953
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19501549A Ceased DE19501549A1 (de) | 1994-01-19 | 1995-01-19 | Mit einem Grabenelementisolierfilm versehene Halbleitervorrichtung und Verfahren zur Herstellung derselben |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5624866A (de) |
| JP (1) | JP2793141B2 (de) |
| KR (1) | KR960014456B1 (de) |
| AR (1) | AR000229A1 (de) |
| DE (1) | DE19501549A1 (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10149725A1 (de) * | 2001-10-09 | 2003-04-24 | Promos Technologies Inc | Anisotroper Herstellungsprozess von Oxidschichten für vertikale Transistoren |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6054355A (en) | 1997-06-30 | 2000-04-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor device which includes forming a dummy gate |
| US6399448B1 (en) | 1999-11-19 | 2002-06-04 | Chartered Semiconductor Manufacturing Ltd. | Method for forming dual gate oxide |
| US6759295B1 (en) * | 2002-08-20 | 2004-07-06 | Advanced Micro Devices, Inc. | Method of determining the active region width between shallow trench isolation structures using a gate current measurement technique for fabricating a flash memory semiconductor device and device thereby formed |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4449287A (en) * | 1981-12-10 | 1984-05-22 | U.S. Philips Corporation | Method of providing a narrow groove or slot in a substrate region, in particular a semiconductor substrate region |
| US4597164A (en) * | 1984-08-31 | 1986-07-01 | Texas Instruments Incorporated | Trench isolation process for integrated circuit devices |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4578128A (en) * | 1984-12-03 | 1986-03-25 | Ncr Corporation | Process for forming retrograde dopant distributions utilizing simultaneous outdiffusion of dopants |
| JPH01160032A (ja) * | 1987-12-17 | 1989-06-22 | Fujitsu Ltd | 半導体装置 |
| US4912062A (en) * | 1988-05-20 | 1990-03-27 | Motorola, Inc. | Method of eliminating bird's beaks when forming field oxide without nitride mask |
| JPH0230160A (ja) * | 1988-07-19 | 1990-01-31 | Nec Corp | 半導体装置 |
| US5137837A (en) * | 1990-08-20 | 1992-08-11 | Hughes Aircraft Company | Radiation-hard, high-voltage semiconductive device structure fabricated on SOI substrate |
| US5177028A (en) * | 1991-10-22 | 1993-01-05 | Micron Technology, Inc. | Trench isolation method having a double polysilicon gate formed on mesas |
-
1994
- 1994-01-19 KR KR1019940000972A patent/KR960014456B1/ko not_active Expired - Lifetime
-
1995
- 1995-01-19 DE DE19501549A patent/DE19501549A1/de not_active Ceased
- 1995-01-19 JP JP7006514A patent/JP2793141B2/ja not_active Expired - Fee Related
- 1995-01-19 US US08/374,807 patent/US5624866A/en not_active Expired - Lifetime
- 1995-11-23 AR AR33434895A patent/AR000229A1/es unknown
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4449287A (en) * | 1981-12-10 | 1984-05-22 | U.S. Philips Corporation | Method of providing a narrow groove or slot in a substrate region, in particular a semiconductor substrate region |
| US4597164A (en) * | 1984-08-31 | 1986-07-01 | Texas Instruments Incorporated | Trench isolation process for integrated circuit devices |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10149725A1 (de) * | 2001-10-09 | 2003-04-24 | Promos Technologies Inc | Anisotroper Herstellungsprozess von Oxidschichten für vertikale Transistoren |
| DE10149725B4 (de) * | 2001-10-09 | 2004-04-15 | Promos Technologies, Inc. | Anisotroper Herstellungsprozess von Oxidschichten in einem Substratgraben |
Also Published As
| Publication number | Publication date |
|---|---|
| AR000229A1 (es) | 1997-05-28 |
| JPH07283305A (ja) | 1995-10-27 |
| JP2793141B2 (ja) | 1998-09-03 |
| KR960014456B1 (ko) | 1996-10-15 |
| US5624866A (en) | 1997-04-29 |
| KR950024300A (ko) | 1995-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3225398C2 (de) | ||
| DE2745857C2 (de) | ||
| DE4212503C2 (de) | Verfahren zur Herstellung eines Feldisolatorbereichs in einer Halbleitervorrichtung | |
| DE10345346B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements mit aktiven Bereichen, die durch Isolationsstrukturen voneinander getrennt sind | |
| DE2808257A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| DE10141916A1 (de) | MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
| DE4235534A1 (de) | Verfahren zum isolieren von fets | |
| DE3334337A1 (de) | Verfahren zur herstellung einer integrierten halbleitereinrichtung | |
| DE3110477A1 (de) | Verfahren zur herstellung von cmos-bauelementen | |
| EP0001574B1 (de) | Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung | |
| DE19806838A1 (de) | Vertikaler Siliciumcarbid-MOSFET und Verfahren zur Herstellung desselben | |
| DE2824419C2 (de) | Feldeffekttransistor und Verfahren zu dessen Herstellung | |
| DE3116268C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE102005028640A1 (de) | Verfahren zur Herstellung eines Transistors mit einem Dreifachkanal in einem Speicherbauelement | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE60034265T2 (de) | Halbleiterbauelement mit SOI-Struktur und dessen Herstellungsverfahren | |
| DE4130555A1 (de) | Halbleitervorrichtung mit hoher durchbruchsspannung und geringem widerstand, sowie herstellungsverfahren | |
| DE2365056A1 (de) | Verfahren zur herstellung von halbleitereinrichtungen unter oertlicher oxidation einer silicium-oberflaeche | |
| DE10052680C2 (de) | Verfahren zum Einstellen einer Form einer auf einem Substrat gebildeten Oxidschicht | |
| DE19630128A1 (de) | Herstellungsverfahren einer Halbleitervorrichtung und Halbleitervorrichtung | |
| DE68928951T2 (de) | Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren | |
| DE2265257A1 (de) | Verfahren zum herstellen von inselartigen einkristallbereichen fuer integrierte halbleiterschaltungen | |
| DE4447149B4 (de) | Vollständig eingeebneter Feldeffekttransistor und Verfahren an dessen Herstellung | |
| DE3340143A1 (de) | Vergrabene durchbruchdiode in einer integrierten schaltung und verfahren zur herstellung derselben | |
| DE69131390T2 (de) | Verfahren zur Herstellung einer vergrabenen Drain- oder Kollektorzone für monolythische Halbleiteranordnungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| 8125 | Change of the main classification |
Ipc: H01L 21/76 |
|
| 8131 | Rejection |