DE1950069B2 - Verfahren zum Herstellung einer Halbleiteranordnung - Google Patents
Verfahren zum Herstellung einer HalbleiteranordnungInfo
- Publication number
- DE1950069B2 DE1950069B2 DE1950069A DE1950069A DE1950069B2 DE 1950069 B2 DE1950069 B2 DE 1950069B2 DE 1950069 A DE1950069 A DE 1950069A DE 1950069 A DE1950069 A DE 1950069A DE 1950069 B2 DE1950069 B2 DE 1950069B2
- Authority
- DE
- Germany
- Prior art keywords
- layer
- substrate
- heat treatment
- film
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- H10P14/6322—
-
- H10P14/6309—
-
- H10P32/1406—
-
- H10P32/171—
-
- H10P95/00—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/914—Doping
- Y10S438/92—Controlling diffusion profile by oxidation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
Description
Die Erfindung betrifft ein Verfahren zum Herstellen einer Halbleiteranordnung, bei dem in einem Halbleitersubstrat
durch Implantation von dotierend wirkenden Ionen eine Dotierungsschicht ausgebildet und das
Halbleitersubstrat mit der Dotierungsschicht anschließend wärmebehandelt wird. Ein derartiges Verfahren ist
aus der US-PS 33 90 019 bekannt
Bei diesem Verfahren wird eine Dotierungsschicht in einem Halbleitersubstrat mittels einer Implantation von
Ionen gebildet, so daß sich zwischen der Dotierungsschicht und dem Substrat ein Übergang, beispielsweise
ein PN-Übergang, ein PP+-Übergang usw. ergibt Bestimmte Dotierungsstoffe werden in Form beschleunigter
Ionen in das Halbleitersubstrat implantiert, wobei das Substrat während oder nach der Ionenimplantation
wärmebehandelt wird, um die implantierten Atome zu aktivieren. Durch die Wärmebehandlung wird auch die
gestörte Kristallstruktur in der Oberschicht des 1 lalbleitersubstrates wieder geordnet.
Mit Hilfe einer Ionenimplantation lassen sich sehr scharfe Dotierungsprofile erzielen, die jedoch nur in
einer relativ geringen Tiefe im Substrat ausgebildet werden können. Beispielsweise Hegt bei einem PN-Übergang
die Tiefe des Übergangs meistens nur bei 2μπι. Ein tieferer Übergang läßt sich durch eine
Erhöhung der Beschleunigungsspannung für die implantierten Ionen erzielen, wozu jedoch eine Hochspannungsbeschleunigungseinrichtung
benötigt wird.
Vorteilhafter ist daher, die bei dem bekannten Verfahren angewandte Wärmebehandlung, die gleichfalls
dazu führt, daß die implantierten Ionen weiter in das Substrat diffundieren, so daß sich eine höhere
Eindringtiefe der Dotierungsschicht ergibt Eine derartige Wärmebehandlung hat jedoch den Nachteil, daß sie
dazu führt, daß das durch die Implantation erzielte scharfe Dotierungsprofil verlorengeht und die Dotierungskonzentration
am Übergang einen wesentlich flacheren Verlauf nimmt, da bei der Wärmehandlung
eine Rückddiffusion der implantierten Dotierungsstoffe aus dem Halbleitersubstrat heraus auftritt
Die der Erfindung zugrundeliegende Aufgabe besteht daher darin, das Verfahren der eingangs genannten Art
so weiterzubilden, daß sic!< der durch die implantierten Ionen gebildete Übergang der Dotierungsschicht zum
Substrat tiefer in das Substrat hin verschiebt, wobei jedoch das Dotierungsprofil wenigstens bezüglich der
Steilheit des Übergangs im wesentlichen erhalten bleibt
Diese Aufgabe wird gemäß der Erfindung dadurch gelöst, daß die Wärmebehandlung bei einer Temperatur
im Bereich von 9000C bis 1300° C und wenigstens
während eines Teils der Wärmebehandlung in einer
oxidierenden Atmosphäre erfolgt
Wie es aus der US-PS 31 58 505 bekannt ist, bildet
sich bei einer Wärmebehandlung eines Halbleiterkörpers bei einer Temperatur im Bereich von 9000C bis
1300° C in einer oxidierenden Atmosphäre eine Oxidschicht auf dem Halbleiterkörper, die den Halbleiterkörper
und insbesondere die Übergänge vor einer Beschädigung während und nach dem Herstellungsvorgang
schützen solL
Bei dem erfindungsgemäßen Verfahren wird diese bekannte Wärmebehandlung gleichfalls zu dem Zweck
der Bildung einer Oxidschicht angewandt, wobei jedoch die Wirkung dieser Oxidschicht nicht primär in einem
Schutz, sondern darin zu sehen ist, daß die Oxidschicht
ein Rückdiffundieren der implantierten Ionen aus dem Halbleitersubstrat verhindert, so daß eine Abnahme der
Anzahl der implantierten Atome verhindert und erreicht wird, daß das durch die Ionenimplantation
erreichte scharfe Dotierungsprofil bei der Wärmebehandlung im wesentlichen erhalten bleibt Auf diese
Weise sind durch das erfindungsgemäße Verfahren Übergänge erzielbar, die tiefer liegen, als es durch eine
reine Ionenimplantation möglich wäre, deren Steilheit jedoch im wesentlichen erhalten bleibt
Im folgenden werden anhand der Zeichnung bevorzugte Ausführungsbeispiele des erfindungsgemäßen Verfahrens näher erläutert:
Im folgenden werden anhand der Zeichnung bevorzugte Ausführungsbeispiele des erfindungsgemäßen Verfahrens näher erläutert:
Fig. IA und IB zeigen Querschnittsansichten eines
Halbleiterkörpers mit den aufeinanderfolgenden erfindungsgemäßen Verfahrensschritten, wobei Fig. IA die
Herstellung einer durch das Ionenimplantationsverfahren in einem Halbleitersubstrat ausgebildeten eingeimpften
Schicht und Fig. IB ein Halbleitersubstrat nach der Wärmebehandlung zeigen.
F i g. 2 zeigt in einer Kurve das Verhältnis zwischen der Verteilung der Verunreinigungskonzentration und der Dicke des Oxydfilms, wobei auf der Abszisse die Tiefe von der Substratoberfläche aus und auf der Ordinate die Verunreinigungskonzentration in logarithmischer Darstellung aufgetragen sind.
F i g. 2 zeigt in einer Kurve das Verhältnis zwischen der Verteilung der Verunreinigungskonzentration und der Dicke des Oxydfilms, wobei auf der Abszisse die Tiefe von der Substratoberfläche aus und auf der Ordinate die Verunreinigungskonzentration in logarithmischer Darstellung aufgetragen sind.
Fig.3A bis 3F zeigen Kurven, um verschiedene
Arten der Verteilung der Verunreinigungskonzentration zu verdeutlichen, wobei die einander entsprechenden
Ordinaten in gleicher Weise wie in Fig.2 bezeichnet sind.
F i g. 4A, 4B und 4C zeigen in Querschnittsdarstellung aufeinanderfolgende Schritte der erfindungsgemäßen
Herstellung eines Transistors, wobei Fig.4A die Verfahrensstufe zur Herstellung einer Basisschicht in
so einem Halbleitersubstrat, F i g. 4B die Stufe zur Ausbildung einer eingeimpften Schicht in der Basisschicht
durch das Ionenimplantationsverfahren und F i g. 4C das Substrat nach der Wärmebehandlung zeigt
Fig.5A bis 5C zeigen den Fig.4A bis 4C ähnliche
Querschnittsdarstellungen zur Erläuterung der aufeinanderfolgenden erfindungsgemäßen Herstellungsschritten
für eine Diode.
F i g. 6A bis 6D zeigen erfindungsgemäß aufeinanderfolgende Herstellungsschritte für einen Transistor,
wobei Fig.6A ein mit einer Basisschicht versehenes Halbleitersubstrat, Fig.6B eine Stufe zur Ausbildung
einer ersten durch das Ionenimplantationsverfahren ausgebildeten eingeimpften Schicht, F i g. 6C die Stufe
zur Herstellung einer zweiten Impfschicht und F i g. 6D den Transistor nach der Wärmebehandlung zeigt und
F i g. 7A bis 7D schließlich zeigen den F i g. 6A bis 6D ähnliche Querschnitte, die aufeinanderfolgende abgewandelte
erfindungsgemäße Schritte zur Herstellung
eines Transistors zeigen.
Der Grundgedanke der Erfindung wird nun zunächst anhand der Fig. IA und IB in Verbindung mit den
F i g 2,3A und 3F erläutert In einem Halbleitersubstrat
10 eines Leitungstyps werden Dotierungs^chichten 12 im oberen Bereich des Substrats durch Ionenimplantation
ausgebildet, wobei Ionen einer Aktivatorverunreinigung selektiv durch eine Maske 11 in die Oberschicht
eingeimpft werden, wie Fig. IA veranschaulicht Je nach der Konzentrationsverteilung der Dotierungsschicht, die <όπ den Bedingungen der Implantation, wie
etwa der Ionenbeschleunigungsspannung, der Intensität des Ionenstroms, der Ionendosis sowie der Art der
dotierend wirkenden Ionen und des Substrats abhängt, erfolgt eine Wärmebehandlung in einem Temperaturbereich
von 9000C bis 130O0C, wobei das Substrat
mindestens während eines Teils der Wärmebehandlung einer oxydierenden Atmosphäre ausgesetzt wird, wobei
sich auf der Dotierungsschicht 12 eine Oxydschicht 13 ausbildet und die implantierten beziehungsweise eingeimpften
Ionen zu tieferen Schichten hin diffundieren, so daß ein tiefer liegender Obergang 14 entsteht, wie
Fig. lBzeigt
Eine typische Verteilung der Störstellenkonzentration der so ausgebildeten Dotierungs- beziehungsweise
Verunreinigungsschicht zeigt Fig.2, bei der auf der
Abszisse die Tiefe von der Oberfläche des Halbleitersubstrats aus und auf der Ordinate die Störstellenkonzentration
aufgetragen sind. Die Verteilung der Störstellenkonzentration bemißt sich nach Parametern,
wie der Implantationsbedingungen, der Temperatur und
Zeit bei der Wärmebehandlung und der Dicke der durch die oxydierende Atmosphäre erzeugten Oxydschicht.
Insbesondere die Tiefe des Obergangs kann durch die Dicke der Oxydschicht reguliert werden. Gelangt die
Oxydschicht beispielsweise bis zu einer durch die Linie a in F i g. 2 angedeuteten Tiefe, so liegt die Verunreinigungsschicht
tatsächlich in einem unter dieser Tiefe liegenden Abschnitt Soll die wirksame Verunreinigungsschicht
eine geringere Tiefe aufweisen, so wird die Oxydschicht auf die den Linien b, c oder d
entsprechende Tiefe eingestellt Auf diese Weise läßt sich durch das erfindungsgemäße Verfahren die Tiefe
des Übergangs einregulieren. Beispiele für die sich dabei einstellende Verteilung sind in den Fig.3A bis 3F
gegeben, in denen auf der Ordinate die Verunreinigungskonzentration und auf der Abszisse die Tiefe von
der Substratoberfläche aus aufgetragen sind.
Gemäß der Erfindung ist es auf diese Weise möglich, in ein Halbleitersubstrat durch Ionenimplantation
eingeimpfte Aktivatorverunreinigungen in tiefere Bereiche des Substrats einzudiffundieren, wobei die
scharfen Übergänge im Substrat im wesentlichen erhalten bleiben.
Als Halbleitersubstrat können Silicium-, Germanium-, Galliumarsenid-, Galliumphosphid- und Indium-Antimon-Verbindungs-Halbleiter
verwendet werden. Der Ausdruck »aktive Verunreinigung« bzw. »Aktivatorverunreinigung«
soll hier jede Verunreinigung einschließen, die einen Leitungstyp in dem Halbleitersubstrat
erzeugen kann, und schließt gewöhnlich bekannte Verunreinigungen, beispielsweise Elemente der Gruppe
III und V des periodischen Systems für Silicium oder Germanium ein. Der hier verwendete Ausdruck
»Übergang« schließt PI-, NI-, P+P- und N + N-Übergänge zusätzlich zu PN-Üben;ängen ein.
Der oben angegebene Temperaturbereich der Wärmebehandlung von 9C0° bis !3000C wird gewählt, da
Temperaturen unter 9000C keine Oxydschicht in der Verunreinigungsschicht und keine ausreichende Diffusion
der Störstellen ergeben, während Temperaturen über 1300° C zur Zerstörung des Halbleitersubstrats
führen kennen.
Die vorerwähnte in oxydierender Atmosphäre während wenigstens einer Periode des Wärmebehandlungsprozesses
durchgeführte Wärmebehandlung bedeutet, daß alle Stufen der Wärmebehandlung des
ίο Halbleitersubstrats in einer oxydierenden Atmosphäre
durchgeführt werden, oder es kann nur der anfängliche Verfahrensschritt in oxydierender Atmosphäre durchgeführt
werden, während bei der (den) nachfolgenden Stufe(n) eine nicht-oxydierende Atmosphäre vorgesehen
ist oder umgekehrt
Zur wirksamen Steuerung der Rückdiffusion oder des Verdampfens der eingeimpften Verunreinigungen wird
die Ausbildung eines Oxydfilms in der anfänglichen Stufe der Wärmebehandlung bevorzugt In jedem Fall
sollte der schließüch ausgebildete Oxydfilm so beschaffen
sein, daß sr in der Lage ist, als Oberflächenschutzfilm zu wirken. Diese Bedingungen können geeignet
ausgewählt werden, je nach gewünschter Dicke des herzustellenden Oxydfilms. Als für das Ionenimplantationsverfahren
zu verwendende Maske kann ein Film aus Molybdän oder Siliciumnitrid zusätzlich zu einem
Siliciumdioxydfilm verwendet werden.
Da die durch den Ionenimplantationsprozeß erzeugte zerstörte Schicht durch eine bei der Wärmebehandlung
entstandene SiO2-Schicht eingenommen wird, ist es nicht erforderlich, die zerstörte Schicht in einer
nachfolgenden Verfahrensstufe zu entfernen. Diese SiOj-Schicht kann auch in anderen Stufen des
Verfahrens verwendet werden, beispielsweise als Maske, durch deren ausgesparten Teil selektiv eine
Elektrode angebracht wird. Da es nicht erforderlich ist, sich um die Entstehung der erwähnten zerstörten
Schicht zu kümmern, können Störstellen in hoher Konzentration eingeimpft werden.
Als erste Ausführungsform des Verfahrens nach der Erfindung wird nachfolgend ein Verfahren zur Herstellung
eines NPN-Transistors unter Bezug auf die
Bor wird in ein N-leitendes Siliciumsubstrat 20 mit einem Widerstand von 5 Ω cm durch ein bekanntes
selektives Diffusionsverfahren eindiffundiert, um eine P-leitende Basisschicht 21 mit einer Konzentration von
so 5· 1018/cm3 zu bilden. Ein Teil eines Siliciumdioxydfilms
22, der sich auf der oberen Oberfläche des Substrats bei der Diffusion ausbildete, wird durch Photoätzung
entfernt (F i g. 4A). Dann wird Phosphor in Form von Ionen unter Anlegen einer Beschleunigungsspannung
von 10 kV in die Basisschicht 21 durch den entfernten Abschnitt des Films 22 eingetrieben oder eingeimpft, um
eine N-leitende Schicht 23 mit einer Konzentration von 1 · 1015/cm3zu bilden (Fig.4B). Dann wird das Substrat
20 in einer Argongasatmosphäre, die 20Mol-% trockenen Sauerstoff enthält, auf eine Temperatur von
10500C gebracht und während 10 Minuten belassen, um
einen Siliciumdioxydfilm 24 auf der N-leitenden, durch Implantation von Phosphorionen erzeugten Schicht 23
auszubilden und um die Verunreinigung einzudiffundieren, ro daß eine N-leitende Emitterschicht 25 entsteht
(F i g. 4C). Damit ergibt sich in beträchtlicher Tiefe von der Oberfläche des Substrats aus ein PN-Übergang 26.
An das so erhaltene N PN-Transistorelement werden
Elektroden nach einem bekannten Verfahren angebracht Der Meßwert des Stromverstärkungsfaktors des
soweit beschriebenen Transistors beträgt 50.
Dazu im Gegensatz weist ein nach bekannten Verführen hergestellter N PN-Transistor, bei dem ein
Substrat mit einer N-Ieitenden Schicht durch dieselbe Phosphorimplantationstechnik versehen und bei 300 bis
800° C in Argonatmosphäre in 20 Minuten wärmebehandelt wird, nur einen Stromverstärkungsfaktor von 4 bis 7
auf.
Ein N-Ieitendes Siliciumsubstrat mit einem spezifischen
Widerstand von 1 Ω cm wird vorbereitet, und Bor
wird in das Substrat durch ein selektives Diffusionsverfahren eindiffundjert, um eine P-Ieitende Basisschicht
mit einer Konzentration von 1 · lO'Vcm3 zu erzeugen. Dann werden unter Verwendung einer Siliciumdioxydmaske
bei einer Beschleunigungsspannung von 20 kV Antimonionen in die Basisschicht eindiffundiert, um eine
N-leitende Emitterschicht mit einer Konzentration von 1 · lO'Vcm3 zu erzeugen. Obgleich ein solches Verfahren
der Ionenimplantation nicht immer erforderlich ist, kann auch die sogenannte heiße Ionenimplantation
angewendet werden, bei der das Substrat auf eine Temperatur von 300 bis 9000C während der Ionenimplantationsstufe
erwärmt wird. Dann wird das Substrat in einer Argonatmosphäre mit einem Gehalt von
20 Mol-% trockenen Sauerstoffs bei einer Temperatur von 1050°C während 5 Minuten wärmebehandelt. Der
Atmosphäre wird Wasser zugesetzt, um eine feuchte Sauerstoff-Argongas-Atmosphäre zu erzeugen, und das
Substrat wird in dieser letztgenannten Atmosphäre während 3 Minuten weiter wärmebehandelt, um einen
Siliciumdioxydfilm und eine darunterliegende N-leitende Emitterschicht in gleicher Weise wie im vorhergehenden
Beispiel auszubilden.
Der so hergestellte N PN-Transistor weist einen Stromverstärkungsfaktor von 40 auf und ist für
Anwendungsbereiche im Hochfrequenzband bei 2 GHz geeignet
Im Gegensatz dazu weist ein nach bekannten Verfahren hergestellter NPN-Transistor, bei dem
Antimon durch Ionenimplantation in die Basisschicht eingeimpft wird und das Substrat anschließend im
Vakuum bei einer Temperatur von 700° C während 20 Minuten wärmebehandelt wird, einen Stromverstärkungsfaktor
von nur 0,1 auf. Bei diesem bekannten Verfahren ist es außerdem schwierig, die Emitterelektrode
wegen der geringen Dicke der Emitterschicht in befriedigendem Maße zu befestigen.
Unter Bezug auf die F i g. 5A bis 5C wird nachfolgend
ein erfindungsgemäßes Verfahren zur Herstellung einer
Diode beschrieben.
Ein N-leitendes Siliciumsubstrat 30 mit einem Widerstand von 0,5 Ω - cm wird vorbereitet und ein
Siliciumdioxydfilm 31 wird auf der Oberfläche ausgebildet. Durch Photoätzung wird ein Teil des Films 31
entfernt, um einen Abschnitt des Substrats 30 freizulegen
(Fig.5A). In den freigelegten Abschnitt des
Substrats 30 werden Aluminiumionen unter Anwendung einer Beschleunigungsspannung von 20 kV eingeimpft,
um eine P-Ieitende implantierte Schicht 32 mit einer Dicke von etwa 2 Mikron zu erzeugen (Fig.5B). Das
Substrat wird dann in einer Argongasatmosphäre mit einem Gehalt von 10 Mol-% trockenen Sauerstoffs bei
einer Temperatur von 1100°C 10 Minuten wärmebehandelt,
um eine Siliciumdioxydschicht über der P-Ieitenden Schicht auszubilden und um das Aluminium einzudiffundieren,
um die Tiefe der P-Ieitenden Schicht 32 zu vergrößern(Fig. 5C).
Die Tiefe des zwischen dem Substrat 30 und der P-Ieitenden Schicht 32 erzeugten PN-Übergangs 34
erzeugten PN-Übergangs 34 beträgt 7 Mikron.
BeispieU
Mit Bezug auf die Fig.6A bis 6D wird ein N+ -leitendes monokristallines Siliciumsubstrat 40 vorbereitet
und eine N-leitende Schicht 34 mit einem Widerstand von 1 Ω · cm wird auf der Substratoberfläehe
durch ein bekanntes Epitaxial-Wachstumsverfahren erzeugt. Durch Diffusion oder durch bekannte Ionenimplantation
wird im Oberflächenabschnitt der N-leitenden Schicht 41 eine P-leitende Basisschicht 42
ausgebildet Dann wird die obere Oberfläche der Basisschicht 42 mit einer Siliciumdioxydschicht 43
abgedeckt (Fig.6A). Die Siliciumdioxydschicht kann auch durch einen Metallfilm, etwa einen Molybdänfilm,
ersetzt sein. Ein geeigneter Photolack, beispielsweise der unter dem Namen KPR bekannte Lack, wird dann
auf die obere Oberfläche des Films 43 aufgebracht, und ein ringförmiger Abschnitt oder zwei Streifenabschnitte
des Films 43 werden durch Photoätzung entfernt, um einen Teil oder Teile der Oberfläche der Basisschicht 42
freizulegen. Dann werden Borionen in die Basisschicht 42 durch diese(n) freigelegten) Abschnitte) bei
Raumtemperatur durch Ionenimplantation eingeimpft um einen P+-Ieitenden Ring oder eine Implantationsschicht 44 oder zwei Streifenschichten auszubilden
(Fig.6B). Ionenimplantation erfolgt bei einer lonenkonzentration
von 1 · lO'Vcm2 und einer Beschleunigungsspannung von 30 kV. Dann wird die Siliciumdioxydschicht
43 von der Basisschicht 42 vollständig entfernt, und es wird ein neuer Siliciumdioxydfilm 45 auf
die Basisschicht 42 und die implantierte Schicht 44 aufgebracht. Ein Teil des Films 45 an einer von der
Schicht 44 umgebenen Stelle wird nach dem oben beschrieben Verfahren entfernt um einen Teil der
Basisschicht 42 freizulegen. In diesen freigelegten Abschnitt wird dann bei Raumtemperatur Arsen nach
dem bekannten Ionenimplantationsverfahren eingeimpft um eine N-leitende implantierte Schicht 46
auszubilden (Fig.6C). Die Implantationsbedingungen
sind wie folgt: Die Konzentration an Arsen liegt bei 1 - lO'Vcm2 und die Beschleunigungsspannung beträgt
so 30 kV. Das Substrat wird dann erwärmt um die in den
Schichten 44 und 46 enthaltenen Störstellen einzudiffundieren, um eine P+-leitende Schicht 47 mit tiefliegendem
PN-Übergang auszubilden (Fig.6D). Mit der
Schicht 47 wird eine nicht gezeigte Basiselektrode verbunden. Die Wärmebeh-'^idlung erfolgt in zwei
Stufen: In der ersten Stufe erfolgte eine Wärmebehandlung in einer Argonatmosphäre bei einer Temperatur
von HOO0C während etwa 10 Minuten, während die
zweite Stufe der Wärmebehandlung in einer Argonat-
U) mosphäre nut einem Gehalt von 5% trockenem
Sauerstoff bei einer Temperatur von 1150° C während
etwa 60 Minuten vorgenommen wird. Da der Diffusionskoeffizient von Bor größer ist als der von Arsen,
diffundiert die Bor enthaltende implantierte Schicht 44, wie aus F i g. 6D ersichtlich ist, tiefer ein als die Arsen
enthaltende implantierte Schicht 46 bei gleichen Wärmebehandlungsbedingungen, wodurch sich ein
aufgepropfter Basisaufbau ergibt Durch die Wärmebe-
handlung wird auf der Oberfläche der Emitterschicht ein Siliciumdioxydfilm 48 gebildet. Dieser Film wird
anschließend vollständig oder teilweise entfernt. An der Schicht 49 wird anschließend eine Emitterlektrode nach
einem bekannten Verfahren und eine nicht gezeigte Basiselektrode mit dem oberen Abschnitt der P+-leitenden
Schicht 47 verbunden, die durch Entfernung des darüberliegenden Oxydfilms freigelegt wird, um so
einen Transistor zu erhalten.
Während nach der oben beschriebenen Ausführungsform des Verfahrens nach der Erfindung zunächst
Borionen und dann Arsenionen eingeimpft wurden, kann die Aufeinanderfolge des Implantationsvorgangs
auch umgekehrt werden.
Das oben beschriebene Beispiel des Verfahrens nach der Erfindung weist folgende Vorteile auf;
1. Es ist möglich, der Basisschicht eine geringe Breite zu geben. Dadurch läßt sich der Widerstand des der
Basisschicht zugeordneten Abschnitts unmittelbar unter dem Emitter verändern.
2. Die Basis- und Emitterschicht können gleichzeitig bei einer Wärmebehandlung ausgebildet werden.
Zusätzlich zu diesen Vorteilen weist der Transistor mit aufgepfropfter Basis folgende Vorteile auf:
3. Es ist möglich, die wirksame Kapazität pro Flächeneinheit zu vermindern.
4. Es ist möglich, den Schichtwiderstand des äußeren
Basisbereichs zu erniedrigen.
5. Der Elektrodenkontakt- oder Übergangswiderstand im Emitter- und Basiskontaktbereich kann
vermindert werden.
Aus diesen Gründen lassen sich nach dem erfindungsgemäßen
Verfahren Transistoren mit verbesserten Hochfrequenzeigenschaften herstellen.
Es wird auf die F i g. 7 A bis 7 D Bezug genommen. Ein
N+-leitendes Siliciumsubstrat 50 wird vorbereitet und eine N-leitende Kollektorschicht 51 wird auf der oberen
Oberfläche des Substrats durch epitaxiales Wachstum erzeugt Dann wird auf die Kollektorschicht 51 ein
Siliciumdioxydfilm 52 in einer auf hoher Temperatur stehenden oxydierenden Atmosphäre durch ein Oxydationswachstumsverfahren
aufgebracht (F i g. 7A). Dazu alternativ kann auch ein Siliciumnitridfilm (Si3N4)
verwendet werden, der durch pyrolytische Zersetzung einer Mischung aus Silanen und Ammoniak bei
niedrigen Temperaturen aufgebracht wird. Ein Teil dieses Films wird dann entfernt, um einen Abschnitt der
N-leitenden Kollektorschicht 51 freizulegen. Ionen
ίο einer N-Verunreinigung, z. B. Arsen und Phosphor,
werden dann in den freigelegten Bereich unter Anlegen einer Beschleunigungsspannung von 30 kV eingeimpft,
um eine erste Impfschicht 53 auszubilden (F i g. 7B). Der
durch Entfernung eines Abschnitts des Siliciumdioxyd-
films 52 freigelegte Bereich des Substrats wird vergrößert, und eine P-Verunreinigung, z. B. Bor und
Gallium, wird in das Substrat in dem vergrößerten Bereich eingeimpft, um eine zweite Impf- oder
Implantationsschicht 54 herzustellen, die die erste Impfschicht 53 umgibt (Fig.7C). Schließlich wird das
Substrat 50 in einer oxydierenden Atmosphäre bei einer Temperatur von 1100° C während 15 Minuten wärmebehandelt,
um die in der ersten und zweiten Schicht 53 und 54 enthaltenen Verunreinigungen einzudiffundieren, um
eine Emitterschicht 55 und eine Basisschicht 56 auszubilden (F i g. 7D). Die N-leitende Verunreinigung,
die für die Emitterschicht verwendet wird, sollte einen kleinen Diffusionskoeffizienten aufweisen als die P-leitende
Verunreinigung für die Basisschicht In ähnlicher Weise wie bei dem vorhergehenden Ausführungsbeispielen
wird ein Siliciumdioxydfilm 57 über die Emitterschicht 55 und die Basisschicht 56 gelegt
Obgleich beim obigen Ausführungsbeispiel für die Basisschicht eine P-leitende Verunreinigung und für die
Emitterschicht eine N-Ieitende Verunreinigung verwendet wird, ist es für den Fachmann offensichtlich, daß der
Leitungstyp der jeweiligen Verunreinigung umgekehrt werden muß, wenn die Basisschicht P-leitend ist
Weiterhin ist klar, daß die Reihenfolge der Herstellung der implantierten Dotierungsschicht für die Emitterschicht
(zuerst eingeimpfte Schicht) und der implantierten Dotierungsschicht, die die Basisschicht bildet
(zweite eingeimpfte Schicht) umgekehrt werden kann.
Claims (1)
- Patentanspruch:Verfahren zum Herstellen einer Halbleiteranordnung, bei dem in einem Halbleitersubstrat durch Implantation von dotierend wirkenden Ionen eine Dotierungsschicht ausgebildet und das Halbleitersubstrat mit der Dotierungsschicht anschließend wärmebehandelt wird, dadurch gekennzeichnet, daß die Wärmebehandlung bei einer Temperatur im Bereich von 9000C bis 13000C und wenigstens während eines Teils der Wärmebehandlung in einer oxidierenden Atmosphäre erfolgt
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP43071852A JPS4915377B1 (de) | 1968-10-04 | 1968-10-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE1950069A1 DE1950069A1 (de) | 1970-04-23 |
| DE1950069B2 true DE1950069B2 (de) | 1981-10-08 |
Family
ID=13472467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE1950069A Ceased DE1950069B2 (de) | 1968-10-04 | 1969-10-03 | Verfahren zum Herstellung einer Halbleiteranordnung |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US3745070A (de) |
| JP (1) | JPS4915377B1 (de) |
| DE (1) | DE1950069B2 (de) |
| FR (1) | FR2023314A1 (de) |
| GB (1) | GB1239684A (de) |
| NL (1) | NL6914952A (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3434552A1 (de) * | 1983-09-21 | 1985-04-11 | Hitachi, Ltd., Tokio/Tokyo | Verfahren zur bildung einer pn-grenzschicht |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3895965A (en) * | 1971-05-24 | 1975-07-22 | Bell Telephone Labor Inc | Method of forming buried layers by ion implantation |
| FR2209217B1 (de) * | 1972-11-10 | 1977-12-16 | Lignes Telegraph Telephon | |
| US3852119A (en) * | 1972-11-14 | 1974-12-03 | Texas Instruments Inc | Metal-insulator-semiconductor structures having reduced junction capacitance and method of fabrication |
| US3966501A (en) * | 1973-03-23 | 1976-06-29 | Mitsubishi Denki Kabushiki Kaisha | Process of producing semiconductor devices |
| US3959025A (en) * | 1974-05-01 | 1976-05-25 | Rca Corporation | Method of making an insulated gate field effect transistor |
| DE2507613C3 (de) * | 1975-02-21 | 1979-07-05 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung eines invers betriebenen Transistors |
| US4038106A (en) * | 1975-04-30 | 1977-07-26 | Rca Corporation | Four-layer trapatt diode and method for making same |
| US4055443A (en) * | 1975-06-19 | 1977-10-25 | Jury Stepanovich Akimov | Method for producing semiconductor matrix of light-emitting elements utilizing ion implantation and diffusion heating |
| US4055444A (en) * | 1976-01-12 | 1977-10-25 | Texas Instruments Incorporated | Method of making N-channel MOS integrated circuits |
| US4092209A (en) * | 1976-12-30 | 1978-05-30 | Rca Corp. | Silicon implanted and bombarded with phosphorus ions |
| US4168990A (en) * | 1977-04-04 | 1979-09-25 | International Rectifier Corporation | Hot implantation at 1100°-1300° C. for forming non-gaussian impurity profile |
| US4218267A (en) * | 1979-04-23 | 1980-08-19 | Rockwell International Corporation | Microelectronic fabrication method minimizing threshold voltage variation |
| DE3118785A1 (de) * | 1981-05-12 | 1982-12-02 | Siemens AG, 1000 Berlin und 8000 München | Verfahren und vorrichtung zum dotieren von halbleitermaterial |
| US4818711A (en) * | 1987-08-28 | 1989-04-04 | Intel Corporation | High quality oxide on an ion implanted polysilicon surface |
| EP1192504B1 (de) | 1999-07-01 | 2011-03-16 | E Ink Corporation | Elektrophoretisches medium versehen mit abstandselementen |
| ATE438927T1 (de) | 2000-04-18 | 2009-08-15 | E Ink Corp | Prozess zur herstellung von dünnfilmtransistoren |
| US7893435B2 (en) | 2000-04-18 | 2011-02-22 | E Ink Corporation | Flexible electronic circuits and displays including a backplane comprising a patterned metal foil having a plurality of apertures extending therethrough |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1150454B (de) * | 1960-11-14 | 1963-06-20 | Licentia Gmbh | Verfahren zum Herstellen von pn-UEbergaengen in Siliziumscheiben |
| US3158505A (en) * | 1962-07-23 | 1964-11-24 | Fairchild Camera Instr Co | Method of placing thick oxide coatings on silicon and article |
| NL302630A (de) * | 1963-01-18 | 1900-01-01 | ||
| USB421061I5 (de) * | 1964-12-24 | |||
| US3388009A (en) * | 1965-06-23 | 1968-06-11 | Ion Physics Corp | Method of forming a p-n junction by an ionic beam |
-
1968
- 1968-10-04 JP JP43071852A patent/JPS4915377B1/ja active Pending
-
1969
- 1969-09-30 US US00862438A patent/US3745070A/en not_active Expired - Lifetime
- 1969-10-02 GB GB1239684D patent/GB1239684A/en not_active Expired
- 1969-10-03 FR FR6933855A patent/FR2023314A1/fr active Pending
- 1969-10-03 DE DE1950069A patent/DE1950069B2/de not_active Ceased
- 1969-10-03 NL NL6914952A patent/NL6914952A/xx unknown
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3434552A1 (de) * | 1983-09-21 | 1985-04-11 | Hitachi, Ltd., Tokio/Tokyo | Verfahren zur bildung einer pn-grenzschicht |
Also Published As
| Publication number | Publication date |
|---|---|
| GB1239684A (de) | 1971-07-21 |
| NL6914952A (de) | 1970-04-07 |
| FR2023314A1 (de) | 1970-08-21 |
| DE1950069A1 (de) | 1970-04-23 |
| US3745070A (en) | 1973-07-10 |
| JPS4915377B1 (de) | 1974-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0032550B1 (de) | Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur | |
| EP0018520B1 (de) | Verfahren zur vollständigen Ausheilung von Gitterdefekten in durch Ionenimplantation von Phosphor erzeugten N-leitenden Zonen einer Siliciumhalbleitervorrichtung und zugehörige Siliciumhalbleitervorrichtung | |
| DE3881799T2 (de) | Verfahren zur Herstellung von CMOS-Bauelementen. | |
| DE1950069B2 (de) | Verfahren zum Herstellung einer Halbleiteranordnung | |
| DE2823967C2 (de) | ||
| DE2812740A1 (de) | Verfahren zum herstellen einer vertikalen, bipolaren integrierten schaltung | |
| EP0048288B1 (de) | Verfahren zur Dotierung von Halbleiterbauelementen mittels Ionenimplantation | |
| CH615781A5 (de) | ||
| DE2160427A1 (de) | Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung | |
| DE2718449C2 (de) | ||
| DE2030403B2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE2617293C3 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE2124764A1 (de) | Verfahren zur Herstellung einer Halb leiteranordnung | |
| DE19615324A1 (de) | Verfahren zum Herstellen eines vertikalen bipolaren Transistors | |
| DE2502547A1 (de) | Halbleiterkoerper mit bipolartransistor und verfahren zu dessen herstellung | |
| DE2752335C3 (de) | Verfahren zur Herstellung eines Sperrschicht-Feldeffekttransistors mit einem vertikalen Kanal | |
| DE2058442C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
| DE1564406C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung | |
| EP1050076A1 (de) | Verfahren zur herstellung von dioden | |
| DE3831555C2 (de) | Verfahren zum Herstellen eines Emitterbereichs einer Bipolartransistoreinrichtung | |
| DE1764372C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE1514656A1 (de) | Verfahren zum Herstellen von Halbleiterkoerpern | |
| DE2359406A1 (de) | Verfahren zur herstellung integrierter schaltungen | |
| DE2846671C2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8263 | Opposition against grant of a patent | ||
| 8235 | Patent refused |