DE1942559A1

DE1942559A1 - Dioden-gekoppelter Halbleiterspeicher

Info

Publication number: DE1942559A1
Application number: DE19691942559
Authority: DE
Inventors: Slemmer William Carl; Heightley John Donnel; Lynes Dennis Joseph
Original assignee: Western Electric Co Inc
Current assignee: AT&T Corp
Priority date: 1968-08-27
Filing date: 1969-08-21
Publication date: 1970-03-05
Also published as: GB1285956A; SE367084B; JPS5545994B1; DE1942559B2; NL6913011A; BE737933A; US3540010A; FR2016450A1

Description

Western Electric Company Incorporated Heightley, J. D. 3-3-1

New York, N. Y. 10007 U. S A.

Dioden-gekoppelter Halbleiterspeicher

Die Erfindung betrifft Speichereinrichtungen unter Verwendung von Halbleitermaterial.

Mit der fortschreitenden Entwicklung von Verfahren zur Herstellung monolithischer integrierter Schaltungen und abnehmenden Preisen für solche Schaltungen hat sich ein wachsendes Interesse an Halbleiter-Speicher einrichtungen ergeben, und es wurde eine Anzahl solcher Einrichtungen vorgeschlagen.

Für die Entwicklung einer optimalen Halb leiter-Speicher einrichtung· sind mehrere Faktoren bestimmt. Zur möglichst weitgehenden Erniedrigung der Kosten sollten die Speicherzellen einfach ausgebildet sein. Die Zahl der Verbindungen zu jeder Zelle muss möglichst klein sein, um die Kosten und die Kompliziertheit der gegenseitigen Verbindungen herabzusetzen sowie die Zahl von Leiterkreuzungen zu verringern. Die Verlustleistung je Zelle soll klein sein, um die an die Speichereinrichtung zu liefernde elektrische Leistung und damit die Wärmeenergie klein zu halten, die von der Speichereinrichtung abgeführt werden muss.

0 0 Ö a 1 0 / 1 5 2 6

Ein wortorganisierter Speicher enthält eine Anordnung von Speicher- zellen, die in Zeilen und Spalten liegen. Die Speicherzellen sind durch eine erste Vielzahl von Wortleiter genannten leitenden Wegen, von denen wenigstens einer an jede Zelle in einer gegebenen Zeile angeschaltet ist, sowie durch eine zweite Vielzahl von Zifferleiter genannten leitenden Wegen miteinander verbundjpi, von denen wenigstens einer an jede Zelle in einer gegebenen Spalte angeschaltet ist.' Der " Zustand einer gegebenen Zelle wird festgestellt oder geändert durch

selektives Abfühlen und/oder Erregen des Wortleiters oder der Wortleiter sowie des Ziffernleiters oder der Ziffernleiter, die an die Zelle angeschaltet sind.

Ein solcher Halbleiterspeicher kann so organisiert sein, dass jede Zeile von Speicherzellen mit einem einzigen Wortleiter und jede Spalte von Zellen mit einem Paar von Ziffernleitern verbunden sind. Jede Speicherzelle besitzt nur drei Anschlüsse, die mit dem Wortleiter und den Ziffernleitern verbunden sind. Die Wort- und Ziffernleiter werden nicht nur für die Einschreib- und Lesevorgänge benutzt, sondern dienen ausserdem der Zuführung von Betriebsleistung zu jeder Zelle. Die Einfachheit einer solchen Anordnung ist offensichtlich.

Zwei Nachteile bei gewissen Anwendungen der oben beschriebenen

00 9 8 10/1526

Anordnung bestehen darin, dass ein Gleichstrom auf den Ziffern- ·. leitern zur Bereitstellung von Bereitschafts-Betriebsleistung für die Zellen fliessen muss und dass die Amplituden der Lese- und Schreibsignale von der für die Zellen erforderlichen Bereitschaftsleistung abhängen. Genauer gesagt ist ein auf den Ziffernleitern fliessender Gleichstrom nachteilig, da er die Kompliziertheit der diesen Leitern zugeordneten Anzeigeschaltungen vergrössert. Die Amplituden der Lese- und Schreibsignale hängt von der Höhe der Bereitschaftsleistung ab, da die'Lese- und Schreibsignale über den gleichen Widerstandskreis fliessen müssen, über den auch der Bereitschaftsstrom fliess-t.

Eine Form eines wortorganisierten Halbleiterspeichers, bei dem der Gleichstrom auf den Ziffernleitern wenigstens teilweise vermieden wird, ist in der Zeitschrift "Electronics", 20. Febr. 1967, Seiten 143-154 beschrieben. Dort weisen die Speicherzellen einfache Flipflops auf, die Doppelemitter-Transistoren enthalten. Da einer der Emitter jedes Transistors mit einer Stronaversorgungs-Rückleitung und der andere Emitter jedes Transistors mit einer Ziffernleitung verbunden ist, muss keine Gleichstrom-Speiseleistung über die Ziffernleiter fliessen. Es bleibt jedoch der Nachteil bestehen, dass die Amplituden der Lese- und Schreib signale von der Höhe der Bereitschaftsleistung

0 0 9 8 10/1526

abhängen. Ausserdem ergeben sich weitere Nachteile, die auf einer erhöhten Kompliziertheit der Grundzelle beruhen.

Die Erfindung hat sich die Aufgabe gestellt, ein billiges, integrierbares Halbleiter-Speichersystem zu schaffen, das einfache Speicherzellen aufweist und niedrige Bereitschafts-Verlustleistung besitzt. Ausserdem soll der Gleichstrom auf den Ziffernleitern entweder völlig ausgeschaltet oder wenigstens auf ein Minimum gebracht werden. Die Amplituden der Lese- und Schreibsignale sollen im wesentlichen unabhängig von der für jede Zelle erforderlichen, niedrigen Bereitschaftsleistung sein.

Zur Lösung der Aufgabe geht die Erfindung aus von einer Speichereinrichtung für Binärinformationen mit Mitteln zur Bildung einer Vielzahl von Wortleitern, Mitteln zur Bildung einer Vielzahl von Ziffernleitern und einer Anordnung von halbleitenden Speicherzellen, die je ein Paar bipolarer Transistoren enthalten und je mit einem Wortleiter verbunden sind. Die Erfindung ist dadurch gekennzeichnet, dass jede Zelle über eine nicht-lineare Koppeleinrichtung mit wenigstens einem Ziffernleiter verbunden ist und dass die Koppeleinrichtungen so beschaffen sind, dass in Bereitschaftsperioden die Zelle elektrisch von den Ziffernleitern isoliert ist und während Einschreiboperationen in

0098 10/1526

die Zelle und Leseoperationen aus der Zelle die Koppeleinrichtungen der Zelle dynamisch Strom zuführen, derart, dass die Amplitude der Lese- und Schreibsignale unabhängig von der Höhe der Bereitschafts leistung in der Zelle ist.

Die Erfindung soll insbesondere unter Bezugnahme auf einen wortorganisierten Speicher beschrieben werden, bei dem die Erfindung in erster Linie Anwendung findet. Durch geeignete Änderungen der einzelnen Zellen, insbesondere derart, dass sie eine "UND"-Funktion enthalten, lassen sich die Grundgedanken der Erfindung jedoch auch auf einen bitorganisierten Speicher ausdehnen.

Im Gegensatz zu bekannten Anordnungen ist erfindungsgemäss jede Zelle über eine Koppeleinrichtung mit einem oder mehreren Ziffernleitern verbunden, die dieser Zelle zugeordnet sind. Die Koppeleinrichtung ist durch die Fähigkeit gekennzeichnet, die Zelle in Bereitschaftsperioden von den Ziffernleitern elektrisch zu isolieren, so dass kein Gleichstrom über die Ziffernleiter flies sen muss. Die Koppeleinrichtung ist ferner durch die Fähigkeit gekennzeichnet, während Lese- und Schreiboperationen Strom von den Ziffernleitern in die Zelle zu führen, derart, dass die Amplitude der. Lese- und Schreibsignale unabhängig von der an die Zelle gelieferten Bereitschaftsleistung ist.

0 09810/1526

Die Koppeleinrichtung kann eine von einer Vielzahl von Ausführungen mit den oben angegebenen Eigenschaften sein, beispielsweise Dioden, Transistoren oder Schaltungen, die Dioden, Transistoren und/oder andere Bauteile enthalten.

Bei einem vorteilhaften Ausführungsbeispiel der Erfindung weist eine Speichergrundzelle ein Flipflop mit einem Paar von Transistoren mit pn-Übergang auf, deren Basis direkt mit dem Kollektor des jeweils anderen Transistors verbunden ist, deren Kollektor je über getrennte Last wider stände an einer gemeinsamen Stromquelle liegt und deren Emitter miteinander und einem gemeinsamen Wortleiteranschluss verbunden sind. Der Kollektor jedes Transistors ist über eine getrennte Diode mit je einem getrennten von zwei Ziffernleitern verbunden. Polglich enthält jede Grundzelle vier Anschlüsse, von denen einer mit einer Stromquelle, einer mit einem Wortleiter und zwei über Dioden mit einem Paar von Ziffernleitern verbunden sind. Mit Vorteil wird das gesamte Flipflop in Form einer monolithischen integrierten Schaltung aufgebaut.

Informationen werden in eine Zelle eingeschrieben, indem die Spannung auf einem gewählten Wortleiter herabgesetzt und ein Strom einem zugeordneten Ziffernleiter zugeführt wird, derart, dass ein Strom

0098 1071526

über eine der Koppeldioden in die Zelle fliesst und das Flipflop in einen für die zu speichernde Ziffer geeigneten Zustand einstellt.

Ein nichtzerstörendes Lesen wird erreicht, indem die Spannung auf einem gewählten Wortleiter herabgesetzt und die Polarität eines Spannungsunterschiedes zwischen den Ziffernleitern festgestellt wird.

Nachfolgend soll die Erfindung anhand der Zeichnungen näher beschrieben werden. Es zeigen: ■ ,

Fig. 1 das Blockschaltbild eines wortorganisierten Halbleiterspeichers entsprechend einem vorteilhaften Ausführungsbeispiel der Erfindung;

Fig. 2 das Schaltbild eines Ausführungsbeispiels einer Speicherzelle, die in Verbindung mit der Erfindung verwendet werden kann;

Fig. 3 eine Aufsicht bzw. eine Schnittansicht eines Teiles der und 4

integrierten monolithischen Schaltung, die eine Anzahl von Speicherzellen der in Fig. 2 gezeigten Art enthält;

Fig. 5 das Schaltbild einer Wort-Auswahlschaltung zur Verwendung in dem Speicher nach Fig. 1;

Fig. 6 das Schaltbild einer Ziffern-Schreibschaltung zur Verwendung in dem Speicher nach Fig. 1;

009810/1526

-I . ■

■■■■■■;■■■ ' :■ ί ' ■■■ ■■

Fig. 7 das Schaltbild einer Ziffern-Anzeigeschaltung zur Verwendung in dem Speicher nach Fig. 1

In Fig. 1 sind die Grundelemente des wortorganisierten Speichers 10 dargestellt. Eine Vielzahl individueller Speicherzellen 100 ist auf herkömmliche Weise in einem zweidimensionalen Feld von Zeilen und Spalten angeordnet. Jede Zelle stellt im wesentlichen ein Flipflop mit zwei stabilen Zuständen dar, zwischen denen es zur Speicherung von Binärziffern umgeschaltet werden kann. Jede Zelle besitzt vier Anschlüsse, von denen einer, nämlich der Anschluss 101, mit einer elektrischen Stromquelle, einer, nämlich der Anschluss 102, mit einem zugeordneten Wortleiter und zwei, nämlich die Anschlüsse 103 und 104, über Koppeldioden 105 und 106 mit getrennten Leitern eines zugeordneten Ziffernleiterpaares 107 und 108 verbunden sind. Jeder Wortleiter wird von einer Wort-Auswahlschaltung 110 beaufschlagt, der auf übliche Weise Binäradressen und Zeitsteuerungssignale zugeführt werden. Jedes Paar von Ziffernleitern ist an eine eigene Schreibschaltung 110 angeschaltet, der auf übliche Weise Speicher daten und Zeitsteuerungssignale zugeführt werden. Jedes Paar von Ziffernleitern ist ausserdem an eine eigene Ziffern-Anzeigeschaltung 112 angeschaltet, der auf übliche Weise Zeitsteuerungssignale zuge-

0 0 98 10/TB26

führt und Daten entnommen werden.

Das Einschreiben eines Wortes in die einer bestimmten Wortzeile zugeordneten Zellen wird erreicht, indem von dem Ziffernleiter ein Strom einer der mit jeder Zelle verbundenen Dioden zugeführt und der Wortleiter auf einer verringerten Spannung gehalten wird. Beispielsweise werden zum Einschreiben eines Wortes Binäradressen- und Zeitsteuerungs-Eingangs signale an eine der Wort-Auswahlschaltungen 110 angelegt, derart, dass die Spannung auf dem entsprechenden Wortleiter herabgesetzt wird. Dann werden Informations- und Zeitsteuerungs-Eingangssignale an jede Schreibschaltung 110 gegeben, derart, dass ein Strom dem jeweils richtigen Leiter jedes Ziffernleiterpaares zugeführt wird. Da der gewählte Wortleiter jetzt auf einer niedrigeren Spannung als die anderen Wortleiter liegt, fliesst der Ziffernleiter strom in die jeweilige Zelle und stellt das Flipflop in einen .für die zu speichernde Ziffer geeigneten Zustand ein. Nach Einstellung der Flipflops wird der gewählte Wortleiter wieder auf die höhere Bereitschafts spannung zurückgebracht. Im Bereitschaftszustand sind die Wortleiter- und Ziffernleiterspannungen so gewählt,, dass die Koppeldioden 105 und 106 in Sperrichtung vorgespannt sind. Dadurch wird eine bestimmte Zelle zu allen Zeiten von den Ziffernleitern elektrisch isoliert, ausser wenn der Zustand der Zelle festgestellt oder geändert wird.

00981071526

Zum nichtzerstörenden Lesen eines gespeicherten Wortes wird die Wortleiterspannung wiederum herabgesetzt, und jeder Ziffernanzeige schaltung 110 werden Zeitsteuerung-Eingangssignale zugeführt. Die verringerte Wortleiterspannung ist so mit Bezug auf andere Spannungen in der Anlage gewählt, dass die den gewählten Zellen zugeordneten Koppeldioden. 105 und 106 in Durchlassrichtung vorgespannt werden. Zu einem gegebenen Zeitpunkt ist jedoch nur einer der Transistoren in jeder Zelle eingeschaltet. Die dem eingeschalteten Transistor zugeordnete Koppeldiode führt einen Strom von dem Ziffernleiter zum Kollektor des eingeschalteten Transistors." Der von dem Ziffernleiter über die Koppeldiode fliessende Strom ist in erster Linie ein dynamischer Strom, d. h., ein in Verbindung mit der Entladung Von Streukapazitäten des Ziffernleiters und der mit ihm verbundenen Schaltungen auftretender Strom. Während eines Lesezyklus wird kein oder nur ein kleiner Strom von der Treiberschaltung 111 oder der Anzeigeschaltung 112 geliefert. Die Anzeigeschaltung 112 ist ein symmetrischer Detektor, der den durch die ungleiche Entladung von Streukapazitäten der Ziffernleiter verursachten Spannungunterschied in ein binäres Ausgangssignal transformiert.

In Fig. 2 ist ein Flipflop gezeigt, das besonders zur Verwendung als Zelle 100 in dem in Fig. 1 gezeigten Speicher geeignet ist. Die inner-

009810/1526

halb der strichpunktierten Linie 19 in Fig. 2 gezeigte Schaltung stellt den inneren Aufbau der Zelle 100 in Fig. 1 dar. Das Flipflop weist zwei aneinander angepasste, bipolare (mit pn-übergang versehene) Transistoren 20 und 21 auf, die hier beispielsweise als npn-Ausführungen gezeigt und so geschaltet sind, dass sie ein Flipflop bilden. Zu diesem Zweck ist die Basis 23des Transistors 20 über einen Widerstand 29 "mit einem Anschluss 33 verbunden, der wiederum über einen Widerstand 30 am Kollektor 25 des Transistors 21 liegt. Die Basis 26 desTransistors 21 ist über einen Widerstand 31 mit einem Anschluss 32 verbunden", der am Kollektor des Transistors 20 liegt. Der Anschluss 32 ist über einen Arbeitswiderstand 34 an eine Stromquelle (+V) und der Anschluss 33 über einen Arbeitswiderstand 35 an die gleiche Stromquelle angeschaltet. Die Emitter 24 und 27 der Transistoren 20 und 21 liegen an einem gemeinsamen Wortleiter 109. Ein Paar von Ziffernleitern 107 und 108 ist über Dioden 105 und 106 an die Anschlüsse 32 bzw. 33 angeschaltet.

Zur Erläuterung des Einschreibens in die Zelle 100 sei angenommen, dass der Transistor 20 eingeschaltet ist und gewünscht wird, den Transistor 21 ein-und den Transistor 20 auszuschalten. Die Spannung des Wortleiters 109 wird zunächst vom Bereitschaftswert, beispielsweise 1,0 V, auf eine niedrigere Spannung, beispielsweise 0, 2 V

0 098 10/1526

herabgesetzt. Dem Ziffernleiter 107 wird ein Strom zugeführt, der über die Diode 105 zum Anschluss 32 fliesst. Da der Transistor 20 eingeschaltet ist, fliesst dieser Strom zu Anfang über den Widerstand 28 in den Kollektor 22 des Transistors 20. Dieser zusätzliche Strom erhöht den Spannungsabfall am Widerstand 28, und es beginnt schnell ein Teilstrom über den Widerstand 31 zur Basis 26 des Transistors 21 zu fliessen, der den Transistor 21 einzuschalten versucht. Ent- Jk sprechend dem üblichen Rückkopplungsvorgang bei Fliflops wird,

wenn ein Strom zur Basis des Transistors 21 zu fliessen beginnt, dessen Kollektorspannung und damit die Basisspannung des Transistors 20 verringert, und der Transistor 20 schaltet dann aus. Nach Beendigung der Umschaltung wird der Strom von dem Ziffernleiter 107 abgeschaltet und der Wortleiter 109 kann auf die Bereitschaftsspannung zurückgeführt werden, oder es kann eine Leseoperation eingeleitet werden, ohne vorher den Wortleiter auf die Bereitschaftsspannung zurückzubringen.

Die Rückkopplungsfunktion in der Zelle 100 könnte ohne die Widerstände 28, 29, 30 und 31 erreicht werden. Ihr Vorhandensein besei-. tigt jedoch die Abhängigkeit von der Verstärkung der Transistoren und 21. Die Widerstände können weggelassen werden, wenn dieses ^:. vorteilhafte Merkmal nicht erwünscht ist. Der Wert der Widerstände

009810/1526

und 30 beträgt typisch 200 Ohm und der der Widerstände 29 und 31 300 Ohm. Da diese Wider Stands werte üblicherweise als. parasitärer Kollektor- und Basisreihenwiderstand eines Transistors in einer monolithischen integrierten Schaltung auftreten, lassen sie sich so bemessen, dass sich das oben beschriebene vorteilhafte Ergebnis ohne Erhöhung der Kompliziertheit oder der Kosten für die Zelle erreichen lässt.

Zu typischen Spannungen in der Zelle können eine Stromversorgungsspannung (+V) von etwa 1,8 V, eine Bereitschaftsspannung auf den Ziffernleitern 107, 108 von etwa 1,1 V und eine Bereitschaftsspannung auf dem Wortleiter 109 von etwa I₁ 0 V. Bei diesen Spannungsbeziehungen sind die Dioden 105 und 106 im Bereitschaftszustand in Sperrrichtung vorgespannt, leiten also nicht. Dieses Merkmal ermöglicht die Beseitigung des Gleichstromes von den Ziffernleitern im Bereitschaftsz.ustand.

Bei Lese- und Schreiboperationen werden die Spannungsbeziehuhgen so 'geändert, dass eine oder beide Dioden 105, 106 in Durchlassrichtung vorgespannt sind und ein zusätzlicher Strom von einer oder beiden Ziffernleitungen 107, 108 in die Zelle fliesst. Dieses Merkmal einer zusätzlichen Stromzuführung in die Zelle bei Lese- und Schreibopera-

009810/1526

tionen führt zu dem Vorteil, dass die Amplitude der Lese- und Schreib signale unabhängig von der Bereitschafts-Verlustleistung ist.

Fig. 2 zeigt, dass für eine bestimmte Stromversorgungs spannung (+V) und eine bestimmte Bereitschaftsspannung auf dem Wortleiter 109 die Widerstände 34, 35 mit einem Wert von beispielsweise 20 000 Ohm die Verlustleistung der Zelle im Bereitschaftszustand bestimmen. W Da die dynamischen Ströme, ü h. , Lese- und Schreibströme, nicht

über die Widerstände 34, 35 fliessen, kann die Bereitschafts-Verlustleistung wunschgemäss niedrig gewählt werden, ohne die dynamischen Eigenschaften der Zelle zu beeinträchtigen. Bei integrierten Schaltungen kann jedoch eine'obere Grenze für den Wert der Widerstände 34 und 35 zur Erzielung möglichst kleiner Abmessungen der Schaltung gegeben sein.

Zum nichtzerstörenden Auslesen von Daten aus der Zelle gemäss Fig.

> .■■■".

wird die Spannung auf dem Wortleiter 109 unter den Bereitschafts wert

; verringert und der Spannungsunterschied zwischen den Ziffernleitern 107 und 108 abgefühlt. Wenn der Transistor 21 eingeschaltet ist, fliesstein Streukapazitäten-Entladungsstrom von dem Ziffernleiter

■-..■■■ ■■'.'■■- - - '. ;

über die Diode 106 zum Kollektor des Transistors 21, während keine oder nur eine sehr kleine Entladung von Streukapazitäten stattfindet,

0098 10/1526

die dem Ziffernleiter 107 zugeordnet sind. Wenn andererseits der Transistor 20 eingeschaltet ist, geht der grössere Strom vom Ziffernleiter 107 aus. Nach Beendigung des Lesevorgangs kann die Wortleiterspannung auf ihren Bereitschafts wert zurückgebracht werden, oder es kann nachfolgend in die Zelle eingeschrieben werden, ohne vorher-die Wortleiterspannung auf den Bereitschaftswert zurückzuführen.

Ein wichtiger Vorteil des beschriebenen Speichers besteht darin, dass die Einfachheit der'Zelleneinheit 100 ohne Schwierigkeit eine Herstellung wenigstens der Grundzelle in monolithischer integrierter Form zulässt. In den Fig. 3 und 4 sind als Beispiel eine Aufsicht und eine Schnittansicht einer monolithischen integrierten Schaltung gezeigt, die eine diskrete Zelle enthält.

Auf die bei der Herstellung monolithischer integrierter Schaltungen bekannte Weise ist die Zellenanordnung in einem monokristallinen Plättchen 40 gebildet. Die Zelle weist ursprüngliches Substratmaterial 41 mit p-Leitfähigkeit und eine verhältnismässig dünne epitaktisch aufgewachsene Schicht 42 mit η-Leitfähigkeit auf. Vor dem Aufwachsen der epitaktischen Schicht findet eine selektive Diffusion der pleitenden Unterlage zur Bildung der lokalen η -leitenden Bereiche

009810/1526

und 44 statt, die als Verbindungen und Teil der Kollektorzonen der npn-Transistoren dienen. Nach dem Aufwachsen der epitaktischen Schicht bildet eine lokalisierte Tief diffus ion die p-Zonen 45, die die epitaktische Schicht vollständig bis zum Substratmaterial durchdringen, um eine elketrische Isolation dort zu schaffen, wo sie erforderlich ist. Dann folgt eine örtlich begrenzte Diffusion zur Bildung der p-Basiszonen 46 der Transistoren. Anschliessend wird eine örtlich begrenzte fe Diffusion zur Bildung der η -Emitterzonen 47 durchgeführt. Jeder

der Arbeitswiderstände 34 und 35 wird durch den Flächenwiderstand der epitaktischen n-Schicht 42 gebildet und erscheint als das Mäandermuster 48 in Fig. 3. Die Basis- und Kollektorwiderstände 28, 29, 30 und 31 werden, wie oben beschrieben, auf geeignete Weise so ausgebildet, dass die parasitären Reihenwiderstände in den Transistoren ausgenutzt sind. Die Koppeldioden 105 und 106 sind als Schottky-Sperrschichtdioden 50 zwischen Metallkontakten und der epitaktischen Schicht verwirklicht. Stattdessen können natürlich auch Dioden mit pn-Übergangen verwendet werden.

Die erforderlichen Verbindungen werden durch Metallschichten 51 hergestellt, die auf übliche Weise auf einer Isolierschicht 52 aufliegen. Zweckmässig können die metaUlshhen Verbindungen zusammengesetzte Schichten sein, die Platin und Gold enthalten, oder aus irgendwelchen

0098 10/1526

anderen Verbindungen bestehen. Die Isolierschicht kann beispielsweise aus Äluminiumoxyd, Siliziumoxyd, Siliziumnitrid, einer daraus bestehenden Zusammensetzung oder irgendeiner anderen zweckmässigefiL Isolier schicht bestehen.

Wie gezeigt, verlaufen die Wortleiter 109 vertikal über das Plättchen und stehen in elektrischer Verbindung mit dem Emitter 47 jedes Transistors. Die Ziffernleiter 107 und 108 verlaufen horizontal und sind mit der Zelle an der Anodenseite jeder, der Schottky-Sperrschicht dioden 50 verbunden. Die Stromversorgungsleitung 54 verläuft vertikal auf der rechten Seite der Fig. 3 und 4. Sie steht in Verbindung mit den Mäander-Wider ständen 48 am Punkt 55, wie nur in Fig. 3 gezeigt.

Die Ziffernleiter 107 und 108 müssen die Wortleiter und Stromversorgungsleitungen ohne elektrische Verbindung mit diesen kreuzen. Zur Erleichterung der Kreuzung kann eine diffundierte η -Unterkreuzung benutzt werden, die beispielsweise in der USA-Patentschrift 3 295 031 (27. 12.1966) beschrieben ist. Alternativ kann jede andere zweckmässige Form einer Kreuzung benutzt werden.

Es sei darauf hingewiesen, dass sich bei der praktischen Verwirklichung der Erfindung eine Vielzahl von Flipflop-Ausführungen verwenden

009810/1526

lässt. Beispielsweise könnten die bipolaren npn-Transistoren ' bipolare pnp-Transistoren oder Feldeffekttransistoren ohne rigkeiten ersetzt werden. Die Wortaüswahlschaltung und die Lese-' und Schreibs'chalturig kann eine Vielzahl von Formen annehmen. Zur ■ Erläuterung seien jedoch Ausführungsbeispiele solcher Schaltungen" ■ beschrieben. ' ■ ,,-^r.

" In Fig. 5 ist das Schaltbild eines Ausführungsbeispiels der Wortaüswahlschaltung 110 gezeigt, das bei dem oben beschriebenen Speieher benutzt werden kann.

Die Schältung 110 enthält einen bipolaren npn-Transistor 61 mit ,

mehreren Emittern, .und zwar einen für jede Ziffer der binären Eingangsadresse. Für ein System mit 64 Wörtern entsprechend einer Binäradressemit 6 Bits sind 6 Emitter vorgesehen. Die Basis des Transistors 61 liegt über einen Widerstand 62 am positiven Anschluss einer Stromquelle (+V). Die Basis des Transistors 61 ist ausserdem mit dem Kollektor des Transistors 61 und der Basis eines weiteren npn-Tränsistors 63 verbunden. Der Kollektor des Transistors 63 liegt über den Widerstand 64 ander Stromquelle (+V), und der Emitter des Transistors 63 ist über den Widerstand 65 mit einer Bezugs- . spannung (Erde) verbunden. Ausserdemist der Emitter des Transi-

0098 10/1526

stors 63 an die Basis eines dritten npn-Transistors 67 angeschaltet, dessen Basis über eine Diode 66 mit seinem Kollektor verbunden ist, um eine übermässige Sättigung des Transistors 67 im Betrieb zu vermeiden. Der Emitter des Transistors 67 liegt direkt an Erde, und der Kollektor 70 des Transistors 67 ist über zwei in Reihe geschaltete Dioden 68 und 69 an Erde gelegt. Der Kollektor 70 ist der Ausgang der Wortauswahlschaltung 110 und direkt mit einem Wortleiter 109 verbunden.

Der Transistor 61 dient als UND-Gatter. Ohne geeignete Adressierspannungen an seinen Emittern ist er nichtleitend mit dem Ergebnis,· dass die Transistoren 63 und 67 ebenfalls nicht leiten. Dann kann der in dem Wortleiter fliessende Bereitschaftsstrom nur über die Dioden 68 und 69 nach Erde fHessen. Wenn beispielsweise die Dioden 68, 69 Schottky-Sperrschichtdioden sind und Platinsilizid auf n-Silizium enthalten, beträgt die Durchlass-Spannung jeder Diode etwa 0,5 V, so dass der Anschluss 70 (und damit der angeschaltete Wortleiter) auf etwa 1,0 V liegt.

Wenn die geeigneten Adressiersignale an das UND-Gatter 61 angelegt und dieses abgeschaltet wird, fliesst ein Strom über den Widerstand 62, der den Transistor 63 einschaltet. Der Emitterstrom des Tran

0 09810/1526

■>'■·. "fcjt'.'i :' — <>

sistors 63 teilt sich zwischen dem Widerstand 65 und dem Transistor 67 auf, so dass der Transistor 67 einschaltet und eine Senke kleiner Impedanz für den Wortleiter strom darstellt. Im Ergebnis fällt die Spannung am Anschluss 70 auf die Sättigungs spannung des Transistors 67 ab, beispielsweise auf etwa 0,2 V.

Demgemäss ist als Beispiel angegeben worden, dass im Bereitschaftszustand die Wortleiterspannung etwa I₁ 0 V beträgt und bei dynamischen Vorgängen, beispielswiese dem Lesen und Schreiben auf etwa 0, 2 V herabgesetzt wird.

In Fig. 6 ist ein Äusführungsbeispiel einer Ziffernleiter-Treiberschaltung 111 zur Verwendung in dem Speicher nach Fig. 1 gezeigt. Der dem Ziffernleiter 107 zugeordnete Anschluss ist mit dem Emitter eines npn-Transistors 83, der Kathode einer Diode 84, der Anode einer Diode Θ4 und einem Widerstand 78 verbunden, dessen anderer Anschluss an Erde liegt. Die Kathode der Diode 94 ist mit der Kathode einer Diode 95 und dem Kollektor eines npn-Transistors 97 verbunden, dessen Emitter an Erde liegt und dessen Basis 98 einen Eingangsanschluss der Schaltung 111 darstellt und über eine Antisättigungsdiode 9.6 mit dem Kollektor verbunden ist. Der dem Ziffernleiter 108 zugeordnete Anschluss ist mit der Anode der Diode 95

009810/1526

der Kathode einer weiteren Diode 86, dem Emitter eines weiteren npn-Transistors 87 und einem Widerstand 79 verbunden, dessen anderer Anschluss an Erde liegt. Die Anoden der Dioden 84 und 86 sind miteinander sowie über einen Widerstand 85 mit einer Stromquelle (+V) verbunden. Ausserdem sind sie an den Kollektor eines weiteren npn-Transistors 92 angeschaltet, dessen Emitter an Erde liegt und dessen Basis 93 einen Eingangs anschluss der Schaltung darstellt und über eine Antisättigungsdiode 91 mit dem Kollektor verbunden ist. Die Basis des Transistors 83 liegt über einen Widerstand 82 am Kollektor des Transistors 83, der mit der Stromquelle verbunden ist. Die Basis des Transistors 83 ist ausserdem an den Kollektor eines weiteren npn-Transistors 81 angeschaltet, dessen Emitter an Erde liegt und dessen Basis 80 einen Eingangs anschluss der Schaltung 111 darstellt. Die Basis des Transistors 87 liegt über einen Widerstand 88 an dessen Kollektor, der an die Stromquelle angeschaltet ist. Ausserdem ist die Basis des Transistors 87 mit dem Kollektor eines weiteren npn-Transistors 89 verbunden, dessen Emitter an Erde liegt und dessen Basis 90 einen Eingangs anschluss der Schaltung 111 darstellt. .

In Bereitschaftsperioden werden die Eingangsanschlüsse 80 und 90 auf etwa 0, 7 V gehalten, so dass die Transistoren 81, 89 eingeschaltet

0 0 9810/1526

und die Transistoren 83, 87 ausgeschaltet sind. Die Eingangs anschlüsse93 und 98 liegen nahezu auf Erdpotential, so dass die Transistoren 92 und 97 ausgeschaltet sind. Ein kleiner Strom fliesst über den Widerstand 85, teilt sich auf die Dioden 84, 86 auf und fliesst dann über die Widerstände 78, 90 nach Erde. Bei richtiger Wahl erzeugt dieser Strom eine Spannung von etwa 1,1V an den den Ziffernleitern 107 und 108 zugeordneten Anschlüssen.

Während eines Lesezyklus wird der Transistor 92 durch Anlegen einer Spannung von etwa 0, 7 V an den Anschluss 93 eingeschaltet. Dann werden die Dioden 84 und 86 in Sperrichtung vorgespannt, und die Schaltung 111 stellt eine verhältnismässig hohe Impedanz für die Ziffernleiter 107 und 108 dar.

Währendeines Sehreibzyklus liefert die Ziffernleiter-Traibersehaltung 111 zum Einschreiben einer Ziffer in eine Zelle Strom an einen der Ziffernleiter. Genauer gesagt wird, wenn der Schreibstrom auf dem Ziffernleiter 107 benötigt wird, zunächst der Transistor 92 eingeschaltet, um, wie oben angegeben, die Dioden 84 und 86 in Sperrichtung vorzuspannen. Dann wird der Transistor 81 ausgeschaltet, indem die

Spannung des Anschlusses 80 in die Nähe des Erdpotentials gebracht wird. Dadurch schaltet der Transistor 83 ein, der dem Ziffernleiter

QO 9 810/15 2 8

Emitterstrom zuführt. Entsprechend wird, wenn ein Schreibstrom für den Ziffernleiter 108 erforderlich ist, der Transistor 89 ausgeschaltet. Der Transistor B 7 führt dann dem Ziffernleiter 108 Emitterstrom zu.

Die Dioden 94, 95, 96 und der Transistor 97 sind vorgesehen, um die Ziffernleiter nach einem Schreibzyklus zu symmetrieren. Unmittelbar nach einem Schreibzyklus liegen die Ziffernleiter 107 und 108 gewähnlich nicht auf der gleichen Spannung, d. h , sie sind unsymmetrisch. Zur Symmetrierung dieser Leiter wird zunächst der. Transistor 92 ausgeschaltet, indem der Anschluss 93 nahe zum Erdpotential zurückgebracht wird. Dann wird der Transistor 97 durch Anlegen einer Spannung von etwa 0, 7 V an den Anschluss 98 eingeschaltet. Im eingeschalteten Zustand stellt der Transistor 97 eine Stromsenke niedriger Impedanz für den Rest der Schaltung 111 und die Ziffernleiter dar. Beide Ziffernleiter liegen symmetrisch auf einer Spannung, die gleich der Sättigungsspannung eines Transistors zuzüglich des Spannungsabfalls einer Diode ist und beispielsweise etwa 0, 7 V beträgt, wenn die Dioden Schottky-Sperrschichtdioden des oben beschriebenen Typs sind. Dann wird der Transistor 97 ausgeschaltet, und die Spannung der symmetrierten Ziffernleiter steigt gemeinsam auf die Bereitschaftsspannung an, die bei diesem Beispiel

0 0 9810/1526

1942550

etwa 1,1 V beträgt, wie oben angegeben.

In Fig. 7 ist ein Ausführungsbeispiel einer Ziffernanzeige schaltung 112 zur Verwendung bei dem Speicher nach Fig. 1 gezeigt. Da die Schaltung 112 eine symmetrische Schaltung und daher symmetrisch zu einer Mittellinie ist, werden zweckmässig die Buchstaben A und B zusätzlich zu den Bezugsziffern benutet, um entsprechende Elemente in den beiden Schaltungshälften zu bezeichnen.

Der dem Ziffernleiter 107 zugeordnete Anschluss ist an die Basis eines als Emitterfolger geschalteten npn-Transistors 201A und der dem Ziffernleiter 108 zugeordnete Anschluss an die Basis eines weiteren, als Emitterfolger geschalteten npn-Transistors 201B angeschaltet. Der Kollektor der Transistoren 201A und 201B ist mit dem positiven Anschluss (+V₁) einer Stromquelle verbunden. Der Emitter des Transistors 2 01A liegt über einen Vorspannungswiderstand 202A am negativen Anschluss (-V₀) einer Stromquelle, und der Emitter des Transistors 201B ist über den Vor spannungs wider stand 2 02B an die gleiche Stromquelle (-V₀) angeschaltet. Die Dioden 203A und 203B, deren Kathode an den Emitter der Transistoren 2ΟΙΑ bzw. 201B und deren Anode an die Basis-Anschlüsse eines angepassten Paares von npn-Transistoren 205A bzw. 205B angeschaltet sind, stellen eine

009810/1526

kleine Impedanz für Signale dar, die von den als Emitterfolger geschalteten Transistoren 2 01A und 201B an die Transistoren 205A bzw. 205B gekoppelt werden. Die beiden letztgenannten Transistoren sind die Hauptbauteile eines diodengekoppelten Flipflops. Demgemäss ist der Kollektor des Transistors 205A mit der Anode einer Diode 206A verbunden, deren Kathode an der Basis des Transistors 205B liegt, und der Kollektor des Transistors 205B ist mit der Anode einer Diode 206B verbunden, deren Kathode an der Basis des Transistors 205A liegt. Die Emitter der Transistoren 205A und 205B sind miteinander verbunden, und die Basis-Anschlüsse dieser Transistoren sind mit den Emittern über ein Paar von angepassten Ableitwider ständen 204A bzw. 204B verbunden. Die Emitter der Transistoren 205A und 205B liegen ausserdem am Kollektor eines npn-Betätigungstransistors 207, dessen Emitter mit dem negativen Anschluss einer Stromquelle (-V₀) verbunden ist, und dessen Basis einen Zeitsteuerungseingang 208 für die Schaltung 112 darstellt. Die Kollektoren der Transistoren 205A und 205B liegen je über einen Arbeitswiderstand 213A und 213B an positiver Spannung (+Y₁).

Die übrigen Bauteile der Schaltung Hil'2 stellen eine Aus gangs einrichtung zum Auslesen von Daten aus dem Flipflop-Detektor dar. Zu die-

009810/15

sem Zweck sind zwei npn-Transistoren 212A und 212B vorgesehen, deren Emitter mit den Kollektoren der Flipflop-Transistoren 205A bzw. 205B und deren Kollektoren über Vorspannungswiderstände 211A und 211B mit der positiven Spannung (+V.) verbunden sind. Die Kollektoren der Transistoren 212A und 212B sind jeweils mit den Basis-Anschlüssen von zweiweiteren npn-Transistoren 210A und 210B verbunden, deren Emitter an Erde liegen. Die Kollektoren f der Transistoren 210A und 210B sind jeweils über Arbeits wider stände

209A bzw. 209B mit der positiven Spannung (+V₁) verbunden. Auss^rerdem sind die Kollektoren der Transistoren 210A und 210B Ausgangsanschlüsse 216A bzw. 216B der Schaltung 112. Schliesslich ist ein Vorspannungswiderstand 214 an die Anode einer Diode 215 angeschaltet, deren Kathode an Erde liegt. Die Anode der Diode 215 ist ausserdem mit den B as is-Anschluss en der Transistoren 212A und 212B* verbunden.

Die Dioden 203A und 2 03B leiten dauernd, um eine Kopplung kleiner Impedanz zwischen den Emitter folger η 201A, 201B und den symmetrischen FlipflQp-Detektortransistoren 205A und 205B aufrecht zu erhalten. Die Diode 2Q3A führt einen Strom über den Weg, der den Widerstand 213B, die Diode 2Q6B, die Dipde 203A und den Widerstand 2Ö2A enthält. Entsprechend führt die Diode 203B einen Strom

009810/1526

über den Weg, der den Widerstand 213A, die Diode 206A₁ die Diode 203B und den Widerstand 202B enthält.

Die Versorgungsspannungen, die Werte der Schaltungsbauteile und die Spannung vom Zeitsteuerungseingang 208 lassen sich so einstellen, dass während Bereitschaftsperioden die Emitterfolger-Eingangstransistoren 201A und 201B eingeschaltet und die symmetrischen Detektortransistoren 205A und 205B ausgeschaltet sind. Die Transistoren 212A und 212B können ausgeschaltet sein, so dass die Transistoren 210A und 210B* eingeschaltet sind und die Ausgängsanschlüsse 216A und 216B auf verhältnismässig niedriger Spannung« beispielsweise nahe dem Erdpotential liegen. Bei einer Ziffernleiter-Bereitschaftsspannung von etwa. Ij 1 V entsprechend der obigen Erläuterung wurden Versorgungsspannungen von 3, 5 V für (+V₁) und -2, 0 V für (-V₂) benutzt.

Während eines Lesezyklus wird, wie oben angegeben, die Wortleiterspannung herabgesetzt. Dies führt dazu, dass eine der Koppeldioden 105 und 106 in Fig. 1 in Durchlassrichtung vorgespannt wird und die Spannung des entsprechenden Ziffernleiters 107 oder 108 kleiner als die Spannung auf dem jeweils anderen Ziffernleiter wird. Dieser Spannungsunterschied wird über die Emitterfolger 201A, 201B (Fig. 7)

009810/152 6

und die Dioden 203A, 203B an die Basis der Detektortransistoren 205A und 205B angekoppelt. Dann wird der Transistor 207 durch Anlegen eines Signals an den'Zeitsteuerungseingang 208 eingeschaltet. Bei eingeschaltetem Transistor 207 sind die Dioden 203A und 203B in Sperrichtung vorgespannt, und der Spannungsunterschied an den Basis-Anschlüssen der Detektortransistoren 205A und 205B bewirkt, ^ dass einer dieser Transistoren auf die für Flipflops charakteristische Weise einschaltet. Wenn beispielsweise der Transistor 205A eingeschaltet ist, ist der Transistor 205B ausgeschaltet, und der Transistor 212A ist eingeschaltet. Wenn der Transistor 212A eingeschaltet ist, ist seine Kollektorspanhung niedrig, und der Transistor 21OA ist ausgeschaltet. Dann liegt der Ausgangsanschluss 216A auf einer verhältnismässig hohen Spannung, während der Anschluss 216B auf der niedrigeren Bereitschaftsspannung verbleibt. Wenn der Transistor 205B eingeschaltet ist, liegt entsprechend der Ausgangeanschluss 216B auf einer höheren Spannung als der Anschluss 216A.

'■'.' ■■ ■■'■■: ■■ '. .': ^:

Die verschiedenen beschriebenen Anordnungen erläutern lediglich die Grundgedanken der Erfindung. Der Fachmann kann zahlreiche Abänderungen treffen, ohne den Bereich der Erfindung zu verlassen. Beispielsweise könnte eine Speichergrundzelle benutzt werden, die Feldeffekttransistoren statt bipolarer Transistoren aufweist.

0098 10/1526

Weiterhin kann das Prinzip der Diodenankopplung an Ziffernleiter auf Speicherzellen angewendet werden, die einen oder mehrere bipolare Transistoren mit Mehrfachemittern aufweisen. Dabei werden die Transistoremitter zweckmässig mit Zifferns ehr eib schaltungen und die Kollektoren über Dioden mit Ziffernanzeige schaltungen verbunden. Insbesondere bei monolithischen integrierten Schaltungen, aber auch bei den sonst üblichen Schaltungen mit diskreten Bauteilen führen die oben beschriebenen Anschaltungen zu einer minimalen parasitären Belastung der Ziffernleiter.

Ausserdem könnnen ein Transistor oder ein Transistor in Reihe mit einer Diode als Koppeleinrichtung bei einem Ausführungsbeispiel verwendet werden, um den Wortleiterstrom möglichst klein zu halten, so dass der Strom, den eine Wortauswahlschaltung liefern muss, ebenfalls klein wird. Im einzelnen ist die Anode der Koppeldiode an den Ziffernleiter und die Kathode an den Kollektor des Koppeltransistors angeschaltet, dessen Emitter mit der Zelle verbunden ist. Die Basis des Koppeltransistors ist mit dem Wortleiter yerbunden. Bei diesem Ausführungsbeispiel ist die Wortleiter spannung im Bereitschaftszustand niedrig und wird zur Einschaltung des Koppeltransistors bei Lese- und Schreiboperationen erhöht. Aus diesem Grund liegen die Emitter der Flipflop-Transistor en an Erde statt am Wortleiter.

009810/1526

Claims

Patent an sprue he ~

1. Speichereinrichtung für Binärinformationen mit Mitteln zur Bildung einer Vielzahl von Wortleitern, Mitteln zur Bildung einer Vielzahl von Ziffernleitern und einer Anordnung von halbleitenden Speicherzellen, die je ein Paar bipolarer Transistoren enthalten und je mit einem Wortleiter verbunden sind,

ψ dadurch gekennzeichnet, dass jede Zelle (100) über eine nicht-lineare Koppeleinrichtung (105 oder 106) mit wenigstens einem Ziffernleiter (107 oder 108) verbunden ist,

und dass die Koppeleinrichtungen so beschaffen sind, dass in Bereitschaftsperioden die Zelle elektrisch von den Ziffernleitern isoliert ist und während Einschreiboperationen in die Zelle und Leseoperationenaus der Zelle die Koppeleinrichtungen der Zelle dynamisch Strom zuführen, derart, dass die Amplitude der Lese- und Schreib-

k signale unabhängig von der Höhe der Bereitschaftsleistung in der

Zelle ist. .

Speichereinrichtung nach Anspruch l_ä dadurch gekennzeichnet, dass Schalteinrichtungen (110,11,1,112) mit den Wortleitern (109) und. den Ziffernleitern [107,108} gekoppelt sind, die den Zustand der einzelnen Zellen (110) selektiv steuern und abfühlen.

098 10/1526

3. Speichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Koppeleinrichtungen eine Diode (105 oder 106) aufweisen. .

4. Speichereinrichtung nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Koppeleinrichtungen einen Transistor aufweisen.

5. Speichereinrichtung nach Anspruch 3, dadurch gekennzeichnet, dass ein Anschluss jeder Koppeldiode mit dem Ziffernleiter und der andere Anschluss jeder Koppeldiode mit einer Zelle verbunden sind.

6 Speichereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Speicherzelle (100) ein Flipflop (19) mit einem Paar von Transistoren (20,21) aufweist, die je eine Basis, einen Kollektor und einen Emitter besitzen, dass die Basis jedes Transistors über einen Widerstand mit dem Kollektor des anderen Transistors verbunden ist, dass der Emitter jedes Transistors mit einem gemeinsamen Wortleiter verbunden ist, und dass der Kollektor jedes Transistors über einen Widerstand an eine elektrische Stromquelle angeschaltet ist.

7. Speichereinrichtung nach Anspruch 6, dadurch gekennzeichnet,

00981071526

dass ein Anschluss jeder Koppeldiode mit einem Ziffernleiter und der andere Anschluss jeder Koppeldiode über einen Widerstand mit dem Kollektor eines Transistors in der Zelle verbunden sind.

8. Speichereinrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass eine Speicherzelle ein Flipflop mit einem Paar von Transistoren aufweist, dass jeder Transistor eine

" eigenleitende Basiszone und einen Basiskontakt besitzt, der mit der

Basis über einen Basisreihenwiderstand verbunden ist, ferner eine eigenleitende Kollektorzone und einen Kollektorkontakt,, der-mit dem Kollektor über einen Kollektorreihenwiderstand verbunden ist, sowie wenigstens eine eigenleitende Emitterzone und einen Emitterkontakt, der mit der Emitterzone über einen Emitterreihenwiderstand verbunden ist, und dass die Transistoren so geschaltet sind, dass der Basiskontakt eines Transistors mit dem Kollektorkontakt des anderen Transistors verbunden ist, dass ein Emitterkontakt (47) jedes Transistors an einen gemeinsamen Wortleiter. (109) angeschaltet ist und dass der Koliektorkontakt jedes Transistors über eine Impedanz (48) mit einer Stromquelle (über 54)" verbunden ist.

0 0 98 1 0/ 1526

Leerseite