[go: up one dir, main page]

DE2740786C2 - Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element - Google Patents

Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element

Info

Publication number
DE2740786C2
DE2740786C2 DE2740786A DE2740786A DE2740786C2 DE 2740786 C2 DE2740786 C2 DE 2740786C2 DE 2740786 A DE2740786 A DE 2740786A DE 2740786 A DE2740786 A DE 2740786A DE 2740786 C2 DE2740786 C2 DE 2740786C2
Authority
DE
Germany
Prior art keywords
transistor
bipolar
tetrode
transistor according
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2740786A
Other languages
English (en)
Other versions
DE2740786A1 (de
Inventor
Maurice St. Egreve Depey
Eugene Meylan Tonnel
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Thales SA
Original Assignee
Thomson CSF SA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Thomson CSF SA filed Critical Thomson CSF SA
Publication of DE2740786A1 publication Critical patent/DE2740786A1/de
Application granted granted Critical
Publication of DE2740786C2 publication Critical patent/DE2740786C2/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/40Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00 with at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of IGFETs with BJTs
    • H10D84/401Combinations of FETs or IGBTs with BJTs
    • H10D84/403Combinations of FETs or IGBTs with BJTs and with one or more of diodes, resistors or capacitors
    • H10D84/406Combinations of FETs or IGBTs with vertical BJTs and with one or more of diodes, resistors or capacitors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/65Integrated injection logic
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S430/00Radiation imagery chemistry: process, composition, or product thereof
    • Y10S430/155Nonresinous additive to promote interlayer adhesion in element

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Bipolar Transistors (AREA)
  • Non-Volatile Memory (AREA)

Description

nique!!·; (ίίί) verbünDie Erfindung betrifft einen bipolaren Tetroden-Transistor nach dem Oberbegriff des Patentanspruchs Ί sowie seine Verwendung als EPROM-Element.
Aus der Veröffentlichung über die Konferenz »5th European Solid State Device Research Conference", die in Grenobie vom 8. bis 12. September 1975 stattfand, unter dem Titel ESSDERC. Herausg. Joseph Borel und Gerard Merckel, Grenoble. Seiten 160, 161 und 280, ist ein bipolarer Tetrode" Transistor mit eir.er Emitterelektrode, einer Basiselektrode und einer Kollektorelektrode bekannt, die durch Übergangszonen voneinander getrennt sind. Diese Übergangszonen münden auf derselben Seile des Transistors in einer Fläche. Ferner weist der bipolare Tetroden-Transistor eine Gateelektrode auf, die auf derselben Seite gegenüber den Übergangszonen angeordnet und von dem Halbleiter elektrisch durch eine Schicht aus dielektrischem Material isoliert ist. Bei einem solchen Transistor hiingt die seine höchste Schallgeschwindigkeit begrenzende Aufladegeschwindigkci' von dem Verhältnis zwischen dein erzeugten Avalanche-C jcsiinitslroni und den in der dielek-
rischen Schicht effektiv eingefangenen elektrischen Laiungen ab. Die Gateelektrode fängt einen Teil der Ihochbeweglichen Ladungsträger auf, die auf ihr auftref-Jen. Sie fließen über einen Anschluß ab und sind für die !Bildung einer Ansammlung von eingefangenen Ladunigen verloren. Dadurch wird das Verhältnis zwischen i?dem erzeugten Avalanche-Gesamtstrom und den in der !dielektrischen Schicht eingefangenen elektrischen La-' düngen reduziert Infolgedessen wird auch die Aufiade- I geschwindigkeit reduziert
• Aufgabe der Erfindung ist es daher, einen bipolaren I Tetroden-Transistor nach dem Oberbegriff des An- ; spruchs 1 so weiterzubilden, daß er eine erhöhte Aufla- »degeschwindigkeit ermöglicht
Diese Aufgabe wird durch die Lehre des Pa* ·**-**- : Spruchs 1 gelöst.
Bei dem erfindungsgemäßen bipolaren Te«..oden-I Transistor fängt die elektrisch isolierte Schirmelektrode aufgrund ihrer Anordnung zwischen c^. Gate-Elektroi de und der Fiäche des Transistor« "n aer die Übergangszonen münden, den größten Teil üe hochbeweglichen Ladungsträger des Avalanche-Effektes ein. Da die Schirmelektrode elektrisch isoliert ist, bewahrt sie die Nutzladungen in ihrer Gesamtheit, so daß das VerrJiI-nis zwischen dem erzeugten Avalanche-Gesamtstrom und den in der dielektrischen Schicht effektiv eingefanger.en elektrischen Ladungen vergrößert und somit die Aufladegeschwindigkeit erhöht wird.
Speicherschaltungen, bei deren Herstellung gewöhnlich von der Technik der monolithischen Integration Gebrauch gemacht wird, bestehen aus mehreren EIementa "eilen, von denen jede eine Speicherzelle darstellt, e Speicherzelle enthält eine Eingangs- oder Schrei .eiurne für das Eingeben der zu speichernden Information, eine Ausgangs- oder Leseklemme für das Entnehmen der Information und Klemmen für die elektrische Stromversorgung.
Die Information wird im allgemeinen in binärer Form gespeichert wobei die Speicherzelle in zwei unterschiedliche elektrische Zustände gebracht wird, je nachdem, ob die Information in dem Zustand »0« oder in dem Zustand »1«ist
Manche Arten von Speicherzellen behalten ihren Zustand nicht bei. wenn die elektrische Stromversorgung unterbrochen wird. Das sind flüchtige Speicher. Im übrigen ist ein wichtiges Merkmal bei den Anwendungen die Lesegeschwindigkeit, d. h. die Geschwindigkeit, mit der die gespeicherte Information gelesen werden kann.
Es gibt Schreib'/Lesespeicher, bei welchen die Frequenz und die Geschwindigkeit der Schreiboperationea in derselben Größenordnung wie die der Leseoperationen liegen.
Es gibt außerdem Nur-Lese- oder Festwertspeicher (ROM oder Read Only Memory), deren Inhalt bei ihrer Herstellung ein für allemal festgelegt wird. Es gibt außerdem Festwertspeicher, die durch den Anwender in irreversibler Weise programmierbar sind (PROM oder Programmable Read Only Memory). Die Schreib-/Lesespeicher sind im allgemeinen flüchtige Speicher. Dagegen sind die ROM's oder PROM's nichtflüchtige Speicher, d. h. sie bewahren ihren Inhalt, wenn die Versorgungsspannung; unterbrochen wird.
Schließlich ist es in manchen Anwendungsfällen erforderlich, über nichtrlüchtige Speicher zu verfügen, die hauptsächlich im Lesebetrieb benutzt werden (Read Mostly Memory) und in dieser Beziehung den ROM's verwandt sind, deren inhalt aber modifizierbar sein soll. Es handelt sich dabei u.n Speicher, in die wieder eingeschrieben werden kann (EPROM oder Erasable PROM). Im allgemeinen kann ihre Schreibgeschwindigkeit klein gegenüber der Lesegeschwindigkeit sein.
tn dem Fall der bekannten EPROM's ist der etektrisehe Parameter, der zwei getrennte Werte annehmen kann, die einer binären Variablen zugeordnet werden können, im allgemeinen eine Betriebskenngröße eines Feldeffekttransistors, beispielsweise die Schwellenspannung. Diese Kenngröße wird in dauerhafter, aber reversibler Weise modifiziert indem eine Speicherung oder eine Abführung von elektrischen Ladungen entweder an der Grenzfläche von zwei dielektrischen Schichten des Transistors oder in einem isolierten Gate auf freiem Potential benutzt wird.
Die Ansammlung der Ladungen (Schreiben einer »1«) erfolgt durch Anlegen von Spannungen und Zufuhr von elektrischen Strömen. Das Abführen dieser Ladungen (Schreiben einer »0«) erfordert aber das Bestrahlen mit einer UV-Strahlung, was einen großen Nachteil darstellt
Daher wird bei anderen bekannten EPROM-Speichern jeweils in einem MOS-Feldeffeknransistor mit der Erzeugung von Ladungen hoher Beweg:»chkeit (sogenannte hochbewegliche Träger) unter aer Einwirkung von örtlich begrenzten starken elektrischen Feldern gearbeitet, beispielsweise indem ein PN-Übergang in den Avaianche- oder Lawinenbetrieb gebracht wird. Man kann den einen oder anderen Typ von hochbeweglichen Trägern, Elektronen oder Löcher, erzeugen und jo in die Isolierschicht des Transistors injizieren, indem auf die zusätzlichen Übergangszonen eingewirkt wird, die in passender Weise in dem Gefüge desselben angeordnet sind
Die Speicherzellen, die aus MOS-Feldeffekttransistoren bestehen haben jedoch den großen Nachteil einer ziemlich kleinen Zustandsänderung- oder Schaltgeschwindigkeit. Die Speicher, in denen sie benutzt werden, sind daher in der Lesegeschwindigkeit begrenzt. Weiter oben ist der Vorteil angegeben, der sich durch ihre Verringerung ergibt
Selbst wenn dieser Nachteil verringert werden kann, indem jeder Speicherzelle ein MOS-Transistor, der die eigentliche Speicherung besorgt, und ein bipolarer Stromverstärkungstransistor zugeordnet werden, ergibt sich daraus eine unzulässige Vergrößerung des Piatzbedaris der durch die Zeile und den bipolaren Transistor in der integrierten Schaltung eingenommsnen Gesamtfläche.
Die Verwendung des erfindungsgemäßen bipolaren M Tetroden-Transistors gemäß Patentanspruch 4 ermöglicht die Verwirklichung einer Speicherzelle, di<* nichtflüchtig ist, in die elektrisch wieder eingeschrieben werden kann und die eine hohe Lesegeschwindigkeit sowie einen g"i ingen Platzbedarf aufweist. Das Funkfionsprinzip bei der Verwendung des erfindungsgemäßen Transistors als Speicherzelle beruht auf der Tatsache, dalJ es. wem sehr bewegliche Ladungsträger in dem Siliciurnblock in der Nähe seiner Grenzfläche mit der Siliciumdioxidschicht vorhanden sind, mögbo lieh ist, durch Anlegen des einen oder des anderen von zwei geeigneten Potentialen an die Gateelekirode entweder die Ladungsträger in die Oxidschicht und in die Schirmelektrode hineinzuziehen, in der sie dauerhaft gespeichert oder »eingefangen« werden, wotsi um sie b5 herum elektrostatische Effekte erzeugt werden, oder sie abzustoßen, wenn sie sich bereits darin befinden. Die Sioehbeweglichen Ladungsträger werden erzeugt, indem die Emitter-Basis-Übergangszone des Transistors
in den Avalanche- oder Lawinenzustand gebracht wird.
Mehrere Ausführungsbeispiele der Erfindung werden im folgenden unter Bezugnahme auf die Zeichnungen näher beschrieben. Es zeigen
Fig.! eine Schnittansicht eines bekannten bipolaren Tetroden-Transistors,
Fig.2 bis S im Schnitt einen solchen Transistor in verschiedenen Stadien seiner Herstellung,
F i g. 6 und 7 die elektrischen Bedingungen, die herzustellen sind, um eine Null oder eine Eins einzuschreiben,
Fig.8 im Schnitt einen bipolaren Teiroden-Tfansiitor !tisch der F -findung.
Fig.? -iar er.-kiri' hi· ■ tiiiiii^cn^Ahr.i e:ncu Spei chersystems. o^s aus einander zu&eoi Jnelen Transistoren der in F i g. 1 dargestellten Art besteht.
Fig. 10 ein Teilschaltbild einer Variante des Speichersystems von F i g. 9.
F ι g. 11 im Schnitt ε:η monolithisches Speichersystem gemäß rig. 10.und
F ι g. 12 ein Schaltschema einer Speicherschaltung.
Fig.! ze ig» einen bekannten integrierten bipolaren Tetroden-Transistor >n seiner Gesamtstruktur ist es ein bipolarer sMPN-*-"-ansn:ior bekannter Art. der mit einer vierten EIektrot'? 2i versehen ist. die im folgenden als Gateelektrodff r-ier Steuerelektrode bezaich^et wird und aus einen: "Material besteht, das für ihre genaue Herstellung get:jnet LiL In Hieipfr» Transfer bestehen der Emitter, ah. Sasis und der Kollektor aus einem N*-Gebiet 23 ti.^. einem P-Gebiet 24 b^w. einem N-Gefciet 25. Die Ei>::iter-Sasis-Obergangszor=e. die an der Grenze der Gebiete 23 und 24 gebildet ist trifft an der Stelle TBivi die Orserfläehe des Siliziums.
Die Gateelek" 'rfe besteht aus einer polykristallinen Siliziumschirht 25 lic 4'irch eine Oxidschicht 22 von den unter ihr liegenden verschiedenen P- oder N-Siliziumzonen getrennt ti,. Die Gateelektrode 21 soll wenigstens zum Teil öai Geinet 26 überdecken, wo die Emitter-Basis-Obergangszone auf die Oberfläche des Siüziuniplättchens trifft
Der elektrische Kontakt mit dem Emillergebiet 23. dem Basisgebiet 24. dem Kollektorgcbiet 25 und dem Gategebiet 21 ist über dünne metallische Schichten oder Metallisationen 11 bzw. 12 bzw. .3 bzw. 14. beispielsweise aus Aluminium, he gesteht.
Die F ί g. 2 bis 5 '.eigen im Schnitt die Schritte der Herstellung dieses Ί > ansistors.
F i g. 2 zeigt den Zustand der Strukiur eines integrierten NPN-Transistors nach den ersten Herstellungoschritten auf einem P-Substrat nämlich den Zustand des Plättchens nach der Diffusion der Basis.
F i g. 3 zeigt einen charakteristischen Schritt der Herstellung der GateeieU izsae ί4· πι diesem Schritt wird eine gleichförmige Schicht 4i aus polykristallinen! SHiziurr aufgebracht und <sRSc??öeik:nd wird sie nvt Hilfe einer Maske örtlich gravier«, die die Lage der zukünftigen N+-Emitterzone 42 und der Kollektroranschlußkontaktzone 43 festlegt Anschließend wird an dieser Stelle die Oxidschicht 31 graviert wobei poIykristaSines Silizium zum Schutz derjenigen Oxidzonen benutz! wird, die erhalten bleiben sollea
F i g. 4 zeigt einen späteren Sehritt nämlich die Herstellung der N-'-EraitiriT-.ipe 1Zs und des Kollektorkontakts 27 du-ch Diffusion. E>*.nk der lateraien Diffusion wird der Teil 2& der Emitter-Basis-Obcrgangszone. der auf die Oberfläche des monekristalfinen Siliziums trifft auf diese Weise gegenüber dem Rand 31a der Gateelektrode präzise selbstpcsitionierL
F t g. 5 zeigt als nächsten Schritt das Gravieren der polykristallinen Siliziumschicht 21, das mit Hilfe einer geeigneten Photomaske durchgeführt wird, die den äußeren Umriß 61 der Endkonfiguration der Gateelektrode festlegt, welche insgesamt ringförmig ist Um zu der Endstruktur von F i g. 1 zu gelangen, müssen nur noch die Anschlüsse durch metallische Schichten in folgenden, nicht dargestellten Schritten hergestellt werden; Erzeugung einer Isolierschicht aus Siliziumoxid durch Oxidation, die gestattet, einerseits das monokristallinc Silizium, das für die Emitterdiffusion freiliegt, und andererseits d*3 polykriställinc Silizium, das die Gatecleiiiroiir bildet mit Ox--d zu überziehen; Ö.'fnen Qs^ K' ;ii«u:/- . ■ ~.;··;ε!ί -.nc. jrt':ci· begrün/ ten Gravur mn Hiife e-eer .-ceigneten Photomaske, die außerdem gestattet die Gatezone örtlich zu erreichen: Auftragen von leitendem Metall, beispielsweise von Aluminium: und schließlich Gravieren dieses Metalls, um den Umriß der Verbindungen festzulegen.
Die F i g. b und 7 /eigen zwei Erläuierungsschemata der Bedingungen, unter denen die elektrischen Größen an den Transistor für das Auf und Entladen der Siliziumoxidschicht anzulegen sind.
Eine Kenngröße eine^ Transistor: ist seine Stromver· siärküng unter besvi.Tidtets Sedingunaen. öäe beiden Ladungszustände werjen :i,^rch xwei verschiedene Werte dieser μ folgenden tr., den· Buchstaben B dc· zeichneten Verstärkung in dur Fall susgedrückt ir. weichem ' ch der Transistor i;< fjiitterschaltung befindet und in welchen-, die Vprs»?Hcung für eine Gate-Emitter-Spannung, deren Wert Null ii. (oder deren Wer» konsian! und klein <v). ucd für eiiti-n srhwachen Emitterstrom gemessen wird. Du sei de- Anfangswert der Verstärung B.
Die Zustandsänderung erfc;2i folgendermaßen: ge-
Ϊ5 maß F ι g. 6 wird gleichzeitig iür jine gewisse Zeit von beispielsweise t s einerseits ein S rom von beispielsweie IO mA in die Emiuer-Basis-Ü&ergjngszone so gerichtet eingeleitet, daß diese in den Avalanche-Betrieb gebracht wird, und andererseits eine Spannung V^. von beispielsweise 50 V an die Gatcelektrode und die Basis oder an die Gateeleklrode und den Emitter so angelegt. daß die Polarität an der Gateefektrode positiv ist. Das Einfangen der hochbeweglicher! Träger erfolgt, wie oben bereits dargeicgt. ciann in der Siliziumdioxidschicht und es ergibt sich naeii Bccrtdigung der Stromeinlcitung und des Anlegens der Spannung eine neue Verstärkung B. deren Wert Bj kleiner ist als der Anfangswert Bo. wobei das Verhältnis Bo/Bd in der Größenordnung von 10 liegen kann. Der neue Wert Bj kann
ίο als das Einschreiben einer Null angesehen we-den. Unter normalen Gebrauchsbedingungen des Trai<sistors wird der Wert Bj der verringerten Verstärkung aufrechterhalten, solange nicht erneut Zwangsbedingungen hinsichtlich des Emitter-Basis-Aveianche-Beiriebes und der Gatespannung geschaffen werden und solange die Temperatur unter einem gewissen Wert in der Größenordnung von 150°C bleibt
Wenn dagegen die gleichen Zwangsb^dingungen wie zuvor geschaffen werden, aber unter Umkehrung der
μ Polarität der Gatespannung Vg gemäß Fig.7, erhält; man nach Beendigung der doppelten Zwangsbedingung j einen neuen Wert der Verstärkung B. nämiich den Wert j Br, der dem Wert von Bo vor dor Verringerung sehr ί nahe kommt Dieser Wert Br entspricht dem Einschrei- i ben einer Eins.
Unter den normalen Gebrauchsbedingungen des| Transistors wird der Wert der Verstärkung, der auf die-1 se Weise wiederhergestellt worden ist aufrechterhalten. I
7 8
bis erneut die Zwangsbedingungen zu seiner Verringe- Schreibgeschwindigkeit zu sehen, die das Vorhandenrung geschaffen werden. Die Stromverstärkung des sein des freien Schirms mit sich bringt, wenn der Transi-Transistors kann daher beliebig und durch rein elektri- stör als Speicherzelle benutzt wird, sehe Maßnahmen entweder in einen Bereich von gro- Die Schreibgeschwindigkeit einer solchen Speicher- : Ben Werten oder in einen Bereich von kleinen Werten 5 zelle hängt nämlich von dem Verhältnis zwischen aem gebracht werden. Der Transistor kann auf diese Weise erzeugten Avalanche-Gesamtstrom und den in der SiIieinc binäre Information speichern, die nicht gelöscht ziumdioxidschicht effektiv »eingefangenen« elektriwird, wenn der Transistor nicht mehr mit Strom ver- sehen Ladungen ab. In dem Tetroden-Transistor besorgt wirß. kannter Art empfängt die Steuerelektrode einen Teil Dieser Tetroden-Transistor kann bei Verwendung to dieser Hochbeweglichen Träger, die auf ihn auftreffen, mit den oben beschriebenen Einrichtungen daher eine Sie fließen über seinen Anschluß ab und sind für das nichiflüchiige Speicherzelle bnden. it. d.e wieder einge- Einfangen verloren. Dagegen fängt in dem Fall des Teschrebuii werden !:am. troden-Transistors mit freiem Schirm dieser infolge sei- * F i g. 8 zeigt einen bipola. zn Tetroden Transistor mit ner Lage den größten Teil der hochbeweglichen Träger neuer Struktur, der für den Betrieb als Speicherzelle 15 des Avalanche-Betriebes ein, die so wie diejenigen, die besonders geeignet ist Er enthält eine zusätzliche lei- in der Oxidschicht eingefangen werden, auf die Emittertende Elektrode, die zwischen der Gateelektrode und Basis-Übergangszone einwirken. Der Schirm bewahrt der Emitter-Bdsis-Übergangszone angeordnet ist und aber die Nutzladungen in ihrer Gesamtheit, da er mit zwischen diesen beiden Elementen einen Schirm bildet keinem Anschluß verbunden ist. wodurch die Schreib-
Außerdem ist dieser Schirm nicht über einen An- 20 geschwindigkeit e-höht wird.
Schluß mit einer elektrischen Stromquelle verbunden. Es sei angemerkt, daß es nicht unerläßlich ist, daß die
Sein elektrisches Potential ist vor allem mit dem der Gesamtheit der Fläche des freien Schirms durch die Gate- oder Steuerelektrode verknüpft, die in dem be- Steuerelektrode bedeckt ist. Es sollte aber so vorgegankannten bipo'.aren Te"O<ten ^ransisior bereits vorhan- gen werden, daß der Einfluß des Potentials der Steuer-J6n ut 25 elektrode auf das Potential dieses Schirms so groß wie
Die Stnikiw des mit Schifm versehenen Tetroden- möglich gegenüber dem Störeinfluß des Potentials der Transistors is? in F i g. ? deutlich zu erkennen. anderen Verbindungen ist. insbesondere der des Emit-
In Fig 8 isi dei Schirm, dsf sich auf nichtfestgeleg- ters, die sich in der Nähe des Schirms befindet Die tem oder freiem Potential befindet und der aus Verein- Kapazität zwischen dem Emitteranschluß und dem fachungsgrür.den im folgende? als freier Schirm be- 30 Schirm soll also klein gegenüber der Kapazität zwizeichr.^t v/ird, mit der Bezugszahl 21 versehen und zwi- sehen der Steuerelektrode und dem Schirm sein, sehen die Emittei Basss-Übsrr.angy;one 26 und die insbesondere müssen daher Kreuzungen zwischen
Steuerelektrode 14 eingefügt. Der freie Schirm 21 ist. dem freien Schirm und dem Emitteranschluß vermieden wie bereits erwähnt, nicht im: irgendeinem Anschluß werden, was dazu führt, diesen Schirm oberhalb eines der Vorrichtung elektrisch verbunden. 35 Teils des Umfangs der Emitter-Basis-Übergangszone in
Entsprechend der weiter oben bereits beschriebenen der Vertikalen des Durchgangs des Emitteranschlusses Struktur bestehen der Emitter, die Basis und der KoIIek- zu unterbrechen.
tor des NPN-Transistors aus dem N+ -Gebiet 23 bzw. Die vorstehende Beschreibung betrifft einen NPN-
dem P-Gebiet 24 bzw. dem N-Gebiet 25, wie in F i g. i Transistor. Selbstverständlich erstreckt sich die Erfingezeigt Die Emitter-Basis-Übergangszone, die durch ao dung auch auf einen PNP Transistor, seierein vertikadie Grenze der Gebiete 23 und 24 gebildet wird, trifft an ler oder lateraler Transistor. Die Hauptsache ist in allen der Stelle 26 auf die Oberfläche des Siliziums. Fällen, daß die Emitter-Basis-Übergangszone durch
Ebenso ist eine leitende Schicht 21, beispielsweise aus Avalanche-Betrieb durch die Oxidschicht hindurch auf polykristallinen! Silizium, wenigstens über einem Teil einen freien Schirm Ladungen injizieren kann, deren des Umfangs 26 der Emitier-8asis-Übergii..gszone an- 45 Polarität durch das an die Steuerelektrode angelegte geordnet und bildet den freien Schirm. Dieser freie Potential festgelegt ist, und daß gemäß der Polarität der Schirm ist von den darunterliegenden verschiedenen Si- so angesammelten Ladungen die Verstärkung B des liziumzonen durch eine Oxidschicht 22 isoliert die durch Transistors dann einen großen oder kleinen Wert hat die hochbeweglichen Träger durchquert werden soll Fig.9 zeigt eine Art der Verwendung der Speicherwelche während des Avalanche-Betriebes dieser Über- so zelle nach der Erfindung zur Herstellung einer Speigangszone erzeugt werden. Die Oxidschicht 22 soll dar- cherschaltung, weiche mehrere solche Zellen enthält unter außerdem ausreichend dünn sein, um den in dem die in Zeilen und Spalten angeordnet sind. Diese Anord-Sch'irm 21 angesammelten Ladungen zu gestatten, nung wird gewöhnlich als Speichermatrix bezeichnet durch Fernwirkung und durch Influenz auf die Emitter- Obgleich diese Schaltang aus Tetroden-Transistoren
Basis-Kenngröße des Transistors einzuwirken, wenn 55 der im ersten Teil der Beschreibung beschriebenen Art dieser im normalen aktiven Betrieb arbeitet bestehen kann, nämlich aus Transistoren mit einem
Gemäß der Erfindung bedeckt außerdem eine Steuer- Emitter, einer Basis, einem Kollektor und einer Steuerelektrode 14 teilweise den freien Schirm, von welchem elektrode, besteht die Speicherschaltung, die im folgensie durch eine Isolierschicht 28 getrennt ist, die beispieis- den beschrieben wird, aus verbesserten Tetroden-Tranweise aus Siliziumdioxid SiO2 besteht Die Steuerelek- ω sistoren nach der Erfindung der in dem zweiten Teil trode 14 besteht aus leitendem Material, beispielsweise beschriebenen Art mit einem freien Schirm, aus Aluminium. Die Herstellung dieser Steuerelektrode In der Matrix nach der Erfindung, die N Zeilen und N
kann während des Herstellungsschrittes erfolgen, in Spalten aufweist, sind alle Steuereiektroden mit ein und welchem die Emitter-, Basis- und KoIIektoranschlußver- demselben Schreibanschluß 9i verbunden. Die Kollekbindungen hergestellt werden, wie ober in bezug auf die 65 loren ein und derselben Zeile sind miteinander verbun-Struktur von F i g. 1 beschrieben. den, um eine Wort-Leitung 92 zu bilden. Die Emiiter ein
Der Vorteil des verbesserten Tetroden-Transistors, und derselben Spalte sind miteinander verbunden, um der in F i g. 8 dargestellt ist ist in der Vergrößerung der eine Bit-Spalte 93 zu bilden. Die Zeilen und Spalten sind
9 10
mit den Buchstaben A, B,.. .K bezeichnet, um ihre nicht- einfaches übliches Verfahren, das für die Basis benutzt
begrenzte Anzahl auszudrücken. Die Basis jedes Transi- wird, besteht darin, diese mit derselben Stromversor-
stors wird durch eine Stromquelle 94 versorgt. güngsquclle zu verbinden, die den Kollektor des N PN-
Die Speicherschaltung mit einer solchen Matrix ar- Haupttransistors speist. Dieses Verbindungsverfahren
beitet folgendermaßen: 5 vereinfacht die Probleme der monolithischen Integra-
Im Schreibbetrieb wird an den Schreibsteueranschluß tion, wie die nächste Figur zeigt.
91 eine positive Spannung zum Einschreiben einer 0 F i g. 11 zeigt eins bevorzugte Ausführungsform des (Verringerung der Stromverstärkung) oder eine negati- PNP-Transistors, der die Konstantstromquelle bildet, ve Spannung zum Einschreiben einer 1 (Wiederherste!- wobei das oben angegebene Stromversofgungsverfahlung der Stromverstärkung) angelegt Wahlweise wird to ren angewandt wird. Es konnten vorteilhäfterweise under besondere Transistor, in den eingeschrieben werden ter Verringerung der auf dem Plättchen eingenommesoll. in den Emitter-Basis-Avalanche-Betrieb gebracht, nen Fläche der PNP-Stromquellentransistor und der indem gleichzeitig die Ernitter-Spalte. zu der dieser NPN-Tetrouen-Transistor vereinigt werden, indem ei-Trancistor gehört, an eine hohe Spannung, und die KoI- nerseits die Basis des PNP-Transistors und der Kolleklektorzeile, zu der dieser Transistor gehört, an eine nied- 15 tor des NPN-Transistors in derselben N-Zone 25 und rige Spannung gelegt wird. Die nicht ausgewählten Zei- andererseits der Kollektor des PNP-Transistors und die len werden auf einer hohen Spannung gehalten oder Basis des NPN-Transistors in demselben F'-Gebiet 24 über eine große Impedanz mit Masse verbunden. Die hergestellt worden sind.
nicht ausgewählten Emitterspalten werden an eine nied- Unter diesen Bedingungen bildet das Gebiet 23 den rige Spannung gelegt, d. h. an eine Spannung, die kleiner 20 Emitter des Haupttransistors. Das Gebiet 24 bildet soist als die Avalanche- oder Lawinenspannung der Emit- wohl die Basis dieses Transistors ah auch den Kollektor ter-Basis-Dioden, die ungefähr 6 V beträgt. Aus dem des Stromquellentransistors. Das Gebiet 25 bildet so-Transistor, in den gerade eingeschrieben wird, fließt der wohl den Kollektor des Haupttransistors als auch die Avalanche ode/ Lawinenstrom der Emitter-Basis- Basis des Stromquellenlransistors. Schließlich bildet das Übergang *zone übsr die Kollektor-Basis-Übergangs- 25 Gebiet 101 den Emitter des letztgenannten Transistors, zone ab, Gin dann in Durchlaßrichtung betrieben wird. Auf diese Weise führt, gegenüber dem Haupttransistor im Lese jetrieb wsrd die 7cile der ausgewählter, KoI- allein, die Herstellung der beiden Transistoren insgelektoren gn eine Spannung vcn einigen Volt gelegt, samt nur zur Erzeugung eines einzigen zusätzlichen Gewährend die anderen Zeilen auf niedriger Spannung ge- bietes 101.
halten werden. Der ausgewählte Transistor arbeitet 30 Fig. 12 zeigt in Form eines Schaltbildes eine Spei-
dann in seiner normalen aktiven Zone mit einer Verstär- cherschaltung mit solchen PNP-Transistorstromquellen.
kung B und liefert der ausgewählten Spalte einen Strom, Zur Spannungssteuerung der Zeile 92A unter Konstant-
der gleich BxIb ist Der Strom der ausgewählten Spalte lassung des Stroms h genügt es, den Emitter 101 des
spiegelt dsher den niedrigen oder hohen Wert der Ver- PNP-Transistors, der einer ganzen Zeile gemeinsam zu-
stärkung des ausgewählten Transistors wider, während 3s geordnet worden ist, durch eine Stromquelle 111 zu
die anderen Transistoren derselben Spalte an ihren KoI- versorgen, die einen Strom //. liefert, welcher sich auf
Iektoren geschaffene elektrische Bedingungen haben, alle Basen des NPN-Tetroden-Transistors der Zeile
die ihnen verbieten, als Verstärker des Basisstroms Ib zu gleich verteilt.
arbeiten. Dieser Anschluß aller Emitter 101, die einer ganzen Schließlich erfolgt die Entnahme der Information des 40 Zeile gemeinsam sind, eignet sich vorteilhaft für die Zustandes 0 oder 1 durch Vergleich des Stroms der praktische Ausführung in monolithischer Integration ausgewählten Emitterspalte mit einem Referenzstrorrs. durch Kontinuität derselben P-Zone 101 v^n F i g. 11. Ein bequeme Vergleich;art stellt die Verwendung einer Es sei angemerkt, daß die Schreibgeschwindigkeits-Vergleichsschaltung 95 dar, deren einem Eingang 96 der ~ möglichkeiten, die die Verwendung der Tetroden-Tran-Strom des ausgewählten Transistors und deren anderem 45 sistor-Speicherzel'en bietet, in den Speicherschaltungen Eingang 97 ein fester Referenzstrom zugeführt wird, im wesentlichen bewahrt werden können, wenn die den die Stromquelle 98 liefert Die Information »0« oder Sleuerschaitungen, wie die Zeilen 92, so ausgebildet »1« steht an der Ausgangsklemme 99 der Vergleichs- sind, daß die Spannungsabweichungen an der Basis und schaltung zur Verfügung. dem Emitter jedes Transistors der Speichermatrix bei Fig. 10 zeigt eine Ausführungsvariante der Strom- 50 dem Übergang von der nichtgewählten Position zu der quelle 94. Diese Stromquelle kann aus einem zwischen gewählten Position, und umgekehrt, minimal gehalten der Basis des Tetroden-Transistors, der mit Strom ver- werden.
sorgt werden soll, und einer Spannungsquelle von eini- Unter diesen Bedingungen und in als Beispiel angegegen Volt beispielsweise der Spannungsversorgungs- benen praktischen Fällen sind die Zugriffszeiten bei eiquelle der gesamten Speicherschaltung, gelegenen Wi- 55 nei' Speicherschaltung nach der Erfindung äußerst kurz derstand hergestellt werden. Es ist aber besonders vor- gewesen und lagen typischerweise in der Größenordteilhaft, sie aus einem PNP-Transistor 200 herzustellen, nung von nur einigen zehn Nanosekunden.
dessen Kollektor 201 mit der Basis des zu versorgenden
Tetroden-Transistors verbunden ist Da die Speicher- Hierzu 4 Blatt Zeichnungen
schaltungen gewöhnlich in monolithischer Festkörper- 60
Integration hergestellt werden, ist die Herstellung eines
Widerstandes nämlich schwieriger als die eines Transistors.
Es ist in diesem Anwendungsfall erforderlich, die
elektrischen Stromversorgungsgrößen des PNP-Tranr 65
stors, die an dem Emitteranschluß 101 und dem Basisanschluß 301 vorhanden sind, durch Verbind! ng derselben
mi* festen Stromversorgungsquellen festzulegen. Ein

Claims (14)

27 Patentansprüche:
1. Bipolarer Tetroden-Transistor mit einer Emitterelektrode, einer Basiselektrode und einer Kollektorelektrode, die durch Obergangszonen, die auf derselben Seite des Transistors in einer Fläche münden, voneinander getrennt sind, und mit einer Gateelektrode, die auf derselben Seite gegenüber den Obergangszenen angeordnet und von dem Haiblei- to ter durch eine Schicht aus dielektrischem Material elektrisch isoliert ist, dadurch gekennzeichnet, daß zwischen der Gateelektrode (ί4) und der genannten Fläche des Transistors eine Schirmelektrode (21) angeordnet ist, die in die Schicht (22) aus !5 dielektrischem Material eingebettet und durch diese elektrisch isoliert ist.
2. Bipolarer Transistor nach Anspruch 1. dadurch gekennzeichnet, daß die Schirmelektrode (2t) aus polykristallinem Silicium besteht
3. Bipolf.i :r Tetroden-Transistor nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Gateelektrode (14) aus polykristallinem Silicium besteht
4. Bipolarer Teiroden-Transistor nach einem der Ansprüche 1 bis 3 zur Verwendung als EPROM (lösch- und programmierbarer 3peicher)-F,lement dadurch gekennzeichnet, daß das EPROM-Element eine Schaltungsanordnung aufweist die eine erste Einrichtung zum vorübergehenden Anlegen elektrischer Größen zwischen der Kollektoreieklrode (13) und der Fmitterelektrode (11) zur Verursachung eines Avalanche-Effektes in der dazwischenliegenden Fmitter-Basis-Übergangszone. eine zweite Einrichtung zum Anlegen einer wanlweise positiven oder negativen Vorspannung (V0) zwischen der Gateelektrode (14) und der Emitterelektrode (11), wobei das Vorzeichen dieser Vorspannung (Vg) eine zu speichernde Schreibinformation darstellt, und eine dritte Einrichtung zum Messen des Wertes der Stromverstärkung des Transistors, wobei der dem Vorzeichen der Vorspannung (Vg) entsprechende Wert der Stromverstärkung die digitale Leseinformation darstellt, enthält.
5. Bipolarer Tetroden-Transistor nach Anspruch 4, gekennzeichnet dadurch, daß das EPROM ■ Element ein Konstantstromquelle für die Vorspannung der Basis (B) aufweist, wobei die Konstantstromquelle aus einem bipolaren Transistor (200) komplementären Typs gebildet ist.
6. Bipolarer Tetroden-Transistor nach Anspruch 5. dadurch gekennzeichnet, daß der bipolare Transistor (200) komplementären Typs über seine Basis (301) mit dem Kollektor (C) des Tetroden-Transistors, über seinen Kollektor (20t) mit der Basis (B) dieses Transistors und über seinen Emitter (ίΰί) mu ciiici KLM
den ist.
7. Bipolarer Tetroden-Transistor nach Anspruch 6, dadurch gekennzeichnet, daß der Tetroden-Transistor und der Transistor (200) komplementären Typs durch monolithische Integration hergestellt sind, wobei das Emittergebiet (101) des komplementären Transistors (200) in dem Kollektorgebiet (25) des Tetroden-Transistors enthalten ist und wobei ihre gemeinsame Übcrgangsz.oi'c iiuf dersel- hr> bcn Seite des lct/tcrcn mündet.
8. Bipolarer Tetroden-Transistor nach einem der Ansprüche 4 bis 7, dadurch gekennzeichnet, daß die dritte Einrichtung aus einer Vergleichsschaltung (95) mit zwei Eingangsklemmen (96,97) besteht von de-. nen die eine das Ausgangssignal des Tetroden-Transistors und die andere ein festes Referenzsignal empfängt, wobei die Ausgangsklemme (99) die digitale Leseinformation abgibt
3. Bipolarer Tetroden-Transistor nach einem der Ansprüche 4 bis 8, dadurch gekennzeichnet daß mehrere EPROM-EIemente zur Bildung einer Speicherschaltung vorgesehen sind.
10. Bipolarer Tetroden-Transistor nach Anspruch 9, dadurch gekennzeichnet, daß die Speicherschaltung aus einem einzigen Halbleiterblock durch monolithische !migration hergestellt ist, wobei die EPROM-EIemente in einem System von Zeilen und Spalten angeordnet sind, in dem die Emitter der Tetroden-Transistoren einer Spalte über eine Bit'eitung (93) und die Kollektoren der Tetroden-Transistoren einer Zeile über eine Wortleitung (92) sowie alle Gateelektroden miteinander über einen Schreibanschluß (91) verbunden sind.
11. Bipolarer Tetroden-Transistor nach Anspruch !0, dadurch gekennzeichnet daß die Wortleitung (92) aus einem den Tetroden-Transistoren einer Zeile gemeinsamen Kollektorgebiet des Halbleiterblockes besteht.
IZ Bipolarer Tetroden-Transistor nach Anspruch 11, dadun h gekennzeichnet, daß alle Emitter (101) der komplementären Transistoren (200) durch eine weitere Verbindung zusammengeschaltet sind.
13. Bipolarer Tetroden-Transistor nach Anspruch 12, dadurch gekennzeichnet daß die weitere Verbindung aus dem den komplementären Transistoren (200) gemeinsamen Emittergebiet (iöi) des Halbleiterblockes besteht
14. Bipolarer Teiroden-Transistor nach einem der Ansprüche 10 bis 13, dadurch gekennzeichnet, daß zum Auslesen der digitalen informationen aus einer Speicherzelle deren Wortleitung (93) durch die erste Einrichtung auf eine hohe Spannung gebracht wird und der über die der Speicherzelle zugehörigen Bitleitung (92) fließende Verstärkungsstrom durch die dritte Einrichtung gemessen wird.
DE2740786A 1976-09-10 1977-09-09 Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element Expired DE2740786C2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
FR7627291A FR2364528A1 (fr) 1976-09-10 1976-09-10 Cellule de memoire a transistor tetrode et circuit de memoire comportant de telles cellules

Publications (2)

Publication Number Publication Date
DE2740786A1 DE2740786A1 (de) 1978-07-27
DE2740786C2 true DE2740786C2 (de) 1984-10-11

Family

ID=9177578

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2740786A Expired DE2740786C2 (de) 1976-09-10 1977-09-09 Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element

Country Status (5)

Country Link
US (1) US4143421A (de)
JP (1) JPS6026302B2 (de)
DE (1) DE2740786C2 (de)
FR (1) FR2364528A1 (de)
NL (1) NL7709822A (de)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS567463A (en) * 1979-06-29 1981-01-26 Hitachi Ltd Semiconductor device and its manufacture
EP0057336A3 (de) * 1981-01-29 1982-08-18 American Microsystems, Incorporated Bipolarer Transistor mit Basisplatte
FR2507820A1 (fr) * 1981-06-16 1982-12-17 Thomson Csf Transistor bipolaire a commande par effet de champ au moyen d'une grille isolee
JPS59213167A (ja) * 1983-05-19 1984-12-03 Nec Corp サイリスタ
US7304327B1 (en) * 2003-11-12 2007-12-04 T-Ram Semiconductor, Inc. Thyristor circuit and approach for temperature stability
US7961032B1 (en) * 2009-11-30 2011-06-14 International Business Machines Corporation Method of and structure for recovering gain in a bipolar transistor

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5149177B1 (de) * 1970-02-27 1976-12-24
FR2288372A1 (fr) * 1974-10-18 1976-05-14 Thomson Csf Element de memoires a semi-conducteurs et memoires formees de matrices de tels elements
US3918033A (en) * 1974-11-11 1975-11-04 Ibm SCR memory cell

Also Published As

Publication number Publication date
US4143421A (en) 1979-03-06
JPS5335337A (en) 1978-04-01
DE2740786A1 (de) 1978-07-27
NL7709822A (nl) 1978-03-14
FR2364528B1 (de) 1981-12-11
JPS6026302B2 (ja) 1985-06-22
FR2364528A1 (fr) 1978-04-07

Similar Documents

Publication Publication Date Title
DE2653724C3 (de) Schaltung mit einem speichernden Halbleiter-Bauelement
DE2632036C2 (de) Integrierte Speicherschaltung mit Feldeffekttransistoren
DE69027240T2 (de) Steuerschaltung für einen MOS-Leistungstransistor mit induktiver Last
DE3009719C2 (de)
DE4020007A1 (de) Nichtfluechtiger speicher
DE2745290A1 (de) Integriertes speicherfeld
DE4105636A1 (de) Elektrisch programmierbare nicht fluechtige halbleiterspeichereinrichtung und herstellungsverfahren dafuer
DE1499843A1 (de) Speicherzelle
DE2156805C3 (de) Monolithischer Halbleiterspeicher
DE1961125C3 (de) Speicherschaltung
DE3244488C2 (de)
DE2341899A1 (de) Halbleiteranordnung
DE2754943A1 (de) Integrierter feldeffekttransistorschaltkreis mit eingangsstromkompensation
DE2432352B2 (de) MNOS-Halbleiterspeicherelement
DE1054117B (de) Elektrische Schaltanordnung mit mehr als zwei stabilen Betriebszustaenden
DE2740786C2 (de) Bipolarer Tetroden-Transistor und seine Verwendung als EPROM-Element
EP0719454A1 (de) Halbleiter(detektor)struktur
DE2440680A1 (de) Analogspeicherkreis
DE1774492A1 (de) Datenuebertragungssystem
DE2223734B2 (de) Monolithische Speicherzelle
DE3330013A1 (de) Statische speicherzelle
DE2513893C2 (de) Transistorverstärker
DE3330026A1 (de) Integrierte rs-flipflop-schaltung
DE69521041T2 (de) Flash-EEPROM mit integrierter Anordnung zur Begrenzung der Löschung der Source-Spannung
DE2051623A1 (de) Steuerbare raumladungsbegrenzte Impedanzeinnchtung fur integrierte Schaltungen

Legal Events

Date Code Title Description
OAP Request for examination filed
OD Request for examination
D2 Grant after examination
8364 No opposition during term of opposition