DE2855342A1

DE2855342A1 - Speicherschaltung

Info

Publication number: DE2855342A1
Application number: DE19782855342
Authority: DE
Inventors: Ichiro Ohhinata; Seiei Ohkoshi; Hideo Suzuki
Original assignee: Hitachi Ltd; Nippon Telegraph and Telephone Corp
Current assignee: Hitachi Ltd Nippon Telegraph And Telephone Corp
Priority date: 1977-12-21
Filing date: 1978-12-21
Publication date: 1979-07-05
Also published as: US4288862A; CA1114502A; DE2855342C2

Description

1. Nippon Telegraph and Telephone Public Corporation

Tokyo, Japan

2. HITACHI, LTD. - Tokyo, Japan

Speicherschaltung

Die Erfindung betrifft eine Speicherschaltung mit insbesondere einem Steuereingangsabschnitt zum Steuern eines Informationsinhaltes, wobei die Schaltung durch wenigstens drei Logik-Eingänge gesteuert ist und keine Leistung zum Halten ihres Aus-Zustandes benötigt.

Der Schaltungsaufbau einer Speicherschaltung wird gewöhnlich gegenwärtig in zwei Arten unterteilt: Eine symmetrische Schaltung, wie z. B. ein Flipflop, die Leistung entweder in ihrem Ein- oder Aus-Zustand aufnimmt, und eine asymmetrische Schaltung, wie z. B. eine PNPN-Baueinheit mit Selbsthalte-Eigenschaft, die keine Leistung benötigt, um ihren Aus-Zustand zu halten. Im allgemeinen wird die erste Schaltung wegen hervorragender Eigenschaften hinsichtlich Stabilität und Ansprech-

81-(A 3475-02)-Ko-E

9&9827/O83S

verhalten öfter verwendet als die zweite Art. Jedoch hat sich die zweite Art dann auch als vorteilhaft erwiesen, wenn die Leistungsaufnahme genau auf ein kleines Ausmaß begrenzt werden soll. Z. B. soll die Speicherschaltung, die als Halteschaltung in einem Sprechwegschalter für eine Fernsprechvermittlungsstelle verwendet wird, die zumeist in ihrem Aus-Zustand gehalten wird, unbedingt wenig Leistung aufnehmen. Fig. 1 zeigt eine herkömmliche Halteschaltung für einen Sprechwegschalter als Struktur einer für diesen Zweck verwendeten Speicherschaltung. Die Funktion der in Fig. 1 gezeigten Schaltung ist in der folgenden Tabelle I angegeben:

Tabelle I

Eingang	X	Y	Ausgang
1 0 1 0	1 1 0 0	^Qn₊i
Ein Aus ^Qn ^Qn

In der obigen Tabelle I, d. h. in einer Wertetabelle, stellen der Ausgang Q bzw. Q ... den vor bzw. nach Tümpfang eines Eingangssignales angenommenen Zustand dar. Diese in Fig. 1 gezeigte Schaltung hat den großen Vorteil, daß in deren Aus-Zustand ein Steuereingangsabschnitt 1 aus einem Transistor T₁ und einem Widerstand R₁ sowie eine Speicher-

zelle 2 aus Transistoren T„ und T₃ und einem Widerstand R~ keine Leistung verbrauchen oder aufnehmen. Jedoch wird bei dieser Speicheranordnung der Speicherzustand Q₊₁ durch die beiden Eingangssignale χ und y bestimmt, die die Informationsteile zum Zuweisen der Koordinaten der Schaltung darstellen. Entsprechend zeigt sich, daß Vielseitigkeit mangelt, wenn Speicherschaltungen M.., deren jede zu der obigen Schaltung gleichwertig ist, in der Form einer Matrix angeordnet werden (vgl. Fig. 2), und die Speichermatrix mit ihrer erhöhten Speicherkapazität sollte durch Eingangssignale gesteuert sein, die an einer kleinen Anzahl von Eingangsanschlüssen aufgenommen werden. Wenn, wie insbesondere aus der obigen Wertetabelle folgt, das Eingangssignal·y, das eine Zeile der Speichermatrix darstellt, die aus den Speicherschaltungen M.. besteht, den Wert "1" hat, schaltet jede der der Zeile zugeordneten Speicherzellen abhängig von dem eine Spalte der Matrix darstellenden Eingangssignal χ ein oder aus. Daher werden die Speicherzellen, die zur gleichen Zeile entsprechend einem Eingangssignal y gehören, gleichzeitig erregt, und eine zellenweise Steuerung wird schwierig. Z. B. ist es unbequem, eine ünterbrechungssteuerung vorzusehen, bei der nach Erregung einer zu einer Zeile gehörenden Zelle eine weitere Zelle erregt wird, die zur gleichen Zeile gehört. Um eine derartige Unterbrechungssteuerung zu bewirken, ist es erforderlich, genau ein Eingangssignal χ so zu wählen, daß die zuvor erregte Zelle wieder erregt wird. Dies ist ein beträchtlich unbequemer bzw. aufwendiger Betrieb.

Um weiterhin eine Speichermatrix mit großer Kapazität aus mehreren Einheitsmatrizen zu steuern, ist es erforderlich, die Speichermatrix mit einem dritten Anschluß als einem wahlweisen Eingangsanschluß ME (Memory enable = Speicher freigeben) zu versehen, um jede der Einheitsmatrizen zu wählen.

⁴⁰ 28S5342

Es ist daher Aufgabe der Erfindung, eine Speicherschaltung anzugeben, die mit geringer Leistungsaufnahme betrieben und unabhängig ein- und ausgeschaltet werden kann, wenn sie in einer Matrix untergebracht und angeordnet ist? diese Speicherschaltung soll weiterhin einen·Eingangsanschluß zum Wählen einer Einheitsmatrix aufweisen.

Die Lösung dieser Aufgabe ist bei einer Speicherschaltung nach dem Oberbegriff des Patentanspruches 1 erfindungsgemäß durch die Merkmale von dessen kennzeichnendem Teil gegeben.

Vorteilhafte Weiterbildungen der Erfindung sind durch die Patentansprüche 2-11 gegeben.

Die Erfindung sieht also eine Speicherschaltung mit einer Speicherzelle zum Speichern von Information aus Halbleiter—Schaltelementen und den zugeordneten Schaltelementen und mit einem Steuereingangsabschnitt auf der Eingangsseite der Speicherzelle zum Steuern der Speicherzelle aus einer Transistoreinrichtung und einer Stromsteuereinrichtung vor, wobei der Ein- oder der Aus-Zustand gewählt und weiterhin entsprechend mehr als zwei Logik-Eingangssignale in den Steuerexngangsabschnitt gehalten sowie keine Leistung verbraucht wird, um den Aus-Zustand zu halten.

Anhand der Zeichnung wird die Erfindung nachfolgend beispielsweise näher erläutert. Es zeigen:

Fig. 1 eine herkömmliche Speicherschaltung mit zwei Logik-Eingangsanschlüssen,

9&9827/0833

Fig. 2 den Aufbau einer Matrix aus Speicherschaltungen, deren jede nach der Erfindung aufgebaut ist, und

Fig. 3 jeweils Speicherschaltungen nach Ausbis 10 führungsbeispielen der Erfindung.

Bevor bevorzugte Ausführungsbeispiele der Erfindung anhand der Fig. 3-10 näher beschrieben werden, wird ein allgemeiner Überblick über die erfindungsgemäße Speicherschaltung vermittelt. Die Fig. 2 gibt einen derartigen allgemeinen überblick über die vorliegende Speicherschaltung.

In Fig. 2 sind vorgesehen (vgl. auch oben) Speicherschaltungen M.. (i=1-3, j =1-3), Eingangsanschlüsse x. und y. zum Wählen der Zeile und der Spalte als der Koordinaten jeder Speicherschaltung M.., ein Dateneingangsanschluß "Daten" für in die Speicherschaltung M.. zu schreibende Ein- oder Aus-Information, ME als ein Eingangsanschluß zum Umschalten zwischen dem Betrieb des Schreibens von Information in eine Speichermatrix und dem Betrieb des Haltens der Speichermatrix oder als ein wahlweiser Eingangsanschluß zum Wählen einer Einheitsmatrix, wenn mehrere Einheitsmatrizen verwendet werden, und ein Ausgangsanschluß Q.. der Speicherschaltung M. . .

Wenn eine derartige Speichermatrix entsprechend der Wertetabelle, d. h. der Tabelle II weiter unten, betrieben wird, kann jede der Speicherschaltungen M.. unabhängig ein- und ausgeschaltet werden.

9&9827/0833

Tabelle II

Eingang	ME	χ	Y	Daten	Ausgang
1	1	1	1	Q_n+I
1	1	1	O	Ein
O	TSu	0	0	Aus '
TS-	O	0	0	Q_n
0	0	O	0	Q_n
Q_n

0=1 oder 0

Insbesondere kann eine Speichermatrix mit großer Kapazität einfach mittels einer kleinen Anzahl von Eingangssignalen gesteuert werden, wenn eine Einheitsmatrix durch den Eingang bzw. das Eingangssignal ME gewählt wird, wenn eine Speicherschaltung der gewählten Einheitsmatrix entsprechend dem Eingangssignalpaar x. und y. gewählt wird, und wenn die gewählte Speicherschaltung entsprechend den Eingangsdaten ein- oder ausgeschaltet wird. Daher ist der Steuereingangsabschnitt der erfindungsgemäßen Speicherschaltung mit wenigstens Eingangsanschlüssen für die obigen Steuereingangssignale ausgestattet.

Im folgenden wird die Erfindung anhand von Ausführungsbeispielen näher erläutert.

Fig. 3 zeigt eine Speicherschaltung nach einem Ausführungsbeispiel der Erfindung, das als Bauteil in der in Fig. 2 dargestellten Speichermatrix verwendbar ist.

P77/<3 833

In der Speicherschaltung besteht die Transistoreinrichtung des Steuereingangsabschnittes aus einem einzigen Transistor, und die Stromsteuereinrichtung weisb drei Dioden auf. Insbesondere hat die Speicherschaltung einen Steuereingangsabschnitt 1 aus einem Transistor T₁, einem Widerstand R₁ und Dioden D₁ bis D₃ und eine Speicherzelle 2 aus einem PNPN-Schalter (Transistoren T„ und T-J , einem Widerstand R„ und einer Pegel-Schiebediode D.. Weiterhin ist ein Ausgangsanschluß Q der Speicherzelle 2 vorgesehen. Die Funktion, d. h. der Betrieb, dieser Speicherschaltung verläuft entsprechend der obigen Wertetabelle, d. h. der Tabelle II. Wenn alle Eingangssignale ME, χ und y den Wert "1" haben, fließt Strom in die Basis des Transistors T₁ durch den Widerstand R₁, so daß die Speicherzelle 2 zum Schreiben von Information bereit ist.

Wenn in diesem Fall der Eingangsdatenwert auch "1" beträgt, fließt der Basisstrom des Transistors T₁ in die P-Basis 3 der Speicherzelle über den Kollektor des Transistors T₁, so daß die Speicherzelle 2 eingeschaltet ist. Hier bezieht sich die P-Basis auf die Basis des Transistors 3, der als Bauteil des PNPN-Schalters dient, und daher auf den Steueranschluß des PNPN-Schalters. Wenn andererseits der Eingangsdatenwert "0" beträgt, arbeitet der Transistor T₁ in Durchlaßrichtung. Entsprechend fließt Strom zum Eingangsanschluß "Daten", wobei der Strom aus der P-Basis 3 der Speicherzelle 2 abgesaugt ist, so daß die Speicherzelle 2 ausgeschaltet wird. Wenn jedoch eines der Eingangssignale ME, χ und y den Wert "0" hat, wird unabhängig vom Eingangsanschluß "Daten" kein Basisstrom zum Transistor T₁ gespeist. Es wird daher verhindert, daß jegliche Information in die Speicherzelle 2 geschrieben wird, so daß der vorhergehende Zustand weiter gehalten ist. Wenn insbesondere das Eingangs-

signal y den Wert "O" hat, verbraucht der Steuereingangsabschnitt 1 keine Leistung, und die ihren Aus-Zustand haltende Speicherzelle 2 nimmt ebenfalls keine Leistung auf. Damit kann eine Speicherzelle hergestellt werden, die mit einer kleinen Leistung zu betreiben ist.

Die drei Eingangssignale ME, χ und y können willkürlich gewählt werden; wenn jedoch die Schaltung so ausgelegt ist, daß die zur Basis des Transistors T₁ gespeisten Eingangssignale sehr oft den Pegel "0" annehmen, kann ein Vorteil einer kleinen Leistungsaufnahme ausgenutzt werden.

Da bei der obigen Schaltungsanordnung die Speicherzelle 2 durch Absaugen des Basisstromes des Transistors T., über die Reihenschaltung aus der Diode D₁ und dem Transistor T₁ ausgeschaltet wird, sollten der Spannungsabfall in Durchlaßrichtung an der Diode D₁ und die Kollektor-Emitter-Sättigungsspannung des Transistors T₁ so klein als möglich sein. Somit kann eine Schottky-Sperrschicht-Diode wirksam für die Diode D₁ verwendet werden, und wenn die Dioden D„ und D-j ebenfalls Schottky-Sperrschicht-Dioden sind, wird die sich ergebende Speicherschaltung hinsichtlich des Rauschabstandes im ungewählten Zustand vorteilhaft (Abstand zum Verhindern eines fehlerhaften Betriebes aufgrund eines Rauschens im ungewählten Zustand). Um weiterhin den Rauschabstand zu erhöhen, kann das Eingangssignal y in die Basis des Transistors T₁ über eine Reihenschaltung aus einem Widerstand und einer Pegel-Schiebe-Diode gespeist werden.

Fig. 4 zeigt eine Speicherschaltung nach einem zweiten Ausführungsbeispiel der Erfindung, bei dem die Dioden D₁ bis Dt der in Fig. 3 dargestellten Schaltung durch PNP-

909827/0 833

Transistoren T^ bis T₇ ersetzt sind. Auch diese Speicherschaltung führt einen Betrieb entsprechend der Wertetabelle, d. h. der obigen Tabelle II, aus. Wenn bei dieser Schaltung das Eingangssignal y den Wert "1" hat, während die Eingangssignale "Daten", χ und ME den Wert "0" besitzen, fließt in vorteilhafter Weise lediglich ein kleiner Strom zu den Eingangsanschlüssen "Daten", χ und ME. Das Absaugen der Ströme zu den Eingangsanschlüssen nimmt mit zunehmenden Stromverstärkungsfaktoren der PNP-Transistoren ab, da die über den Eingangsanschluß y eingespeisten Ströme als die Basisströme zu den PNP-Transistoren T₁- bis T₇ abgesaugt werden.

Auch in diesem Fall (vgl. die obigen Ausführungsbeispiele) verbraucht der Steuereingangsabschnitt 1 keine Leistung, wenn das Eingangssignal y den Wert "0" hat. Um den Ausschalt-Betrieb der Speicherzelle 2 genau durchzuführen, ist es lediglich erforderlich, eine derartige Pegelverschiebung auszuführen, daß das Potential an der P-Basis 3 des PNPN-Schalters (aus den Transistoren T₃ und T₃) im leitenden Zustand erhöht ist. Dies erfolgt, indem eine Diode D₄ und ein Transistor T. (vgl. Fig. 4) gemeinsam angeordnet werden.

Fig. 5 zeigt eine Speicherschaltung nach einem dritten Ausführungsbeispiel der Erfindung, bei dem die Transistoreinrichtung des Steuereingangsabschnittes aus zwei Transistoren besteht und die Stromsteuereinrichtung aus zwei Dioden gebildet ist. Diese Schaltung ist insbesondere der in Fig. 3 gezeigten Schaltung gleichwertig, wenn ein zweiter Transistor Tg dem Steuereingangsabschnitt 1 beigefügt wird. Die Beifügung des zweiten Transistors T„ zum Steuereingangsabschnitt 1 bewirkt das Ansteigen des Basisstromes zum ersten Transistor, so daß dessen Schaltbetrieb rascher

9Θ98 2 7/Ο833

erfolgt. In Fig. 5 hat eine Speicherschaltung den Steuereingangsabschnitt 1 aus einem Widerstand R , Transistoren T₁ und Tg und Dioden D. und D₂ und eine Speicherzelle 2 einschließlich eines Ausgangsabschnittes Q aus einem PNPN-Schalter (Transistoren T„ und T.), einem Widerstand Rp und einer Pegel-Schiebe-Diode D.. Der Betrieb dieser Speicherschaltung ist auch in der obigen Wertetabelle, d. h. in der Tabelle II, angegeben. Wenn insbesondere alle Eingangssignale ME, χ und y den Wert "1" haben, wird Strom in die Basis des Transistors T- über den Transistor Tg eingespeist, so daß Information in die Speicherzelle geschrieben werden kann. Wenn in diesem Fall das Eingangssignal "Daten" den Wert "1" hat, fließt der Basisstrom des Transistors T- in die P-Basis 3 der Speicherzelle 2 über den Kollektor des Transistors T-, so daß die Speicherzelle 2 eingeschaltet wird. Der Ausdruck "P-Basis" bezieht sich wieder auf die Basis des Transistors T, als ein Bauteil des PNPN-Schalters und ist daher der Steueranschluß des PNPN-Schalters. Wenn andererseits das Eingangssignal "Daten" den Wert "0" hat, arbeitet der Transistor T- in Durchlaßrichtung, und Strom wird aus der P-Basis 3 der Speicherzelle 2 zum Eingangsanschluß "Daten" gesaugt, so daß die Speicherzelle 2 ausgeschaltet wird. Wenn jedoch eines der Eingangssignale ME, χ und γ den Wert "0" hat, wird unabhängig vom Eingangssignal "Daten" kein Basisstrom zum Transistor T- gespeist. Es wird daher verhindert, daß jede Information in die Speicherzelle 2 geschrieben wird, so daß der vorhergehende Zustand weiterhin gehalten wird. Wenn insbesondere das Eingangssignal y den Wert "0" hat, nimmt der Steuereingangsabschnitt 1 keine Leistung auf, und die ihren Aus-Zustand haltende Speicherzelle 2 verbraucht ebenfalls keine Leistung. Damit kann eine Speicherschaltung erhalten werden, die mit kleiner Leistung zu betreiben ist. Die drei Eingangssignale ME, χ und y können

9Θ-9827/0835

willkürlich gewählt werden; wenn jedoch die Schaltung so ausgelegt ist, daß die zur Basis des Transistors T₁ gespeisten Eingangssignale sehr oft den Pegel "0" annehmen, kann ein weiterer Vorteil einer kleinen Leistungsaufnahme ausgenutzt werden. Da bei dieser Schaltungsanordnung die Speicherzelle 2 schneller ausgeschaltet wird, indem der Basisstrom des Transistors T₃ als einem Bauteil des PNPN-Schalters über die Reihenschaltung aus der Diode D₁ und den Transistor T. abgesaugt wird, ist es vorzuziehen, daß der Durchlaßspannungsabfall an der Diode D^ und die Kollektor-Emitter-Sättigungsspannung des Transistors T.. so klein als möglich sein sollten. Aus diesem Grund kann eine Schottky-Sperrschicht-Diode wirksam für die Diode D. verwendet werden, und wenn die Diode D_? ebenfalls eine Schottky-Sperrschicht-Diode ist, wird die sich ergebende Speicherschaltung hinsichtlich des Rauschabstandes im ungewählten Zustand besonders vorteilhaft (Abstand zum Verhindern eines fehlerhaften Betriebes aufgrund eines Rauschens im ungewählten Zustand).

Fig. 6 zeigt eine Speicherschaltung nach einem vierten Ausführungsbeispiel der Erfindung, bei dem die in der Schaltung der Fig. 5 verwendeten Dioden D. und D₂ durch PNP-Transistoren T₅ und T₇ ersetzt sind. Diese Speicherschaltung führt ebenfalls einen Betrieb entsprechend der Wertetabelle, d. h. der obigen Tabelle II, aus. Diese Schaltung hcit den zusätzlichen Vorteil, daß bei Eingangssignalen χ und y mit dem Wert "1" und Eingangssignalen "Daten" und ME mit dem Wert ¹¹O", lediglich ein kleiner Strom zu den Eingangsanschlüssen "Daten" und ME ausfließt. Das Ausfließen der Ströme zu den Eingangsanschlüssen nimmt mit steigenden Stromverstärkungsfaktoren der PNP-Transistoren ab, da die über die Eingarigsanschlüsse χ und y fließenden Ströme als die Basis-

9Θ9827/0833

ströme zu den PNP-Transistoren Iv und T₇ ausfließen. Auch in diesem Fall verbraucht wie bei dem vorhergehenden Ausführungsbeispiel der Fig. 5 der Steuereingangsabschnitt 1 keine Leistung, wenn das Eingangssignal y den Wert "0" hat. Um das Ausschalten der Speicherzelle 2 genau durchzuführen, ist es lediglich erforderlich, eine derartige Pegelverschiebung auszuführen, daß das Potential an der P-Basis 3 des PNPN-Schalters (Transistoren T„ und T.,) im leitenden Zustand ansteigt. Dies erfolgt durch die gemeinsame Anordnung einer Diode D, und eines Transistors T., wie dies in Fig. 6 gezeigt ist.

Fig. 7 zeigt eine Speicherschaltung nach einem fünften Ausführungsbeispiel der Erfindung, die das Schreiben rascher ausführen kann. In Fig. 7 ist die Transistoreinrichtung des Steuereingangsabschnittes 1 ein einziger Transistor, und die Stromsteuereinrichtung des Abschnittes 1 besteht aus vier Dioden. Bei diesem Ausführungsbeispiel ist eine Diode D₁- antiparallel zu der mit dem Eingangsanschluß "Daten" verbundenen Diode D₁ geschaltet, um so das Schreiben schneller zu machen. Bei dieser Anordnung kann der Transistor T₁ eine inverse Transistorwirkung ausführen, wenn das Schreiben abhängig vom Pegel "1" des Eingangssignales "Daten" erfolgt. Entsprechend fließt der Strom vom Eingangsanschluß "Daten" sowie vom Eingangsanschluß y in die Speicherzelle 2 über die Diode D₁-, und daher ist das Einschalten rascher ausführbar. Das Ausschalten kann auch schneller gemacht werden, indem die einen Teil der Speicherzelle 2 bildende Pegel-Schiebe-Diode D₄ durch einen Transistor T. ersetzt und weiterhin eine Diode D, eingefügt wird (vgl. Fig. 7), so daß eine Sättigung des Transistors T₄ verhindert werden kann. Die schnelle Speicherzelle (vgl. oben) hat also den Transistor T₄ und die Diode Dg (vgl. ÜS-PS 4 031 412).

9Θ9827/0833

Der Betrieb der in Fig. 7 gezeigten Speicherschaltung ist gleich dem Betrieb der in Fig. 3 dargestellten Speicherschaltung und läuft entsprechend der obigen Tabelle II ab. Der Ausgangsanschluß Q kann direkt von den Transistoren T₂ und T₃ (vgl. Fig. 3) oder vom Transistor T. (vgl. Fig. 7) abgenommen werden.

Fig. 8 zeigt eine Speicherschaltung nach einem sechsten Ausführungsbeispiel der Erfindung, die ein Schreiben bei einer noch höheren Geschwindigkeit ausführen kann, indem ein zweiter Transistor T_fi im Steuerexngangsabschnxtt der in Fig. 7 dargestellten Speicherschaltung vorgesehen wird. Bei der Speicherschaltung der Fig. 8 besteht die Transistoreinrichtung des Steuereingangsabschnittes aus zwei Transistoren, und die Stromsteuereinrichtung weist drei Dioden auf. Bei diesem Ausführungsbeispiel ist wie bei der in Fig. 7 gezeigten Schaltung eine Diode D₅ antiparallel zu der mit dem Eingangsanschluß "Daten" verbundenen Diode D₁ vorgesehen, so daß das Einschreiben rascher erfolgt. Bei dieser Anordnung kann der Transistor T.. eine inverse Transistorwirkung ausführen, wenn das Einschreiben abhängig vom Pegel "1" des Eingangssignales "Daten" erfolgt. Entsprechend fließt der Strom vom Eingangsanschluß "Daten" sowie vom Transistor Tg in die P-Basis 3 der Speicherzelle 2, so daß das Einschalten schneller durchführbar ist. Das Ausschreiben kann ebenfalls rascher erfolgen, indem die Pegel-Schiebe-Diode D., die einen Teil der in Fig. 5 gezeigten Speicherzelle 2 bildet, durch einen Transistor T. ersetzt und weiterhin eine Diode D, (vgl. Fig. 8) vorgesehen wird, so daß die Transistoren T„, T₃ und T. an einer Sättigung gehindert werden. Der Betrieb der in Fig. 8 gezeigten Speicherschaltung entspricht dem Betrieb der Speicherschaltung der Fig. und folgt der Wertetabelle, die in der obigen Tabelle II an-

9Θ9827/Ο833

gegeben ist. Der Ausgang Q kann direkt von den Transistoren T₂ und T₃ (vgl. Fig. !
8) abgenommen werden.

T„ und T₃ (vgl. Fig. 5) oder vom Transistor T- (vgl. Fig

Bei den obigen Ausführungsbeispielen der Fig. 5, 6 und 8 ist der zweite Transistor T„ ein NPN-Transistor; er kann auch ein PNP-Transistor sein, wie dies in Fig. 9 dargestellt ist. Da bei dem in Fig. 9 gezeigten Ausführungsbeispiel die Speicherschaltung gewählt ist, wenn das in die Basis des Transistors T_g zu speisende Eingangssignal y den Wert "0" hat, und nicht gewählt ist, wenn das Eingangssignal y den Wert "1" hat, folgt der Betrieb der Schaltung der durch die obige Tabelle II gegebenen Wertetabelle, sofern der Wert von y umgekehrt wird. Insbesondere ist dies der umgekehrte logische Zustand bezüglich y, und es wird die folgende Wertetabelle, die durch die Tabelle III gegeben ist, gehalten, wobei die umgekehrte Form y des Eingangssignales y angenommen wird.

Tabelle III

Eingang	ME	X	y	Daten	Ausgang
1	1	0	1	Q_n+I
1	1	0	0	Ein
0	0	0	0	Aus
0	0	0	0	Q_n
0	0	1	0	Q_n
Q_n

0=1 oder 0

969827/0 833

Fig. 10 zeigt eine Speicherschaltung nach einem achten Ausführungsbeispiel der Erfindung. In Fig. 10 ist die Transistoreinrichtung des Steuereingangsabschnittes 1 ein einzelner Transistor, und die Stromsteuereinrichtung des Abschnittes 1 besteht aus drei Transistoren. Um den Rauschabstand im ungewählten Zustand zu erhöhen, d. h., wenn die Eingangssignale χ und ME beide den Wert "0" haben, liegt eine Reihenschaltung aus Impedanzen R₁ und R₃ zwischen dem Eingangsanschluß y und dem Transistor T., und Transistoren T, und T₇ sind mit dem Verbindungspunkt der Impedanzen verbunden.

Die in Fig. 2 gezeigte Speichermatrix ist so durch die Speicherschaltungen aufgebaut, deren jede zu den obigen Ausführungsbeispielen der Erfindung gleichwertig ist, wobei die Eingangsanschlüsse ME, χ und y willkürlich verbunden sind, jedoch mit den Eingangsanschlüssen "Daten" der jeweiligen Speicherschaltungen zusammengeschaltet sind, um einen gemeinsamen Anschluß zu bilden. Wenn in diesem Fall die Emitter der Transistoren T₁ in den gesamten Matrizen zusammengeschaltet sind und eine Matrix jede einzelne der Dioden D. und D,- oder den Transistor T₁- aufweist, können die Schaltungselemente reduziert werden, und die Eingangskapazität der Eingangsanschlüsse "Daten" kann einen kleinsten Wert annehmen.

Wenn die Dioden D_n und D₀ oder die Transistoren T_c und T₇ jeweils durch Dioden oder Transistoren nebengeschlossen sind, um einen zweiten und einen dritten Eingangsanschluß ME zu bilden, kann die Kapazität der Matrix einfach erhöht werden.

Wie oben erläutert wurde, besteht erfindungsgemäß der

909827/0 833

Eingangsabschnitt zum Steuern der Speicherzelle aus der Transistoreinrichtung und der Stromsteuereinrichtung mit mehreren Dioden. Die Speicherzelle wird mittels des Durchlaß- und inversen Betriebes des Transistors ein- und ausgeschaltet,, während der gehaltene Zustand durch Abschalten des Transistors gebildet wird. Weiterhin werden die Eingangsanschlüsse für die eingespeisten Daten vorbereitet, indem Dioden oder ähnliche Bauelemente mit dem Emitter des Transistors verbunden werden, während der Eingangsanschluß zum Wählen der Speicherzelle vorbereitet wird, indem eine Diode oder ein ähnliches Bauelement parallel zur Basis des Transistors angeordnet wird.

Daher kann bei der Erfindung jede der die Speichermatrix bildenden Speicherschaltungen unabhängig ein- und ausge_ ihaltet werden, und weiterhin kann die eine große Kapazität aufweisende Speichermatrix leicht gesteuert werden, da die Anschlüsse zum Wählen von Einheitsmatrizen vorgesehen sind. Da weiterhin der Haltezustand durch Ausschalten des zugeordneten Transistors eingestellt wird, nimmt die Speicherschaltung in vorteilhafter Weise wenig Leistung auf.

909827/a 833

Claims

Ansprüche

.) Speicherschaltung, mit

einer Speicherzelle zum Speichern von Information aus Halbleiter-Schaltungs-Bauelementen und zugeordneten Schaltungs-Baue lementen, und

einem Steuereingangsabschnitt auf der Eingangsseite der Speicherzelle zum Steuern der Speicherzelle aus einer Transistoreinrichtung und einer Stromsteuereinrichtung,

wobei der Ein- oder der Aus-Zustand gewählt und auch entsprechend Eingangssignalen gehalten wird, die an mehr als zwei Eingangsanschlüssen über die Stromsteuereinrichtung empfangen sind,

dadurch gekennzeichnet,

daß die Lageinformation für die Speicherschaltung an wenigstens zwei Eingangsanschlüssen eingespeist ist, während eine Dateninformation am übrigen einen Eingangsanschluß eingegeben ist, und

daß die Dateninformation direkt zur Speicherzelle (2) entsprechend der Lageinformation übertragbar ist.
2. Speicherschaltung nach Anspruch 1,

dadurch gekennzeichnet,

daß die Transistoreinrichtung aus wenigstens einem
Transistor (T₁) besteht, während die Stromsteuereinrichtung wenigstens zwei Dioden (D-, D21 D^) aufweist,

81-(A 3475-02)-Ko-E

989*27/0*33

daß der Transistor (T.) mit seinem Kollektor mit dem Eingangsanschluß der Speicherzelle (2), mit seiner Basis über eine Impedanz (R.) mit dem ersten Eingangsanschluß (y) der Speicherschaltung und mit seinem Emitter mit der Anode der ersten Diode (D₁) verbunden ist, deren Kathode als der zweite Eingangsanschluß (Daten) der Speicherschaltung dient, und

daß die Dioden (D₂, D.,) außer der ersten Diode (D₁) mit ihren Anoden mit der Basis des Transistors (T₁) zusammengeschaltet sind, während ihre Kathoden als die dritten und weiteren Eingangsanschlüsse (x, ME) der Speicherschaltung dienen (Fig. 3).
3. Speicherschaltung nach Anspruch 2, dadurch gekennzeichnet,

daß die Emitter-Basis-übergänge von PNP-Transistoren (Tc/ Tg, T^), deren Kollektoren zusammengeschaltet und geerdet sind, als die Dioden dienen, deren Kathoden als die zweiten und weiteren Eingangsanschlüsse der Speicherschaltung vorgesehen sind (Fig. 4).
4. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet,

daß die Transistoreinrichtung aus wenigstens zwei Transistoren (T₁, T) besteht,

daß die Stromsteuereinrichtung aus wenigstens zwei Dioden (D-. _f D₂) besteht,

daß der erste Transistor (T₁) der beiden Transistoren (T₁, Tg) mit seinem Kollektor mit dem Eingangsanschluß der Speicherzelle (2), mit seiner Basis mit dem Emitter oder dem Kollektor des zweiten Transistors (Tg) und mit seinem Emitter mit der Anode der ersten Diode (D₁) verbunden ist, deren Kathode als der erste Eingangsanschluß (Daten) der Speicherschaltung dient,

daß der zweite Transistor (Tg) mit seiner Basis über

9098 2 7/0 833

eine Impedanz (R₁) mit dem zweiten Eingangsanschluß (y) der Speicherschaltung und mit seinem Emitter oder Kollektor, der nicht mit der Basis des ersten Transistors (T₁) verbunden ist, mit dem dritten Eingangsanschluß (x) der Speicherschaltung verbunden ist, und

daß die Dioden (D₂) außer der ersten Diode (D₁) mit ihren Kathoden als die vierten und weiteren Eingangsanschlüsse (ME) der Speicherschaltung dienen und mit ihren Anoden mit der Basis des ersten Transistors (T₁) zusammengeschaltet sind (Fig. 5).
5. Speicherschaltung nach Anspruch 4, dadurch gekennzeichnet,

daß die Emitter-Basis-Übergänge von PNP-Transistoren (Tg, T-), deren Kollektoren zusammengeschaltet und geerdet sind, als die Dioden dienen, deren Kathoden für den ersten Eingangsanschluß (Daten) und die vierten und weiteren Eingangsanschlüsse (ME) der Speicherschaltung vorgesehen sind (Fig. 6).
6. Speicherschaltung nach Anspruch 1, dadurch gekennzeichnet,

daß die Transistoreinrichtung aus wenigstens einem Transistor (T₁) besteht,

daß die Stromsteuereinrichtung aus wenigstens drei Dioden (D₁, D-, D-,, D₁.) besteht,

daß der Transistor (T₁) mit seinem Kollektor mit dem Eingangsanschluß der Speicherzelle (2), mit seiner Basis über eine Impedanz (R₁) mit dem ersten Eingangsanschluß (y) der Speicherschaltung und mit seinem Emitter mit einem Verbindungspunkt der ersten und der zweiten Diode (D₁ , D,-) verbunden ist, die antiparallel zueinander geschaltet sind, wobei der andere Verbindungspunkt als der zweite Eingangs-

anschluß (Daten) der Speicherschaltung dient, und

daß die Dioden (D₂, D₃) außer der ersten und der zweiten Diode (D.., D_g) mit ihren Kathoden als die dritten und weiteren Eingangsanschlüsse (x, ME) der Speicherschaltung dienen, während ihre Anoden mit der Basis des Transistors (T₁) zusammengeschaltet sind (Fig.
7).

Speicherschaltung nach Anspruch 1, dadurch gekennz e ichnet,

daß die Transistoreinrichtung aus wenigstens zwei Transistoren (T-, Tg) besteht,

daß die Stromsteuereinrichtung aus wenigstens drei Dioden (D₁, D₂, D₅) besteht,

daß der erste Transistor (T₁) mit seinem Kollektor mit dem Eingangsanschluß der Speicherzelle (2), mit seiner Basis mit dem Emitter oder dem Kollektor des zweiten Transistors (Tg) und mit seinem Emitter mit einem Verbindungspunkt der ersten und der zweiten Diode (D₁, D_g) verbunden ist, die antiparallel zueinander geschaltet sind, wobei der andere Verbindungspunkt als der zweite Eingangsanschluß (Daten) der Speicherschaltung dient,

daß der zweite Transistor (T_g) mit seiner Basis mit dem zweiten Eingangsanschluß (y) der Speicherschaltung über eine Impedanz (R₁) und mit seinem Emitter oder Kollektor, der nicht an die Basis des ersten Transistors (T₁) angeschlossen ist, mit dem dritten Eingangsanschluß (x) der Speicherschaltung verbunden ist, und

daß die Dioden (D₃) außer der ersten und der zweiten Diode (D₁, D₅) mit ihren Kathoden als die vierten und weiteren Eingangsanschlüsse (ME) der Speicherschaltung dienen und mit ihren Anoden mit der Basis des ersten Transistors (T₁) zusammengeschaltet sind (Fig.
8).

8*0827/003*

θ. Speicherschaltung nach Anspruch 7, dadurch gekennzeichnet,

daß die Emitter-Basis-Übergänge von PNP-Transistoren, deren Kollektoren zusammengeschaltet und geerdet sind, als die Dioden dienen, deren Kathoden für den ersten Eingangsanschluß und die vierten und weiteren Eingangsanschlüsse der Speicherschaltung vorgesehen sind.
9. Speicherschaltung nach Anspruch 4 und 7, dadurch gekennzeichnet,

daß der zweite Transistor ein NPN-Transistor ist, der mit seinem Emitter mit der Basis des ersten Transistors, mit seiner Basis über eine Impedanz mit dem zweiten Eingangsanschluß der Speicherschaltung und mit seinem Kollektor mit dem dritten Eingangsanschluß der Speicherschaltung verbunden ist.
10. Speicherschaltung nach Anspruch 4 und 7, dadurch gekennzeichnet,

daß der zweite Transistor ein PNP-Transistor ist, der mit seinem Kollektor mit der Basis des ersten Transistors, mit seiner Basis über eine Impedanz mit dem zweiten Eingangsanschluß der Speicherschaltung und mit seinem Emitter mit dem dritten Eingangsanschluß der Speicherschaltung verbunden ist.
11. Speicherschaltung nach Anspruch 1, dadurch gekenn ζ e ichnet,

daß die Transistoreinrichtung aus wenigstens einem Transistor (T.., T„) besteht,

daß die Stromsteuereinrichtung wenigstens zwei Dioden (D₁, D~) aufweist,

daß der Transistor (T₁) mit seinem Kollektor mit dem

909827/083*

Eingangsanschluß der Speicherzelle (2) , mit seiner Basis über eine Reihenschaltung aus zwei Impedanzen (R₁, R₃) mit dem ersten Eingangsanschluß (y) der Speicherschaltung und mit seinem Emitter mit der Anode der ersten Diode (D..) verbunden ist, deren Kathode als der zweite Eingangsanschluß der Speicherschaltung dient, und

daß die Dioden (D₃) außer der ersten Diode (D₁) mit ihrer Kathode als die dritten und weiteren Eingangsanschlüsse der Speicherschaltung dienen und mit ihren Anoden mit dem Verbindungspunkt der Impedanzen (R₁, R~) zusammengeschaltet sind (Fig. 9, 10).

9&9827/083S