DE1564881A1

DE1564881A1 - Process for the production of planar arrangements

Info

Publication number: DE1564881A1
Application number: DE19661564881
Authority: DE
Inventors: Reinhold Kaiser
Original assignee: Telefunken Patentverwertungs GmbH
Current assignee: Telefunken Patentverwertungs GmbH
Priority date: 1966-07-28
Filing date: 1966-07-28
Publication date: 1970-01-22
Also published as: DE1564881B2

Description

"Verfahren zur Herstellung von Planaranordnungen" Bei der Herstellung von Planaranordnungen wird bekanntlich auf die Oberfläche eines Halbleiterkörpers eine diffusionahemmende.Schicht aufgebracht, die anschließend mit Hilfe der Photolacktechnik in einem bestimmten Bereich wieder geöffnet wird, damit die StÖrstellen nicht in die gesamte Halbleiteroberfläche, sondern nur in dem freigelegten Bereich durch die Öffnung in den Halbleiterkörper eindringen. Im Gegensatz dazu wird gemäß der Erfindung die Öffnung mit einer zweiten diffusionshemmenden Sch'Icht wieder geschlossen, die weniger diffusionshemmend wirkt als die erste diffusionshemmende Schicht und die im Gegensatz zur ersten diffusionshemmenden Schicht Störstellen in den Halbleiterkörper eindlffundieren läßt, deren Oberflächenkonzentration im Halbleiterkörper jedoch geringer ist als bei einer unmittelbaren Diffusion in den Halbleiterkörper. Die StÖrstellendiffuslon In den Halbleiterkörper erfolgt dann durch die in der Öffnung der ersten diffusionshemmenden Schicht befindliche zweite diffusionshemmende Schicht."Method of making planar arrays" During manufacture It is known that planar arrangements are applied to the surface of a semiconductor body A diffusion-inhibiting layer is applied, which is then applied with the help of photoresist technology is reopened in a certain area so that the trouble spots do not get into the entire semiconductor surface, but only in the exposed area penetrate the opening in the semiconductor body. In contrast, according to the Invention, the opening is closed again with a second diffusion-inhibiting layer, which is less diffusion-inhibiting than the first diffusion-inhibiting layer and the imperfections in the semiconductor body in contrast to the first diffusion-inhibiting layer can infuse, but their surface concentration in the semiconductor body is less than in the case of direct diffusion into the semiconductor body. the Diffusion of disturbances occurs in the semiconductor body then through the second diffusion-inhibiting layer located in the opening of the first diffusion-inhibiting layer Layer.

Die Erfindung hat den Vorteil, daß sich auch bei Anwendung der Scheibentechnik, bei der also viele Bauelemente gleichzeitig auf einer einzigen Halbleiterscheibe durch Diffusion hergestellt wwden, in den einzelnen Halbleitersystemen innerhalb der Halbleiterscheibe Diffusionszonen herstellen lassen, deren StörsteUenverteilung gleichmässiger ist als bei Diffusionszonen, die nach der üblichen Planartechnik in die freie und nicht durch eine diffusionshemmende Schicht bedeckte Halbleiteroberfläche in einen Halbleiterkörper eindiffundiert werden. Zur Erzielung von Diffusionszonen mit möglichst gleichmäßiger Störstellenverteilung ist jedoch nach der Erfindung das Störstellenangebot bei der Diffusion größer als das zur Erlangu.ng der FestkÖrperlöslichkeitsgrenze erforderliche StÖrstellenangebot, d.h. es werden mehr Störstellen als in der üblichen Planartechnik angeboten, und zwar mehr, als die diffusionshemmende Schicht bzw. der HalbleiterkÖrper aufnehmen kann.The invention has the advantage that even when using disk technology, with many components at the same time on a single semiconductor wafer by diffusion, in the individual semiconductor systems within the semiconductor wafer can produce diffusion zones, their disturbance control distribution is more uniform than with diffusion zones that are created using the usual planar technique into the free semiconductor surface that is not covered by a diffusion-inhibiting layer be diffused into a semiconductor body. To achieve diffusion zones with the most uniform possible distribution of impurities, however, is according to the invention the supply of impurities during diffusion is greater than that for obtaining the solid-state solubility limit Required disturbance points, i.e. there will be more disturbance points than in the usual Planar technology offered, and more than the diffusion-inhibiting layer or the semiconductor body can accommodate.

Die zweite diffusionshemmende Schicht kann beispielsweise aus dein--gleichen- Material bestehen wie die erste -diffusionshemmende Schicht. In diesem'Fall'muß jedoch diese Schicht dünner bemessen sein als die erste diffusionshemmende Schicht. Während die erste diffusionshemmende Schicht -beispi-elsilleise eine -DIcke von etwa 1/u hat-, ist die zweite diffusionshemmende Schicht beispielsweise- nur 5o bis- Zoo 2 dick. Die beiden diffusionshemmenden Schichten können jedoch auch aus unterschiedlichem Material bestehen.# Für diediffugions'hemmenden Schlchten eignet sich beispielsweise Siliziumdioxyd oder Siliziumnitrit. Bestehen beide diffusionshemmenden Sc-hichten nicht aus dem gleichen Material,-so kann die erste diffusionshemmende Schicht beispielsweise aus Siliziumdioxyd und die zweite diffusionshemmende-Schicht aus Siliziumnitrit bestehen. Das Siliziumnitrit übt-im Sinne der Erfindung bei sehr kleiner Schichidicke zwar-eine diffusio'nshemmende Wirkung aus, läßt jedoch Störstellen im Gegensatz zur ersten Schicht in den Halbleiterkörper eindiffundieren.The second diffusion-inhibiting layer can for example consist of the same material as the first diffusion-inhibiting layer. In this 'case', however, this layer must be made thinner than the first diffusion-inhibiting layer. While the first diffusion-inhibiting layer -beispi-elsilleise has a -dick of about 1 / u-, the second diffusion-inhibiting layer is for example only 50 to zoo 2 thick. The two diffusion-inhibiting layers can, however, also consist of different materials. # Silicon dioxide or silicon nitrite, for example, are suitable for the diffusion-inhibiting layers. If the two diffusion-inhibiting layers do not consist of the same material, the first diffusion-inhibiting layer can consist of silicon dioxide, for example, and the second diffusion-inhibiting layer can consist of silicon nitride. In the context of the invention, the silicon nitrite exerts a diffusion-inhibiting effect in the case of a very small layer thickness, but, in contrast to the first layer, allows impurities to diffuse into the semiconductor body.

Die Erfindung wird im folgenden an einem Ausführungsbeispiel erläutert.The invention is explained below using an exemplary embodiment.

Die Figur 1 zeigt ein T 6 ilstück einer Halbleiterscheibe, in das eine Diffusionszone nach der Erfindung eingebracht worden soll. Auf dem Halbleiterkörper 1 befindet sich eine Siliziumdioxydschicht 2, die diffusionahemmend wirkt und Störstellen in den Halbleiterkörper nicht eindiffun-' dieren läßt. In die Siliziumdioxydschicht 2 ist ein Diffusionsfenster 3 eingeätzt, so daß die Halbleiteroberfläche im Bereich diesen Fenstern freigelegt ist. 1 shows a T 6 ilstück a semiconductor wafer, said to have been introduced into the diffusion zone of the invention. On the semiconductor body 1 there is a silicon dioxide layer 2 which has a diffusion-inhibiting effect and does not allow impurities to diffuse into the semiconductor body. A diffusion window 3 is etched into the silicon dioxide layer 2 so that the semiconductor surface is exposed in the area of these windows.

Der freigelegte Teil der Halbleiteroberfläche wird jedoch nach Figur 2 erneut mit einer diffunionahommenden Schicht bedeckt, die ebenfalls aus'Siliziumdioxyd bestehen kann. Diese Schicht ist jedoch wesentlich dünner als die Schicht 2, so daß Diffusionsatörstellen durch sie in den Halbleiterkörper eindringen können. Die Schicht 4 übt auf die Diffunionnstörstellen lediglich eine diffunionahommende Wirkung aus.However, the exposed part of the semiconductor surface is shown in FIG 2 again covered with a diffusion-coming layer, which is also made of silicon dioxide can exist. However, this layer is much thinner than layer 2, see above that Diffusionsatörstellen can penetrate through them into the semiconductor body. the Layer 4 only has a diffusion-affecting effect on the diffusion disturbances the end.

Nach Figur 3 ist in den Halbleiterkörper 1 vom n-Leitungetyp durch die diffusionahemende Schicht 4 eine Halbleiterzone 5 vom p-Leitungstyp eindiffundiert, so daß im Halbleiterkörper ein pn-Übergang entsteht. Bei einem Transistor wird auf diese Weise beispielsweise der Basis-Kollektor-pn-Übergang hergestellt.According to FIG. 3 , a semiconductor zone 5 of the p-conduction type is diffused into the semiconductor body 1 of the n-conduction type through the diffusion-near layer 4, so that a pn-junction is created in the semiconductor body. In the case of a transistor, for example, the base-collector-pn junction is produced in this way.

Die Erfindung macht sich mit Vorteil vor allem bei der gleichzeitigen Diffusion von mehreren Halbleiterscheiben bemerkbar, wie es beispielsweise die Figur 4 zeigt. Dort sind mehrere Halbleiterscheiben 6 mit einer Vielzahl von Einzelelementen auf-einem Träger 7 in einem Diffusionsrohr 8 untergebracht. Bei der bekannten Planardiffusion kann es nun vorkommen, daß das in Figur A von rechts einströmend* Trägergas an Diffusionastürstellen während der Strömung durch das Diffusionsrohr verarmt, so daß den rechte befindlichen Halbleiterscheiben mehr Störstellen angeboten werden-als den links befindlichen Halbleiterscheiben. Auf diese Weis-a erhalten die einzelnen Halbleiterscheiben Halbleiterzonen unterschiedlicher Stürstellenkonzentration* Bei der bekannten Diffusionstechnik kann aber das Störstellenangebot auch wehon bei einer einzigen Halbleiterscheibe verschieden seing so daß die einzelnen Bauelemento einer einzigen Halbleiterschelbe unterschiedliehe Dittunionamonen erhalten. Neben einer Verarmung an Dotierungsmaterial können auch die Strömungsverhältnisse im Dittunionerohr eine Rolle spielen.The invention is particularly noticeable in the case of the simultaneous diffusion of a plurality of semiconductor wafers, as FIG. 4 shows, for example. A plurality of semiconductor wafers 6 with a multiplicity of individual elements are accommodated there on a carrier 7 in a diffusion tube 8. With the known planar diffusion it can happen that the carrier gas flowing in from the right in FIG. In this way, the individual semiconductor wafers receive semiconductor zones of different concentration of impurities * With the known diffusion technology, however, the supply of impurities can also be different in a single semiconductor wafer, so that the individual components of a single semiconductor wafer receive different dittunion amons. In addition to a depletion of doping material, the flow conditions in the dittunion tube can also play a role.

Eins wesentlich gleichmäßigere Diffusion Uer die einzelnon Halbleiterschelben wird dagegen erzielt, wenn die Ditfusion gemäß der Erfindung nicht unmittelbar in die Halbletterobertläche,-sondern durch eine auf der Halbleitoroberfläcb« befindliche diffunionahommende Schicht in den HalbleiterkÖrper erfolgt und dabei das Störstellenangebot so groß gewählt wird, daß Verarmungen an Dotierungsmaterial und Strömungsverhältnisse keinen oder nur einen sehr geringen Einfluß ausüben können.A much more uniform diffusion over the individual semiconductor elements is achieved, however, if the diffusion according to the invention does not take place directly in the half-letter surface, but rather through a diffusion-coming layer on the semiconductor surface in the semiconductor body and the supply of impurities is chosen so large that depletion can exert no or only a very slight influence on doping material and flow conditions.

Claims

P atentan ap r Ü che 1) Process for the production of planar arrangements in which a diffusion-inhibiting layer with an opening is produced on the surface of the semiconductor body, characterized in that the opening is closed again with a second diffusion-inhibiting layer which is less diffusion-inhibiting than the first diffusion-inhibiting layer and, in contrast to the first diffusion-inhibiting layer, the impurities diffuse into the semiconductor body, but their surface concentration in the semiconductor body is lower than in the case of direct diffusion into the semiconductor body, and that the impurity diffusion into the semiconductor body through the in the opening of the first diffusion-inhibiting Layer located second diffusion-increasing layer takes place.

2) The method according to claim 1, characterized in that the supply of impurities in the diffusion is greater than the impurity levels required to obtain the Pestkkperlöslichkeitsgranze. 3) Application of the method according to claim 1 or 2 with the simultaneous diffunion treatment of several semiconductor wafers with a large number of individual elements 4) Procedure according to one of the preceding adaptations, characterized in that the two dittunionoh * m «tud« Layers consist of the same material and "that the second diffusion-inhibiting layer is thinner than the first diffusion-compliant layer. Method according to one of Claims 1 to, characterized in that the two diffusion-increasing layers consist of different material. 6) Method according to one of the preceding claims, DA characterized by that the diffusionahommenden Sehichten of silicon dioxide or Siliziiimnitrit beutehen.