DE2360081C3

DE2360081C3 - Thyristor with a monolithically integrated diode and process for its manufacture

Info

Publication number: DE2360081C3
Application number: DE19732360081
Authority: DE
Inventors: Rigobert; Bordiert Edgar Dipl.-Phys.; Gesing Horst; 4785 Belecke Schimmer
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Filing date: 1973-12-03
Publication date: 1978-01-05

Description

Die Erfindung betrifft einen Thyristor mit einer monolithisch integrierten Diode mit einer gemeinsamen Basisschicht, wobei der Diodenbereich aus einem Teil der gemeinsamen Basisschicht und zwei daran angrenzenden hochdotierten Randzonen entgegengesetzten Leitungstyps besteht. Ein derartiger Thyristor ist aus der US-PS 37 27 116 bekannt.The invention relates to a thyristor with a monolithically integrated diode with a common one Base layer, wherein the diode area consists of a part of the common base layer and two adjoining highly doped edge zones opposite one another Line type exists. Such a thyristor is known from US Pat. No. 3,727,116.

Thyristoren mit einer monolithisch integrierten Diode finden in vorteilhafter Weise Anwendung, wenn es beispielsweise bei Horizontalablenkschaltungen für Fernsehempfänger oder bei Schaltungen für Kraftfahrzeugzündanlagen oder auch bei einigen Umkehrschaltungen erforderlich ist, antiparallel zu den gesteuerten Gleichrichtern eine gesonderte Diode zu schalten. MitThyristors with a monolithically integrated diode are advantageously used when it is necessary, for example, in horizontal deflection circuits for television receivers or in circuits for motor vehicle ignition systems or also in some reverse circuits, antiparallel to the controlled ones Rectifiers to switch a separate diode. With einer solchen integrierten Anordnung gelingt es nämlich, zwei Bauelemente mit fünf Anschlüssen durch ein einziges Bauelement mit drei Anschlüssen zu ersetzen (vgL US-PS 37 27 116).such an integrated arrangement succeeds namely, two five-terminal components by a single three-terminal component replace (see US-PS 37 27 116).

Bei bekannten Thyristoren mit monolithisch integrierter Diode muß als nachteilig angesehen werden, daß beim Einschalten der Diode nach der Kommutierung des Thyristors eine überhöhte dynamische Durchlaßspannung auftritt Diese überhöhte dynamiIn the case of known thyristors with a monolithically integrated diode, it must be regarded as disadvantageous that that when switching on the diode after commutation of the thyristor an excessive dynamic Forward voltage occurs This excessive dynami sehe Durchlaßspannung führt beim Einsatz des Bauele mentes als Hinlaufschalter im Horizontalablenkteil von Fernsehgeräten zu Bildstörungen, die als »vertikaler Balken« (Graubalken) auf dem Bildschirm erscheinen. Derartige Bildstörungen zu vermeiden, soll untersee forward voltage leads when using the component mentes as a guide switch in the horizontal deflection part of televisions to picture disturbances, which are called »vertical Bars «(gray bars) appear on the screen. To avoid such picture disturbances should be under anderen durch die Erfindung erreicht werden.others can be achieved by the invention.

Aufgabe der Erfindung ist es also, diesen überhöhten dynamischen Durchlaßspannungsabfall beim Einschalten der Diode nach der Kommutierung des Thyristors zu verhindern. Dabei soll die Lösung der Aufgabe wederThe object of the invention is therefore to reduce this excessive dynamic forward voltage drop when the diode is switched on after the commutation of the thyristor to prevent. The solution to the task should neither allein durch eine Erhöhung der Trägerlebensdauer erreicht werden, was ja eine gleichfalls unerwünschte — weil zu hohe — Freiwerdezeit des Thyristors zur Folge hätte, noch soll die Diodenfläche stark vergrößert werden, weil dies ja notwendigerweise eine Vergrößesimply by increasing the service life of the carrier can be achieved, which is an equally undesirable - because too long - the release time of the thyristor would have, nor should the diode area be greatly enlarged, because this is necessarily an increase rung des Bauelementes insgesamt zur Folge hätte, was natürlich ebenfalls Nachteile mit sich brächte und daher als Lösung der Aufgabe nicht in Betracht kommen soll.tion of the component would have a total of what would of course also have disadvantages and should therefore not be considered as a solution to the problem.

Diese Aufgabe wird bei einem Thyristor mit monolithisch integrierter Diode mit einer gemeinsamenThis task is in a thyristor with a monolithically integrated diode with a common Basisschicht, wobei der Diodenbereich aus einem Teil der gemeinsamen Basisschicht und zwei daran angrenzenden hochdotierten Randzonen entgegengesetzten Leitungstyp besteht, erfindungsgemäß dadurch gelöst, deß die Dicke der gemeinsamen Basisschicht imBase layer, wherein the diode area consists of a part of the common base layer and two adjoining highly doped edge zones opposite one another There is a conduction type, achieved according to the invention in that the thickness of the common base layer is in the Diodenbereich kleiner als die Dicke der Basisschicht im Thyristorbereich ist.Diode area is smaller than the thickness of the base layer in the thyristor area.

Bevorzugte Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen 2 bis 6. Verfahren zur Herstellung eines Thyristors mit einerPreferred embodiments of the invention emerge from subclaims 2 to 6. Method of manufacturing a thyristor with a monolithisch integrierten Diode werden in den Patentansprüchen 7 bis 21 aufgeführt.Monolithically integrated diodes are set out in claims 7 to 21.

Durch die Erfindung wird erreicht, daß ebenso wie bei einem diskreten auch bei einem integrierten Bauelement das Absinken der Durchbruchsspannung derThe invention achieves that, just as with a discrete component, also with an integrated component, the decrease in the breakdown voltage of the Diode unter die Nullkippspannung des Thyristors verhindert werden kann, obwohl eine Erhöhung des spezifischen Widerstandes der n-Basisschicht wie sie bei einem diskreten Bauelement zu diesem Zweck möglich ist und gegebenenfalls auch verwendet wird, an und fürDiode below the zero breakover voltage of the thyristor can be prevented, although an increase in the Resistivity of the n-base layer as it is possible with a discrete component for this purpose is and, where appropriate, is also used, to and for sich in diesem Fall nicht gegeben ist. Da nämlich bei einem integrierten Bauelement die beiden n-Basisschichten von Thyristor und Diode eine gemeinsame zusammenhängende Zone bilden, haben sie auch die gleiche Leitfähigkeitsdotierung, was eine örtlicheis not given in this case. Because at an integrated component, the two n-base layers of thyristor and diode share one form coherent zone, they also have the same conductivity doping, which is a local

SS Leitfähigkeitsveränderung ausschließt.SS excludes change in conductivity.

Der spezifische Widerstand der η-Zone wird auf einen Wert eingestellt, wie er für die erforderliche Nullkippspannung des Thyristors benötigt wird. Dann liegt bei gleicher n- Basisschichtdicke die DurchbruchsThe specific resistance of the η zone is on set a value as required for the required zero breakover voltage of the thyristor. then the breakthrough lies with the same n-base layer thickness spannung der Diode über der Nullkippspannung des Thyristors, und mit sinkender Schichtdicke der n-Basiszone der Diode sinkt auch deren Durchbruchsspannung, so daß sie schließlich die Nullkippspannung des Thyristors unterschreiten kann. Die Dicke der n-Basisvoltage of the diode above the zero breakover voltage of the Thyristor, and as the layer thickness of the n-base zone of the diode decreases, its breakdown voltage also decreases, so that it can finally fall below the zero breakover voltage of the thyristor. The thickness of the n-base zone der Diode wird so weit verkleinert bzw. der Dickenunterschied der η-Basiszone im Thyristor und im Diodenbereich wird derart eingestellt, daß einerseits die erstrebte Erniedrigung der dynamischen Durchlaßspan-zone of the diode is reduced or the The difference in thickness of the η base zone in the thyristor and in the diode area is set in such a way that, on the one hand, the Desired lowering of the dynamic forward voltage

nung erreicht wird, andererseits aber die Durchbruchsspannung der Diode nicht unter der Nullkippspannung des Thyristors liegt. Die Durchbruchsspannung für das Bauelement soll nicht durch Erreichen der Grenzfeldstärke mehr, als zulässig ist, herabgesetzt werden. Ebenfalls darf die Zwischenzone der Diode nicht so dünn sein, daß es zu einem unerwünschten Rückstromabriß kommt, weil dieser — etwa bei Verwendung der Bauelemente in Fernsehgeräten — eine weitere Bildstörung, einen sogenannten »Schwarzbalken«, zur Folge hätte.voltage is achieved, but on the other hand the breakdown voltage of the diode is not below the zero breakover voltage of the thyristor. The breakdown voltage for the component should not be achieved by reaching the limit field strength more than is permitted. Likewise, the intermediate zone of the diode must not be like this be thin that it comes to an undesirable backflow because of this - for example when using the Components in televisions - another picture disturbance, a so-called »black bar«, for Consequence would have.

Der beschleunigte Aufbau der Ladungsträgerkonzentration in der n- Basiszone der Diode wird neben der Verringerung der Schichtdicke auch noch durch eine erhöhte Ladungsträgerlebensdauer in diesem Bereich bewirkt. Andererseits darf wegen der geforderten geringen Freiwerdezeit des Thyristors und der geforderten geringen Sperrverzugszeit der Diode die Trägerlebensdauer weder im Thyristor- noch im Diodenbereich bestimmte Höchstwerte überschreiten. u> Daher ist zusätzlich zur Leitfähigkeitsdotierung, wodurch die gewünschte Schichtenanordnung des Bauelementes hergestellt wird, eine Lebensdauerdotierung zur Erniedrigung der Ladungsträgerlebensdauer erforderlich. 2jThe accelerated build-up of the charge carrier concentration in the n-base zone of the diode is caused not only by the reduction in the layer thickness but also by an increased charge carrier life in this area. On the other hand, because of the required short release time of the thyristor and the required short blocking delay time of the diode, the carrier life must not exceed certain maximum values, neither in the thyristor nor in the diode area. u> Therefore, in addition to the conductivity dopant, thereby producing the desired layer arrangement of the device, a life doping to lower the carrier lifetime required. 2y

Die Lebensdauerdotierung wird in bekannter Weise durch eine abschließende Golddiffusion durchgeführt. Bei einem Bauelement dessen Diodenbasisschicht dünner als die Thyristorbasisschicht ist, dessen Diodenn ⁺-Schicht (Kathodenzone) jedoch dicker als die Thyristoren-η +-Schicht (Emitterzone) ist, ergibt sich eine örtliche Verteilung der Ladungsträgerlebensdauer in der gesamten Basisschicht derart, daß die Trägerlebensdauer im Diodenbereich größer als im Thyristorbereich ist.The lifetime doping is carried out in a known manner by means of a final gold diffusion. In the case of a component whose diode base layer is thinner than the thyristor base ^{layer, but whose diode +} layer (cathode zone) is thicker than the thyristor η + layer (emitter zone), the result is a local distribution of the charge carrier life in the entire base layer in such a way that the carrier life is larger in the diode area than in the thyristor area.

Bekanntlich zeigt ja die Löslichkeit des Goldes in hochdotierten Zonen, insbesondere in Zonen vom n-Leitungstyp, höhere Werte. Demzufolge wird im Bereich der an die η+ -Zone angrenzenden n-Basiszone die Ladungsträgerlebensdauer größer als in anderen Bereichen. Da die η+ -Schicht der Diode — die Kathodenzone — wesentlich dicker ist als die η+ -Schicht des Thyristors — die Emitterzone —, wirkt sie bei gleicher mittlerer Dotierung auch stärker als Getter als diese. Somit ist im Diodenbereich die Ladungsträgerlebensdauer höher als im Thyristorbereich. As is well known, shows the solubility of gold in highly doped zones, especially in zones of n-line type, higher values. Accordingly, in the area of the n-base zone adjoining the η + zone the charge carrier life is longer than in other areas. Since the η + layer of the diode - the Cathode zone - is much thicker than the η + layer of the thyristor - the emitter zone - acts with the same average doping, they are also stronger than getters than these. Thus in the diode area the Charge carrier lifetime higher than in the thyristor range.

Da sich andererseits aber auch wieder gezeigt hat, daß eine zu hohe Ladungsträgerlebensdauer im Diodenbereich zu einem ungünstigen Ausschaltverhalten der Diode führt, wird eine übermäßige Lebensdauererhöhung der Ladungsträger jedoch vermieden. Der Vorteil der Golddiffusion liegt somit darin begründet, daß durch diesen abschließenden Verfahrensschritt in der oben geschilderten Weise sowohl die Höhe der Lebensdauer der Ladungsträger Oberhaupt als auch ihr Unterschied in den angrenzenden Schichten auf die vorgesehenen Werte zuverlässig eingestellt werden können.Since, on the other hand, it has also been shown again that too long a charge carrier lifetime in the Diode area leads to an unfavorable turn-off behavior of the diode, an excessive increase in service life the load carrier, however, avoided. The advantage of gold diffusion is thus justifies that through this final step in the manner described above both the Amount of service life of the charge carriers in general as well as their difference in the adjacent layers can be reliably set to the intended values.

Einzelne Schnitte eines Verfahrens zum Herstellen eines Thyristors mit einer monolithisch integrierten Diode der oben beschriebenen Art werden an Hand einiger Ausführungsbeispiele und der — teilweise schematischen — Zeichnungen (F i g. 1 bis 8) näher beschrieben.Individual sections of a method for manufacturing a thyristor with a monolithically integrated Diodes of the type described above are based on some exemplary embodiments and - partially schematic - drawings (F i g. 1 to 8) described in more detail.

Man geht bei der Durchführung des Verfahrens von einer Halbleiterscheibe t der Fig. 1 aus,beispielsweise von einer Siliziumscheibe vom n-Leitungstyp mit einer Schichtdicke von etwa 210 μιπ, auf deren Oberflächen zunächst dichte und dicke Oxidschichten 2 und 3 erzeugt werden, was etwa durch eine 16stündige Oxydation bei einer Temperatur von ungefähr 1200⁰C in feuchtem Sauerstoff erreicht wird.When carrying out the method, one starts from a semiconductor wafer t of FIG. 1, for example from a silicon wafer of the n-conductivity type with a layer thickness of about 210 μm, on the surfaces of which dense and thick oxide layers 2 and 3 are initially produced, which is about 16 hours of oxidation at a temperature of approximately 1200 ^° C. in moist oxygen is achieved.

Nach den bekannten Verfahren der Halbleitertechnologie werden nun die Oxidschichten 2 und 3 mit Hilfe der Photolack- oder Siebdrucktechnik mit Schichten 4 und 5 abgedeckt, wobei solche Stellen von einer Beschichtung freibleiben, von denen die Oxidschicht in einem weiteren Verfahrensschritt mit Hilfe von Flußsäure oder einem Flußsäure enthaltenden Lösungsmittel wieder entfernt wird. Man erhält dadurch eine Struktur mit einem geöffneten Diodenring 6, wie sie in Fig.2 dargestellt ist.According to the known methods of semiconductor technology, the oxide layers 2 and 3 are now with the help of Photoresist or screen printing covered with layers 4 and 5, such places being covered by a coating remain free, of which the oxide layer in a further process step with the help of hydrofluoric acid or a solvent containing hydrofluoric acid is removed again. This gives a structure with an open diode ring 6, as shown in Fig.2.

Die Photolack- oder Siebdrucklackschichten 4 und 5 werden darauf mit einem Lösungsmittel wieder entfernt, und in einer ersten Diffusion wird durch Eindiffusion von Phosphor aus einer Phosphornitridquelle in einer geschlossenen Quarzampulle bei einer Temperatur von etwa 1250°C eine η+ -Schicht 7 gemäß Fig.3 — erzeugt. Die Diffusionszeit ist abhängig von der Scheibendicke des Halbleitermaterials und von den besonderen Bedingungen einer zweiten und einer dritten Diffusion, die sich an die erste anschließen und die weiter unten näher beschrieben werden. Die Diffusionszeit der ersten Diffusion soll vorzugsweise so gewählt werden, daß nach Beendigung aller Diffusionsschritte eine Struktur nach F i g. 5 vorhanden ist. In dem beschriebenen Beispiel mit einer Scheibendicke des Ausgangsmaterials von etwa 210 μηι wird in etwa 5C Stunden eine η⁴-Schicht 7 mit einer Schichtdicke vor etwa 60 bis 70 μηη erzeugt.The photoresist or screen printing lacquer layers 4 and 5 are then removed again with a solvent, and in a first diffusion an η + layer 7 according to FIG. 3 - generated. The diffusion time depends on the thickness of the wafer of the semiconductor material and on the special conditions of a second and a third diffusion which follow the first and which are described in more detail below. The diffusion time of the first diffusion should preferably be chosen so that after completion of all diffusion steps a structure according to FIG. 5 is present. In the example described with a slice thickness of the starting material of about 210 μm, an η ⁴ layer 7 with a layer thickness of about 60 to 70 μm is produced in about 5C hours.

In einer zweiten Diffusion mit Galliumphosphid ah Diffusionsquelle wird während einer Dauer von etwa IC Stunden bei einer Temperatur von etwa 1250°C eine Struktur gemäß Fig.4 mit den p-leitenden Schichten 8 und 9 erzeugt. Diese Schichten 8 und 9 befinden sich unterhalb der Oxidschichten 2 und 3, die für das diffundierende Gallium durchlässig sind, und weiser eine Schichtdicke von etwa 38 bis 42 μηι und eine Störstellenkonzentration von (3,5... 5,0) ■ 10¹⁸ Ato me · cm-³, vorzugsweise 4,5 · 10¹⁸ Atome · cm-³, auf Die hoch dotierte η+ -Schicht 7 wird durch die geringe Konzentration der eindiffundierenden Galliumatome praktisch kaum verändert.In a second diffusion with gallium phosphide as a diffusion source, a structure according to FIG. These layers 8 and 9 are located below the oxide layers 2 and 3, which are permeable to the diffusing gallium, and wiser a layer thickness of about 38 to 42 μm and an impurity concentration of (3.5 ... 5.0) ■ 10 ¹⁸ Ato me · cm- ³ , preferably 4.5 · 10 ¹⁸ atoms · cm- ³ , on The highly doped η + -layer 7 is practically hardly changed by the low concentration of the diffusing gallium atoms.

Entsprechend der Konzentration und der Eindringtiefe der p-Schichten 8 und 9 nach der zweiten Diffusior wird — wie F i g. 5 zeigt — in einer dritten Diffusion, die sich an die Öffnung des Kathodenringes 10 anschließt während einer Dauer von etwa 8 bis 15 Stunden vorzugsweise 12 Stunden, bei einer Temperatur vor etwa 1250⁰C aus einer Galliumphosphidquelle ähnlich wie bei der zweiten Diffusion eine n+-Schicht 11 erzeugt. Dabei diffundieren sowohl die in der zweiter Diffusion eindiffundierten Dotierstoffe als auch dk η+-Schicht 7, die in der ersten Diffusion gebildet wurde weiter ein und erzeugen eine Struktur nach F i g. 5. Di« einzelnen Schichtdicken betragen am Ende der drittel Diffusion bei der n+-Schicht 7 etwa 80 bis 90 μπι, bei dei η+-Schicht 11 etwa 30 μπι und bei den p-Schichten 8 unc 9 etwa 60 μπι. Dabei ist die Differenz der Schichtdickei der Basiszonen 14 von Thyristor und Diode (x-y dei F i g. 5) von wesentlicher Bedeutung, und der angegebe ne Größenbereich stellt eine bevorzugte Ausführungs form der Erfindung dar. In dem beschriebenen erstei Beispiel beträgt diese Differenz vorzugsweise 20 bii 30 μπι.According to the concentration and the penetration depth of the p-layers 8 and 9 after the second diffuser - as FIG. 5 shows - in a third diffusion, which follows the opening of the cathode ring 10, for a period of about 8 to 15 hours, preferably 12 hours, at a temperature of about 1250 ^° C. from a gallium phosphide source similar to the second diffusion, an n + - Layer 11 generated. Both the dopants diffused in the second diffusion and the dk η + layer 7 that was formed in the first diffusion continue to diffuse in and produce a structure according to FIG. 5. The individual layer thicknesses at the end of the third diffusion are about 80 to 90 μm for the n + layer 7, about 30 μm for the η + layer 11 and about 60 μm for the p layers 8 and 9. The difference in the layer thickness of the base zones 14 of thyristor and diode (xy dei Fig. 5) is of essential importance, and the specified size range represents a preferred embodiment of the invention. In the first example described, this difference is preferably 20 up to 30 μm.

Da dieses Verfahren in seinem Endergebnis außerordentlich genaue und reproduzierbare Diffusionsergebnisse liefen, liefert es auch ideale Ausgangsbedingungen für die von den Diffusionsergebnissen sehr Mark abhangige Golddiffusion, die wiederum für die Erzielung von Bauelementen, die für hohe Frequenzen geeignet sind, sich als besonders zweckmäßig erwiesen hatBecause this procedure is extraordinary in its end result If exact and reproducible diffusion results were obtained, it also provides ideal starting conditions for the gold diffusion, which is very pith dependent on the diffusion results, which in turn is responsible for the achievement of of components that are suitable for high frequencies have proven to be particularly useful has

lür diese Golddiffusion werden die aus der zweiten Galliumphnsphiddiffusion kommenden Scheiben zur Entfernung der Oxidschichten etwa 5 min mit etwa 4()prozcnligcr I lußsäurelösung behandelt. In einem anschließenden Zementationsprozeß wird aus einer Goldlösung, die vorzugsweise etwa 10~⁴ Gewichtsprozent Gold in 1.5 normaler Flußsäurelösung enthält, eine iibcr die gesamte Scheibe gleichmäßige Goldschicht abgeschieden. Darauf wird während der Dauer von etwa einer Stunde bei einer Temperatur, die zwischen 800 und 950"C. vorzugsweise zwischen 870 und 875°C liegt, das Gold eindiffundiert.For this gold diffusion, the disks coming from the second gallium phosphide diffusion are treated for about 5 minutes with about 4% hydrofluoric acid solution to remove the oxide layers. In a subsequent cementation process, a gold layer that is uniform over the entire disk is deposited from a gold solution, which preferably contains about 10 ~ ⁴ percent by weight gold in 1.5 normal hydrofluoric acid solution. The gold is then diffused in over a period of approximately one hour at a temperature which is between 800 and 950 ° C., preferably between 870 and 875 ° C.

In einem zweiten Beispiel werden als Ausgangsmaterial I ialbleiterscheiben aus Silizium mit einer Schichtdikke von etwa 180 μιη verwendet. Die n+ -Schicht 7 wird während einer Dauer von etwa 50 Stunden bei einer Temperatur von etwa 1250⁰C mit Arsen als Dotierstoff erzeugt. An Stelle der beiden zweiten und dritten Diffusionen, die im ersten Beispiel beschrieben wurden, wird hier durch eine einzige Doppeldiffusion mit Galliumarsenid als Dotierstoff während einer Dauer von etwa 20 Stunden bei einer Temperatur von etwa 1250"C eine Schichtenfolge gemäß Fig. 5 erzeugt, wobei die einzelnen Schichtdicken bei der η+ -Schicht 7 etwa 65 bis 75 μιη. bei der η + -Schicht 11 etwa 20 μιη und bei den p-Sehichten 8 und 9 etwa 45 μιη betragen.In a second example, semiconductor disks made of silicon with a layer thickness of approximately 180 μm are used as the starting material. The n + layer 7 is produced for a period of about 50 hours at a temperature of about 1250 ^° C. using arsenic as the dopant. Instead of the two second and third diffusions that were described in the first example, a single double diffusion with gallium arsenide as the dopant for a period of about 20 hours at a temperature of about 1250 ° C. produces a layer sequence according to FIG the individual layer thicknesses in the η + -layer 7 are approximately 65 to 75 μm, in the η + -layer 11 approximately 20 μm and in the p-layers 8 and 9 approximately 45 μm.

In einem weiteren Ausführungsbeispiel des Verfahrens zur Herstellung eines Thyristors mit monolithisch integrierter Diode wird zunächst, wie im ersten Beispiel beschrieben und in den Fig. 1 und 2 erläutert wurde, eine Siliziumscheibe 1 mit Oxidschichten 2 und 3 und Siebdruck- oder Photolackschichten 4 und 5 versehen. In Abwandlung des ersten Beispiels wird darauf aber nicht der η ' -Diodenring 6 geöffnet, sondern zunächst in einem Randbereich 12 — wie Fig. 6 zeigt — die Ί Oxidschicht entfernt und mil Hilfe einer anschließenden Borddiffusion während einer Dauer von etwa 34 Stunden bei einer Temperatur von etwa 125O°C eine p-Schicht 13 erzeugt, deren Schichtdicke nach dieser ersten Diffusion etwa 60 bis 70 μιη beträgt. Danach wirdIn a further exemplary embodiment of the method for producing a thyristor with a monolithically integrated diode, as described in the first example and explained in FIGS. 1 and 2, a silicon wafer 1 is provided with oxide layers 2 and 3 and screen printing or photoresist layers 4 and 5 . In a modification of the first example, however, the η 'diode ring 6 is not opened, but instead the Ί oxide layer is first removed in an edge region 12 - as shown in FIG A p-layer 13 is produced from about 125O ° C., the layer thickness of which is about 60 to 70 μm after this first diffusion. After that, will

ίο die Oxidschicht 2 im Diodenbereich 12 wieder geschlossen und im Bereich 6 geöffnet.ίο the oxide layer 2 in the diode area 12 again closed and open in area 6.

In der nun folgenden Diffusion mit Galliumphosphid als Dotierstoff, die während einer Dauer von etwa 10 Stunden bei einer Temperatur von etwa 1250⁰CIn the following diffusion with gallium as a dopant, during a period of about 10 hours at a temperature of about 1250 ⁰ C

iS durchgeführt wird, werden — wie F i g. 7 zeigt — die η+ -Schicht 7 sowie die beiden p-Schichten 8 und 9 gebildet, wobei die Schichtdicke der η + -Schicht 7 etwa 30 μηι und die Schichtdicke der beiden p-Schichten 8 und 9 etwa je 40 μιη betragen. Während dieser zweiten Diffusion wandert auch die Diffusionsfront der p-Schicht 13 weiter, wodurch sich ihre Schichtdicke auf 70 bis 80 μιη vergrößert.iS is carried out - as FIG. 7 shows - the η + layer 7 and the two p-layers 8 and 9 are formed, the layer thickness of the η + layer 7 being approximately 30 μm and the layer thickness of the two p-layers 8 and 9 are approximately 40 μm each. During this second Diffusion also moves the diffusion front of the p-layer 13 further, whereby its layer thickness increases 70 to 80 μm enlarged.

In einer dritten Diffusion, die sich an die Öffnung des Kathodenringes 10 anschließt, wird während einer Dauer von etwa 12 Stunden bei einer Temperatur von etwa 1250° C aus einer Galliumphosphidquelle eine η+-Schicht 11 erzeugt, wobei wiederum auch die Diffusionsfronten der vorangegangenen Diffusionen weiterwandern. Man erhält schließlich eine Anordnung, die in F i g. 8 dargestellt ist und deren einzelne Schichtdicken etwa nachstehende Werte aufweisen:In a third diffusion that extends to the opening of the Cathode ring 10 connects, is for a period of about 12 hours at a temperature of about 1250 ° C from a gallium phosphide source, an η + layer 11 is generated, which in turn also includes the Diffusion fronts of the previous diffusions move on. Finally, an arrangement is obtained the in F i g. 8 and the individual layer thicknesses have approximately the following values:

η+ -Schicht 750 μπι; p-Schicht 830 μπι; p-Schicht 9 60μΐη: η+ -Schicht 1130 μιη; p-Schicht 1375 bis 85 μπι. Der für die Erfindung wesentliche Schichtdickenunterschied x-y der n-Basisschicht 15 im Thyristor- und im Diodenbereich wird also in diesem Fall durch eine Vergrößerung der Dicke der p-Schicht 13 erzielt während dies im ersten Beispiel auf die vergrößerte Dicke der η + -Schicht 7 zurückgeht.η + layer 750 μm; p-layer 830 μπι; p-layer 9 60μΐη: η + layer 1130 μιη; p-layer 1375 to 85 μm. The layer thickness difference xy of the n-base layer 15 in the thyristor and diode areas, which is essential for the invention, is thus achieved in this case by increasing the thickness of the p-layer 13, whereas in the first example this is due to the increased thickness of the η + layer 7 .

Hierzu 1 Blatt Zeichnungen1 sheet of drawings

Claims

Patent claims:

1. Thyristor mit einer monolithisch integrierten Diode mit einer gemeinsamen Basisschicht wobei S der Diodenbereich aus einem Teil der gemeinsamen Basisschicht und zwei daran angrenzenden hochdotierten Randzonen entgegengesetzten Leitungstyps besteht, dadurch gekennzeichnet, daß die Dicke der gemeinsamen Basisschicht (14, 15) im Diodenbereich (y) kleiner als die Dicke der Basisschicht (14,15) im Thyristorbereich (x) ist1. Thyristor with a monolithically integrated diode with a common base layer where S the diode area consists of part of the common base layer and two adjoining highly doped edge zones of opposite conductivity type, characterized in that the thickness of the common base layer (14, 15) in the diode area (y ) is smaller than the thickness of the base layer (14,15) in the thyristor area (x)

2. Thyristor nach Anspruch 1, dadurch gekennzeichnet, daß die gemeinsame Basisschicht (14, 15) η-leitend ist2. Thyristor according to claim 1, characterized in that the common base layer (14, 15) is η-conductive

3. Thyristor nach Anspruch 2, dadurch gekennzeichnet, daß die Schichtdickenverringerung der gemeinsamen n-Basisschicht (H) im Diodenbereich aui eine Schichtdicken vergrößerung der η+-leitenden Randzone der Diode (7) zurückzuführen ist3. Thyristor according to claim 2, characterized in that the reduction in layer thickness common n-base layer (H) in the diode area is due to an increase in layer thickness of the η + -conducting edge zone of the diode (7)

4. Thyristor nach Anspruch 2 oder 3, dadurch gekennzeichnet daß die Schichtdickenverringerung der gemeinsamen n-Basisschicht (15) im Diodenbereich auf eine Schichtdickenvergrößerung der p-leitenden Randzone der Diode (13) zuriickzuführen ist.4. Thyristor according to claim 2 or 3, characterized in that the layer thickness reduction the common n-base layer (15) in the diode area to an increase in layer thickness p-conducting edge zone of the diode (13) is to be returned.

5. Thyristor nach einem der Ansprüche 2 bis 4, dadurch gekennzeichnet, daß die gemeinsame n- Basisschicht (14,15) im Diodenbereich eine höhere Ladungsträgerlebensdaaer als im Thyristorbereich aufweist5. Thyristor according to one of claims 2 to 4, characterized in that the common n-base layer (14,15) in the diode area a higher one Has charge carrier lifespan than in the thyristor area

6. Thyristor nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß der Halbleiterkörper aus Silizium besteht6. Thyristor according to one of claims 1 to 5, characterized in that the semiconductor body is made of silicon

7. Verfahren zum Herstellen eines Thyristors mit einer monolithisch integrierten Diode mit einer gemeinsamen Basisschicht nach einem der Ansprüche 2 bis 6, gekennzeichnet durch folgende Verfahrensschritte7. A method for producing a thyristor with a monolithically integrated diode with a common base layer according to one of claims 2 to 6, characterized by the following Procedural steps

a) Beschichten einer Halbleiterscheibe (1) vom n-Leitungstyp mit Oxidschichten (2) und (3) sowie Siebdruck- oder Photolackschichten (4) und (5),a) Coating a semiconductor wafer (1) of the n-conductivity type with oxide layers (2) and (3) as well as screen printing or photoresist layers (4) and (5),

b) öffnen eines Diodenringes (6) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Phosphor aus einer Phosphornitridquelle zur Erzeugung einer η+-Schicht (7)b) opening a diode ring (6) in the covering oxide layers by etching with hydrofluoric acid or solutions containing hydrofluoric acid and diffusion of phosphorus from a phosphorus nitride source to produce an η + layer (7) in einer ersten Diffusion,in a first diffusion,

c) Eindiffusion von Gallium aus einer Gallium- so phosphidquelle unter Beibehaltung der abdekkenden Oxidschichten zur Erzeugung von p-leitenden Schichten (8) und (9) während einer zweiten Diffusion,c) Inward diffusion of gallium from a gallium so phosphide source while retaining the covering oxide layers for the production of p-type layers (8) and (9) during a second diffusion,

d) öffnen eines Kathodenringes (10) in den J5 abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Phosphor aus einer Galliumphosphidquelle zur Erzeugung einerd) open a cathode ring (10) in the J5 covering oxide layers by etching with hydrofluoric acid or solutions containing hydrofluoric acid and diffusion of phosphorus from a Gallium phosphide source to produce a η + -Schicht (11) in einer dritten Diffusion.η + layer (11) in a third diffusion.

8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, daß bei einer Halbleiterscheibe aus Silizium mit einer Scheibendicke von etwa 210 pm als Ausgangsmaterial die η + -Schicht (7) in der ersten Diffusion während einer Dauer von etwa 50 Stunden bei einer Temperatur von etwa 1250⁰C mit einei Schichtdicke von etwa 60 bis 70 μίτι erzeugt wird.8. The method according to claim 7, characterized in that in the case of a semiconductor wafer made of silicon with a wafer thickness of about 210 μm as the starting material, the η + layer (7) in the first diffusion for a period of about 50 hours at a temperature of about 1250 ⁰ C with a layer thickness of about 60 to 70 μίτι is generated.

9. Verfahren nach Anspruch 7 oder 8, dadurch9. The method according to claim 7 or 8, characterized

gekennzeichnet daß die p-leitenden Schichten (8) und (9) in der zweiten Diffusion während einer Dauer von etwa 10 Stunden bei einer Temperatur von etwa 1250⁰C mit einer Schichtdicke von etwa 38 bis 42 μΐη und mit einer Störstellenkonzentration von etwa (3,5...5,O) · 10¹⁸ Atome cm³ erzeugt werden.characterized in that the p-conductive layers (8) and (9) in the second diffusion for a duration of about 10 hours at a temperature of about 1250 ⁰ C with a layer thickness of about 38 to 42 μΐη and with an impurity concentration of about (3 , 5 ... 5, O) 10 ¹⁸ atoms cm ^{3 are} generated.

10. Verfahren nach einem der Ansprüche 7 bis 9, dadurch gekennzeichnet, daß die η+Schicht (U) in der dritten Diffusion während einer Dauer von 8 bis 15 Stunden und bei einer Temperatur von etwa 125O⁰C mit einer Schichtdicke von etwa 30 pm erzeugt wird.10. The method according to any one of claims 7 to 9, characterized in that the η + layer (U) in the third diffusion for a duration of 8 to 15 hours and at a temperature of about 125O ⁰ C with a layer thickness of about 30 pm is produced.

11. Verfahren nach einem der Ansprüche 7 bis 10, dadurch gekennzeichnet daß die Differenz der Schichtdicken der gemeinsamen Basiszone im Thyristorbereich und im Diodenbereich (x-y) 20 bis 30 μπι beträgt11. The method according to any one of claims 7 to 10, characterized in that the difference in the layer thicknesses of the common base zone in the thyristor area and in the diode area (xy) is 20 to 30 μπι

12. Verfahren zum Herstellen eines Thyristors mit einer monolithisch integrierten Diode mit einer gemeinsamen Basisschicht nach einem der Ansprüche 1 bis 6, gekennzeichnet durch folgende Verfahrensschritte12. Method of making a thyristor with a monolithically integrated diode with a common base layer according to one of claims 1 to 6, characterized by the following Procedural steps

b) öffnen eines Diodenringes (6) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Arsen zur Erzeugung einer η + -Schicht (7) in einer ersten Diffusion,b) opening a diode ring (6) in the covering oxide layers by etching with hydrofluoric acid or solutions containing hydrofluoric acid and diffusion of arsenic to produce a η + layer (7) in a first diffusion,

c) öffnen eines Kathodenringes (10) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen unter Beibehaltung der übrigen Abdeckschichten und Eindiffusion von Gallium und Arsen aus einer Galliumarsenidquelle zur gleichzeitigen Erzeugung einer η+ -Schicht (11) und von p-Schichten (8) und (9) in einer zweiten Diffusion.c) opening a cathode ring (10) in the covering oxide layers by etching Solutions containing hydrofluoric acid or hydrofluoric acid while retaining the remaining cover layers and diffusing in gallium and Arsenic from a gallium arsenide source for the simultaneous generation of an η + layer (11) and from p-layers (8) and (9) in a second diffusion.

13. Verfahren nach Anspruch 12, dadurch gekennzeichnet, daß bei einer Halbleiterscheibe aus Silizium mit einer Scheibendicke von etwa 180 pm als Ausgangsmaterial die η+-Schicht (7) in der ersten Diffusion während einer Dauer von etwa 50 Stunden bei einer Temperatur von etwa 1250⁰C mit einer Schichtdicke von etwa 65 bis 75 pm erzeugt wird.13. The method according to claim 12, characterized in that in the case of a semiconductor wafer made of silicon with a wafer thickness of about 180 μm as the starting material, the η + layer (7) in the first diffusion for a period of about 50 hours at a temperature of about 1250 ⁰ C is generated with a layer thickness of about 65 to 75 μm.

14. Verfahren nach Anspruch 12 oder 13, dadurch gekennzeichnet, daß die η + -leitende Schicht (11) und die p-leitenden Schichten (8) und (9) gleichzeitig in der zweiten Diffusion während einer Dauer von etwa 20 Stunden bei einer Temperatur von etwa 1250⁰C mit einer Schichtdicke von etwa 20 pm und etwa je 45 pm erzeugt werden.14. The method according to claim 12 or 13, characterized in that the η + -conductive layer (11) and the p-conductive layers (8) and (9) simultaneously in the second diffusion for a period of about 20 hours at one temperature of approximately 1250 ^° C. with a layer thickness of approximately 20 μm and approximately 45 μm each.

15. Verfahren zum Herstellen eines Thyristors mit einer monolithisch integrierten Diode mit einer gemeinsamen Basisschicht nach einem der Ansprüche 2 bis 6, gekennzeichnet durch folgende Verfahrensschritte15. A method for producing a thyristor with a monolithically integrated diode with a common base layer according to one of claims 2 to 6, characterized by the following Procedural steps

a) Beschichten einer Halbleiterscheibe (1) vom n-Leitungstyp mit Oxidschichten (2) und (3) sowie Siebdruck- oder Photolack schichten (4) und (5),a) Coating a semiconductor wafer (1) of the n-conductivity type with oxide layers (2) and (3) as well as screen printing or photoresist layers (4) and (5),

b) öffnen eines Randbereiches (12) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Bor zur Erzeugungb) opening an edge region (12) in the covering oxide layers by etching Hydrofluoric acid or solutions containing hydrofluoric acid and diffusion of boron for production

einer p-Schicht (13) in einer ersten Diffusion und Schließen der Oxidschicht im Randbereicha p-layer (13) in a first diffusion and closing of the oxide layer in the edge area imin the

c) öffnen eines Diodenringes (6) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen unter Beibehaltung der übrigen Abdeckung und Eindiffusion von Gallium und Phosphor aus einer Galliumphosphidquelle zur Erzeugung einer η+-Schicht (7) und von p-Schichten (fc)undc) opening a diode ring (6) in the covering oxide layers by etching with hydrofluoric acid or solutions containing hydrofluoric acid while retaining the remaining cover and Inward diffusion of gallium and phosphorus from a gallium phosphide source for generation an η + -layer (7) and p-layers (fc) and

g) in einer zweiten Diffusion, ITnen eines Kathodenringes (10) in den abdeckenden Oxidschichten durch Ätzen mit Flußsäure oder Flußsäure enthaltenden Lösungen und Eindiffusion von Phosphor aus einer Galliumphosphidquelle zur Erzeugung einer η + -Schicht (11) in einer dritten Diffusion.g) in a second diffusion, ITnen a cathode ring (10) in the covering oxide layers by etching with Hydrofluoric acid or solutions containing hydrofluoric acid and diffusion of phosphorus from a Gallium phosphide source for producing an η + layer (11) in a third diffusion.

16. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß bei einer Halbleiterscheibe aus Silizium mit einer Scheibendicke von etwa 210 μΐπ als Ausgangsmaterial die p-Schicht (13) in der ersten Diffusion während einer Dauer von etwa 34 Stunden bei einer Temperatur von etwa 1250⁰C mit einer Schichtdicke von etwa 60 bis 70 μηι erzeugt wird.16. The method according to claim 15, characterized in that in a semiconductor wafer made of silicon with a wafer thickness of about 210 μΐπ as the starting material, the p-layer (13) in the first diffusion for a period of about 34 hours at a temperature of about 1250 ⁰ C is generated with a layer thickness of about 60 to 70 μm.

17. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß die η+-leitende Schicht (7) und die p-leitenden Schichten (8) und (9) in der zweiten Diffusion während einer Dauer von etwa 10 Stunden bei einer Temperatur von etwa 1250⁰C mit einer Schichtdicke von 30 μπι und etwa je 40 μπι erzeugt werden.17. The method according to claim 15 or 16, characterized in that the η + -conductive layer (7) and the p-conductive layers (8) and (9) in the second diffusion for a period of about 10 hours at a temperature of about 1250 ⁰ C with a layer thickness of 30 μπι and about 40 μπι each can be generated.

18. Verfahren nach einem der Ansprüche 15 bis 17, dadurch gekennzeichnet, daß die η+ -leitende Schicht (U) in der dritten Diffusion während einer Dauer von etwa 12 Stunden bei einer Temperatur von etwa 1250⁰C mit einer Schichtdicke von etwa 30 μπι erzeugt wird.18. The method according to any one of claims 15 to 17, characterized in that the η + -conducting layer (U) in the third diffusion for a duration of about 12 hours at a temperature of about 1250 ⁰ C with a layer thickness of about 30 μπι is produced.

19. Verfahren nach einem der Ansprüche 7,12 und 15, dadurch gekennzeichnet, daß im Anschluß an die Diffusionen noch eine Golddiffusion durchgeführt wird.19. The method according to any one of claims 7, 12 and 15, characterized in that a gold diffusion is carried out after the diffusions will.

20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, daß das Gold für die Golddiffusion aus einer etwa 10~⁴ Gewichtsprozent Gold in 1,5 normaler Flußsäure enthaltenden Lösung abgeschieden wird.20. The method according to claim 19, characterized in that the gold for the gold diffusion is deposited from a ^{solution containing approximately 10 ~ 4} percent by weight gold in 1.5 normal hydrofluoric acid.

21. Verfahren nach Anspruch 20, dadurch gekennzeichnet, daß die Golddiffusion während einer Dauer von etwa 1 Stunde bei einer Temperatur von etwa 800 bis 950⁰C durchgeführt wird.21. The method according to claim 20, characterized in that the gold diffusion is carried out for a period of about 1 hour at a temperature of about 800 to 950 ⁰ C.