DE1499705A1

DE1499705A1 - Schaltungsanordnung zum UEbertragen von Daten zwischen Speichern mit unterschiedlicher Wortlaenge

Info

Publication number: DE1499705A1
Application number: DE19661499705
Authority: DE
Inventors: Mcmahon Robert Francis
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1965-07-29
Filing date: 1966-07-16
Publication date: 1970-04-02
Also published as: SE300896B; NL6608556A; GB1097230A; FR1487059A; US3380030A

Description

PATENTANWALT DIPL.-ING. H. E. BÖHMER

703 BOBLINGSN SIN DB LFIN GK Il STRASS« 49

FERNSPRECHER (07031} 661 3040

Böblingen, den 11. JuLi 1966 ru-sr

Anmelderin:

International Business Machines Corporation, Armonk, N.Y. 10 504

Amtliches Aktenzeichen: Neuanmeldung Aktenz. der Anmelderin: Docket 7884

Schaltungsanordnung zum Übertragen von Daten zwischen Speichern mit unterschiedlicher Wortlänge.

Die Erfindung betrifft eine Schaltungsanordnung zum Übertragen von Daten zwischen Speichern unterschiedlicher Wortlänge, insbesondere zwischen dem Hauptspeicher in Form eines Kernspeichers und einem Zusatzspeicher in Form eines Plattenspeichers oder Bandspeichers, über dazwischenliegende gesteuerte Torschaltungen und Zwischenregister eines Datenverarbeitungssystems.

Bei der Übertragung von Daten zwischen zwei Speichern ist es hinlänglich bekannt, die Speicher über Zwischenregister zum Zwecke des Datenaustausches miteinander zu synchronisieren. Eine derartige Schaltungsanordnung ist u.a. in der DAS 1 122 744 beschrieben, die dadurch gekennzeichnet 1st, daß zur Aufnahme von willkürlich stellenweise einzuführenden Zahlenwerten besondere Zahlenspeicher vorgesehen sind, die mit der Recheneinrichtung, dem Arbeits- und/oder dem Auswahlspeloher zusammenwirken und die Stellenwerte der Zahlen

0 Q 9 Β 1 4 / 1 5 1 0

BAD

in bestimmbarer Stellenwertzuordnung innerhalb eines durch die Maschine bestimmten Arbeitszyklus zu übertragen gestatten. Es ist auch bekannt, bei dem Übertragungsvorgang die Adressen von einem Speicher zum anderen Speicher umzurechnen. Durch die deutsche Patentschrift 1 099 2^1 ist z.B. ein Gerät zum Übertragen codierter Daten bekanntgeworden, das gekennzeichnet ist durch eine zur übertragungssteuerung jeder Ziffer aus einer ersten Flipflopgruppe vorgesehene zweite Flipflopgruppe, in die infolge eines ersten Signals der Programmeinheit die Stellung der ersten Ziffer im zweiten Umlaufspeicher anzeigende Steuerdaten eingebracht werden, durch eine aus Und- und Oder-Daten bestehende Steuerschaltung, die auf ein folgendes Signal der Programmeinheit hin die Übertragung der in der ersten Flipflopgruppe gespeicherten Ziffern in eine durch Signale der zweiten Flipflopgruppe angezeigte Stellung des zweiten UmlaufSpeichers steuert, durch eine logische Schaltung zur Änderung des Inhaltes der zweiten Flipflopgruppe, so daß diese die Stellung der folgenden Ziffern im zweiten Urnlauf speicher anzeigt, und schließlich gekennzeichnet durch eine weitere logische Schaltung zur Subtraktion einer Einheit von den in dem ersten Umlaufspeicher gespeicherten und die Anzahl der zu übertragenden Ziffern darstellenden Steuerdaten, so daß aufgrund eines einzigen Anfangsbefehls die Vorrichtung den Übertragungsvorgang solange selbsttätig wiederholt, bis die Anzahl der zu übertragenden Ziffern darstellenden Steuerdaten zu Null wird. Bedingt dadurch, daß beide Speicher unterschiedliche Wortlängen aufweisen, geht bei der Übertragung von Daten von dem Speicher mit der kleineren Wortlänge in den Speicher mit der größeren Wortlänge sehr viel Speicherkapazität verloren, wenn je Speicherzelle oder Speicherzelle nur ein Wort des kleineren Speichers gespeichert wird.

Auf dieses Problem richtet sich die vorliegende Erfindung. Der Erfindung liegt deshalb die Aufgabe zt^rirade, eine Schaltungsanordnung zur Anpassung doi' effektiven Vjrtlänf'en dor Speicher zu schaffen, um einen

0098U/1510-

vollgepackten Speicher trotz unterschiedlicher Wortlänge der eingespeicherten Worte su ermöglichen.

Die erfindungsgemäße Lösung der Aufgabe ist durch eine Schaltungsanordnung .charakterisiert, die dadurch gekennzeichnet ist, daß die Datenleitungen der Torschaltungen in beiden Uberträgungseinrichtungen mit jedem der beiden Speicher über je ein mindestens eine Wortlänge fassendes Register e, deren Bitkapazität in einem teilbaren Verhältnis zueinander steht, verbunden sind und daß die Steuerleitungen mit einem die Torsteuersignale erzeugenden Netzwerk verbunden sind, das eingangsseitig mit einem Register verbunden ist, daß von einer mit ihm verbundenen Rechenschaltung, die die Eingangsadresse im Verhältnis der Bitkapazitäten der genannten Register umrechnet und dadurch die neue Adresse und einen Rest erzeugt, dem Rest entsprechende Bitkombinationen zur Steuerung der Torschaltungen erhält.

Die Erfindung wird nachfolgend anhand eines in den Zeichnungen dargestellten Ausführungsbeispiels erklärt. In den Zeichnungen bedeuten:

Fig. 1 eine erfindungsgemäße Schaltung zur Verbindung zweier Speichel¹ mit unterschiedlicher Wörtlänge.,

Fig. 2 ein Schema für die erfindungsgemäße Speicherplatzbelegung und die* dazugehörigen.Adresssen.

Pig. 1 zeigt einen Zusatz- oder Eingabe/Ausgabe-Speieher 10, der an den Hauptspeicher 12 einer Zentraleinheit angepaßt werden soll. Der. Eingabe Ausgabe -Speicher 1.0 besitzt ein Speicheradressenregister 14 . , und ein Daten- oder Ein- und Ausgabe-Register 16, während der Hauptspeicher 12 über das Register 18 angesteuert wird und seine Eingabe/ Ausgabe-Daten über ein Zusammenstellungsregister 20 leitet. In. diesem :

0 098 U/1 510

Ausführungsbeisplel wird angenommen, daß der Zusatzspeicher 10 eine Wortlänge von 72 Bits hat, während der Hauptspeicher 12■ 5J5-Bit-Wörter aufnimmt. Diese Erfindung ist auch bei Speichervorrichtungen mit beliebiger Wortlänge anwendbar.

Zwischen den Registern 16 und 20 sind mehrere Torschaltungen 22, 24, 26, 28, 30 und J52 angeordnet. Jede Torschaltung bearbeitet nur bestimmte Bitgruppen aus jedem Register, die in den die Torschaltungen darstellenden Blöcken angegeben sind. Z.B. steht die Torschaltung 26 mit den Bitstellen 36-71 des Datenregisters 16 und mit den Bitstellen 0-35 des Zusammenstellungsregisters 20 in Verbindung.

Ein Eingangsadressenregister 34 ist als die Haupteingangsquelle für das Speichersystem dargestellt.·Dieses Register 34 kann man sich so denken, daß es Adressen empfängt, die sich mit dem Hauptspeicher 12 vertragen oder in der gleichen Sprache wie dieser vorliegen. Vereinfacht ausgedrückt, entspricht die Adresseneinstellung des Registers 34 stets da? mit derselben Nummer bezeichneten Wortleitung im Hauptspeicher 12. Um die erforderliche Adressenumwandlung beim Austausch mit dem Speicher zu bewirken, wird der Inhalt des Registers in einer Multiplizierschaltung 3ö mit 3/4 multipliziert. Das Produkt oder Resultat der Multiplikation wird zur direkten Einstellung des Registers 14 verwendet, während der Rest, der in diesem Falle entweder gleich 0, gleich 1, gleich 2 oder gleich 3 sein kann, einem Restregister 3Ö zugeführt wird. Dieses liefert ein Ausgangssignal auf der Leitung 3 für den Rest 1, auf der Leitung 2 für. den Rest 2, auf der Leitung 1 für den Rest 3 und auf der Leitung 0 für den Rest 0. Die Leitungen 0 und 3 sind an die Torschalsungen 22 bzw. 32 angeschlossen und steuern diese direkt. Die Leitung T zweigt zu den Und-Schaltungen 40 und k'd ab, und die Leitung 2 zwlgt entsprechend zu den Und-Schaltungen 44 und 46 ab. Die anderen Eingangs«- " signale dieser Und-Schaltungen werden von der ersten und der fcwelten Umlauf selbsthaltesehaltung 48* bzw. |?0 geliefert, wie es nachstehend noch im'einzelnen erläutert wird. ·

0098U/1510

BAD ORlGiNAL GOPY

— Κ —

Bevor nun die Wirkungsweise der Erfindung beschrieben wird, sollen die Verfahren, die zur Anpassung der effektiven Wortlängen der Speicher verwendet werden, kurz beschrieben werden. In dem oben angegebenen Beispiel ist gesagt worden, daß der Speicher 10 und der Hauptspeicher 12 Wortlängen von 72 bzw. 53 Bits haben. Um die. strukturellen Erfordernisse des Speicheranpassungsproblems zu verringern, ist es zunächst wünschenswert, die eff&fciven Wortlängen so anzugleichen,· daß ein relativ einfaches Verhältnis zwischen ihnen hergestellt wird. Das Verhältnis 53 zu 72 läßt sich nicht vereinfachen oder reduzieren, aber es ist leicht einzusehen, daß ein Verhältnis von ^h : 72 sich auf J/K reduzieren läßt, und man kann daher ein annehmbar einfaches Verhältnis in diesem Falle dadurch erreichen, daß man einfach die effektive Länge jedes Hauptspeicher-Wortes um ein 1 Bit erhöht.' Dies läßt sich bequem dadurch erreichen daß man im Zusammenstellungsregister 20 eine zusätzliche Bitstelle vorsieht ,yds es in Fig. 1 durch dessen 54"Bit-Kapazität angedeutet ist. Die praktische Bedeutung einer solchen Regulierung des Verhältnisses besteht darin, daß jetzt vier Wörter aus dem Hauptspeicher 12 miteinander verkettet werden können, um drei vollständige Wortspeicherplätze im Speicher" 10 voll zu besetzen, wie aus dem Verdichtungsmusterdiagramm von Fig. 2 hervorgeht. Zwar könnten ohne die Anpassung 72 Hauptspeicher-Wörter hintereinander verkettet und in 53 Wortplätze des Speichers 10 eingeführt werden, aber die Schaltung,die für eine solche Übertragung und für die Umwandlung der Adressen nötig wäre, würde sehr aufwendig.

Die Annehmbarkeitsschwelle für das korrigierte Wortlängenverhältnis ist also von verschiedenen Faktoren abhängig und ändert sich mit jeder Situation, da jedes Bit, das einem Wort hinzugefügt wird, um das Verhältnis zu reduzieren, eine Sohaltungseinsparung auf Kosten einer unbenutzten oder leerlaufenden Speicherkapazität darstellt. War das ursprüngliche Verhältnis z.B. 17 > 36, so wäre eine korrektur auf 18 : 36 oder 1/2 auf Kosten von 1/18 der Kapazität des Speichers mit der größeren Wortlänge wahrscheinlich in Anbetracht der Einsparungen an Bauelementen

09814/1510

ORIGINAL INSPECTED

annehmbar. War dagegen das ursprüngliche Verhältnis 2 : 9, so würden Kosten- und Kompliziertheitsfaktoren bestimmen, ob eine Korrektur auf 3 : 9" oder 1/3 annehmbar wäre, da dieses eine Opferung von einem Drittel der Kapazität des Zusatzspeichers darstellen würde.

Wie die in Fig. 1 gezeigte Anordnung arbeitet, läßt sich am besten anhand einiger Beispiele beschreiben.

Beispeil I

Es sei angenommen, daß das Wort, das normalerweise die Wortzeile oder den Speicherplatz "28" im Hauptspeicher 12 einnehmen würde, das jedoch im Speicher 10 gespeichert worden ist, zurück in den Hauptspeicher 12 übertragen werden soll. Die im Eingaberegister 34 erscheinende, mit dem Hauptspeicher 12 verträgliche Adresse "28" wird der Multiplizierschaltung 36 zugeführt. Das Produkt der Multiplikation mit 3/^* also die Zahl 21, wird dann dem Register 14 als die umgewandelte Adresse für den Speicher 10 zugeführt. Die Umwandlung läßt sich anhand von PIg. 2 prüfen, wo gezeigt ist, daß das Hauptspeicher-Wort "28" tatsächlich einen Teil der Zeile "21" im Speicher 10 besetzt. Jetzt wird der gesamte Inhalt der Zeile "21" im Speicher 10 entweder löschend oder nichtlöschend in das 72-Bit-umfassende Register 16 übertragen, wo er bis zur Übertragung gespeichert wird. Gleichzeitig wird der Rest der Multiplikation, in diesem Falle" eine "θ", im Register 38 gespeichert und erregt die Ausgangsleitung 0, die zur Torschaltung 22 führt. Dadurch wird der Inhalt der Bitstellen 0-53 im Register 16, der dem vollständigen Hauptspeicher-Wort "28" entspricht (siehe Fig. 2) in das Zusammenstellungsregister 20 übertragen und füllt dies ganz aus. Das Hauptspeicher-Wort "28" ist nun aus dem Speicher 10 wiedergewonnen worden und kann während des nächsten Taktumlaufs in den Hauptspeicher 12 übertragen werden. .

009814/1510 bad original

Deispiel II · ·

Wenn" angenommen wird, daß das Wort "27" aus dem Hauptspeicher 12 in den Speicher 10 zu übertragen ist, so wird dieses 53-Bit-Wort zunächst in das Zusaininenstellungsregister 20 gebracht. Gleichzeitig wird die Adresse "27" aus dem Register 34 der Multiplizierschaltung >6" zugeleitet.. Das ganzzahlige Produkt der Multiplikation ist die Zahl 20, und diese wird dem Register 14 zugeführt, um den Speicher 10 anzusteuern. Durch den Rest 1/4 wird nun die Ausgangsleitung 5 des Restregisters 38 erregt und dadurch die Torschaltung 22 betätigt, so daß der Inhalt des Z.usammenstellungsregisters 20 in die Bitstellen 18-71 des Registers 16 übertragen wird. Wenn dessen Inhalt dann in die Zeile "20" des Speichers übertragen wird, füllt das Wort "27" die letzten drei Viertel der Zeile aus, und dies ist der richtige Speicherplatz, wie aus Fig. 2 hervorgeht.

Beispiel III

Bei der Übertragung des Wortes "26" aus dem Speicher 10 in den Hauptspeicher ergibt die umgewandelte Adresse ein ganzzahliges Produkt 19 und einen Rest 1/2. Das Register 14 wird dann auf 19 eingestellt, urld diese ganze Wortzeile wird in das Datenregister 16 übertragen, und zwar umfaßt sie Teile der Wörter "25" und "26", wie aus Fig. 2 hervorgeht. Durch den Rest 1/2 wird die Ausgangs leitung 2 des Restregisters J>8 erregt, und dadurch werden die Urid-Schaltungen 44 und 46 vorbereitet. Da das Wort "26" in zwei Teile geteilt und in den Zeilen 19 und 20 im Speicher 10 unterge· bracht worden ist, sind zwei Maschinenumläufe nötig, um die getrennten Teile des_# Wortes wiederzugewinnen und sie erneut zusammenzustellen. Während des ersten Umlaufs wird die Selbsthalteschaltung 48 eingeschaltet, um die Und-Schaltung 44 zu betätigen; dadurch wird nun die Torschaltung 26 .geöffnet und überträgt die Bits 56-71 des Datenregisters 16 zu den Bitstellen 0-55 des Zusammenstellungsregisters 20. Aus Fig. 2 ist zu ersehen, daß durch diese Operation die ersten zwei Drittel des Wortes "26" wiedergewonnen worden sind, die in Zeile "19" des Speichers 10 gespeiche .waren. .

009514/1510

BAD ORIGINAL

COPY

damit diG Bits ΐΠ-!χ5 aus dein ZusaninenstellungGregister 20 in die Bitstellen Ό-55 d^s D'-tenregisters 1^ übertragen werden. Anschließend wird dessen InJialt in die Zeile ",9" dc;j ijpeichers 10 übertragen, und die restlichen zwei Drittel des '>.'■... ft e π "Γ?!/¹' besetzen somit die erste Hrilfte der ',„rtelle. Damit ist die Auftuilun:; dos I. >rtos "25" s wie auine Verlcettii'.i," und Minführung l.n Ί.υί'ei naridorf >lgende Gpeicherslullen in Speicher U) .'ilv.e

V-Le nur, der vorstehenden De^ohi-eibiiri;¹; entnuiunen \.erden kan:!, besteht die '.Λ vkunr, der Erfindun₍;; dai'Jn, Vollutandl^e Datenv/örtur· ;:i,l3ahen SpGi.civjrn nit voi'ijühieilenen Mi-bliüi^en ::,u übei'tra^en, mid../.weir üo, da.'3 dadnrcli oine 1 in::!::.:iIe DntGcverdiuhtvuu; b:'.\;. Ausn'itsntif-; der 3peicherkapazitlit erreicht v.'ird, i.ibwol-,1 i'Vir e.in .sei,:¹ :-;e:'iu';er /,UKät^llohcr technischer Aufv.'and erfurdo!'ll(3h i.'it. D.i ο Prin;;.Lplen der Erfindui: " r,ind natürlLci. auf jede Jpoiohoranpa.'jijunr·; i.iif beliobij.ei; '.'-U'tläi :;enparn;r,etern aiajciidbar. Falls :;.J3. das effektive '..v'rtliingenverhältnis 5 : C \rar, sind uelii; in ;⁷/,;ei Richtungen'wirksame Torschaltungen nötig, und es waren sechs Mul'clplikationsresto raöglich. Die Speicher selbst können z.B. Magnetkernspeicher, Bandspeicher, TrOmmeLspeicher usw. sein, ',.eitel'¹ ist diese Erfindung ebenso anwendbar, vienn das .. rtläiigei:v3rhältnis gegenüber dei-i opeicher, j.iifc dem sich die Eingangsadresse verträgt, größer als eins ist, z.B. 4 : 3· Dies würde z.B. in dem oben beschriebenen Beispiel zutreffen, wenn die '■.ortlängen des Haupt- und des angepaßten Speichers vertauscht würden in Y2 bzw. 5J¹· I'"i diesem Falle \/ird der Multiplikationsfaktor einfach in 4 ';; umgekehrt, es sind fünf statt sechs Bitgruppen-Torschaltungen nötig, und die Zahl der Betriebsarten sinkt auf drei ab.

Alle nicht unmittelbar zur Erfindung gehörenden Konstruktionselemente sind um der Einfachheit und Klarheit willen aus der Beschreibung der' Erfindung weggelassen worden. In einem vollständigen S3^rstem würde man die üblichen Taktsteuerungseinrichtungen vorsehen, sowie weiterhin. Einrichtungen, die die Bitgruppen-Torschaltungen veranlassen, die Daten in der gewünschten Richtung weiterzuleiten. Die Erhöhungsfunktion für die betreffenden Register könnte leicht durch eine Und-Schaltung verwirklicht werden, die entweder auf das Signal aur Leitung 1 oder auf Leitung 2 und auf die zweite Umlauiselbsthalteschaltung anspricht.

...009814/1510

BAD ORIGINAL

U997ÖS

Jetzt wird das Register 14 um 1 erhöht, um die Zeile "20" im Speicher 10 zu adressieren, was durch hier nicht gezeigte MIttel geschieht, und zwar auf das Signal auf Leitung 2 hin. Die Zeile "20", die das restliche Drittel des Wortes "26" und das "ganze Wort "27" enthält, wird in das Dntenregister 10 übertragen. Nun wird die zweite Umlaufselbsthalteschaltung 5G eingeschaltet, öffnet die Torschaltung JO Über die Und-Schaltung 46 und bewirkt die Übertragung der Bits 0-I7 aus dem Datenregister 16 in die Bitstellen 36-53 des Zusammeristellungsregisters 20. Damit .ist die Vfiedergewinnung des Wortes "26" abgeschlossen, welches nun vollständig zusammengestellt im Register 20 steht und während des nächsten Takturn-JL au fs zum Hauptspeicher 12 Übertragen werden kann.

Beispiel IV ■

Falls das V.'ort "25'" aus dem Hauptspeicher 12 entnommen und im Speicher 1 gespeichert v/erden soll, wird das ganze V.'ort in das Zusammenstellungsregister 20 übertragen. Durch die Multiplikation des V/ortes "25" ergibt sich ein ganzzahliges Produkt 18 mit einem liest J>/^li. Daher wird das Register 14 auf die Adresse der V.'ortzeile " 1B" eingestellt, und die /lusgangsleitufic 1 des Restregisters J58 wird erregt. Das Ausgangssignal auf Leitung T bereitet die Und-Schaiturigen 40 und 42 vor, und wenn die erste Umlaufselbsthalteschaitung ²Ib* eingeschaltet wird, öffnet die Und-Schaltung 40 die Torschaltung 24, so daß die Bits 0-17 aus dem Zusammenstellungsregister 20 in die Bitstellen 54-7 ί des Datenregisters 16 übertragen werden. V.ährend des nächsten Taktumlaufs wird der Inhalt des Datenregisters 16 in die Zeile "v6" des Speichers 10 übertragen, womit die Übertragung des ersten Drittels des V/ortes "25" in das letzte Viertel der Wortzeile "18" abgeschlossen ist, v/as dem in Pig. 2 gezeigten Verdichtungsmuster entspricht.

Kun wird der Inhalt des Registers i4 urn 1 erhöht, um die Zeile "19" im Speicher iO zu adressieren.Wenn die zv;eite Uinlaul'selbsthalteschaltung 50 eingeschaltet v;ird, betätigt die Und-Schaltung 42 die Torschaltung 28,

0098U/1510 B_AD

copy

Claims

-¹⁰- 149970S

Docket 7BBk:

ri. Juli vy&. ru~sr

P η t ΰ i. t a ,.-ρ η χ* :'.: ο h ο

. ochaltungsanordn^nr zur.-; "bertra^en von Datei·- r/.rioehen ßpeiehern mit unterschiedlicher '.."v-rtlän^e, innbescnder"·; <:\:±vcheii dem Hauptspeicher ur.cl ein-om Zusatzspeicher eines Datenverarbeituii^ssyaterns, über dazwischenliegende T- rscLaltuii^e-r. und Zv/ischenrerister, af-durci; gekennzeichnet, daß die Datenlei tür, ^en der Tcrschaltungen (22 bis ^2) ir. beiden j-bertra tunijen mit jedera der GpeicLsr ("iC bzvi. 12) Über je eir, tens eine Vortlärice des zugehörigen Speichers -fassenden Hegicter (i6 bzw. 2C) e deren Bitkapazität in einem teilbaren Verhältnis zueinander steht,, verbunden sind und daß die Steuerlei tunken' nit einem die Ti-rsteuersi|-;nale erzeugenden Hotzwerk (hO bis 50) verbunden sind, das eirigangsseitii" mit einem Register (j58) verbunden ist, das vcn einer mit ihm verbundener. Hechenschaltung {yZ), die die Eingangsadresse im Verhältnis der Bitkapazitäten der genannten Register umrechnet und dadurch die neue Adresse und einen Rest erzeugt, dem Rest entsprechende Bitkombinationen zur Steuerung der Torschaltungen erhält.
2. Schaltungsanordnung nach Anspruch t, dadurch gekennzeichnet, daß im Torsteuersignal erzeugenden Netzwerk Selbsthalteschaltungen (4'8, 50) angeordnet sind, die beim Auftreten von zusamraengehöri-' gen '„'ortteilen zweier oder mehrerer Worte in mehreren Speicherzeilen des verdichtet geladenen Speichers (10) den Auswahlvorgang Zeile für Zeile in Verbindung mit dem Adressenregister (14)" steuern, das eingangsseitig mit der Rechenschaltung und ausgangsseitig mit dem Speicher (10) verbunden ist.

009814/1510 ^B*^D orig,_Nal

Schaltungsanordnung nach den Ansprüchen 1 /und2_t I dadurch gekennzeichnet * daß die Rechensehaltuhg als Multiplikationssehol--. tune; ausgebildet ist, die die Eingeitigsadrösae mit einem festen Faktor, der sich, aus dem Verhältnis-.der Bitkapäsitäten der "beiden genannten Register ergibt, multipliziert*

Schaltungsanordnung nach den Ansprüchen 2 tind % dadureli ge- . kennzeichnet, daß die Bitkapassität eines der beiden zwischenge*· sohalteten Register (16 lind 20) gleich der V/ortlänge des einen Speichers (10 oder 12) ist, während die Bitkapazität des anderen Registers (20) gröSer als die eigentliche ^Jortlänge des anderen Speichers (20 oder 10) ist.

000814/1510