DE1499191B2

DE1499191B2 - Elektronische einrichtung fuer eine datenverarbeitungsanlage

Info

Publication number: DE1499191B2
Application number: DE1965H0055909
Authority: DE
Inventors: Walter R Canton Ohari Louis G Brockton Mass Lethin (V St A )
Original assignee: Honeywell Inc
Current assignee: Honeywell Inc
Priority date: 1964-05-04
Filing date: 1965-04-29
Publication date: 1973-08-30
Also published as: FI47819C; DK131650C; US3369221A; BE663389A; DE1499191A1; FI47819B; NO124338B; CH434823A; DK131650B; SE337306B; AT264876B; GB1108061A; NL6505670A

Description

Die Erfindung betrifft eine elektronische Einrichtung für eine Datenverarbeitungsanlage zur Datenübertragung zwischen mindestens einem peripheren Gerät und einem Hauptspeicher mit einem zumindest zwei Register aufweisenden Steuerspeicher deren Inhalt zur Feststellung der Speicherplätze von Daten im Hauptspeicher verwendet wird.

Datenverarbeitungsanlagen enthalten zumeist einen ein Steuerteil aufweisenden zentralen Verarbeitungsteil, ein Rechenwerk und einen Speicher mit hoher Arbeitsgeschwindigkeit, der der Steuereinheit und den Rechenwerken des zentralen Verarbeitungsteils zur Verfügung steht. Den zentralen Verarbeitungsteil wiederum umgeben Ein- und Ausgabekanäle, die zu Peripheriegeräten führen. Solche Peripheriegeräte können z. B. Kartenleser zum Eingeben von Eingangsdaten, Massenspeicher wie Magnetband- und Trommelspeicher zum Speichern großer Datenmengen und Drucker zum Ausgeben visuell lesbarer Ergebnisse der Datenverarbeitungsanlage sein.

Allgemein besteht bei derartigen Datenverarbeitungsanlagen der Wunsch, daß die Datenverarbeitung sChritthaltend mit den an den Ein- und Ausgabegeräten anfallenden Daten geschieht. Dabei ist hinderlich, daß es meist nicht nur unbekannt ist, wann ein Datenaustausch zwischen den einzelnen Peripheriegeräten und dem zentralen Verarbeitungsteil stattfinden wird, und daß auch die Datenverarbeitungsgeschwindigkeit des zentralen Verarbeitungsteils vielfach von der Arbeitsgeschwindigkeit der Peripheriegeräte stark abweicht.

Um nun die Datenverarbeitung der Peripheriegeräte besser an die Datenverarbeitung des zentralen Verarbeitungsteils anpassen zu können, wurde in der deutschen Auslegeschrift 1118 506 vorgeschlagen den Hauptspeicher in mehrere Teilspeicher zu unterteilen, so daß ein- oder mehrere Teilspeicher jeweils einem peripheren Gerät zugeordnet werden können. Vorteilhaft bei einer derartigen Ausgestaltung einer Datenverarbeitungsanlage ist es, daß nunmehr mehrere Peripheriegeräte mit dem Hauptspeicher gleichzeitig in Verbindung treten können, so daß die Arbeitsgeschwindigkeit des Hauptspeichers gut genutzt werden kann. Allerdings setzt ein derartiger Aufbau einer Datenverarbeitungsanlage eine Vielzahl von Ablauf steuereinrichtungen voraus, welche die Verarbeitung der zwischen einem Teilspeicher und einem Peripheriegerät auszutauschenden Daten festlegen. Stark vereinfacht ausgedrückt wird also ein großer Rechner in viele kleine Rechner unterteilt, von denen jeweils ein kleiner Rechner einem Peripheriegerät zugeordnet werden kann. Ein derartiger Rechner ist daher relativ aufwendig, wobei immer noch nicht die

Schwierigkeiten behoben werden, die sich durch die unterschiedliche Arbeitsgeschwindigkeit des zentralen Verarbeitungsteils und der Peripheriegeräte ergeben.

Um dieses Problem zu lösen wurde eine Datenverarbeitungsanlage vorgeschlagen, die eine Steuereinheit besitzt, durch welche nacheinander eine Anzahl von mit den Peripheriegeräten verbundenen Anforderungsleitungen abgetastet werden, um somit ein Signal festzustellen, daß ein Datenverarbeitung benötigendes Peripheriegerät kennzeichnet. Es handelt sich dabei um ein Verfahren, dessen grundlegendes Prinzip in der Elektronischen Rundschau 1957 Nr. 11 auf den Seiten 337 bis 339 beschrieben ist. Zwar wird nun durch die nacheinander erfolgende Abtastung der Peripheriegeräte der Aufbau der Datenverarbeitungsanlage stark vereinfacht, die eigentliche Anpassung der Arbeitsgeschwindigkeiten des zentralen Verarbeitungsteils an die Peripheriegeräte wird aber erst durch sogenannte Pufferspeicher erreicht. Zusätzlich muß jedes der Peripheriegeräte ein einzeln zugeordnetes Adressenregister besitzen, um die richtige Stelle des Speicherplatzes des Hauptspeichers mit hoher Arbeitsgeschwindigkeit ansteuern zu können.

Bei einem nach dem oben beschriebenen Prinzip aufgebauten System muß z. B. bei der Verarbeitung eines Druckbefehls die Adresse des ersten Zeichens, welches aus dem Hauptspeicher gelesen werden soll, in das dem Drucker zugeordnete Adressenregister eingeschrieben werden. Beim Auslesen jedes Wortes oder Zeichens aus dem Hauptspeicher, wird die Adresse des zugeordneten Adressenregisters durch eine Einheit modifiziert, so daß das Adressenregister den Speicherplatz des nächsten zu übertragenden Zeichens angibt. Auf diese Weise, kann ein Block von z. B. 120 zu druckenden Zeichen aus einem Bereich des Hauptspeichers in einen dem Drucker zugeordneten Pufferspeicher übertragen werden.

Ein solcher Pufferspeicher ist besonders dann von Bedeutung, wenn als Drucker ein sogenannter Zeilendrucker verwendet wird, der eine Zeile von gleichen Zeichen über die Fläche einer Trommel verteilt hat. Beim Rotieren der Trommel werden die Zeichen gegenüber einer Anzahl von damit zusammenarbeitenden Druckhämmern in die Druckstellung gebracht und die 120 Zeichen der im Pufferspeicher enthaltenen Information werden daraufhin untersucht, ob sie mit der jeweiligen Druckstellung übereinstimmen, so daß der Druckvorgang ausgeführt werden kann.

Aufgabe der Erfindung ist es, eine elektronische Einrichtung der eingangs geschilderten Art zu schaffen, durch welche wiederholte Abtastvorgänge zur Verarbeitung einer, einem Peripheriegerät zugeordneten Datenmenge vorgenommen werden können. Aufgabe der Erfindung ist es insbesondere eine Einrichtung der eingangs geschilderten Art zu schaffen, durch welche die Verwendung von Pufferspeichern weitgehend überflüssig gemacht wird und der Hauptspeicher die Aufgabe eines Pufferspeichers zu übernehmen in die Lage versetzt wird.

Die Aufgabe wird dadurch gelöst, daß die Einrichtung jedes Daten von oder für die Speicherplätze enthaltene Signal ohne zeitliche Zwischenspeicherung direkt überträgt, daß das eine Register der in dem Steuerspeicher enthaltenen zwei Register als Anfangsadressenregister zur Erleichterung der wiederholten Abtastung der Daten während der Operationen des peripheren Gerätes die Adresse des anfänglich adressierten Speicherplatzes enthält, daß die den gerade angewählten Speicherplatz identifizierende Adresse in dem als Adressenregister wirksamen anderen Register der zwei Register befindlich ist und, daß der Steuerspeicher durch Steuersignale betätigt wird, welche den Übertrag des Inhalts des Adressenregisters zu dem Anfangsadressenregister oder umgekehrt bewirken für den Fall, daß das adressierte Gebiet in dem Hauptspeicher wiederholt abgetastet oder ein neues Gebiet abgetastet werden soll. Da für den Fall einer direkten Verbindung des Peripheriegerätes mit dem Hauptspeicher durch die erfindungsgemäße Merkmalskombination sowohl die Anfangsadresse eines zu verarbeitenden Datenblocks als auch die Adresse der augenblicklich zu verarbeitenden Daten angegeben werden kann, ist der Hauptspeicher nunmehr in der Lage, die Aufgaben zu übernehmen, die gewöhnlich einem Pufferspeicher zufallen.

Eine Übertragung von Informationen zwischen dem Hauptspeicher und einem einzelnen der zugeordneten Peripheriegeräte kann durch das Programmierwerk ausgelöst werden, welches einen der Übertragungs- und Leseschreibkanäle dem Betrieb eines einzelnen Peripheriegerätes zuordnet.

In vorteilhafter Ausgestaltung der Erfindung empfiehlt es sich, daß ein Hilfsregister vorgesehen ist, in welchem in Folge eines Änderungsbefehles durch schrittweise Erhöhung oder Erniedrigung nacheinander folgende Adressen für die in dem Hauptspeicher gespeicherten Informationen erzeugt werden. Auf diese Weise ist es möglich, in sehr einfacher Weise die Adressen der aus dem Hauptspeicher zu entnehmenden Informationen zusammenzustellen. Die Speicherplätze werden dabei vorteilhafterweise, müssen aber nicht unbedingt nebeneinander liegen, da durch Modifikation des Ausgangssignals des Hilfsregisters auch Adressen für weiter voneinander entfernt liegende Speicherplätze gewonnen werden können. Dabei empfiehlt es sich in Weiterbildung der Erfindung die schrittweise Erhöhung oder Erniedrigung digitaler Adressen durch von einem peripheren Gerät abgegebene Signale auszulösen. Auf diese Weise wird die Adressenbildung mit dem Datenbedarf des peripheren Gerätes synchronisiert.

Für die Aufgabe ergibt sich eine besonders günstige Lösung, wenn das durch den Inhalt des anderen Registers bestimmte Feld eine variable Länge aufweist und durch Steuersignale in Verbindung mit dem Zeichen am Feldende definiert ist, "auf welche der Steuerspeicher anspricht.

Eine besonders vorteilhafte Wirkungsweise der erfindungsgemäßen Einrichtung ist dadurch gegeben, daß zur Datenübertragung zwischen dem Hauptspeicher und einer Mehrzahl peripherer Geräte längs einer gemeinsamen Mehrfachleitung der Steuerspeicher eine Mehrzahl zeitgestaffelter Kanäle definiert, weiche er einen Anschluß zum Hauptspeicher benötigenden peripheren Gerät zuordnet und, daß jedem der zeitgestaffelten Kanäle in dem Steuerspeicher zwei Register zugeordnet sind. Durch dieses modifizierte Zeitmultiplexverfahren läßt sich eine weitgehende Angleichung der Arbeitsgeschwindigkeit der peripheren Geräte an den zentralen Verarbeitungsteil erreichen, da die einzelnen peripheren Geräte erst dann mit dem Hauptspeicher verknüpft werden können, wenn diese zur Datenaufnahme oder Datenabgabe bereit sind.

Weitere vorteilhafte Ausgestaltungen der Erfin-

dung ergeben sich aus den Unteransprüchen.

Durch Anwendung der vorbeschriebenen Technik ist es möglich, eine Datenverarbeitungsanlage aufzubauen, bei der die Übertragung aufeinanderfolgender Zeichen durch eine Information zwischen einem Bereich des Hauptspeichers und irgendeinem einer Mehrzahl von Peripheriegeräten über einen gemeinsamen Verteilungskreis im Zeitmultiplex möglich ist. Eine solche Datenübertragung kann ausgeführt werden, ohne daß eine zwischenzeitliche Übertragung an einen getrennten Zeichenbereich des Hauptspeichers oder eine gepufferte Eingabe an das programmierte Peripheriegerät nötig ist. Außerdem bleibt die übertragene Information für nachfolgende Abtastvorgänge jederzeit verfügbar.

Ein Ausführungsbeispiel der Erfindung wird nachfolgend an Hand der Zeichnungen erläutert. Es zeigt

Fig. 1 das Blockschaltbild einer Datenverarbeitungsanlage, die die erfindungsgemäße Einrichtung enthält,

Fig. 2 eine Darstellung der logischen Schaltkreise des Systems der Fig. 1,

Fig. 3 eine Darstellung der logischen Schaltkreise einer peripheren Steuereinheit des Systems der Fig. 1,

Fig. 4 eine Darstellung der logischen Schaltkreise zur Ansteuerung der peripheren Steuereinheit der Fig. 3,

Fig. 5a und 5b Zeitdiagramme, die die Ableitungs- und Durchführungszyklen der peripheren Datenübertragungsbefehle darstellen.

In der Fig. 1 ist ein elektronisches Datenverarbeitungssystem gezeigt, das gemäß dem Prinzip der Erfindung aufgebaut ist und einen zentralen Verarbeitungsteil mit einem Speicherteil 10 und einem Rechenwerk 11 enthält. Ein Taktgenerator 12 erzeugt Taktimpulse, um alle Einheiten des Systems miteinander zu synchronisieren. Die Verarbeitung von Befehlen innerhalb des zentralen Verarbeitungsteils geschieht in der für solche Einrichtungen üblichen Weise. Es ist z. B. üblich, dem zentralen Verarbeitungsteil eine Mehrzahl von Peripheriegeräten zuzuordnen, zwischen denen und dem übrigen Teil des Systems Daten in beiden Richtungen übertragen werden. Solche Peripheriegeräte sind z. B. Magnetspeichereinheiten, Kartenleser und Kartenlocher, Einheiten mit direktem Zugriff, dazwischen geschaltete Trommelspeicher, Übertragungseinrichtungen und eine Vielzahl von anderen speziellen Einheiten.

In dem beschriebenen Ausführungsbeispiel ist ein peripheres Zwischenglied 13 vorgesehen, um im Betrieb den Speicherteil 10 und das Rechenwerk 11 mit einer Mehrzahl von peripheren Steuereinheiten 14 bis 21 zu verbinden, die wiederum die Arbeitsabläufe der zugeordneten Peripheriegeräte 22 bis 29 steuern. Diese Peripheriegeräte sind in der Lage, verschiedene Signale zu erzeugen, die dem zentralen Verarbeitungsteil übermittelt werden und die Art der Anforderung anzeigen.

Nachfolgend sollen nun im einzelnen die verschiedenen Teile eines bevorzugten Ausführungsbeispiels der vorliegenden Erfindung beschrieben werden. Die Fig. 1 zeigt außerdem noch einen Hauptspeicher 30 mit den zugeordneten Leseverstärkern. Der Speicherteil kann z. B. aus einem Koinzidenzferritkernspeicher mit mehreren Ebenen bestehen.

Von einem Steuerspeicher 32 und den zugeordneten Leseverstärkern erfolgt der Zugriff zu dem Hauptspeicher 30 mittels eines mehrstufigen Hauptspeicheradressenregisters 34, das die Adresse eines Speicherplatzes innerhalb des Speichers anzeigt. Außerdem ist noch ein Hilfsregister 36 vorgesehen, dessen Aufgabe es ist, den Inhalt des Hauptspeicheradressenregisters 34 entweder unverändert oder um einen bestimmten Teil erhöht oder erniedrigt an einen bezeichneten Bereich des Steuerspeichers 32 zu übertragen. Über ein lokales Register 35, das außerdem

ίο die Prüfinformation für die einzugebende Information erzeugt und die ausgegebene Information wieder prüft, gelangt Information in die durch das Hauptspeicheradressenregister 34 angegebenen Speicherplätze oder wird aus diesen abgezogen.

Der Steuerspeicher 32 enthält eine Mehrzahl von mehrstufigen Speicherregistern, von denen jedes die zu den verschiedenen Programmbefehlen gehörenden Informationen speichert. In dieser Weise werden alle Programmbefehle über den Steuerspeicher verarbeitet, der die Auswahl, Auswertung und Ausführung in der richtigen Reihenfolge vornimmt. Bei der Ausführung solcher Funktionen koordiniert der Steuerspeicher 32 die verschiedenen Vorgänge des Datenempfangs, der Umspeicherung innerhalb des zentralen Verarbeitungsteils und der Übertragung von verarbeiteten Daten in die verschiedenen Peripheriegeräte miteinander.

In dem beschriebenen Ausführungsbeispiel der Erfindung enthält der Steuerspeicher einen Kernspeieher mit linearer Auswahl, der aus sechzehn individuell ansteuerbaren Steuerregistern besteht. Die Anzahl der zur Verfügung stehenden Register schwankt je nach dem Systemaufbau. Obwohl der Steuerspeicher 32 die Adressierung von sechzehn Speicherplätzen zuläßt, werden in der nachstehenden Tabelle nur elf solcher Plätze als benutzt angegeben. Diese elf Register enthalten A- und B-Adressenregister, Reihenfolge- und Zwischenreihenfolgeregister sowie Adressenregister und Anfangsadressenregister, die jedem der verschiedenen Leseschreibkanäle zugeordnet sind.

Die verschiedenen Register des Steuerspeichers 32

1. A-Adressenregister
2. B-Adressenregister

3. Reihenfolgeadressenregister

4. Zwischenreihenfolgeadressenregister

5. Adressenregister des Leseschreibkanals 1

6. Anfangsadressenregister des Leseschreibkanals 1

7. Adressenregister des Leseschreibkanals 2

8. Anfangsadressenregister des Leseschreibkanals 2

9. Adressenregister des Leseschreibkanals 3

10. Anfangsadressenregister des Leseschreibka-

nals 3
11. Die durch OP benutzte Arbeitsadresse

Diese Mehrzahl von Speicherplätzen innerhalb des

Steuerspeichers 32 wird über ein Adressenregister 38 des Steuerspeichers angesteuert. Dem Steuerspeicher werden entweder von dem Hilfsregister 36 oder dem Rechenwerk 11 mit Hilfe eines speziellen Hilfsregisters 40 Informationen übertragen. Zusätzlich kann der Steuerspeicher jedes der in ihm gespeicherten Worte in das Adressenregister 34 des Hauptspeichers zu dessen Steuerung übertragen.

Das Rechenwerk 11 der Fig. 1 besteht im wesentlichen aus einem Addierer 42, der sowohl binäre als

auch dezimale Operationen ausführen kann. Ein solches Register ist z.B. in dem Buch von R. K. Richard, Titel »Arithmetic Operations in Digital Computers«, D. van Nostrand Company, 1955, beschrieben. Zwei Operandenspeicherregister 44 und 46 sind mit dem Eingang des Addierers 42 verbunden und dienen während der Verarbeitung der Programmbefehle zur Speicherung der A- und B-Operanden. Außerdem sind zwei zusätzliche Register 48 und 50 vorgesehen, um den Operationscode und den Operationscodemodifizierer zu speichern. Der Operationscode wird nachfolgend nur noch als OP-Code bezeichnet und gibt die durch den Befehl bewirkte Grundoperation an. Der OP-Codemodifizierer oder das Variantenzeichen wird dazu benutzt, die durch den OP-Code angegebene Definition zu erweitern.

Das Rechenwerk 11 enthält außerdem ein spezielles Register 52 zur Taktgabe und zum Erzeugen des Folgezyklus, das zusammen mit der Markierung des Rechenwerkes selbst markiert wird. Mit Bezug auf die vorliegende Erfindung muß bemerkt werden, daß bei der Verarbeitung eines zu einem Peripheriegerät gehörenden Programmbefehls das Rechenwerk dazu benutzt wird, die Art des Befehls anzuzeigen und die damit verbundenen Parameter anzugeben. Der Betrieb des Rechenwerks 11 ist wiederum mit dem Betrieb des peripheren Zwischengliedes 13 und den zugeordneten Peripheriegeräten derart synchronisiert, daß letzteren bei der Verarbeitung eine Priorität eingeräumt wird. Die Aufteilung der Speicherzyklusintervalle zwischen dem Rechenwerk 11 des zentralen Verarbeitungsteils und den Peripheriegeräten 22 bis 29 ist derart, daß dann, wenn für einen einzelnen Leseschreibkanal Anforderungen von den Peripheriegeräten vorliegen, das Rechenwerk während eines solchen Zeitzyklus nicht in Betrieb ist. Das Register 52 zur Taktgabe und zum Erzeugen der Zeitfolge ist also nur dann in Betrieb, wenn ein bestimmter, dem Leseschreibkanal zugeordneter Zeitintervall von keinem der Peripheriegeräte belegt ist.

Das zur Arithmetik gehörende spezielle Register 52 zur Taktgabe und zum Erzeugen der Zeitfolge ist zusammen mit dem OP-Coderegister 48 und dem OP-Codemodifizierer-Register 50 mit einer Unterbefehlsdecodiereinheit 51 verbunden. Der Unterbefehlsdecodierer 51 ist wiederum mit dem Addierer 42 sowie mit dem peripheren Zwischenglied 13 und dem Speicherteil 10 verbunden, um den Betriebsablauf während der Verarbeitungszeit eines Befehls festzulegen.

Die verschiedenen, dem Speicherteil 10 und dem Rechenwerk 11 zugeordneten Operationsregister können in der Form von in Serie geschalteten bistabilen Stufen mit entsprechenden Kopplungskreisen zwischen den Stufen bestehen, so daß die Register in Serie arbeiten können.

Wird optimale Arbeitsgeschwindigkeit gewünscht, so können die Register im Parallelbetrieb arbeiten, wobei die entsprechenden Stufen gleichzeitig ausgewertet werden. In diesem Falle sind die Register etwa so aufgebaut, wie es in dem obengenannten Buch von R. K. Richard angegeben wurde.

Die Möglichkeit der vorliegenden Einrichtung, gleichzeitig das gespeicherte Programm zu verarbeiten und eine Mehrzahl von Peripheriegeräten zu bedienen, kommt hauptsächlich daher, daß das periphere Zwischenglied 13 vorgesehen ist. Dieses periphere Zwischenglied 13 besteht im wesentlichen aus einem Speicherzyklusverteiler, dessen Speicherzyklus aus einer vorbestimmten Anzahl von Unterintervallen besteht.

Der Speicherzyklusverteiler besteht im wesentlichen aus einem zyklisch arbeitenden Folgekreis, der nacheinander jeden einer Mehrzahl von programmgesteuerten Leseschreibkanälen einem Teil eines Arbeitszyklus zuordnet. Der Speicherzyklusverteiler kann aus einem mehrstufigen Ringzähler mit einer Anzahl von derart angeschlossenen bistabilen Stufen bestehen, daß jeweils zu jedem Zeitpunkt eine der bistabilen Stufen sich im gesetzten Zustand befindet.

Die Fig. 2 zeigt eine spezielle Einrichtung eines peripheren Zwischengliedes mit einem Speicherzyklusverteiler, der gemäß dem Prinzip der vorliegenden Erfindung aufgebaut ist. Der Speicherzyklusverteiler der Fig. 2 besteht aus einem dreistufigen Ringzähler 56. Die Taktsignale des Taktgenerators 12 werden zur Ansteuerung des Ringzählers 56 benutzt, so daß der gesetzte Zustand automatisch in zeitgerechter Weise von der ersten Stufe zu den nachfolgenden Stufen gelangt, so daß drei zeitgestaffelte Signale an den Kanalabfrageleitungen FDl, FD2 und FD3 an den Ausgängen der entsprechenden Zählerstufen erzeugt werden.

Das periphere Zwischenglied 13 enthält außerdem den einzelnen Leseschreibkanälen zugeordnete Betriebszustandsanzeiger 58, 60 und 62, die anzeigen, ob ein einzelner Leseschreibkanal gerade belegt ist. Ein solcher Betriebszustandsanzeiger eines Leseschreibkanals kann z. B. aus einer bistabilen Stufe mit einem Setz- und einem Rücksetzeingang sowie den entsprechenden Anzeigemitteln für den Betriebszustand bestehen. Mit den Setzeingängen der Betriebszustandsanzeiger 58, 60 und 62 ist eine Anzahl von UND-Gliedern 64, 66 und 68 verbunden. Die UND-Glieder 64, 66 und 68 werden von Signalen eines Leseschreibkanaldecoders 70 angesteuert, der die Information von den Übertragungsleitungen FOl bis FO6 aufnimmt, um einen bestimmten, von einem Peripheriegerät belegten Leseschreibkanal zu identifizieren. Die UND-Glieder 64, 66 und 68 werden außerdem von einem Steuersignal FGG angesteuert, das anzeigt, daß die Belegungsinformation eines Leseschreibkanals gerade an eine bestimmte periphere Steuereinheit übertragen wird. In gleicher Weise sind die UND-Glieder 72, 74 und 76 über Verzögerungsglieder 80a, 80i> und 80c mit den Rückstelleingängen der Betriebszustandsanzeiger 58,60 bzw. 62 verbunden. Die UND-Glieder 72, 74 und 76 werden außerdem von einem Befehlsendesignal angesteuert, das durch einen Ansprechdecodierer 78 erzeugt wird.

Wie später noch im einzelnen erläutert wird, wird das Befehlsendesignal, das durch den Ansprechdecodierer 78 festgestellt wird, in der peripheren Steuereinheit dann erzeugt, wenn eine Signaldarstellung anzeigt, daß ein bestimmter Datenübertragungsbefehl ausgeführt wurde. Die Übertragung dieser Ansprechsignale durch das periphere Zwischenglied 13 wird durch eines der zeitgestaffelten Signale an den Kanalabfrageleitungen FDl, FD2 oder FD3 eingeleitet, das dem entsprechenden, gerade zurückgestellten Leseschreibkanal zugeordnet ist. Da dasselbe Signal in einem der UND-Glieder 72, 74 oder 76 mit dem Ausgangssignal des Ansprechdecodierers 78 verknüpft wird, sind Verzögerungsglieder 80a, 806 und 80c vorgesehen, damit das Befehlsendesignal synchron zu dem an einer der Kanalabfraoplcitnnrror. mi m-»

oder FD3 auftretenden Steuersignal ist.

Wie bereits in Verbindung mit der Fig. 1 erwähnt wurde, ist das periphere Zwischenglied 13 durch einen gemeinsamen Verteilerkreis 54 im Serienbetrieb mit einer Mehrzahl von peripheren Steuereinheiten 14 bis 21 verbunden. Der gemeinsame Verteilerkreis 54 enthält außerdem eine Anzahl von Datenausgangsleitungen FOl bis FO6 (Fig. 2), die Informationen von dem zentralen Verarbeitungsteil über das periphere Zwischenglied 13 zu den Peripheriegeräten 22 bis 29 übertragen, die den entsprechenden peripheren Steuereinheiten 14 bis 21 zugeordnet sind. In ähnlicher Weise werden die Dateneingangsleitungen F51 bis F56(Fig. 2) dazu benutzt, Informationen von den Peripheriegeräten 22 bis 29 über die entsprechenden peripheren Steuereinheiten 14 bis 21 (Fig. 1) und das periphere Zwischenglied 13 zu dem Hauptspeicher 30 zu übertragen. Die Kanalabfrageleitungen FDl bis FD3 übertragen die Betriebssignale des Leseschreibkanals von dem peripheren Zwischenglied 13 zu den peripheren Steuereinheiten 14 bis 21, um auf diese Weise ein Speicherzyklusunterintervall anzuzeigen, das einer bestimmten und vorbereiteten peripheren Steuereinheit 14 bis 21 zugeordnet ist.

Eine Anzahl von Steuerleitungen FDD, FKK, FGG und FFF wird selektiv in Verbindung mit den Datenausgangsleitungen FOl bis FO6 markiert, um die Art der zu den verschiedenen peripheren Steuereinheiten während der Verarbeitung eines peripheren Datenübertragungsbefehls übertragenen Daten zu kennzeichnen. Ansprechleitungen FRl bis FR3 führen wahlweise codierte Daten über das periphere Zwischenglied 13 zurück, um anzuzeigen, ob ein bestimmtes Peripheriegerät, das dem nachfolgenden Speicherzyklusunterintervall zugeordnet ist, während dieses Unterintervalls eine Verbindung mit dem Hauptspeicher wünscht oder nicht; außerdem wird im ersten Fall die Art der gewünschten Verbindung angezeigt. Zusätzlich sind die Leitungen FTO, FSS, FRR vorgesehen, um Taktsignale zu übertragen, Zustandsprüfungen vorzunehmen und einen Löschvorgang innerhalb der peripheren Steuereinheiten 14 bis

21 vorzunehmen.

Jede der Steuereinheiten 14 bis 21 ist mit geeigneten Schaltkreisen versehen, um die obengenannten Signale zu empfangen und auszuwerten. Bevor jedoch die Einzelheiten einer peripheren Steuereinheit der Fig. 3 beschrieben werden, erfolgt eine einleitende Beschreibung des oben gekennzeichneten Systems. Das bevorzugte Ausführungsbeispiel der vorliegenden Erfindung enthält eine Zeichenmaschine, in der ein einzelnes Mehr-bit-Zeichen zwischen dem Hauptspeicher und einem bestimmten der Peripheriegeräte

22 bis 29 bei jedem der Speicherzyklusunterintervalle übertragen wird. Die Verarbeitung eines Befehls schließt die Übertragung von Daten zwischen dem Hauptspeicher 30 und den Peripheriegeräten 22 bis 29 in zwei Arbeitsschritten ein, d. h. die Zeichen des Befehls werden zuerst von dem Hauptspeicher abgezogen und anschließend erfolgt die Übertragung der Information. Wie bereits erwähnt wurde, wird den Pe-' ripheriegeräten bei der Verarbeitung eine Priorität eingeräumt, so daß dann, wenn ein Peripheriegerät während eines der Speicherzyklusunterintervalle eine Verbindung mit dem Hauptspeicher 30 wünscht, in der zugeordneten peripheren Steuereinheit ein Anforderungssignal erzeugt und über das periphere Zwischenglied 13 auf den Ansprechleitungen FRl bis FR3 an den zentralen Verarbeitungsteil zurückgeführt wird. Dieses Anforderungssignal wird während des Arbeitszyklus erzeugt, der unmittelbar vor dem Speicherzyklusunterintervall liegt, der dem Leseschreibkanal, auf dem die Übertragung durchgeführt werden soll, zugeordnet ist. Wird ein einem bestimmten Leseschreibkanal zugeordneter Speicherzyklusunterintervall nicht benötigt, so kann diese Zeit dazu benutzt werden, von dem Hauptspeicher 30 ein einzelnes Zeichen eines Programmbefehls abzuziehen. Wie bereits erwähnt wurde, wird der periphere Datenübertragungsbefehl (PDT-Befehl) dazu benutzt, die Informationsübertragung zwischen dem Hauptspeicher und einem Peripheriegerät durchzuführen.

Ein typischer PDT-Befehl sieht etwa folgendermaßen aus: F / A / V / C₁ ... C„

Hierbei ist F = der OP-Code, der die auszuführende Grundoperation anzeigt,

A = das Adressenfeld, das die Anfangsadresse des Operandenfeldes im Hauptspeicher anzeigt, die aus einer Mehrzahl von Zeichen bestehen kann,

V = das Variantenzeichen, das den OP-Code derart modifiziert, daß die in diesem enthaltene Definition erweitert wird,

C₁... C_n = Steuerzeichen, die die zu einem einzelnen Übertragungsvorgang gehörenden Parameter festlegen.

Bei jedem programmierten Betriebsablauf besteht der erste Schritt darin, dem Speicher den als nächsten durchzuführenden Befehl zu entnehmen. Bei der Verarbeitung eines solchen Befehls werden also die Zei-• chen des Befehls eines nach dem anderen aus den aufeinanderfolgenden Speicherplätzen des Hauptspeichers in die verschiedenen Operandenregister des zentralen Verarbeitungsteils und in den Steuerspeicher übertragen. Das Ausspeichern eines Befehls wird durch den Befehlsdateninhalt eines durch das Folgeregister des Steuerspeichers 32 bezeichneten Speicherplatzes des Hauptspeichers eingeleitet, anschließend werden die Daten in das OP-Coderegister 48 gegeben und das Folgeregister weitergeschaltet.

In Übereinstimmung mit der Betriebsart des beschriebenen Systems wird der OP-Code, d. h. das F-Zeichen, das die Art der durchzuführenden Operation angibt, am Ende der Ausspeicherphase des vorhergehenden Befehls aus dem Hauptspeicher herausgenommen und in das Folgeregister das Steuerspeichers 32 eingegeben. Das bedeutet also, daß während der Ausspeicherphase der Verarbeitung eines Befehls ein Zeichen nach dem anderen aus dem Hauptspeicher ausgespeichert wird, bis ein Zeichen mit einem beigefügten Schluß-bit festgestellt wird. Das Feststellen eines Schluß-bit zeigt an, daß das letzte Zeichen des OP-Code des nachfolgenden Befehls ausgelesen wird, so daß hiermit das Ende des Ausspeicherteils des gerade verarbeiteten Programmbefehls angezeigt wird.

Nach der Verarbeitung des F- oder OP-Codezeichens enthält der Folgezähler des Steuerspeichers 32 die Adresse des nächsten auszuspeichernden Zeichens. Dieses Zeichen wird kurzzeitig in dem Operandenspeicherregister 44 gespeichert und anschließend in das A-Adressenregister des Steuerspeichers 32 übertragen. Das Folgeregister des Steuerspeichers 32 wird dann weitergeschaltet, und die folgenden Zeichen des A-Adressenfeldes werden ausgespeichert und, wie oben beschrieben, in das A-Adressenregister eingeschrieben. Wie bereits erwähnt wurde, gibt der

Α-Operand den Speicherplatz im Hauptspeicher an, an dem die Datenübertragung beginnen soll. Das nächste auszuspeichernde Zeichen ist das V-Zeichen, das den zu benutzenden Leseschreibkanal sowie dessen Charakteristik angibt. Sobald das V-Zeichen ausgespeichert und die Identität des bezeichneten Leseschreibkanals festgestellt ist, wird die Information des A-Adressenfeldes in die zugeordneten Anfangsadressenregister und Adressenregister des Leseschreibkanals des Steuerspeichers 32 übertragen. Die in dem als Zähler ausgestalteten Anfangsadressenregister gespeicherte Information bleibt erhalten und dient während der Verarbeitung einer einzelnen Informationszeile des peripheren Datenübertragungsbefehls als Bezugspunkt. Im Gegensatz hierzu wird die in dem Adressenregister des Steuerspeichers 32 enthaltene Information erhöht, erniedrigt oder unverändert gelassen, und zwar, wie bereits angegeben, entsprechend der Fortschaltung des Hauptspeicheradressenregisters 34 des Hauptspeichers.

Das Steuerzeichen C₁ ist das nächste Zeichen des Befehls, das auszuspeichern ist; es bezeichnet die anzusteuernde periphere Steuereinheit. In nacheinander verfügbaren Speicherzyklusunterintervallen werden die Zeichen C₂... C_n nacheinander aus dem Hauptspeicher 30 ausgelesen und über die Datenausgangsleitungen FOl bis FO6 an die periphere Steuereinheit gegeben. Diese Zeichen geben der peripheren Steuereinheit die notwendige Steuerinformation für die Datenübertragung, wie z. B. das Format eines Ausdruckvorganges. Wie schon erwähnt, wird die Verarbeitung von Steuerzeichen dann beendet, wenn ein spezielles Schlußzeichen in Kombination mit dem ersten Zeichen des nächsten Programmbefehls auftritt, der anschließend aus dem Hauptspeicher gelesen werden soll.

Jede der peripheren Steuereinheit 14 bis 21 enthält Mittel, die beim Empfang einer Markierung vom zentralen Verarbeitungsteil ansprechen, wodurch ein Verbindungswunsch zwischen dem Hauptspeicher 30 und einem der zugeordneten Peripheriegeräte 22 bis 29 angezeigt wird.

Die Fig. 3 und 4 zeigen ein bevorzugtes Ausführungsbeispiel einer der peripheren Steuereinheiten 14 bis 21 und die speziellen logischen Schaltungen zur Auswahl einer bestimmten der Steuereinheiten 14 bis 21 durch entsprechende Bezeichnung der Adresse der Steuereinheit. In der F i g. 4 ist ein UND-Glied 80 gezeigt, das durch eine Anzahl von Eingangssignalen angesteuert wird, von denen eines das in dem Taktgenerator 12 der Fig. 1 erzeugte Taktsignal auf der Leitung FTO ist. Das von dem zentralen Verarbeitungsteil über das periphere Zwischenglied 13 übertragene Signal auf der Steuerleitung FDD identifiziert die gerade von dem Hauptspeicher 30 an die Ausgangsdatenleitungen FOl bis FO6 übertragene Information, wobei die Datenausgangsleitungen adressengestaffelte Signale tragen und deshalb zur Markierung des UND-Gliedes 80 beitragen.

Die Eingangssignale auf den Datenausgangsleitungen FOl bis FO6, die eine binärcodierte Adresse darstellen, werden in Verstärkern 82 bis 86 verstärkt und entweder um die Inverter 88 bis 92 herumgeleitet oder durch diese hindurchgegeben, indem die Auswahlschalter 94 bis 98 in die entsprechende Schaltstellung gebracht werden. Der Auswahlschalter wird entsprechend der den einzelnen peripheren Steuereinheiten zugeordneten Adresse betätigt. Die Schalter sind also voreingestellt, um an alle Eingänge des UND-Gliedes 80 das richtige Markierungssignal zu liefern. In dieser Weise spricht jede der peripheren Steuereinheiten 14 bis 21 auf eine bestimmte codierte Adresse an.

Bei der Markierung des UND-Gliedes 80 wird der Inverter 100 markiert, und das Ausgangssignal markiert den Inverter 102. Zusätzlich zu dem UND-Glied 80 ist ein UND-Glied 104 mit dem Eingang des Inverters 100 verbunden und wird durch ein Rückkopplungssignal von dem Inverter 102 gesteuert. Der Inverter 102 und das UND-Glied 104 sind vorgesehen, um den Arbeitszustand des Inverters 100 so lange aufrechtzuerhalten, bis ein Signal festgestellt wird, das anzeigt, daß der Ausspeicherteil eines einzelnen Datenübertragungsbefehls der zugeordneten peripheren Einheit abgeschlossen ist. Dementsprechend wird das Steuersignal auf der Steuerleitung FGG, nachdem es kurzzeitig in dem Verzögerungsglied 105 verzögert wurde, an ein Verknüpfungsglied 106 übertragen. Das Auftreten des verzögerten FGG-Signals in Kombination mit einem Ausgangssignal des Inverters 100 beendet den leitenden Zustand des Inverters 102, so daß die Markierung am Eingang des UND-Gliedes 104 entfernt und somit der leitende Zustand des Inverters 100 beendet wird.

Die Fig. 3 zeigt eine periphere Steuereinheit 110, deren den gemeinsamen Verteilungskreis 54 der Fig. 1 darstellende Leitungen von dem peripheren Zwischenglied 13 zu der in Fig. 1 gezeigten obersten Steuereinheit 14 und von hier zu den anderen peripheren Steuereinheiten 15 bis 21 verlaufen. Es ist eine Zeitgebereinheit 111 gezeigt, die durch ein Signal an der Leitung FTO synchronisiert wird. Die hierin erzeugten Taktsignale werden zu den verschiedenen Teilen der Steuereinheit 110 geleitet; der Übersichtlichkeit halber sind jedoch in der Fi g. 3 diese Verbindungen nicht alle gezeigt.

Ein Adressendecodierer 112 stellt in Kombination mit einem Flip-Flop 114 den Hauptgegenstand der bereits erläuterten Fig. 4 dar. Ist das Flip-Flop 114 einmal eingestellt, so bleibt es während des Ausspeicherzyklus bei der Verarbeitung eines peripheren Datenübertragungsbefehls in dieser Stellung stehen. Obwohl die Information von dem zentralen Verarbei- tungsteil über das periphere Zwischenglied auf alle peripheren Steuereinheiten 14 bis 21 der Fig. 1 verteilt wird, versucht nur die spezielle periphere Steuereinheit, deren Adressen-Flip-Flop 114 durch das vorhergehende Adressenzeichen eingestellt ist, die Information auszuwerten.

Der Ausgang des Flip-Flop 114 ist als Markierleitung mit dem UND-Glied 116 verbunden, das außerdem durch ein Signal von der Steuerleitung FKK gesteuert wird. Der Ausgang eines UND-Gliedes 116 ist mit einem UND-Glied 118 verbunden, das außerdem von dem Ausgangssignal eines Flip-Flop 120 angesteuert wird. Der Ausgang eines weiteren UND-Gliedes 122 wird dazu benutzt, das Flip-Flop 120 einzustellen, wobei das UND-Glied 122 durch ein Ausgangssignal des Flip-Flop 114 und ein Signal auf der Steuerleitung FGG angesteuert wird.

Nachfolgend werden zur Vereinfachung der Beschreibung die Bezugszeichen der Leitungen vielfach für die auf diesen Leitungen auftretenden Signale verwendet.

Der Ausgang des Flip-Flop 114 ist außerdem als Markiereingang mit einem UND-Glied 124 verbunden, das außerdem von einem Signal einer Steuerlei-

tung FPP angesteuert wird. Der Ausgang des UND-Gliedes 124 wird schließlich dazu benutzt, ein Verknüpfungsglied 126 zu markieren, so daß gewisse Parameter, die einem gerade verarbeiteten Datenübertragungsbefehl zugeordnet sind, über Leitungen 128 Zeichen für Zeichen an das zugeordnete Peripheriegerät (nicht gezeigt) übertragen werden können. Die Übertragung der Parameter findet so lange statt wie das Steuersignal FFP vorhanden und das Flip-Flop 114 zur Ausgangsanzeige im eingestellten Zustand ist, so daß das UND-Glied 124 durchschaltet.

Die Fig. 3 zeigt außerdem, daß der Ausgang des UND-Gliedes 122 mit dem Eingang eines Zuordnungsdecoders 132 des Leseschreibkanals verbunden ist, der Informationen von den Datenausgangsleitungen FOl bis FO6 aufnimmt, um der peripheren Steuereinheit den Leseschreibkanal zu bezeichnen, der der Verarbeitung eines speziellen Datenübertragungsbefehls zugeordnet werden soll. Das vom Zuordnungsdecodierer 132 kommende Zuordnungssignal für den Leseschreibkanal bewirkt die Einstellung eines der Flip-Flops 134,135 und 136, so daß nachfolgende Kanalabfragesignale, die an den Kanalabfrageleitungen FDl bis F£>3 erzeugt werden, durch UND-Glieder 138,139 und 140 gesteuert werden und danach mittels eines ODER-Gliedes 141 zusammengeführt werden und als Ausgangssignal die Übertragung von Ansprechsignalen von dem Ansprechsignalspeicher und Decodierglied 142 einleiten.

Die Ansprechsignale werden in dem zugeordneten Peripheriegerät erzeugt und gelangen über die Leitungen 143 in das Decodierglied 142. Abhängig von einem Tastsignal des ODER-Gliedes 141 werden die Ansprechsignale vom Decodierglied 142 über das periphere Zwischenglied 13 durch die Ansprechleitungen FRl bis FR3 an den zentralen Verarbeitungsteil übertragen, um anzuzeigen, ob der diesem Peripheriegerät zugeordnete nachfolgende Speicherzyklusunterintervall belegt ist oder nicht. Liegt eine Belegung vor, so wird gleichzeitig festgestellt, was für eine Übertragung vorgenommen werden soll.

Ein Befehlsende-Ansprechsignal, wie es in dem Ansprechspeicher und Decodierglied 142 festgestellt und zum Zurückstellen des zugeordneten Betriebszustandsanzeigers des Leseschreibkanals im peripheren Zwischenglied 13 benutzt wurde (s. die Beschreibung der F i g. 2), erzeugt ebenfalls ein Ausgangssignal, das, über ein ODER-Glied 144 gepuffert, die dem Zuordnungsdecodierer des Leseschreibkanals zugeordneten Flip-Flops 134,135 und 136 zurückstellen. Außerdem stellt das Befehlsende-Ansprechsignal das Flip-Flop 120 zurück, um anzuzeigen, daß die zugeordnete periphere Steuereinheit nicht mehr belegt ist. Verknüpfungsglieder 146 und 147 verbinden die Dateneingangs- und Datenausgangsleitungen mit dem Peripheriegerät oder mit den Peripheriegeräten, die der peripheren Steuereinheit zugeordnet sind. Diese Verknüpfungsglieder werden durch verschiedene Ansprechsignale markiert, die durch das Dekodierglied 142 decodiert werden, um eine Übertragung von Informationen zwischen dem Peripheriegerät und dem Hauptspeicher nur während des zugeordneten Speicherzyklusunterintervalls zuzulassen. Das Anfragesignal des Leseschreibkanals gelangt während des Unterintervalls an das Decodierglied 142, das dem Speicherzyklusunterintervall, welcher dem den Programmbefehl gerade verarbeitenden Leseschreibkanal zugeordnet ist, unmittelbar vorangeht. Darum muß das Decodierglied 142 eine Verzögerung aufweisen, die so bemessen ist, daß das an das Verknüpfungsglied 147 abgegebene Ausgangssignal genau synchron zu der auf den Datenausgangsleitungen FOl bis FO6 auftretenden Information ist.

Da die verschiedenen Peripheriegeräte alle gemeinsam über die zugeordneten peripheren Steuereinheiten und das periphere Zwischenglied 13 angeschlossen sind, können an den Datenausgangsleitungen FOl bis FO6 zu allen Zeiten Informationen auftreten. Keine dieser Informationen an den Datenausgangsleitungen FOl bis FO6 ist jedoch für die verschiedenen Steuereinheiten von Bedeutung, wenn nicht ein Steuersignal an einer der Steuereinheiten vorhanden ist. Wie aus der vorhergehenden Beschreibung hervorgeht, schließen diese Signale die Signale FKK, FPP und FGG in Kombination mit dem Adressensignal FDD oder dessen Ableitung FUD, die in dem Flip-Flop 114 gespeichert ist, ein. Die obengenannten Signale sind während der Ausspeicherphase eines peripheren Datenübertragungsbefehls markiert. und werden durch die Signale FFF und FDl bis FD3 ergänzt, die die Steuerung der peripheren Steuereinheit während der Durchführung eines Datenübertragungsbefehls bewirken.

Wie bereits erwähnt wurde, wird das Flip-Flop 114 durch ein verzögertes Signal an der Steuerleitung FGG zurückgestellt, wobei dieses Signal in dem Verzögerungsglied 105 genügend verzögert wird, um sicherzustellen, daß die von dem Signal FGG ausgelösten und von dem Einstellen des Flip-Flop 114 abhängigen Vorgänge abgeschlossen sind, bevor das Flip-Flop 114 wieder zurückgestellt wird.

Die peripheren Steuereinheiten werden durch eine Bedienungsperson am Bedienungspult mittels eines Steuersignals an der Steuerleitung FRR (Fig. 3) gelöscht. Wie gezeigt ist, gelangt das Signal FRR, gepuffert durch das ODER-Glied 144, zur Rückstellung an die Flip-Flops 120, 134, 135 und 136.

Die Arbeitsweise des peripheren Zwischengliedes der Fig. 2 und der peripheren Steuereinheit der Fig. 3 kann am besten an Hand eines Beispiels eines peripheren Datenübertragungsbefehls beschrieben werden, der entsprechend einem Betriebsablauf durchgeführt wird, wie er in den Ausspeicher- und Durchführungszeitdiagrammen der Fig. 5a und 5b dargestellt ist. Wird z. B. bei einem Karteniesevorgang ein einem einzelnen Leseschreibkanal vorher zugeordneter Speicherzyklusunterintervall nicht benutzt, so wird der OP-Code des peripheren Datenübertragungsbefehls, der durch das Folgeregister des Steuerspeichers 32 festgelegt wird, an das OP-Code-Register 48 der F i g. 1 übertragen. Danach wird das Folgeregister weitergeschaltet. Da der Verarbeitung der Zeichen des Befehls in dem Rechenwerk 11 ein nachfolgender Speicherzyklusunterintervall verfügbar gemacht wird, wird die in dem durch das Folgeregister bezeichneten Speicherplatz gespeicherte A-Adressenfeldinformation nach dem Erhöhen in das A-Adressenregister des Steuerspeichers 32 abgespeichert, um den Speicherplatz im Hauptspeicher anzuzeigen, bei dem die Datenübertragung beginnen soll. Das Folgeregister des Steuerspeichers 32 wird wiederum weitergeschaltet, so daß der nachfolgende Speicherzyklusunterintervall für das Rechenwerk verfügbar ist und das V-Zeichen vom Hauptspeicher in das OP-Codemodifizierregister 50 übertragen wird. Das V-Zeichen gibt die Steuerspeicheradresse des bei

der Durchführung des Datenübertragungsbefehls zu benutzenden Leseschreibregisters an. Sobald der durch das V-Zeichen angegebene Leseschreibkanal frei ist, wird die die Anfangsadresse des Hauptspeichers angebende Information, die in dem A-Adressenregister des Steuerspeichers 32 enthalten ist, sowohl in das Adressenregister als auch in das Anfangsadressenregister des Steuerspeichers 32, der dem durch das V-Zeichen angegebenen Leseschreibkanal zugeordnet ist, eingegeben.

Das Ausspeichern der vorangegangenen Zeichen geschieht vor der Bezeichnung einer speziellen peripheren Steuereinheit und dem zugeordneten Peripheriegerät, das bei der Verarbeitung des peripheren Datenübertragungsbefehls benützt wird. Das C₁-ZeI-chen, das während des nächsten verfügbaren Speicherzyklusunterintervalls von dem Hauptspeicher 30 abgezogen wird, gibt die periphere Steuereinheit an, über die die Übertragung durchgeführt werden soll. Die Ausspeicherung oder die Ableitung des C,-Zeichens erzeugt auf der Steuerleitung FDD ein Signal, das an den Adressendecodierer 112 jeder der peripheren Steuereinheiten 14 bis 21 gegeben wird, so daß in Kombination mit der Information auf den Datenausgangsleitungen FOl bis FO6 das Flip-Flop 114 der adressierten peripheren Steuereinheit eingestellt wird, wie in der Fig. 4 gezeigt ist. Das Umschalten des Flip-Flop 114 in seinen eingestellten Zustand erzeugt ein Ausgangssignal mit einem Spannungspegel, der hier als eine binäre Eins bezeichnet werden soll und die eine Seite des UND-Gliedes 116 markiert. Die andere Seite des UND-Gliedes 116 ist mit der Steuerleitung FKK verbunden, die nun markiert wird, um eine Zustandsprüfung der adressierten peripheren Steuereinheit durchzuführen. Das Ausgangssignal des UND-Gliedes 116 gelangt über das zugeordnete UND-Glied 118, wenn das Flip-Flop 120 sich im eingestellten Zustand befindet und somit den Besetztzustand der adressierten peripheren Steuereinheit anzeigt. Liegt kein Besetztzustand vor, so befindet sich das Ausgangssignal des Flip-Flop 120 auf einem niedrigen Wert, so daß das UND-Glied 118 nicht markiert wird und das Signal an der Leitung FSS, das von dem zentralen Verarbeitungsteil ausgewertet wird, anzeigt, daß die adressierte periphere Steuereinheit nicht besetzt ist. Ist die adressierte periphere Steuereinheit besetzt, so wird das Programm so lange abgebrochen, bis diese periphere Steuereinheit in den Freizustand zurückkehrt. Wie bereits erwähnt, wird das Zurücksetzen des Flip-Flops 120, was anzeigt, daß das kurzzeitig aufgeschobene Programm freigegeben werden kann, durch das Auftreten eines Befehlsendesignals in dem Ansprechsignalspeicher und Decodierglied 142 der Fig. 3 bewirkt.

Sobald die durch das Zeichen C₁ bezeichnete Steuereinheit verfügbar ist, werden die Zeichen C₂ bis C_n nacheinander ausgelesen, wenn aufeinanderfolgende Speicherzyklusunterintervalle für das Rechenwerk zur Verfügung stehen. Wie bereits erwähnt wurde, enthalten die Zeichen C₂ bis C_n Daten, die der Verarbeitung eines speziellen Datenübertragungsbefehls zugeordnet sind und Informationen enthalten können wie z. B. die Adresse eines speziellen Bandantriebes, der für einen Bandlese- oder Schreibbefehl notwendig ist, oder aber die Anzahl von Datenspalten, die bei einem Druckvorgang ausgedruckt werden soll.

Wie erwähnt wurde, erfolgt die Übertragung der Parameter an das programmierte Peripheriegerät so lange, wie das Steuersignal FPP an dem Eingang des UND-Gliedes 124 auftritt. Die Übertragung der Parameter wird abgebrochen, wenn ein aus dem Hauptspeicher 30 ausgespeichertes Informationszeichen ein spezielles Schluß-bit enthält. Sobald ein die Beendigung der Ausspeicherphase anzeigendes Schluß-bit festgestellt wird, wird an der Steuerleitung FGG ein Signal erzeugt, das mit den Eingangssignalen des Zu-Ordnungsdecoders 132 des Leseschreibkanals verknüpft wird und somit die Flip-Flops 134, 135 oder 136 einstellt, wodurch der adressierten peripheren Steuereinheit der Leseschreibkanal angezeigt wird, dem sie für die Durchführung des Datenübertragungsbefehls zugeordnet wurde. Außerdem stellt das Signal FGG das Flip-Flop 120 ein, so daß hierdurch angezeigt wird, daß die adressierte periphere Steuereinheit nun besitzt ist. Das Signal FGG wird ebenfalls in der Einheit 105 verzögert, um sicherzustellen, daß die vorhergehenden Vorgänge vor dem Rückstellen des Adressen-Flip-Flop 114 abgeschlossen sind.

Aus dem Zeitdiagramm der Fig. 5a geht hervor, daß in vier verschiedenen Speicherzyklusunterintervallen vier Ausspeicherzyklussignale FDD, FKK, FPP und FGG nacheinander erzeugt werden.

Außerdem ist aus der Fig. 5 a zu ersehen, daß die Datenausgangsleitungen FOl bis FO6 während jedes der aufeinanderfolgenden Arbeitszyklen des Rechenwerkes wertvolle Informationen führen. Das Zu-Standssignal FSS ist ebenfalls mit dem Steuersignal FKK synchronisiert, um an den zentralen Verarbeitungsteil ein Signal zurückzuführen, das den Betriebszustand der adressierten peripheren Steuereinheit während der Ausspeicherphase bei der Verarbeitung eines programmierten Befehls anzeigt. Außerdem geht aus der Fig. 5 a hervor, daß das Ausgangssignal des Flip-Flops 114 der peripheren Steuereinheit, das durch das Signal FDD angesteuert wird, markiert wird, und zwar so lange, bis dieser Zustand durch den Empfang des Steuersignals FGG beendet wird, wodurch das Ende der Ausspeicherphase angezeigt wird. In gleicher Weise bewirkt der Empfang des Signals FGG, daß das den Zustand anzeigende Flip-Flop 120 in den Besetztzustand gestellt wird und in diesem Zustand so lange bleibt, bis die Ausführungsphase des peripheren Datenübertragungsbefehls beendet ist.

Die F i g. 5 b zeigt das Zeitdiagramm für die Durchführungsphase des peripheren Datenübertragungsbefehls. Bei dem beschriebenen System ist es möglich, zwischen dem Speicher und der adressierten peripheren Steuereinheit in jedem Speicherzyklus ein einziges Informationszeichen zu übertragen, d. h. bei einer bevorzugten Ausführungsform der vorliegenden Erfindung ein Zeichen während drei Speicherzyklusunter-Intervalle. Es wurde außerdem erwähnt, daß nicht jeder auf diese Weise zugeordnete Speicherzyklusunterintervall von dem Peripheriegerät dazu benutzt wird, Informationen zu empfangen oder abzugeben. Um jedoch eine gleichmäßige Darstellungzu erhalten, enthält das Zeitdiagramm der F i g. 5 b Übertragungen von Informationen, die während aufeinanderfolgender Speicherzyklusunterintervalle durchgeführt werden, die dem Leseschreibkanal 2 zugeordnet sind. Wie erwähnt, wird vor der Übertragung eines Informationszeichens ein Kanalanfragesignal an die dem nachfolgenden Speicherzyklusunterintervall zugeordnete periphere Steuereinheit gegeben. Während des Speicherzyklusintervalls 1 wird also ein Kanalanfra-

gesignal über die Leitungen FDl bis FD3 der Fi g. 3 an die adressierte periphere Steuereinheit gegeben. In dem Änsprechsignalspeicher und Decodierglied 142 wird ein Ansprechsignal erzeugt und über die Ansprechleitungen FRl bis FR3 zurückgeführt.

In dem Ansprechverzeichnis der bevorzugten Ausführungsform der vorliegenden Erfindung sind codierte Darstellungen enthalten, die anzeigen, daß währenddes nachfolgenden Operationszyklus des Leseschreibkanals kein Arbeitsgang erwünscht ist und daß die zugeordnete Zeit dem Rechenwerk des zentralen Verarbeitungsteils zur Verarbeitung eines Zeichens des Programmbefehls oder zur Durchführung eines Rechenvorganges zur Verfügung gestellt werden sollte. Die Ansprechsignale können auch eine Blockausgangs- oder Blockeingangsanforderung anzeigen, die das Lesen oder Schreiben eines neuen Datenblocks aus der peripheren Steuereinheit bzw. in den Speicher des zentralen Verarbeitungsteils einleitet, wobei das Hauptspeicheradressenregister 34 entweder weiter- oder zurückgeschaltet wird oder nicht. Das Ansprechsignal kann außerdem die Form einer Zeilenanforderung haben, die das Adressenregister des zugeordneten Leseschreibkanals des Steuerspeichers 32auf den Wert zurückstellt, der in dem zugeordneten Anfangsadressenregister gespeichert ist, so daß hierdurch die wiederholte Abtastung des Speicherbereiches eingeleitet wird. Ein Zeilenanforderungssignal kann außerdem das Anfangsadressenregister auf den Wert zurückstellen, der in dem Adressenregister gespeichert ist, um eine Rückabtastung eines neuen Speicherbereiches einzuleiten.

Das Ansprechsignal kann außerdem auch als Befehlsende-Ansprechsignal auftreten, wodurch der zugeordneten peripheren Steuereinheit angezeigt wird, daß die Verarbeitung des Befehls und die Datenübertragung selbst abgeschlossen sind. In einer bevorzugten Ausführungsform der vorliegenden Erfindung wird diese Anzeige durch Rückstellung des den Besetztzustand anzeigenden Flip-Flops 120 der peripheren Steuereinheit 110 bewirkt. Das Befehlsende-Ansprechsignal bewirkt außerdem eine Freischaltung des zugeordneten Leseschreibkanals, indem der in dem peripheren Zwischenglied 13 der F i g. 2 angeordnete, entsprechende Arbeitszustandsanzeiger zurückgestellt wird. Aus der Fig. 2 ist zu sehen, daß der Ansprechdecodierer 78 abhängig von einem Befehlsendesignal ein Ausgangssignal erzeugt, das die Eingänge der UND-Glieder 72, 74 und 76 synchron mit dem verzögerten Signal derjenigen Stufe des Ringzählers 56 erreicht, die während des unmittelbar vorangegangenen Speicherzyklusunterintervalls im eingestellten Zustand war. Das Ausgangssignal eines der markierten UND-Glieder 72, 74 oder 76 stellt das zugeordnete Flip-Flop 58, 60 oder 62 zurück und zeigt somit die Freischaltung des betreffenden Leseschreibkanals an. Die Fig. 5b zeigt Zeittakte, die den Datenausgangssignalen FOl bis FO6 und den Dateneingangssignalen F51 bis F56 zugeordnet sind. Obwohl die Zeittakte der Datenaus- und -eingangsleitungen während jedes Speicherzyklusunterintervalls auftreten, wird zwischen dem der adressierten peripheren Steuereinheit zugeordneten Peripheriegerät und dem Hauptspeicher nur während des zugeordneten Speicherzyklusunterintervalls Information übertragen, und zwar nur dann, wenn die während des vorangehenden Unterintervalls erzeugten Ansprechsignale anzeigen, daß das Peripheriegerät für die Übertragung eines Informationszeichens bereit ist. Das heißt also, daß während jedes Speicherzyklusunterintervalls, der unmittelbar vor dem Unterintervall liegt, der dem die Verarbeitung eines speziellen peripheren Datenübertragungsbefehls dieses Beispiels durchführenden Leseschreibkanal (in diesem Beispiel dem Leseschreibkanal 2) zugeordnet ist, der über die adressierte Steuereinheit ein Kanalabfragesignal an das programmierte Peripheriegerät gegeben wird und die An-Sprechleitungen ausgewertet werden, um festzustellen, ob der nachfolgende Speicherzyklusunterintervall für die Verarbeitung eines Informationszeichens benutzt wird.

Ist der gerade verarbeitete periphere Datenübertragungsbefehl dieses Beispiels ein Bandlesebefehl und zeigen die durch das Dekodierglied 142 ausgewerteten Ansprechsignale an, daß das Peripheriegerät zur Aufnahme eines Informationszeichens in der Lage ist, so werden an den Ansprechleitungen FRl bis FR3

zo Signale erzeugt und an den zentralen Verarbeitungsteil über das periphere Zwischenglied 13 zurückgeführt, um die Übertragung eines durch das Anfangs-' adressenregister des Leseschreibkanals 2 gekennzeichneten und in einem bestimmten Speicherbereich des Hauptspeichers 30 gespeicherten Informationszeichens einzuleiten.

Die an den zentralen Verarbeitungsteil zurückkehrenden Ansprechsignale werden zusammen mit den in den Peripheriegeräten erzeugten Anforderungssignalen in dem peripheren Zwischenglied 13 mit verzögerten Ausgangssignalen des Ring-Zählers 56 synchronisiert. Diese Kombination von Signalen wird wiederum an den zentralen Verarbeitungsteil übertragen, um diesem die Art der vorliegenden Ubertragung anzuzeigen. Das heißt also, daß im Fall einer Eingangs- oder Ausgangsblockanfrage die diese Anforderung anzeigenden Signale an das Adressenregister 38 des Steuerspeichers übertragen werden, welches wiederum die Übertragung der in dem Adressenzähler während des dem Leseschreibkanal zugeordneten Unterintervalle gespeicherten Information steuert und diese Information in das Hauptspeicheradressenregister 34 abspeichert. Die zu dem Hauptspeicheradressenregister 34 übertragene digitale Darstellung steuert wiederum den Speicherplatz des Hauptspeichers 30, in den oder aus dem eine Ein- oder Ausspeicherung von Information erfolgen soll. Etwa gleichzeitig mit dieser Informationsübertragung wird der Inhalt des Adressenregisters des Leseschreibkanals 2 modifiziert. Die digitale Darstellung des Hauptspeicheradressenregisters 34 wird an das Hilfsregister 36 übertragen, in dem diese Darstellung entsprechend der Art der Informationsübertragung entweder erhöht oder erniedrigt wird. Im vorliegenden Beispiel hängt die Art der Modifikation teilweise davon ab, ob der Bandlesebefehl so programmiert war, daß die Bandleserichtung angegeben wurde; die Art hängt anderenfalls von der Art der Ansprechsignale ab. Bei einem Befehl zum Lesen des Bandes in Vorwärtsrichtung kann die Modifikation des Inhalts des Adressenregisters des Leseschreibkanals 2 durch Erhöhen des Inhalts durch eine Einheit erfolgen. Nachdem ein Erhöhen oder ein Erniedrigen vorgenommen wurde, wird die digitale Darstellung des Hilfsregisters 36 wieder in das Leseschreib-Adressenregister des Steuerspeichers 32 zurückgeführt, von dem diese Information stammte. Die Ansprechleitungen können auch ein spezielles Anforderungssignal

führen, das die Übertragung eines Informationszeichens vom Hauptspeicher, wie oben beschrieben, überträgt, wobei diese Übertragung jedoch nicht von einer Erhöhung oder Erniedrigung des Inhalts des Adressenregisters 34 des Hauptspeichers begleitet ist, bevor dieser Inhalt wieder in den Steuerspeicher 32 zurückgegeben wird.

Die Ansprechsignale können außerdem die Form einer Zeilenanforderung darstellen, die das Anfangsadressenregister des Leseschreibkanals 2 auf die Darstellung zurückstellt, die in dem zugeordneten Adressenregister gespeichert ist, so daß die Abtastung eines neuen Speicherbereiches eingeleitet wird. Es ist jedoch auch möglich, durch das Zeilenanforderungssignal eine Rückabtastung desselben Speicherbereiches durchzuführen, in dem das Adressenregister des Leseschreibkanals 2 auf die Darstellung zurückgestellt wird, die in dem Anfangsadressenregister des Leseschreibkanals 2 gespeichert war. Da dieser Informationsaustausch nichts mit dem Hauptspeicher zu tun hat, wird er durch eine interne Übertragung innerhalb des Steuerspeichers 32 ausgeführt. Um die Abtastung eines neuen Speicherbereiches zu beginnen, wird dieser interne Übertragungsvorgang teilweise durch die Übertragung des Inhalts des Adressenregisters in die dem Steuerspeicher 32 zugeordneten Leseverstärker bewirkt, wonach die Information in das dem Leseschreibkanal 2 zugeordnete Anfangsadressenregister übertragen wird. Zeigen die Ansprechsignale an, daß während des nachfolgenden Arbeitszyklus des Leseschreibkanals kein Arbeitsvorgang stattfinden soll, so bleibt der Inhalt des Adressenregisters unverändert und der zugeordnete Zeitzyklus wird dem Rechenwerk zur Verarbeitung eines Befehls zur Verfügung gestellt.

Ist der gerade verarbeitete periphere Datenübertragungsbefehl in der Art eines Bandschreibbefehls und zeigen die in dem Decoderglied 142 ausgewerteten Ansprechsignale an, daß das Peripheriegerät zur Übertragung eines Informationszeichens bereit ist, so leiten die Ansprechleitungen FRl bis FR3 eine Signaldarstellung an den zentralen Verarbeitungsteil, die die Art der gewünschten Übertragung anzeigt. In ähnlicher Weise werden während des darauffolgenden Arbeitszyklus Signale an den Leitungen erzeugt, die das Decoderglied 142 mit dem Verknüpfungsglied 146 verbunden, so daß die Information an den Dateneingangsleitungen in den Speicherplatz des Hauptspeichers übertragen werden kann, der durch die digitale Darstellung gekennzeichnet ist, die in dem dem Leseschreibkanal 2 zugeordneten Adressenregister gespeichert ist.

Sofort nach der Beendigung der Ausspeicherphase eines PDT-Befehls des vorliegenden Beispiels ist das Rechenwerk wiederum zur Verarbeitung von Befehlen des zentralen Verarbeitungsteils oder anderer Programmbefehle verfügbar. Zeigen die über die Leitungen FRl bis FR3 zurückgeführten Ansprechsignale an, daß während des nächsten Arbeitsunterintervalls, der dem Leseschreibkanal für die Programmbefehle dieses Beispiels zugeordnet ist, keine Arbeitsvorgänge durchgeführt werden sollen, so wird dieser Unterintervall dem Rechenwerk zur Verfügung gestellt. Es ist auch möglich, durch die Ansprechleitungen FRl bis FR3 eine Blockanforderung zu erzeugen, durch die angezeigt wird, daß das nächste Informationszeichen von dem Kartenleser übertragen werden kann. Wie angezeigt wurde, findet diese Datenübertragung während des Speicherzyklusunterintervalls statt, der durch den Speicherzyklusverteiler dem den Befehl ausführenden Leseschreibkanal zugeordnet ist. Dementsprechend wird ein Informationszeichen von den Dateneingangsleitungen F51 bis F56 gelesen und in den Speicherplatz des Hauptspeichers 30 eingespeichert, der durch die Information des Leseschreib-Adressenzählers des Steuerspeichers 32 gekennzeichnet ist, und anschließend wird dieser

ίο Adressenzähler weitergeschaltet. In dieser Weise dauert die Verarbeitung des Kartenlesebefehls dieses Beispiels so lange an, bis alle Informationen in die gekennzeichneten Speicherplätze des Hauptspeichers eingespeichert sind.

Soll mit dem beschriebenen System gerade das Lochen von Karten vorgenommen werden, so dauert die Informationsübertragung vom Hauptspeicher in den Kartenlocher so lange an, bis ein den übertragenen Daten zugeordnetes Schluß-bit anzeigt, daß die Verarbeitungsphase und der Befehl selbst beendet sind. Die Anzeige eines speziellen Schluß-bits, das die Beendigung der Verarbeitungsphase des Kartenlochbefehls anzeigt, bewirkt, daß ein Steuersignal FFF erzeugt wird, das in dem UND-Glied 145 mit einem Signal einer Leitung kombiniert wird, die den Signaldecodierer 142 mit dem Verknüpfungsglied 147 verbindet. Das Ausgangssignal des UND-Gliedes 145 wird an das zugeordnete Peripheriegerät übertragen und erzeugt ein Befehlsende-Ansprechsignal, das die Flip-Flops 134, 135 und 136 des Leseschreibkanals sowie das Anzeige-Flip-Flop 120 zurückstellt, wie in dem Zeitdiagramm der Fig. 5b veranschaulicht ist. Das Ende des oben bezeichneten Kartenlesebefehls wird in ähnlicher Weise bewirkt, hierbei wird das Befehlsende-Ansprechsignal jedoch durch das Peripheriegerät erzeugt, wenn festgestellt wurde, daß die Informationsübertragung abgeschlossen ist.

Bei der Ausführung eines Druckbefehls für einen Trommel- oder Zeilendrucker ist es notwendig, Wiederholungszyklen bereitzustellen, während der die eine Druckzeile darstellenden Zeichen verglichen werden. Die Trommel eines konventionellen Drukkers kann z. B. 120 Zeichen jeder Type über die Fläche der Trommel verteilt enthalten, wobei 56 solcher Zeichenzeilen an dem Umfang der Trommel angeordnet sind. Eine der Anzahl der Zeichen pro Zeile gleiche Zeile von Druckhammern ist gegenüber den Zeichen einer Zeile angeordnet. Jedem dieser Druckhämmer ist ein Flip-Flop zugeordnet, das entsprechend dem Vergleichsergebnis zwischen einem aus dem Speicher übertragenen Informationszeichen und dem gerade unter dem Druckhammer befindlichen Zeichen eingestellt wird.

Dementsprechend wird ein über den Leseschreibkanal 2 auszuführender Druckbefehl dadurch eingeleitet, daß in das Anfangsadressenregister und das Adressenregister des Leseschreibkanals eine digitale Darstellung übertragen wird, die den Speicherplatz des Hauptspeichers kennzeichnet, der das erste zu druckende Zeichen enthält. Ist der Drucker bereit, so erzeugt er ein Blockanforderungszeichen, durch das die in dem durch den Adressenzähler des Leseschreibkanals gekennzeichneten Speicherplatz gespeicherte Zeichendarstellung aus dem Speicher an die Datenausgangsleitungen FOl bis FO6 gegeben wird. Sobald die Information den Drucker erreicht, wird sie abgetastet, um festzustellen, ob das erste Zeichen der zu druckenden Zeile von Zeichen mit den

an den Ausgangsleitungen auftretenden Zeichen übereinstimmt. Ist die Übereinstimmung vorhanden, so wird das diesem Druckhammer des ersten Zeichens der Zeile zugeordnete Flip-Flop eingestellt. Etwa gleichzeitig mit der Informationsübertragung wird die gerade in dem Hauptspeicheradressenregister 34 gespeicherte digitale Darstellung in das Hilfsregister 36 übertragen, erhöht und wieder in das Adressenregister des Leseschreibkanals des Steuerspeichers 32, aus dem es kam, zurückgeführt.

Werden durch den Drucker darauffolgende Blockanforderungen erzeugt, so werden die aufeinanderfolgenden Speicherplätze des Speicherbereiches, der der gerade gedruckten Zeile entspricht, überwacht, und die darin enthaltene Information wird mit dem gerade untersuchten Druckzeichen verglichen. Die den Druckhämmern einer Druckzeile zugeordneten Flip-Flops werden also abhängig davon eingestellt, ob die aufeinanderfolgenden Vergleiche, die zur Übertragung von Information vorgenommen werden, ein positives oder negatives Ergebnis zeigen. Nach der vollständigen Abtastung des Speicherbereiches betätigen die vorher eingestellten Flip-Flops die zugeordneten Druckhämmer, um auf diese Weise diese untersuchten Zeichen zu drucken.

Der nachfolgende Satz von Ansprechsignalen ist in der Art von Zeilenanforderungen, wodurch der vorher abgetastete Speicherbereich rückabgetastet wird, um festzustellen, ob irgendeine der Druckpositionen der Druckzelle mit einer zweiten Zeichentype des Umfanges der Trommel übereinstimmt, der an die vorher untersuchte Zeile von Zeichen angrenzt. Auf diese Weise bewirkt jeder Vergleich das Drucken aller Zeichen einer bestimmten Type, die in einer zu drukkenden Zeile auftreten. Wie bereits erwähnt wurde, wird durch die Art dieser Zeilenanforderung der Inhalt des Anfangsadressenzählers kurzzeitig in die dem Steuerspeicher 32 zugeordneten Leseverstärker übertragen, und anschließend wird diese digitale Darstellung in den Adressenzähler eingegeben.

Die nachfolgende Blockanforderung leitet einen Vergleich des untersuchten Zeichens mit der Information des Speicherplatzes des Hauptspeichers ein, der durch die digitale Darstellung des Adressenregisters gekennzeichnet ist. Die den Druckhämmern zugeordneten Flip-Flops der Zeichenzeile werden dementsprechend eingestellt. Nach der Durchführung einer Übertragung wird die an das Adressenregister des Steuerspeichers 32 zurückgeführte digitale Darstellung erhöht, um somit den nachfolgenden Speicherplatz des Hauptspeichers, der als nächster gelesen werden soll, zu kennzeichnen.

Die Block- und Zeilenanforderungen werden durch den Drucker in der oben beschriebenen Weise so lange erzeugt, bis die gesamte Anzahl von Zeichen, die am Umfang der Drucktrommel angeordnet sind, geprüft sind und eine ganze Zeile gedruckt ist. Soll der Druckvorgang fortdauern, so können die nachfolgenden Anforderungssignale an den Ansprechleitungen FRl bis FR6 die Form von Zeilenanforderungen annehmen, wodurch die Übertragung des Inhalts des Adressenregisters in das Anfangsadressenregister erfolgt, so daß die Abtastung eines neuen Speicherbereichs eingeleitet und in der oben beschriebenen Weise durchgeführt wird.

Aus der Betriebsweise des beschriebenen Systems geht hervor, daß, obwohl den Peripheriegeräten eine Priorität bezüglich der Verarbeitungszeit eingeräumt wird, der eigentliche Zeitbedarf des einem einzelnen

ao programmierten Peripheriegeräts zugeordneten Speicherzyklusintervalls so gering ist, daß die Verarbeitung von Befehlen im Rechenwerk im zentralen Verarbeitungsteil in keiner Weise gestört wird. Zum Beispiel kann bewiesen werden, daß bei der Verarbeitung eines Kartenlochbefehls der Prozentsatz der nichtbenutzten Speicherzyklusunterintervalle für die Übertragung von Informationszeichen etwa bei 99 % liegt. Obwohl das Verhältnis der verfügbaren unbenutzten Speicherzyklusunterintervalle entsprechend der Art des programmierten Peripheriegerätes schwankt, wird immer genügend Zeit zur Verfügung stehen, um die Verarbeitung von Befehlen des zentralen Verarbeitungsteils vorzunehmen, so daß das Hauptprogramm nicht aufgehalten wird, wenn alle Leseschreibkanäle belegt sind.

Es muß bemerkt werden, daß zusätzliche Leseschreibkanäle vorgesehen werden können, um eine besser ausgeglichene Verteilung der Arbeitszyklen über die verschiedenen Peripheriegeräte zu erreichen.

Diese zusätzlichen Leseschreibkanäle können arbeitsmäßig von den bereits bestehenden Leseschreibkanälen getrennt sein, oder sie können als Hilfs-Leseschreibkanäle ausgebildet sein. Es ist also möglich, ein System aufzubauen, das mit jeder gewünschten Abtastfolge arbeitet und in dem verschiedene Abtastgeschwindigkeiten den verschiedenen Peripheriegeräten nach einem Prioritätszeitplan zugeordnet werden können, wodurch sich ein optimaler Wirkungsgrad bei einem Minimalaufwand an Bauteilen und Arbeitszeit ergibt.

Hierzu 2 Blatt Zeichnungen

Claims

Patentansprüche:

1. Elektronische Einrichtung für eine Datenverarbeitungsanlage zur Datenübertragung zwischen mindestens einem peripheren Gerät und einem Hauptspeicher mit einem zumindest zwei Register aufweisenden Steuerspeicher, deren Inhalt zur Feststellung der Speicherplätze von Daten im Hauptspeicher verwendet wird, dadurch gekennzeichnet, daß die Einrichtung jedes Daten von oder für die Speicherplätze enthaltende Signal ohne zeitliche Zwischenspeicherung direkt überträgt, daß das eine Register der in dem Steuerspeicher (32) enthaltenen zwei Register als Anfangsadressenregister zur Erleichterung der wiederholten Abtastung der Daten während der Operationen des peripheren Gerätes die Adresse des anfänglich adressierten Speicherplatzes enthält, daß die den gerade angewählten Speicherplatz identifizierende Adresse in dem als Adressenregister wirksamen anderen Register der zwei Register befindlich ist und, daß der Steuerspeicher (32) durch Steuersignale betätigt wird, welche den Übertrag des Inhalts des Adressenregisters zu dem Anfangsadressenregister oder umgekehrt bewirken für den Fall, daß das adressierte Gebiet in dem Hauptspeicher wiederholt abgetastet oder ein neues Gebiet abgetastet werden soll.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß ein Hilfsregister (36) vorgesehen ist, in welchem infolge eines Änderungsbefehls durch schrittweise Erhöhung oder Erniedrigung nacheinanderfolgende Adressen für die in dem Hauptspeicher gespeicherten Informationen erzeugt werden.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die schrittweise Erhöhung oder Erniedrigung digitaler Adressen durch von einem peripheren Gerät abgegebene Signale ausgelöst wird.

4. Einrichtung nach einem der Ansprüche 1 bis

3, dadurch gekennzeichnet, daß die Übertragung des Inhalts des von einem der beiden Register in das andere durch von einem peripheren Gerät abgegebene Signale ausgelöst wird.

5. Einrichtung nach einem der Ansprüche 1 bis

4, dadurch gekennzeichnet, daß das durch den Inhalt des einen oder des anderen Registers bestimmte Feld eine variable Länge aufweist und durch Steuersignale in Verbindung mit dem Zeichen am Feldende definiert ist, auf welche der Steuerspeicher (32) anspricht.

6. Einrichtung nach einem der Ansprüche 1 bis

5, dadurch gekennzeichnet, daß zur Datenübertragung zwischen dem Hauptspeicher und einer Mehrzahl peripherer Geräte längs einer gemeinsamen Mehrfachleitung der Steuerspeicher (32) eine Mehrzahl zeitgestaffelter Kanäle definiert, welche er einen Anschluß zum Hauptspeicher benötigenden peripheren Geräten (22 bis 29) zuordnet, und daß jedem der zeitgestaffelten Kanäle in dem Steuerspeicher (32) zwei Register zugeordnet sind.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß ein Zwischenglied (13) mit einem Speicherzyklusverteiler (56) versehen ist, dessen Speicherzyklus eine ausgewählte Anzahl von Unterzyklen hat, welche die zeitgestaffelten Kanäle bilden, daß eine den Kanälen zugeordnete Steuereinheit (CUl bis CU8) vorgesehen ist, welche einem oder allen peripheren Geräten zugeordnet ist und welche auf ein eine Serie bestimmter Unterzyklen markierendes Wiederholungssignal sowie auf kodierte Signale anspricht und welche die zugeordnete periphere Einheit für den Informationsaustausch mit dem Hauptspeicher während einer nachfolgenden Serie der genannten bestimmten Unterzyklen vorbereitet.