DE1234791B

DE1234791B - Synchronous, reversible and polystable counting step

Info

Publication number: DE1234791B
Application number: DE1964P0033698
Authority: DE
Inventors: Dipl-Ing Dieter Gossel; Peter Muuss
Original assignee: Philips Patentverwaltung GmbH
Current assignee: Philips Intellectual Property and Standards GmbH
Priority date: 1964-02-27
Filing date: 1964-02-27
Publication date: 1967-02-23

Description

Synchrone, reversible und polystabile Zählstufe Die Erfindung betrifft eine synchrone, reversible Zählstufe, die aus drei- oder mehrstabilen Multivibratoren aufgebaut, mit Transistoren bestückt ist und als Ganzes drei oder mehr stabile Schaltzustände aufweist, d. h. polystabil ist.Synchronous, reversible and polystable counting stage The invention relates to a synchronous, reversible counting stage consisting of three or more stable multivibrators constructed, equipped with transistors and as a whole three or more stable switching states has, d. H. is polystable.

Transistorisierte Zählstufen aus polystabilen Multivibratoren sind bereits bekannt. Diese sind jedoch nicht reversibel -und nicht synchron. Durch ihre asynchrone Betriebsweise sind nur relativ niedrige Zeichenerkennungsfrequenzen erzielbar, da die Gesamtschaltzeit der Anordnung größer ist als die Einzelschaltzeit jeder Schaltstufe. Auch sind bereits synchron arbeitende -Zählanordnungen bekannt, die als Zählelemente bistabile Stufen enthalten, die beim Eintreffen eines Zählsignals am Eingang der Zählanordnung synchron umgeschaltet -werden. Dabei werden mehrere Binärstufen in Reihenschaltung betrieben, so daß der Zähler als- Ganzes polystabil wird.Transistorized counting stages from polystable multivibrators are already known. However, these are not reversible - and not synchronous. Through her asynchronous mode of operation, only relatively low character recognition frequencies can be achieved, since the total switching time of the arrangement is greater than the individual switching time of each Switching stage. Counting arrangements which work synchronously are also known which contain bistable stages as counting elements, which when a counting signal arrives be switched synchronously at the input of the counting arrangement. There are several Binary stages operated in series, so that the counter as a whole is polystable will.

Demgegenüber ist bei der Anordnung nach der Erfindung jede einzelne Zählstufe des Zählers für sich polystabil.In contrast, in the arrangement according to the invention, each individual Counting level of the counter is polystable in itself.

Jede Zählanordnung, auch Zähler genannt, besteht aus wenigstens einer Zählstufe (z. B. Dekade), jede Zählstufe wiederum aus mehreren Schaltstufen.Each counting arrangement, also called a counter, consists of at least one Counting stage (e.g. decade), each counting stage in turn from several switching stages.

Die Nachteile bekannter Schaltungen werden bei einer Zählstufe gemäß der Erfindung dadurch behoben, daß einem besonderen Vorbereitungseingang jeder Schaltstufe ein über deren Umschaltung bestimmendes Signal über Verknüpfungsmittel zugeführt wird.The disadvantages of known circuits are shown in a counting stage the invention resolved by having a special preparation input for each switching stage a signal determining their switchover is supplied via logic means will.

Daraus ergibt sich der Vorteil, daß ein einfaches Zählen in beliebigem Code möglich ist.This has the advantage that a simple counting in any Code is possible.

So ergibt sich aus der Kombination einer an sich bekannten Binärstufe mit der vorgeschlagenen Quinärstufe ein dekadischer Zähler kleinstmöglichen Aufwandes. Benötigen die bekannten Zähler bei vier Binärstufen 2.4=8 Verstärkerelemente (z. B. Transistoren), so sind hier nur 2-f-5=7 erforderlich. Der Aufwand zur Ziffernerkennung bei dekadischen Zählern wird auf diese Weise beträchtlich vermindert, und zwar auf je ein UND-Gatter mit zwei Eingängen pro Ziffer einer Dekade, während bekannte Zähler je ein UND-Gatter mit drei Eingängen pro Ziffer einer jeden Dekade benötigen.This results from the combination of a binary level known per se with the proposed quinary stage, a decadic counter with the least possible effort. If the known counters require four binary levels 2.4 = 8 amplifier elements (e.g. B. transistors), only 2-f-5 = 7 are required here. The effort for digit recognition with decadic counters this is reduced considerably, namely to an AND gate with two inputs per digit of a decade, while known counters each require an AND gate with three inputs per digit of each decade.

Ein weiterer Vorteil der Erfindnung liegt darin, daß keine Mittel zur Unterdrückung nicht benötigter Zählkapazitäten benötigt werden. Bei vier Binärstufen beträgt die Zählkapazität 4°=16, also sechs Einheiten zu viel, die nicht benötigt werden und unterdrückt werden müssen. Bei der erfindungsgemäßen Schaltung 2 - 5=10 entfällt diese Notwendigkeit. An Hand der Zeichnungen wird die Erfindung näher beschrieben.Another advantage of the invention is that there are no funds are required to suppress unneeded counting capacities. With four binary levels the counting capacity is 4 ° = 16, i.e. six units too many that are not required and must be suppressed. In the circuit according to the invention, 2-5 = 10 there is no need for this. The invention is described in more detail with reference to the drawings.

F i g. 1 zeigt eine Schaltstufe, wie sie in einem biquinären Zähler gemäß der Erfindung verwendet wird. Es handelt sich dabei um einen Transistor Tr in Emitterschaltung, dessen Emitter an Masse O und dessen Kollektor C über den Widerstand Rc an die positive Versorgungsspannung UG angeschlossen sind. Der Basisstrom des Transistors wird über die Kombination des Widerstandes RK, der Kapazität CK und der Diode D5 geliefert, wenn einer der Eingänge Bi . . . B4, die über die Dioden D, . . . D5 entkoppelt sind, mit einer positiven Mindestspannung beaufschlagt wird. Dabei wird der Transistor Tr übersteuert. Erhält keiner der Eingänge B, . . . B4 eine positive Spannung, so wird der Transistor über den Widerstand RB, der an der negativen Versorgungsspannung UB liegt, gesperrt.F i g. 1 shows a switching stage as it is used in a biquinary counter according to the invention. This is a transistor Tr in an emitter circuit, the emitter of which is connected to ground O and the collector C of which is connected to the positive supply voltage UG via the resistor Rc. The base current of the transistor is supplied via the combination of the resistor RK, the capacitance CK and the diode D5 when one of the inputs Bi . . . B4, through the diodes D,. . . D5 are decoupled, a positive minimum voltage is applied. The transistor Tr is overdriven. Receives none of the inputs B. . . B4 has a positive voltage, the transistor is blocked via the resistor RB, which is connected to the negative supply voltage UB.

F i g. 2 zeigt einen aus zwei solchen Schaltstufen aufgebauten 2stabilen Multivibrator. Dabei wird in bekannter Weise ein Eingang (hier B4 bzw. B,) mit dem Kollektor C des jeweils anderen Transistors Tr verbunden. Dem Eingang P werden aus einer separaten Quelle (Taktpulsgenerator) negative Umschaltimpulse ständig angeboten. Diese Impulse gelangen über die Kapazität CP und die Diode D an die Basis des Transistors Tr, dessen Diode D nicht so stark vorgespannt ist, daß der Impuls die Diode nicht zu öffnen vermag. Die Vorspannung kann auf zweierlei Weise erzeugt werden: Die Diode, die dem gerade gesperrten Transistor vorgeschaltet ist, wird über den Widerstand RT durch die Kollektorspannung vorgespannt, so daß der Impuls mit Sicherheit nur die Basis des jeweils leitenden Transistors erreicht, diesen sperrt und so ein »Umklappen« der Schaltung bewirkt. Das Vorspannen bzw. Sperren der Diode kann auch extern dadurch geschehen, daß an den Eingang S (vgl. auch F i g. 1) Sperrspannung gelegt wird, die über den Widerstand RS an die Diode D gelangt. Auf diese Weise kann der Multivibrator insgesamt für Umschaltimpulse gesperrt werden. Diese Beeinflussung kann sowohl auf die ganze Schaltung als auch (nach Auftrennen der Eingänge P und S) für jede Hälfte (Stufe) getrennt erfolgen.F i g. 2 shows a 2-stable multivibrator made up of two such switching stages. In this case, one input (here B4 or B,) is connected to the collector C of the respective other transistor Tr in a known manner. Negative switching pulses are constantly offered to input P from a separate source (clock pulse generator). These pulses pass through the capacitance CP and the diode D to the base of the transistor Tr, the diode D of which is not so strongly biased that the pulse cannot open the diode. The bias voltage can be generated in two ways: The diode, which is connected upstream of the currently blocked transistor, is biased by the collector voltage via the resistor RT, so that the pulse only reaches the base of the respective conducting transistor, blocks it and thus locks it in "Flip" the circuit causes. The diode can also be biased or blocked externally by applying blocking voltage to input S (cf. also FIG. 1), which is applied to diode D via resistor RS. In this way, the multivibrator can be blocked as a whole for switching pulses. This influence can be applied to the entire circuit as well as (after separating the inputs P and S) for each half (stage) separately.

F i g. 3 stellt einen aus fünf solchen Schaltstufen nach F i g. 1 aufgebauten 5stabilen Multivibrator gemäß der Erfindung dar. Hier ist je ein Eingang Bi . . . B4 jeder Stufe mit je einem Kollektor C der anderen Stufen verbunden. Die Taktpulseingänge sind an eine zentrale Impulsquelle P angeschlossen, so daß das Umschalten der Stufen durch Potentiale an den Steuereingängen S1 . S erlaubt oder verboten wird. Die Steuereingänge @1 . . . 3, jeder Stufe sind zugänglich und können an äußere Verknüpfungsmittel angeschlossen werden.F i g. 3 represents one of five such switching stages according to FIG. 1 constructed 5stable multivibrator according to the invention. Here is an input Bi . . . B4 of each stage is connected to a collector C of the other stages. The clock pulse inputs are connected to a central pulse source P, so that the switching of the stages by potentials at the control inputs S1. S is allowed or prohibited. The control inputs @ 1. . . 3, each stage are accessible and can be connected to external linking means.

F i g. 4 zeigt einen aus je einem 2- und 5stabilen Multivibrator bestehenden biquinären Zähler. Dabei besteht die Binärstufe B aus den beiden Schaltstufen Bi und BZ mit den Ausgängen C und C und dem Steuereingang S. Die Zähleingänge befinden sich an den Punkten V (vorwärts) und R (rückwärts). Die gemeinsame Taktpulsleitung und die Impulseingänge sind nicht gezeichnet. Die Quinärstufe hingegen besteht aus den Stufen Q1 ... Q5 mit den Ausgängen Cl ... C5 und den Steuereingängen S1 ... S5. Die Schaltreihenfolge wird durch UND-Gatter G und NOR-Stufen N festgelegt.F i g. 4 shows a biquinary counter consisting of a 2- and 5-stable multivibrator. The binary stage B consists of the two switching stages Bi and BZ with the outputs C and C and the control input S. The counter inputs are located at points V (forward) and R (backward). The common clock pulse line and the pulse inputs are not shown. The secondary stage, on the other hand, consists of the stages Q1 ... Q5 with the outputs Cl ... C5 and the control inputs S1 ... S5. The switching sequence is determined by AND gate G and NOR levels N.

Die Möglichkeit der Kaskadierung polystabiler Schaltstufen gestattet die Verwendung verschiedenster Zählbasen. Besonders einfach läßt sich eine Zähldekade mit Hilfe einer Binär- und einer Quinärstufe aufbauen.The possibility of cascading polystable switching stages is permitted the use of various counting bases. A counting decade is particularly easy with the help of a binary and a quinary level.

Da das Produkt 2-5=10 ist, entfällt auch jeder Aufwand, um überflüssige Zählkapazität zu unterdrücken, wie es z. B. bei der bekannten, aus vier Flip-Flop bestehenden Anordnung erforderlich ist (24=16, wobei sechs Möglichkeiten überflüssig sind). Überdies benötigen vier Flip-Flop mindestens 4-2=8 Transistoren, während die Biquinär-Zählstufe mit 2-i-5=7 Transistoren auskommt.Since the product is 2-5 = 10, there is no need for any effort to suppress superfluous counting capacity, as is the case with e.g. B. is required in the known, consisting of four flip-flop arrangement (24 = 16, six possibilities are superfluous). In addition, four flip-flops require at least 4-2 = 8 transistors, while the biquinary counting stage gets by with 2-i-5 = 7 transistors.

Weiterhin bietet die Biquinärzählung den Vorteil einfacherer Ziffernerkennung. Um zehn Ziffern aus den Stellungen von vier Flip-Flop zu erkennen, sind zehn UND-Gatter mit .durchschnittlich je drei Eingängen erforderlich. Beim Biquinärzähler kommt man dagegen mit je zwei Eingängen der zehn UND-Gatter aus.Furthermore, the biquinary counting offers the advantage of easier digit recognition. There are ten AND gates to identify ten digits from the positions of four flip-flops with an average of three entrances each. When the biquinary counter comes on the other hand, each with two inputs of the ten AND gates.

Da Umschaltimpulse aus dynamischen Gründen Sperrimpulse sein sollen, folgt, daß bei polystabilen Multivibratoren der jeweils stabile Zustand durch den gesperrten Transistor markiert wird.Since switching pulses should be blocking pulses for dynamic reasons, it follows that in the case of polystable multivibrators, the stable state in each case is given by the locked transistor is marked.

Die Quinärstufe (F i g. 3) weist z. B. vier leitende und einen gesperrten Transistor auf. Beim Weiterzählen erhält - unabhängig von der Zählrichtungein dem gesperrten Transistor benachbarter leitender Transistor den folgenden Sperrimpuls. Der Zählerstand ist also am gesperrten Transistor unmittelbar erkennbar.The quinary stage (FIG. 3) has z. B. four senior and one locked Transistor on. When you continue counting, it receives - regardless of the counting direction blocked transistor adjacent conductive transistor the following blocking pulse. The counter reading can therefore be seen directly from the blocked transistor.

In den F i g.1 bis 3 stellt S die Vorbereitungseingänge und P die Klemmen zur Zuführung der Taktpulse dar. Die in F i g. 4 nicht gezeichneten P-Klemmen der Schaltstufen B1, B., (binär) und Q1, Q2, ... Q5 (quinär) sind untereinander und mit .der gemeinsamen Taktpulsleitung verbunden.In FIGS. 1 to 3, S represents the preparation inputs and P represents the terminals for supplying the clock pulses. 4 not shown P-terminals of the switching stages B1, B., (binary) and Q1, Q2, ... Q5 (quinary) are connected to each other and to the common clock pulse line.

Durch geeignete Zuordnung der Ausgänge der Verknüpfungsmittel N zu den Vorbereitungseingängen S1 ... S5 der Schaltstufen Q1 ... Q5 und der Eingänge der Verknüpfungsmittel N zu den Ausgängen weiterer Verknüpfungsmittel G, die ihrerseits von den von der Quinärstufe Q zu zählenden Signalen und den Ausgängen Cl ... C5 der Schaltstufen Q1 ... Q5 gesteuert werden, läßt sich die Schaltreihenfolge der Zählstufe festlegen. Auch können jeder Schaltstufe mehrere voneinander unabhängige Verknüpfungsmittel zugeordnet werden, so daß mehrere unabhängige Schaltreihenfolgen möglich sind.By appropriately assigning the outputs of the logic means N to the preparation inputs S1 ... S5 of the switching stages Q1 ... Q5 and the inputs of the logic means N to the outputs of further logic means G, which in turn depends on the signals to be counted by the secondary stage Q and the outputs Cl ... C5 of the switching stages Q1 ... Q5 are controlled, the switching sequence of the counting stage can be determined. A plurality of mutually independent linking means can also be assigned to each switching stage, so that several independent switching sequences are possible.

Die Verknüpfungsmittel G sind zweckmäßigerweise UND-Gatter (Gv 1... Gv 5, GR 1. . . GR.). Die von der Quinärstufe Q zu zählenden Signale werden ebenfalls zweckmäßigerweise durch UND-Verknüpfungen des Schaltzustandes der Binärstufe B mit den von der Zähldekade zu zählenden Signalen V, R in den Gattern Gv bzw. GR gewonnen.The linking means G are expediently AND gates (Gv 1 ... Gv 5, GR 1... GR.). The signals to be counted by the secondary stage Q are also expediently obtained by ANDing the switching state of the binary stage B with the signals V, R to be counted by the counting decade in the gates Gv and GR.

Die Zuordnung der Verknüpfungsmittel zu den Schaltstufen ist in F i g. 4 so gewählt, daß bei Verwendung folgender Codierung eine biquinäre, reversible Zähldekade entsteht: Dezimal Binärstufe B1, B2 Qunärsue Ql ... Qs C Cl C2 CS C4 0 0 L L 0 0 0 0 1 L 0 L 0 0 0 0 2 0 L 0 L 0 0 0 3 L 0 0 L 0 0 0 4 0 L 0 0 L 0 0 5 L 0 0 0 L 0 0 6 0 L 0 0 0 L 0 7 L 0 0 0 0 L 0 8 0 L 0 0 0 0 L 9 L 0 0 0 0 0 L Man kann dies leicht erkennen, wenn man vom Code ausgehend für eine der Schaltstufen Q1 die Schaltbedingung, die durch die Beziehung Si=mL« dargestellt werden kann, ableitet: S, = V-C-Ci-i +R-V-C1.1, d. h., die Quinärstufe schaltet immer dann in Vorwärtsrichtung, wenn ein Vorwärtszählsignal V anliegt und die Binärstufe B an ihrem Ausgang C das »L«-Potential aufweist, und in Rückwärtsrichtung, wenn ein Rückwärtszählsignal R anliegt und die Binärstufe B an ihrem Ausgang C »L«-Potential aufweist.The assignment of the linking means to the switching stages is shown in FIG. 4 is chosen so that a biquinary, reversible counting decade is created when using the following coding: Decimal binary level B1, B2 Qunärsue Ql ... Qs C. Cl C2 CS C4 0 0 LL 0 0 0 0 1 L 0 L 0 0 0 0 2 0 L 0 L 0 0 0 3 L 0 0 L 0 0 0 4 0 L 0 0 L 0 0 5 L 0 0 0 L 0 0 6 0 L 0 0 0 L 0 7 L 0 0 0 0 L 0 8 0 L 0 0 0 0 L. 9 L 0 0 0 0 0 L. This can be easily recognized if, starting from the code, one derives the switching condition for one of the switching stages Q1, which can be represented by the relationship Si = mL «: S, = VC-Ci-i + RV-C1.1, ie, the quinary stage always switches in the upward direction when an up counting signal V is present and the binary stage B has the "L" potential at its output C, and in downward direction when a downward counting signal R is present and the binary stage B at its output C "L" - Has potential.

Claims

Claims: 1. Synchronous, reversible and, as a whole, polystable counting stage, consisting of at least three switching stages, of a single or multi-stage counting arrangement, in which the switching stages are continuously supplied with pulses from a central clock pulse generator, characterized in that a special preparation input (S) each switching stage (B, Q) is supplied with a signal determining its switchover via logic means (G) (FIG. 4).

2. Counting stage according to claim 1, characterized in that by the assignment of the input or. Outputs of the linking means to the outputs (C) or the preparation inputs (S) of the switching stages (B, Q) the switching sequence of the counting stage is determined.

3. Counting stage according to claims 1 and 2, characterized in that each switching stage (B, Q) is a plurality of one another independent linking means (G) that allow any switching sequence are assigned are.

4. Counting stage according to Claims 1 to 3, characterized in that the linking means (G) are AND gates (Gv 1 ... Gv 5, GR 1... GR.) And the outputs of these linking means via NOR stages ( N) each with one of the preparation inputs (3 ') of the switching stages (B, Q) and furthermore the inputs of the linking means (GR 1 ... GR 5, Gv 1 ... Gv 5) with each one of the outputs (C) of the other switching stages (B, Q) as well as the counter inputs (Y, R) are connected. Documents considered: German Patent No. 846 319; German exposition No. 1146 92l.