[go: up one dir, main page]

DE1234056B - Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen - Google Patents

Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen

Info

Publication number
DE1234056B
DE1234056B DE1965S0099460 DES0099460A DE1234056B DE 1234056 B DE1234056 B DE 1234056B DE 1965S0099460 DE1965S0099460 DE 1965S0099460 DE S0099460 A DES0099460 A DE S0099460A DE 1234056 B DE1234056 B DE 1234056B
Authority
DE
Germany
Prior art keywords
column
core
transistor
switch
winding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE1965S0099460
Other languages
English (en)
Inventor
Dipl-Ing Walter Pelloth
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DE1965S0099460 priority Critical patent/DE1234056B/de
Publication of DE1234056B publication Critical patent/DE1234056B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/383Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using magnetic or similar elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computational Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Electronic Switches (AREA)

Description

  • Zählregister zur Parallel-Addition bzw. -Subtraktion von Binärzahlen Die Erfindung bezieht sich auf ein Zählregister mit Magnetkernen mit annähernd rechteckförmiger Hy# stereseschleife zur Parallel-Addition bzw. -Subtraktion von Binärzahlen und zum zerstörungsfreien Auslesen der gespeicherten Information. Schaltungsanordnungen mit Magnetkemen zur Lösung dieser Aufgabe sind schon bekannt (deutsche Auslegeschrift 1179 252). Bei ihnen wird ein sich in einer Stufe des Zählregisters eventuell ergebener übertrag der jeweils nächsten Stufe zugeführt und dort verarbeitet. Da aber jede Weitergabe eines übertrags mit einer gewissen Laufzeit verbunden ist, vergeht eine von der Anzahl der ausgeführten überträge bzw. von der Stellenzahl des Zählregisters abhängige Zeit, bis das neue Zählergebnis verfügbar ist, auch wenn der Zählvorgang nur durch ein einmaliges Signal ausgelöst wurde. Damit kann sich die Arbeitsgeschwindigkeit insbesondere eines vielstelligen Zählregisters gegenüber der einer einzelnen Stufe wesentlich verringern.
  • Das Zählregister mit Magnetkemen mit annähernd rechteckförmiger Hystereseschleife zur Parallel-Addition bzw. -Subtraktion von Binärzahlen nach der Erfindung hat dagegen den Vorteil, daß das Ergebnis der Operation tatsächlich gleichzeitig in allen Stellen verfügbar ist. Das Zählregister arbeitet dabei nach der an sich bekannten Invertierungsregel, wonach bei der Addition von »1=2'« zu einer Binärzahl, von der niedrigsten Stelle ausgehend alle Stellen einschließlich der ersten »0« invertiert werden (deutsche Auslegeschrift 1082 435). Die Subtraktion ergibt sich in ähnlicher Weise durch Inversion aller mit »0« besetzten unteren Stellen bis einschließlich der ersten »l«. Die Addition bzw. die Subtraktion einer höheren Potenz von 2 erfolgt ebenfalls nach dieser Regel, wobei allerdings alle diejenigen Stellen des ursprünliehen Registerinhalts, die einer niedrigeren Potenz als der zu addierenden bzw. zu subtrahierenden Potenz entsprechen, unverändert bleiben.
  • Das Zählregister mit einer matrixartigen dreispaltigen Anordnung von Magnetkern-Transistor-Elementen mit Stromweichen (Weichenelemente) ist dadurch gekennzeichnet, daß in jeder Spalte eine der Stellenzahl entsprechende Anzahl von Weichenelementen hintereinandergeschaltet ist, wobei in Serie zur zweiten und dritten Spalte jeweils ein steuerbarer, vorzugsweise elektronischer Schalter angeordnet ist und die erste Spalte über einen ersten Konstantstromgenerator, die zweite und dritte Spalte gemeinsam über einen zweiten Konstantstromgenerator gespeist werden, und daß die in der Zeilenrichtung jeweils zur gleichen Binärstelle (Registerstufe) gehörenden Weichenelemente gegenseitig so verkoppelt sind, daß das erste Element einer Stufe auf das zweite und dritte Element der Stufe und das zweite oder das dritte Element der Stufe wieder auf das erste unmittelbar einwirken kann.
  • Das so gebildete Zählregister kann bei einmaliger Informationseingabe beliebig oft abgefragt werden. Es ist ferner möglich, während der Eingabe einer neuen Information die alte Information durch einen Löschbefehl ohne besonderen Löschtakt zu löschen und durch einen Additionsbefehl die Information um eine Potenz von 2 ohne besonderen Additionstakt zu erhöhen bzw. bei geringfügiger Abwandlung der Schaltungsanordnung zu erniedrigen.
  • Die Schaltungsanordnung nach der Erfindung wird nachfolgend an Hand der F i g. 1 bis 8 näher erläutert. Dabei zeigt F i g. 1 das als Grundbaustein verwendete MT-Element und dessen in den folgenden Schaltbildern benutztes Symbol, F i g. 2 die beim Umschalten des Magnetkernes bei verschiedener Belastung induzierten Spannungen, F i g. 3 Dioden-Transistor-Weichen, F i g. 4 ein Register für zerstörungsfreies Auslesen der Information, F i 1-. 5 einen durch Ergänzung des Registers nach F i g. 4 gebildeten Parallel-l-Addierer, F i g. 6 eine vorteilhafte Weiterbildung des Addierers, F i g. 7 eine Abwandlung des Addierers für die wahlweise Addition einer höheren Potenz von 2 und schließlich F i g. 8 eine Abwandlung des Addierers für die Subtraktion von 1 oder einer höheren Potenz von 2. Zum leichteren Verständnis der erfindungsgemäßen Schaltungsanordnungen soll zunächst auf die an sich bekannten MT-Elemente eingegangen werden.. In F ig, 1 ist ein ringförmiger Magnetkern K mit zwei Einstellwicklungen Ei und E2, einer Abfragewicklung A und einer vierten mit der Basis b und dem Emitter e eines Transistors Tr verbundenen Wicklung dargestellt. Durch einen (genügend großen) Stromimpuls auf einer der Einstellwicklungen (Setzwicklungen) wird der Kein eingestellt, d. h. eine logische »l« gespeichert (»Inhalt des Kernes« = 1, abgekürzt #K) =1). Ein Stromimpuls über die Abfragewicklung stellt den Kein zurück (logische »0«, (K) = 0). Die Basiswicklung ist so angeschlossen, daß die beim Abfragen eines eingestellten Kernes induzierte Spaifnung den Transistor Tr leitend steuert. Da der Transistor hierbei im allgemeinen bis zur Sättigung ausgesteuert wird, wird der Kollektorstrom durch den (reellen) Widerstand L und die Betriebsspannung + U, - U bestimmt. Im Kollektorkreis können auch zur übergabe der abgefragten Information Einstellwicklungen weiterer Kerne eingeschleift sein.
  • Eine Schaltungsanordnung mit vielen MT-Elementen würde in der Darstellungsweise nach F i g. la sehr unübersichtlich werden. Es wird deshalb kein vereinfachtes Symbol nach F i g. 1 b benutzt. Hier ist der Kein als schmales liegendes Rechteck gezeichnet. Die beiden an der rechten Schmalseite angesetzten, zunächst parallelen Linien stellen den Kollektor-bzw. Emitteranschluß des Schalttransistors Tr dar. Eine gegenseitige Unterscheidung der Anschlüsse ist im allgemeinen nicht nötig, da der Transistor als reiner Schalter (allerdings mit Stromverstärkung) wirkt. Die Kernwicklungen sind durch einfache, senkrecht zur Längsrichtung des Rechtecks gezeichnete Linien dargestellt. Dabei ist folgende Regel für die Wirkung von Stromimpulsen auf den einzelnen Wicklungen zu beachten: über alle nicht besonders gekennzeichneten Wicklungen wird der Kern eingestellt. Wicklungen, die an der oberen Rechteckseite mit einem Punkt -versehen sind, sind Sperrwicklun-en, Impulse auf diesen Wicklungen treten im allgemeinen nur gemeinsam mit anderen Impulsen auf und sollen trotz diesen den Kein in der bisherigen Lage festhalten. Mit einem Kreuz innerhalb des Rechtecks bezeichnete Wicklungen dienen zur Rückstellung des gesetzten Kernes in die »0«-Lage. Eine besondere Rolle spielen dabei die Wicklungen für den Abfragetakt, die jeweils noch mit dem Kennzeichen des betreffenden Taktes bezeichnet sind (Taktpuls Ti in Fig. lb).
  • Wie schon erwähnt, wird durch die beim Abfragen eines gesetzten Kernes in der Basiswicklung induzierte Spannung der angeschlossene Transistor leitend gesteuert. Da aber die Basis-Emitter-Strecke des Transistors die Spannung auf einen angenähert konstanten Wert UBE (etwa gleich der Schwellenspannung) begrenzt, wird der Ummagnetisierungsvorgang zeitlich in die Län e gezogen. In der unteren Reihe 9 C der F i lo,. 2 ist ein solcher Spannungsverlauf als Antwort auf den darüberstehenden Abfrageimpuls IA dargestellt. Die abfallende Flanke und damit die Dauer des Spannungsimpulses kann aber vor allem wegen der unterschiedlichen (und auch temperaturabhängigen) Werte von UBE sehr stark streuen. In derselben Weise streuen natürlich auch die Kollektorströme.
  • Will man aber mit den Ausgangsströmen derartiger MT-Elemente in weiteren Elementen bestimmte logische Verknüpfungen vornehmen, so müssen alle Ströme in Amplitude -und Zeitdauer übereinstimmen. Es ist bereits bekannt, zu diesem Zweck, die Betriebsspannung für die Transistoren nur kurzzeitig anzulegen, so daß diese nur während einer genau definierten Zeitdauer t" (F i g. 2) Strom führen können (getastete Betriebsspannung, deutsche Auslegesehrift 1189 588). Der Auftastimpuls muß von den Ausgangssignalen aller Keine überdeckt werden.
  • An Stelle der getasteten Betriebsspannung, an der die MT-Elemente parallel abgeschlossen sind, kann in vielen Fällen vorteilhaft eine getastete Stromeinspelsung vorgenommen werden, wobei alle Elemente in Serie liegen. Alle Ströme einer Serienschaltung haben dann exakt gleiche Dauer und Amplitude. Um zu verhindern, daß der Stromkreis durch einen gesperrten Transistor unterbrochen wird, wird parallel zur Kollektor-Emitter-Strecke eines jeden Transistors eine Diode geschaltet, die bei gesperrtem Transistor den Strom übernimmt (F i g. 3). Dabei ist es erforderlich, daß die Restspannung des leitenden Transistors kleiner als die Schwellenspannung der Diode ist, sonst fließt ein Teil des Stromes über die Diode ab. Eventuell müssen mehrere Dioden in Reihe geschaltet werden. Man kann die Wicklungen der von einem derart erweiterten Element (Weichenelement) einzustellenden Kerne auch nicht in den Kollektorkreis des Transistors legen, sondern muß sie in den Diodenzweig schalten; die beim Einstellen des Kernes induzierte Gegenspannung würde sich zum Spannungsabfall am leitenden Transistor addieren, so daß leicht ein Störstrom über die Diode (Dioden) abfließen könnte.
  • Ein Einstellimpuls für einen nachfolgenden Kern, dessen Wicklung im Diodenzweig liegt, ergibt sich also nur, wenn der zum Weichenelement gehörende Kein vor der Abfrage in der »0«-Lage war. Das Weichenelement erfüllt damit die Funktion der Negation.
  • In F i g. 3 sind drei Weichenelemente in Serie mit einem Konstantstromgenerator KG geschaltet. Der Konstantstromgenerator KG wird durch einen Steuerimpuls I,' nur während der Zeit t" aufgetastet und liefert dann den Stromimpuls Il. Die in den Diodenzweigen gezeichneten halbkreisförmigen Bögen deuten Wicklungen weiterer Kerne an.
  • Nach dem bisher beschriebenen Verfahren wird eine Information durch die Einstellströme direkt in die Keine eingeschrieben. Mit einem Zwischentakt Tz läßt sich aber auch ein anderer Weg beschreiten. In einen Kein soll während der Taktphase T, eingeschrieben werden, während der Taktphase T, wird er abgefragt. Man schreibt nun durch den zwischen den Taktphasen T" und T, oder zu Beginn der Taktphase T, gelegenen Zwischentakt Tz, aber vor den Eingangsströmen grundsätzlich eine »l« ein und magnetisiert den Kein mit den Eingangsströmen in die »O«-Lage zurück. Die dabei induzierte Basisspannung wird nicht ausgewertet, was mit Hilfe der wechselweisen Auftastung keine Schwierigkeit macht. Beim eigentlichen Abfragen durch T, liefert das MT-Element nur dann einen Kollektorstrom als Ausgangssignal, wenn der Eingangsstrom gefehlt hat. Ein derartiger Zwischentaktbetrieb entspricht also der Negation.
  • Der Vorteil dieser Betriebsweise ist, daß durch den Eingangsstrom nur eine relativ kleine Gegenspannung in der Wicklung induziert wird, da der Kein durch die leitende Basis-Emitter-Strecke des Ausgangstransistors belastet ist. In diesem Fall ist es auch zulässig, die Eingangswicklung eines MT-Elementes bzw. eines Weichenelementes in den Kollektorzweig eines vorhergehenden Weichenelementes zu schalten, ohne daß die Gegenspannung einen nent> 22 nenswerten Strom im Diodenzweig verursacht. Auf die Möglichkeit, gegebenenfalls die Anzahl der Dioden zu vergrößern, wurde schon hingewiesen.
  • Die aus den vorstehend beschriebenen Elementen (MT-Element bzw. Weichenelement) aufgebaute Schaltungsanordnung nach der Erfindung zur Parallel-Addition bzw. -Subtraktion (Zählregister) soll, wie schon erwähnt, unter anderem das zerstörungsfreie Auslesen einer einmal eingespeicherten Information ermöglichen. Hauptbestandteil ist also ein Register, das ein Zwischenspeichern und Wiedereinschreiben zur Erhaltung der Information erlaubt. Sein Aufbau und seine Funktion soll an Hand der F i g. 4 zunächst erklärt werden. Das Register besteht aus n Stufen entsprechend der Stellenzahl der Binärinformation.
  • Über die Eingangsleitungen 20 bis 2n werden die Hauptkerne K, 0 bis Kl" eingestellt. Der Takt T, fragt die Hauptkeme ab. über die Konstantstromquelle KG, wird durch L,' der Auftast-Stromimpuls I, geschaltet. Abhängig von der Information in den Kernen K, wird der Stromimpuls I, über die Transistoren Tri oder über die Dioden Di fließen. In den Transistorzweigen liegen (was wegen der Belastung dieser Keine zulässig ist) die Rückstellwicklungen der Zwischenspeicherkeme K2, die durch den Zwischentakt Tz voreingestellt wurden.
  • Daraus ergibt sich also (K21) ## #K:t1) - (1) Die Zwischenspeicherkerne K2 enthalten also die inversen Informationen der entsprechenden Hauptkeine Kl.
  • Die Zwischenspeicherkerne K2 sind ebenfalls Bestandteile von Weichenelementen. Alle diese Weichen sind wiederum in Serie geschaltet und über den Schalter WE für Wiedereinschreiben (z. B. ein Schalttransistor) an die Konstantstromquelle KG, angeschlossen. In den Diodenzweigen D, liegen- die Wiedereinschreibwicklungen für die zur jeweiligen Stufe gehörenden Hauptkerne Kl. Die Zwischenspeicherkeme werden durch den Takt T2 abgefragt. Während eines Teiles der Dauer eines Impulses von T, wird auch der Auftastimpuls I, vom Konstantstromgenerator KG, geliefert. Ist mindestens während derselben Zeitdauer der Schalter WE leitend, dann gilt I2D21 (K21) und mit (1) I2D2i (Kli) (2) d. h. über die Wiedereinschreibwicklung fließt nur dann ein Einstellstrom 2 D,2 1, wenn vorher der Hauptkein eingestellt war. Die vorherige Information wird also wieder eingeschrieben.
  • Durch einen Löschbefehl gleichzeitig mit einem Impuls 12 oder mit einem Impuls des Taktes T2 wird der Schalter WE gesperrt. Die alte Information wird nicht mehr eingeschrieben. über die Eingangsleitungen kann zur selben Zeit eine neue Information eingegeben werden.
  • Durch eine zusätzliche Spalte von Weichenelementen kann das Register zum 1-Addierer nach F i g. 5 ergänzt werden. In die Keine K, dieser dritten Elemente-Spalte wird entsprechend der vom Additionsprinzip her gestellten Vorschrift zur Negation aller niederwertigen Stellen bis zur ersten grundsätzlich der inverse Inhalt der gleichwertigen Keine K2 eingeschrieben, also auch (K3 i) # (KL 1) (3) Dies wird erreicht, indem man die Keine K, (analog zu den Kernen K2) durch den Zwischentakt voreinstellt und durch den Stromimpuls 11 Di zurücksetzt. Soweit die in den Kernen K, der dritten Spalte gespeicherte Information wieder in die entsprechenden Hauptkeme K,. übernommen wird, wird sie dort in negierter Form eingeschrieben.
  • Diese dritte Spalte muß nun so geschaltet sein, daß das Einschreiben der in ihr gespeicherten Information nur bis zur ersten »1« (von der niedrigstwertigen Stelle her) erfolgt. Dazu werden die betreffenden Dioden D,1 (nach F i 1-. 5) jeweils vom Emitter e des zugehörigen Transistors Tr31 über eine Einstellwicklung des Kernes K, 1 hinweg zum Kollektor k des Transistors Tr. i geführt. Die Reihenschaltung der Transistoren der dritten Elemente-Spalte ist über den Schalter Z für Zählen mit der Konstantstromquelle KG2 verbunden.
  • Der Zählvorgang spielt sich folgendermaßen ab: Durch einen Impuls der Taktphase T, werden die Kerne K, abgefragt und deren Informationsinhalt durch den verzögert einsetzenden Auftast-Stromimpuls I, an die Keine K2 invers und an die Kerne K3 direkt übergeben. Während der folgenden Taktphase T, werden die Kerne K, und K, abgefragt. Durch einen gleichzeitigen Zählbefehl wird der Schalter Z für Zählen durchlässig gemacht, der Schalter WE für Wiedereinschreiben muß gesperrt sein.
  • Solange in den Kernen K, (von der Stelle 20 her gerechnet) die Information »l« enthalten ist (entsprechend (K,) = 1) läuft der Konstantstromimpuls I, der Quelle KG2 über die Transistoren Tr. und umgeht dabei die Hauptkerne K" die deshalb nicht gesetzt werden. In der ersten Stufe mit (K3) = 0 bleibt der Transistor Tr. gesperrt; der Konstantstromimpuls 12 muß über die Diode D" fließen und setzt dabei den Kern K, dieser Stufe, d. h., der ursprüngliche Inhalt »0« dieses Kernes wird ebenfalls invertiert. In allen weiteren (höherwertigen) Stufen fließt der Konstantstrom 12 über die Weichenelemente der zweiten Spalte, es wird daher wie beim vorher beschriebenen, einfachen Register die unveränderte Information übernommen.
  • Die eigentliche Addition erfolgt also während eines einzigen Impulses 12, die Zeit hängt lediglich von der Einstelldauer der Kerne Ki ab. Laufzeiten infolge der Übergabe von Überträgen entstehen nicht. Der neue Registerinhalt kann sofort bei der nächsten Taktphase T,. ausgewertet, der nächste Zählbefehl bei der darauffolgenden Taktphase T, geliefert werden. Kommt kein Zählbefehl, so wird in der Taktphase T, der zuletzt vorhandene Registerinhalt wieder einge schrieben. Löschen und Neueinschreiben erfolgt wie beim vorher beschriebenen Register durch Sperren des Schalters WE. Die Schaltungsanordnung nach F i g. 5 zur Parallel-l-Addition hat jedoch gewisse Nachteile, die sich besonders bei vielstelligen Registern bemerkbar machen können.
  • Wie schon erwähnt, kann durch die Diode einer Dioden-Transistorstromweiche auch bei leitendem Transistor ein kleiner Störstrom fließen. Dieser Störstrom ist bei richtiger Dimensionierung der Weiche im allgemeinen unbedeutend, um so mehr, als er nach jeder Weiche wieder in den gemeinsamen Stromkreis der Serienschaltung zurückgeführt wird. Dies gilt jedoch nicht für die Störströme durch die nach F i g. 5 geschalteten Dioden D3 , bis D",. Alle Störströme, die über die Dioden der unteren, bisher mit »1« besetzten Stufen bei leitenden Transistoren Tr. abfließen, fehlen im Gesamtstrom der oberen Stufen. Andererseits addieren sich die Störströme in der zweiten Weichenspalte, wo sie wegen den in den unteren Stufen gesperrten Transistoren über die DiodenD, und damit über die Einstellwicklungen der Kerne K, fließen. Es besteht besonders bei vielen mit >A« vor der ersten »0« besetzten Stellen der Information die Gefahr, daß die Kerne K, falsch eingestellt werden.
  • Der geschilderte Nachteil kann durch eine vorteilhafte Weiterbildung der Erfindung nach F i g. 6 vermieden werden.
  • Die Stärke der Störströme kann durch die Serienschaltung einer zweiten Diode zu jeder Diode der dritten Elemente-Spalte wesentlich verringert werden. Um darüber hinaus mit Sicherheit eine Falscheinstellung der Kerne K, zu verhindern, wird in die Serienschaltung der Transistoren Ti- 3 der dritten Elemente-Spalte jeweils eine Sperrwicklung des zur selben Stufe gehörenden Kernes K, einbezogen, so daß ein über einen der Transistoren Tr3 fließender Nutzstrom auch über den zur Stufe gehörenden Kern K, fließt. DieWindungszahl dieserSperrwicklungen wird so groß gewählt, daß selbst ein minimaler Nutzstrom den maximalen durch die Einstellwicklungen fließenden Störstrom noch sicher kompensiert. Jeder einzelne Diodenzweig D 3 wird über eine Sperrwicklung der Kerne K., geführt. Fließt nun der Sollstrom in der Stufe mit der ersten Null über die betreffende Diode D., so unterbricht er gleichzeitig für die Zeitdauer des Auftastimpulses I, das Abfragen des Kernes K, Der zugehörige Transistor Tr. bleibt gesperrL Damit addiert sich in dieser Stufe der Störstrom im richtigen Sinn zum Nutzstrom, so daß ein sicheres Einstellen des Kernes K, gewährleistet ist.
  • Das Abfragen des Kernes K2 in der Stufe mit der ersten Null «K,) = 1) war bereits vor dem Eintreffen des Sperrimpulses (mit 12) eingeleitet, Infolge der hohen Erregung durch diese Sperrwicklung wird K, erneut eingestellt. Der nach dem Sperrimpuls verbleibende Rest des Taktimpulses T, kann daher für eine vollständige Rückstellung des belasteten Kernes K? in die »0«-La-e zu kurz sein. Dies spielt jedoch keine Rolle, da dieser Kern durch den nachfolgenden Zwischentaktimpuls Tz ohnehin wieder voll eingestellt wird.
  • Durch eine weitere Abwandlung der erfindungsgemäßen Schaltungsanordnung ist es möglich, außer 20 = 1 eine höhere Potenz von 2 bis 2n zu addieren. Dazu müssen die Schalter WE und Z vor der der Potenz entsprechenden Stufe in den Konstantstromkreis I, gelegt werden. Ordnet man nach F i g. 7 jeder Stufe ein Schalterpaar WE, Z zu, so kann die zu addierende Zweierpotenz durch Steuerbefehle ausgewählt werden. Für die Steuerung der einzelnen Schalter während der Dauer eines Konstantstromimpulses I, ergeben sich folgende Bedingungen: a) Zum Löschen des bisherigen Registerinhaltes und Einschreiben einer neuen Information müssen mindestens die Schalter WE, und Z, gesperrt sein. Der Zustand der übrigen Schalter ist beliebig; b) für das Auslesen und Wiedereinschreiben der bisherigen Information müssen alle Schalter WEO ... WE" durchlässig und alle Schalter Zo ... Z" gesperrt sein; c) zur Addition einer Potenz von 2 muß jeweils der zur entsprechenden Stufe gehörende Schalter WE gesperrt und der Schalter Z durchlässig sein.
  • Alle übrigen Schalter WE sind durchlässig, und alle übrigen Schalter Z sind gesperrt. Für die Addition von 22 = 4 gilt z. B.-Schalter WE2, Zo, Z, und 2#., ... Z" sind gesperrt, Schalter Z2, WEO, WEI und WE"... WE" sind durchlässig.
  • Durch eine geringfügige Abänderung der in den Fig. 6 und 7 dargestellten Schaltungsanordnungen gemäß der Erfindung ist es möglich, statt einer Addition eine Subtraktion von 1 bzw. einer beliebigen Potenz von 2 bis 2n durchzuführen. In F i g. 8 ist eine Stufe des Subtrahierers dargestellt. Bei sonst völlig gleicher Anordnung und Verdrahtung sind hier nicht die Transistoren Tr", sondern die Dioden D, in Serie geschaltet. Dafür sind jeweils die Kollektoranschlüsse der zu einer Stufe gehörenden Transistoren Tr. und Tr. miteinander verbunden. Die Anordnung und Steuerung eines Schalterpaares WE., Z,) für die Subtraktion von 1 bzw. weiterer Schalterpaare WE1, Z, ... WE", Z" für die Subtraktion höherer Potenz von 2 entspricht vollkommen den Schaltungsanordnungen nach F i g. 6 und 7.
  • Nach der schon angeführten Regel für die Subtraktion bleiben alle Stellen des Registerinhaltes, die einer niedrigeren als der zu subtrahierenden Potenz entsprechen, unverändert. Alle weiteren Stellen, beginnend mit der Stelle der zu subtrahierenden Zweierpotenz, bis zu der ersten darauf folgenden »l« und diese erste »1« werden invertiert. Alle hierauf folgenden Stellen bleiben wieder unverändert. Zum Beispiel wird bei der Subtraktion von 20 = 1 in den Hauptkern K, jeder niederwertigen Stufe über den Zweig mit der DiodeD, eine »l« eingeschrieben, wenn ursprünglich (K..) = (K3) = 0 war. In der Stufe mit der ersten »1« fließt der Konstantstromimpuls I, über den Transistor Tr" wodurch mit Hilfe der Sperrwicklung die Einstellung des Kernes K, verhindert wird. Zudem fließt über die Diode D, praktisch kein (Einstell-)Strom.
  • Die Umschaltung von Addition auf Subtraktion kann natürlich auch über mechanische Kontakte oder elektronische Schalter, z. B. ähnlich den Schaltern WE und Z, vorgenommen werden.

Claims (2)

  1. Patentansprüche: 1. Zählregister zur Parallel-Addition bzw. -Subtraktion einer Potenz von 2 zu (von) einer mehrstelligen Binärzahl mit einer matrixartigen, dreispaltigen Anordnung von Magnetkern-Transistor- Elementen mit Stromweichen (Weichenelemente), dadurch gekennzeichnet, daß in jeder Spalte eine der Stellenzahl entsprechende Anzahl von Weichenelementen hintereinandergeschaltet ist, wobei in Serie zur zweiten und dritten Spalte jeweils ein steuerbarer, vorzugsweise elektronischer Schalter (WE bzw. Z) angeordnet ist und die erste Spalte über einen ersten Konstantstromgenerator (KG,), die zweite und dritte Spalte gemeinsam über einen zweiten Konstantstromgenerator (KG2) gespeist werden, und daß die in der Zeilenrichtung jeweils zur gleichen Binärstelle (Registerstufe) gehörenden Weichenelemente gegenseitig so verkoppelt sind, daß das erste Element#K",) einer Stufe auf das zweite und dritte Element (K2" und K.,J der Stufe und das zweite oder das dritte Element der Stufe wieder auf das erste unmittelbar einwirken kann.
  2. 2. Zählregister nach Anspruch 1, dadurch gekennzeichnet, daß die den Weichenelementen zugeordneten Dioden in der ersten und zweiten Spalte jeweils mittelbar parallel zur Enütter-Kollektor-Strecke der Transistoren und die Dioden der dritten Spalte jeweils mittelbar zwischen den Emitteranschluß des Transistors der dritten Spalte und den Kollektoranschluß des zur gleichen Stufe gehörenden Transistors der zweiten Spalte geschaltet sind (F i g. 5, 6). 3. Zählregister nach Ansprach 2, dadurch gekennzeichnet, daß innerhalb jeder Stufe im Diodenzweig (des Weichenelementes) der ersten Spalte eine oder mehrere Wicklungen weiterer Kerne zur Übernahme der Information und eine Rückstellwicklung des durch einen Zwischentakt (Tz) voreingestellten Kernes der dritten Spalte, im Transistorzweig der ersten Spalte eine Rückstellwicklung des ebenfalls durch den Zwischentakt (Tz) voreingestellten Kernes der zweiten Spalte, im Diodenzweig der zweiten Spalte eine Einstellwicklung des Kernes der ersten Spalte, im Diodenzweig der dritten Spalte eine weitere Einstellwicklung des Kernes der ersten Spalte liegen. 4. Zählregister nach Anspruch 3, dadurch gekennzeichnet, daß innerhalb jeder Stufe im Diodenzweig der dritten Spalte zusätzlich eine Sperrwicklung des Kernes der zweiten Spalte und im Transistorzweig der dritten Spalte eine Sperrwicklung des Kernes der ersten Spalte liegt. 5. Zählregister nach Anspruch 4, dadurch gekennzeichnet, daß jedem Weichenelement der zweiten Spalte ein steuerbarer, vorzugsweise elektronischer Schalter (WE, . . . WE") und jeden Weichenelement der dritten Spalte ein steuerbarer, vorzugsweise elektronischer Schalter (ZO ... Z,) zugeordnet ist. In Betracht gezogene Druckschriften: Deutsche Auslegeschriften Nr. 1082 435, 1097183.
DE1965S0099460 1965-09-16 1965-09-16 Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen Pending DE1234056B (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE1965S0099460 DE1234056B (de) 1965-09-16 1965-09-16 Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE1965S0099460 DE1234056B (de) 1965-09-16 1965-09-16 Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen

Publications (1)

Publication Number Publication Date
DE1234056B true DE1234056B (de) 1967-02-09

Family

ID=7522270

Family Applications (1)

Application Number Title Priority Date Filing Date
DE1965S0099460 Pending DE1234056B (de) 1965-09-16 1965-09-16 Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen

Country Status (1)

Country Link
DE (1) DE1234056B (de)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1082435B (de) * 1951-05-23 1960-05-25 Int Standard Electric Corp Addierwerk
DE1097183B (de) * 1957-07-24 1961-01-12 S E A Soc D Electronique Et D Schaltungsanordnung zur Steuerung des Stroms in einem Lastkreis in Abhaengigkeit von zwei binaeren Veraenderlichen nach der Funktion íÀAusschliessliches OderíÂ

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1082435B (de) * 1951-05-23 1960-05-25 Int Standard Electric Corp Addierwerk
DE1097183B (de) * 1957-07-24 1961-01-12 S E A Soc D Electronique Et D Schaltungsanordnung zur Steuerung des Stroms in einem Lastkreis in Abhaengigkeit von zwei binaeren Veraenderlichen nach der Funktion íÀAusschliessliches OderíÂ

Similar Documents

Publication Publication Date Title
DE1011181B (de) Matrix-Schaltung
DE1153553B (de) Steuerregister
DE1282697B (de) Magnetischer Speicher
DE1234056B (de) Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen
DE1098744B (de) Magnetkernmatrix zum Durchfuehren arithmetrischer Operationen
DE1146538B (de) Elektronische Schaltungsanordnung zum Aufbau von Ringzaehlern ungerader Stufenzahl aus Transistor-Ringkern-Kombinationen
DE963614C (de) Schaltung zum Vergleich zweier Impulsreihen
DE1474496C3 (de) Schaltungsanordnung aus mehreren Magnetkern-Transistor-Elementen
DE1549482A1 (de) Mehrzweckregister mit bistabilen Kippschaltungen
DE1141673B (de) Dekodierer mit einer mit Magnetkernen aufgebauten Matrixschaltung, bei der die Kernewenigstens eine Eingangs-windung und eine Anzahl von Ausgangswindungen aufweisen, zur UEbertragung einer Binaerzahl von N Bits
DE1096412B (de) Bistabile Kippstufe unter Verwendung zweier Magnetkerne
AT246464B (de) Schaltkreissystem für taktgesteuerte elektronische Anlagen mit magnetischen Logikelementen
DE1204708B (de) Elektronischer Zaehler mit Vorwaerts- und Rueckwaertszaehlung
DE1097183B (de) Schaltungsanordnung zur Steuerung des Stroms in einem Lastkreis in Abhaengigkeit von zwei binaeren Veraenderlichen nach der Funktion íÀAusschliessliches OderíÂ
DE1915700B2 (de) Schieberegister
DE1524774B1 (de) Elektronisches speicherelement
DE1254686B (de) Impuls-Zaehlvorrichtung mit einer Zaehlkette aus bistabilen Gliedern
DE1089198B (de) Aus Magnetkernen mit annaehernd rechteckfoermiger Hystereseschleife aufgebaute Schaltungsanordnung zum Verschieben gespeicherter Impulse
DE1212996B (de) Zaehlkette nach Art eines Ringzaehlers
DE1499343A1 (de) Komparator
DE1270109B (de) Magnetischer Flusszaehler fuer elektronische Zaehlimpulse
DE2406352A1 (de) Statisches mos-speicherelement
DE1097480B (de) Bistabile Kippschaltung
DE1119335B (de) Zaehlanordnung mit Schieberegister
DE1219079B (de) Schaltungsanordnung zum Vorwaerts- und Rueckwaertszaehlen von Impulsen