[go: up one dir, main page]

DE1082435B - Addierwerk - Google Patents

Addierwerk

Info

Publication number
DE1082435B
DE1082435B DEI15002A DEI0015002A DE1082435B DE 1082435 B DE1082435 B DE 1082435B DE I15002 A DEI15002 A DE I15002A DE I0015002 A DEI0015002 A DE I0015002A DE 1082435 B DE1082435 B DE 1082435B
Authority
DE
Germany
Prior art keywords
digit
binary
base
flip
flop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DEI15002A
Other languages
English (en)
Inventor
Frederick Harry Bray
David Gerald Bryan
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Standard Electric Corp
Original Assignee
International Standard Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from GB12060/51A external-priority patent/GB744352A/en
Priority claimed from GB783453A external-priority patent/GB765072A/en
Priority claimed from GB1941057A external-priority patent/GB845216A/en
Application filed by International Standard Electric Corp filed Critical International Standard Electric Corp
Publication of DE1082435B publication Critical patent/DE1082435B/de
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q3/00—Selecting arrangements
    • H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/14—Protection against unauthorised use of memory or access to memory
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1689—Synchronisation and timing concerns
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/22—Handling requests for interconnection or transfer for access to input/output bus using successive scanning, e.g. polling
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/04—Digital computers in general; Data processing equipment in general programmed simultaneously with the introduction of data to be processed, e.g. on the same record carrier
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/491—Computations with decimal numbers radix 12 or 20.
    • G06F7/492—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination
    • G06F7/493—Computations with decimal numbers radix 12 or 20. using a binary weighted representation within each denomination the representation being the natural binary coded representation, i.e. 8421-code
    • G06F7/494—Adding; Subtracting
    • G06F7/495—Adding; Subtracting in digit-serial fashion, i.e. having a single digit-handling circuit treating all denominations after each other
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K17/00—Methods or arrangements for effecting co-operative working between equipments covered by two or more of main groups G06K1/00 - G06K15/00, e.g. automatic card files incorporating conveying and reading operations
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1407—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol
    • G11B20/1419—Digital recording or reproducing using self-clocking codes characterised by the use of two levels code representation depending on a single bit, i.e. where a one is always represented by a first code symbol while a zero is always represented by a second code symbol to or from biphase level coding, i.e. to or from codes where a one is coded as a transition from a high to a low level during the middle of a bit cell and a zero is encoded as a transition from a low to a high level during the middle of a bit cell or vice versa, e.g. split phase code, Manchester code conversion to or from biphase space or mark coding, i.e. to or from codes where there is a transition at the beginning of every bit cell and a one has no second transition and a zero has a second transition one half of a bit period later or vice versa, e.g. double frequency code, FM code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/14—Digital recording or reproducing using self-clocking codes
    • G11B20/1403—Digital recording or reproducing using self-clocking codes characterised by the use of two levels
    • G11B20/1423—Code representation depending on subsequent bits, e.g. delay modulation, double density code, Miller code
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/16—Digital recording or reproducing using non self-clocking codes, i.e. the clock signals are either recorded in a separate clocking track or in a combination of several information tracks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K21/00—Details of pulse counters or frequency dividers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/02—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word
    • H03M7/06—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two
    • H03M7/08—Conversion to or from weighted codes, i.e. the weight given to a digit depending on the position of the digit within the block or code word the radix thereof being a positive integer different from two the radix being ten, i.e. pure decimal code
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/54—Store-and-forward switching systems 
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L13/00—Details of the apparatus or circuits covered by groups H04L15/00 or H04L17/00
    • H04L13/02—Details not particular to receiver or transmitter
    • H04L13/08—Intermediate storage means
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/20—Repeater circuits; Relay circuits
    • H04L25/24—Relay circuits using discharge tubes or semiconductor devices
    • H04L25/242—Relay circuits using discharge tubes or semiconductor devices with retiming
    • H04L25/245—Relay circuits using discharge tubes or semiconductor devices with retiming for start-stop signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
    • H04M15/04—Recording calls, or communications in printed, perforated or other permanent form
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
    • H04M15/10—Metering calls from calling party, i.e. A-party charged for the communication
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04M—TELEPHONIC COMMUNICATION
    • H04M15/00—Arrangements for metering, time-control or time indication ; Metering, charging or billing arrangements for voice wireline or wireless communications, e.g. VoIP
    • H04M15/38—Charging, billing or metering by apparatus other than mechanical step-by-step counter type
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2207/00—Indexing scheme relating to methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F2207/492—Indexing scheme relating to groups G06F7/492 - G06F7/496
    • G06F2207/4923—Incrementer or decrementer

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Complex Calculations (AREA)
  • Electronic Switches (AREA)
  • Plural Heterocyclic Compounds (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Read Only Memory (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Magnetic Heads (AREA)
  • Digital Magnetic Recording (AREA)
  • Telephonic Communication Services (AREA)
  • Time-Division Multiplex Systems (AREA)
  • Silver Salt Photography Or Processing Solution Therefor (AREA)
  • Supply And Distribution Of Alternating Current (AREA)
  • Power Conversion In General (AREA)
  • Arrangements For Transmission Of Measured Signals (AREA)
  • Monitoring And Testing Of Exchanges (AREA)
  • Lubricants (AREA)
  • Color Printing (AREA)
  • Photoreceptors In Electrophotography (AREA)
  • Direct Current Feeding And Distribution (AREA)
  • Communication Control (AREA)
  • Recording Or Reproducing By Magnetic Means (AREA)

Description

Die Erfindung bezieht sich auf ein Addierwerk zur Addition des Wertes 1 zu einer Zahl, deren Ziffern binär verschlüsselt sind und die nach einem Zahlensystem aufgebaut ist, dessen Basis ungleich 2" (n = 1, 2, 3, 4) ist.
Bei stellenweise binär codierten Zahlen wird jede Ziffer durch einen reinen Binärcode dargestellt. Bei einer Dezimalzahl sind in diesem Falle für jede Ziffer vier Bits erforderlich. Zum Beispiel wird die Zahl 73946 dargestellt durch
0111/0011/1001/0100/0110.
Es sind jedoch auch andere Codierungen möglich. Beispielsweise mit dem 2-aus-5-Code oder Biquinärcode.
Bei den meisten Zahlensystemen, insbesondere auch beim Dezimalsystem, ergeben diese Code keinen Übertrag bei der Darstellung einer der Basis des verwendeten Zahlensystems entsprechenden Ziffer. Demzufolge treten aber auch bei den einzelnen Ziffern der Zahl keine Überträge auf, wenn in einer Stelle die Basis des Zahlensystems erreicht ist. Zur Addition zweier binärdezimal verschlüsselter Zahlen sind allgemein schon Addierwerke bekannt, die auf der Erkenntnis beruhen, daß die zunächst nach den Regeln der binären Addition erhaltene Zwischensumme daraufhin geprüft werden muß, ob die verwendete Zahlenbasis überschritten wird, und daß entsprechend dem Prüfergebnis sowohl die Abgabe eines Übertrags an die nächsthöhere Stelle als auch die Auswahl der tatsächlichen Summenziffer unter Verwendung eines Verschlüsselungswandlers gesteuert wird. Ein solcher Verschlüsselungswandler erfordert jedoch, für den Fall, daß zwei beliebige binärdezimal verschlüsselte Zahlen addiert werden müssen, einen nicht unbeträchtlichen technischen Aufwand.
Wegen dieses beträchtlichen Aufwandes kamen diese bekannten Addierwerke zur Lösung der Aufgabe, bei jedem Rechenvorgang jeweils nur eine 1 zu der eingegebenen Zahl zu addieren, einer Aufgabe, die z. B. bei der automatischen Gebührenerfassung in Fernsprechanlagen oder bei Kommandowerken von Rechenanlagen auftritt, nicht in Frage. Man benutzt daher in diesen Fällen als Zahlensystem meist das reine Binärsystem.
Die Verwendung der Zifferncodierung bietet jedoch gegenüber der bisher verwendeten reinen binären Codierung der ganzen Zahl den Vorteil, daß man das dezimale Äquivalent ohne großen Aufwand für einen Umordner erhalten kann. Dieser Vorteil soll durch die Erfindung nutzbar gemacht werden.
Die der Erfindung zugrunde liegende Aufgabe ist daher, ein Addierwerk zur Addition des Wertes 1 zu einer Zahl, deren Ziffern binär verschlüsselt sind, zu
Anmelder:
International Standard Electric
Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. H. Ciaessen, Patentanwalt,
Stuttgart-Zuffenhausen, Hellmuth-Hirth-Str. 42
Beanspruchte Priorität:
Großbritannien vom 20. Juni 1957
Frederick Harry Bray und David Gerald Bryan,
London,
sind als Erfinder genannt worden
schaffen, dessen Aufwand gegenüber den bekannten Addierwerken wesentlich geringer ist.
Erfindungsgemäß ist daher ein Addierwerk zur Addition des Wertes 1 zu einer Zahl, deren Ziffern binär verschlüsselt sind und die nach einem Zahlensystem aufgebaut ist, dessen Basis ungleich 2" (n = 1234.. .) ist, so aufgebaut, daß eine Prüfeinrichtung vorgesehen ist, um nach Addition des Wertes 1 zur Ziffer der niedrigsten Stelle der Zahl zu prüfen, ob die sich ergebende Ziffer gleich der Basis des Zahlensystems ist, und daß weiterhin Mittel vorgesehen sind, um im Falle eines positiven Prüfergebnisses diese der Basis des Zahlensystems gleiche Ziffer durch die Ziffer 0 zu ersetzen und zu bewirken, daß der gleiche Vorgang bei der nächsthöheren Stelle der Zahl unter Addition des Wertes 1 zu der entsprechenden Ziffer wiederholt wird, und daß dieser Vorgang von Stelle zu Stelle so lange wiederholt wird, bis in einer Stelle die Ziffer nach Addition des Wertes 1 noch kleiner als die Basis des Zahlensystems ist.
Ein solches Addierwerk nach der Erfindung benötigt also für die gestellte Aufgabe, in jedem Rechengang zu einer Zahl den Wert 1 hinzuzufügen, lediglich einen Vergleicher, der nach Addition des Wertes 1 zur Ziffer der niedrigsten Stelle der Zahl prüft, ob die sich ergebende Ziffer gleich der Basis des Zahlensystems ist und diese in dem Fall durch die Ziffer 0 ersetzt und den gleichen Vorgang bei der nächsthöheren Stelle der Zahl unter Addition des Wertes 1 zu der entsprechenden Ziffer wiederholt.
Bei einem Addierwerk zur Addition einer 1 zu einer beliebigen Zahl des Dezimalsystems, deren ein-
OM 527/1TC
zelne Stellen rein binär codiert sind, ist es vorteil- : haft, eine steuerbare Eingangsschaltung vorzusehen, die bei der Addition einer 1 die einzelnen Bits einer Stelle bis einschließlich der ersten binären 0 in die jeweils andere binäre Ziffer umkehrt. .
Eine praktische Ausgangsschaltung besteht aus je einem Koinzidenztor für jede binäre Ziffer, von denen das Tor für die binäre 1 während der Ausgabe der 0 von der Steuerschaltung aus gesperrt wird. Die Steuerschaltung enthält zweckmäßigerweise einen ersten Flip-Flop, der durch die Koinzidenz der Speicherausgänge, die bei der Speicherung der Basis belegt sind, mit dem Taktimpuls, der dem letzten Bit einer Stelle zugeordnet ist, in die Arbeitsstellung gebracht wird, wodurch das Ausgangs-Koinzidenztor für die binäre 1 gesperrt wird sowie einen zweiten Flip-Flop, der vom ersten Flip-Flop zurückgestellt wird, wodurch die Addition einer 1 zur nächsthöheren Stelle bewirkt wird. Es ist günstig, als Speicher ein Schieberregister zu verwenden.
Die Erfindung wird im folgenden an Hand eines Anwendungsbeispiels, nämlich eines Gesprächszählers in einer automatischen Telefonvermittlung, in ihren Einzelheiten beschrieben. Die Figur zeigt das Blockschaltbild des Addierwerkes in diesem Gesprächszähler.
Der Gesprächszähler verwendet einen Ferritspeicher als Pufferspeicher zwischen den Teilnehmerleitungen und einer Magnettrommel. Der Ferritspeicher besteht aus einer 100-Reihen-lO-Spalten-Matrix und ist für jeweils tausend Teilnehmer vorgesehen. Die Wicklungen der einzelnen Kerne sind jeweils mit der Zählader einer Leitung verbunden. Ein Zählimpuls auf der Zählader markiert den entsprechenden Kern. Die Abfrage des Ferritspeichers wird durch einen lOOstelligen Wählschalter gesteuert, der die Reihen der Matrix nacheinander aufruft. Wenn einer der Kerne der, aufgerufenen Reihe markiert ist, wird er in die Ruhelage zurückgestellt. Das hierbei auftretende Ausgangssignal markiert einen sogenannten Spaltentrigger. Waren mehrere Kerne der gleichen Reihe markiert, so wird eine entsprechende Anzahl von Spaltentriggern markiert. Die Markierung eines oder mehrerer Spaltentrigger unterbricht die Fortschaltung des Wählschalters, so daß der augenblickliche Stand eines Zählerpaares, das den Wählschalter steuert, die Nummer der Matrixreihe wiedergibt, deren Inhalt in die Spaltentrigger übertragen wurde.
Ein Kennzeichen des Ferritspeichers ist es, daß der Aufrufimpuls unwirksam bleibt, wenn ein Zählimpuls an einem Kern anliegt, d. h., erst nach Beendigung des Zählimpulses kann der markierte Kern durch einen Aufrufimpuls zurückgestellt werden.
Der Wählschalter besteht aus einer 10-Spalten-10-Reihen-Ferritkernmatrix. Jeder Kern trägt eine eigene Ausgangswicklung. An dieser entsteht ein Ausgangsimpuls, der den Aufrufimpuls für eine der Speichermatrixreihen bildet, sobald der zugehörige Kern von dem Spalten- und Reihenzähler angesteuert wird.
Auf der Magnettrommel wird die Anzahl der Zählimpulse für jede Leitung gespeichert. Die Magnettrommel besitzt zehn Spuren. Jeder Spur sind hundert in zehn Gruppen unterteilte Leitungen zugeordnet. Die Auswahl des Speicherplatzes auf der Trommel geschieht auf folgende Weise:
Der Reihenzähler des Wählschalters wählt eine der zehn Spuren aus, die Stellung des Spaltenzählers des Wählschalters bestimmt eine lOer-Gruppe dieser Spur, und innerhalb dieser lOer-Gruppe wird der Speicherplatz durch die Spaltentrigger festgelegt.
Der Speicherplatz für eine Leitung umfaßt zwanzig Bits. Die ersten drei Bits dienen als Steuermarkierungen. Das vierte bis siebente Bit stellt die ler-Ziffer dar, das achte bis elfte die lOer-Ziffer, das zwölfte bis fünfzehnte die lOOer-Ziffer, das sechzehnte bis neunzehnte die lOOOer-Ziffer, und das zwanzigste Bit dient als Abstandsmarkierung zur nächsten Zahl.
Sobald nun ein Spaltentrigger markiert ist, wird die Zahl an dem entsprechenden Speicherplatz auf der Magnettrommel gelesen und in das Addierwerk gegeben. Das Addierwerk enthält ein 4stufiges Schieberegister, dessen Eingang aus einem Netzwerk besteht, welches alle ankommenden Bits einer Dezimalziffer bis einschließlich der ersten binären 0 in die jeweils andere binare Ziffer umkehrt. Auf diese Art und Weise wird eine 1 zu einer Dezimalziffer addiert. Sobald die erste binäre 0 umgekehrt ist, wird das Netzwerk umgeschaltet, so daß die nächstfolgenden Bits der Dezimalziffer in unveränderter Form in das Schieberegister eingegeben werden.
War z. B. die ier-Ziffer eine 9 (1001), so muß die Addition einer 1 als Ier-Ziffer eine 0 (0000) sowie einen Übertrag für die lOer-Stelle ergeben. Daher wird das 4stufige Schieberegister nach jeder Speicherung einer Dezimalziffer darauf geprüft, ob es die binäre Darstellung der Zahl 10 (1010) enthält. In diesem Falle wird das Eingangsnetzwerk wieder umgeschaltet, so daß auch zu der lOer-Ziffer eine 1 addiert wird. Durch die Bits der lOer-Ziffer wird die Ier-Ziffer über eine Ausgangsschaltung in einen Zwischenspeicher geschoben. Ist die geänderte Ier-Ziffer eine 10 (1010), so wird an ihrer Stelle eine 0 (0000) in den Zwischenspeicher geschoben. Die gleiche Prüfung des Inhalts des Schieberegisters wird bei jeder Dezimalziffer vorgenommen, so daß ein Übertrag durch alle Dezimalstellen durchlaufen kann.
In der Figur sind das 4stufige Schieberegister DS1 bis DSi, der Zwischenspeicher WSi bis WS 20, das Eingangsnetzwerk des Schieberegisters Gl bis G8, CC, die Ausgangsschaltung Gl, GIl und die Steuerelemente CP9, G12, G13, DR, DO, SC schematisch dargestellt. Das Schieberegister DSl bis DS& und der Zwischenspeicher WSl bis WS 20 bestehen jeweils aus einer Anzahl Flip-Flop, die durch Torschaltungen miteinander verbunden sind, welche ihrerseits von Fortschal timpulsen gesteuert werden. Diese Fortschaltimpulse werden von der nicht dargestellten Trommel abgenommen.
Soll zu einer Zahl eine 1 addiert werden, so wird die Leitung CFl belegt, während die normalerweise belegte Leitung CFO freigegeben wird. Dadurch wird der Ausgang CC 1 des Flip-Flops CC markiert. Gleichzeitig wird mit dem Lesen der zu ändernden Zahl begonnen. Bei einer binären 1 wird der Eingang Al, bei einer binären 0 der Eingang RO belegt. Die ersten beiden Bits, die mit den Taktimpulsen TAl und TA2 zusammenfallen, sind Steuermarkierungen und im Zusammenhang mit der Erfindung uninteressant.
Der Taktimpuls TA 3, der mit dem dritten Steuerbit zusammenfällt, markiert den Ausgang DOO des Flip-Flops DO, falls die Leitung CFl belegt ist. Dies ist die Bedingung dafür, daß die ankommenden Bits umgekehrt werden. Ist das erste Bit der Ier-Ziffer eine binäre 1, so wird, da DOO markiert ist, über Rl das Und-Tor Gl, das Oder-Tor G 2 und, da CCl markiert ist, auch das Und-Tor G 3 geöffnet. Hierdurch wird der Registereingang DS10 markiert. Die Markierung von CC 1 öffnet das Und-Tor für die Fort-
schaltimpulse PA, die jeweils zwischen zwei Bits auftreten, für das Schieberegister und den Zwischenspeicher. Durch den nächsten Fortschaltimpuls werden daher die Tore zwischen den einzelnen Stufen DS1 bis DS4 und WSl bis ^5"2O geöffnet. Wird eine binäre 0 gelesen, so werden über R 0 das Und-Tor G 4, das Oder-Tor G 5 und das Und-Tor G 6 nacheinander geöffnet und damit der Registereingang DSU markiert. Die Belegung des Eingangs i?0 markiert außerdem den Ausgang DOl des Flip-Flops DO und beendet damit die Umkehrung des Bits. Die folgenden Bits werden nacheinander ohne Umkehrung der Registerstufe DSl zugeführt, da nunmehr durch die Markierung von DOl die Und-Tore G 7 und C- 8 offengehalten werden. Der Eingnag Rl wird also jetzt über G8, GS und C-6 zum RegistereinangD^ll, der Eingang i?0 über G 7, G 2 und G 3 zum Registereingang DSlO durchgeschaltet.
Solange der Ausgang Di? 0 des Flip-Flops DR markiert ist, wird bei jedem Fortschal timpuls der Inhalt der Registerstufe DS 4 an die Zwischenspeicherstufe JVSl weitergegeben, da der Registerausgang D.S41 über das Und-Tor GlO mit dem Zwischenspeichereingang WSIl und der Registerausgang DS40 über das Oder-Tor G11 mit dem Zwischenspeichereingang WS 10 verbunden ist. Es wurde schon erwähnt, daß es notwendig ist, die ler-Ziffer als 0000 aufzuzeichnen und der lOer-Ziffer eine 1 zuzuzahlen, wenn sich bei der Addition die Binärzahl 1010 ergab, d. h., wenn D.911, DS20, DS31, DS40 markiert sind. Für diese Steuerung sind die Flip-Flops SC und Di? vorgesehen. Am Ende jeder empfangenen Ziffer, das ist bei den Taktimpulsen TA7, TAU, TA15 bis TA19, die jeweils mit dem vierten Bit der einzelnen Dezimalziffern zusammenfallen, wird der Ausgang 5"Cl des Flip-Flops SC markiert, da CF1 während der Aufnahme der ganzen Zahl belegt ist. Dadurch wird das Und-Tor G 9 vorbereitet, und wenn in dem Register 1010 gespeichert ist, wird über dieses Tor G 9 der Ausgang DR1 des Flip-Flops DR markiert, über den das Und-Tor GlO geschlossen und das Oder-Tor GIl offengehalten wird. Dies bewirkt, daß jeder folgende Fortschaltimpuls eine binäre 0 in dem Zwischenspeicher einspeichert.
Beim Taktimpuls TAS, der mit dem ersten Bit der lOer-Ziffer zusammenfällt, wird der Ausgang SC 0 des Flip-Flops SC markiert. Zuvor wurde aber durch die Markierung von DR1 der Ausgang DO 0 wieder markiert. Dadurch wird auch zu der lOer-Ziffer eine 1 in der zuvor geschilderten Art addiert. Gleichzeitig wird die Ziffer 0 (0000) in den Zwischenspeicher gegeben. Durch den Taktimpuls TAU wird wiederum SCl markiert.
Wenn die lOer-Ziffer nach der Addition kleiner oder gleich 9 ist, ist mindestens einer der Eingänge des Oder-Tores G12 belegt. Daher wird über G12 und das Und-Tor G13, das durch ^C 1 geöffnet wird, der Ausgang DR 0 des Flip-Flops DR markiert. Damit bleibt DOl markiert, und die folgenden Bits werden unverändert in das Schieberegister eingeführt. Ebenso erfolgt die Übertragung in den Zwischenspeicher wieder in der normalen Art. Der Taktimpuls TA 12 markiert wiederum 6"CO. Diese wechselweise Markierung des Flip-Flops erfolgt ebenfalls durch die Taktimpulse TA 15, TA 16, TA 19, TA 20. Nach vierundzwanzig Impulsen, d. h. beim Taktimpuls TA 4 des nächstfolgenden Taktzyklus ist die geänderte Zahl vollständig im Zwischenspeicher gespeichert. In diesem Zeitpunkt ist die Leitung CFO belegt, und durch die Koinzidenz mit TA 4 wird der Ausgang CCO des Flip-Flops CC markiert und das Und-Tor für die Fortschaltimpulse geschlossen. Somit verbleibt die geänderte Zahl im Zwischenspeicher.
Soll die Zahl dem Zwischenspeicher entnommen werden, so wird die Leitung i?/l belegt, wodurch wiederum CCl markiert wird. Dies geschieht immer kurz vor dem Taktimpuls TA 1. Daher werden erneut ίο Fortschaltimpulse auf den Zwischenspeicher gegegeben und somit die Zahl ausgespeichert. Beim Taktimpuls TA20 wird, wenn i?ll noch belegt ist, wieder CCO markiert.

Claims (5)

Patentansprüche:
1. Addierwerk zur Addition des Wertes 1 zu einer Zahl, deren Ziffern binär verschlüsselt sind und die nach einem Zahlensystem aufgebaut ist, dessen Basis ungleich 2" (ti = 1, 2, 3, 4 . . .) ist, dadurch gekennzeichnet, daß eine Prüfeinrichtung vorgesehen ist, um nach Addition des Wertes 1 zur Ziffer der niedrigsten Stelle der Zahl zu prüfen, ob die sich ergebende Ziffer gleich der Basis des Zahlensystems ist, und daß weiterhin Mittel vorgesehen sind, um im Falle eines positiven Prüfergebnisses diese der Basis des Zahlensystems gleiche Ziffer durch die Ziffer 0 zu ersetzen und zu bewirken, daß der gleiche Vorgang bei der nächsthöheren Stelle der Zahl unter Addition des Wertes 1 zu der entsprechenden Ziffer wiederholt wird, und daß dieser Vorgang von Stelle zu Stelle so lange wiederholt wird, bis in einer Stelle die Ziffer nach Addition des Wertes 1 noch kleiner als die Basis des Zahlensystems ist.
2. Addierwerk zur Addition einer 1 zu einer beliebigen Zahl des Dezimalsystems, deren einzelne Stellen rein binär codiert sind, nach Anspruch 1, dadurch gekennzeichnet, daß die steuerbare Eingangsschaltung bei der Addition einer 1 die einzelnen Bits einer Stelle bis einschließlich der ersten binären 0 in die jeweils andere Binärziffer umkehrt.
3. Addierwerk nach Anspruch 2, dadurch gekennzeichnet, daß als Ausgangsschaltung je ein Koinzidenztor (GlO, GIl) für jede binäre Ziffer vorgesehen ist, von denen das Tor (GlO) für die binäre 1 während der Ausgabe von 0 von der Steuerschaltung aus gesperrt wird.
4. Addierwerk nach Anspruch 2 und 3, dadurch gekennzeichnet, daß die Steuerschaltung einen ersten Flip-Flop (DR), der durch die Koinzidenz der Speicherzellenausgänge (DSU, DS2O1 DS31, D540), die bei der Speicherung der Basis belegt sind, mit dem Taktimpuls, der dem letzten Bit einer Stelle zugeordnet ist, in die Arbeitsstellung gebracht wird, wodurch das Koinzidenztor (GlO) gesperrt wird, sowie einen zweiten Flip-Flop (DO) enthält, der vom Flip-Flop (DR) zurückgestellt wird, wodurch die Addition einer 1 zur nächsthöheren Stelle bewirkt wird.
5. Addierwerk nach Anspruch 2 bis 4, dadurch gekennzeichnet, daß als Speicher ein Schieberegister verwandt wird.
In Betracht gezogene Druckschriften:
»Synthesis of Electronic Computing and Control Circuits«, Cambridge, Harvard University Press, 1951, insbesondere S. 152, 184, 185.
Hierzu 1 Blatt Zeichnungen
DEI15002A 1951-05-23 1958-06-19 Addierwerk Pending DE1082435B (de)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
GB12060/51A GB744352A (en) 1953-03-20 1951-05-23 Improvements in or relating to intelligence storage equipment
GB783453A GB765072A (en) 1953-03-20 1953-03-20 Improvements in or relating to data processing equipment
NL794126X 1954-06-25
GB1941057A GB845216A (en) 1957-06-20 1957-06-20 Improvements in or relating to electrical calculating circuits

Publications (1)

Publication Number Publication Date
DE1082435B true DE1082435B (de) 1960-05-25

Family

ID=32996118

Family Applications (8)

Application Number Title Priority Date Filing Date
DEI5891A Pending DE1120184B (de) 1951-05-23 1952-05-23 Speicheranordnung zur Speicherung von binaer dargestellten Informationen in Fernmelde-, Buchungs- oder Rechenanlagen
DEI8414A Pending DE1016768B (de) 1951-05-23 1954-03-19 Impulswiederholer fuer Fernmelde-, insbesondere Fernsprechanlagen
DEI8411A Expired DE955429C (de) 1951-05-23 1954-03-20 Schaltungsanordnung fuer einen Lmpulswiederholer in Fernmelde-, insbesondere Fernspre
DEI8413A Expired DE970229C (de) 1951-05-23 1954-03-20 Schaltungsanordnung fuer Speichereinrichtungen in Fernmelde-, insbesondere Fernsprechanlagen
DEI8412A Expired DE973024C (de) 1951-05-23 1954-03-20 Pruefeinrichtung, insbesondere zur Verwendung in Vermittlungssystemen
DEI8445A Pending DE1025447B (de) 1951-05-23 1954-03-24 Anordnung zur kodierten Aufnahme und Umpraegung von Nachrichten in einem aus Einzelelementen bestehenden Speicher in Fernmelde- oder Rechenanlagen
DEI8883A Pending DE1088089B (de) 1951-05-23 1954-07-07 Schaltungsanordnung zum Steuern einer Telegrafierzeichen-abtasteinrichtung mittels eines magnetisierbaren Trommelspeichers
DEI15002A Pending DE1082435B (de) 1951-05-23 1958-06-19 Addierwerk

Family Applications Before (7)

Application Number Title Priority Date Filing Date
DEI5891A Pending DE1120184B (de) 1951-05-23 1952-05-23 Speicheranordnung zur Speicherung von binaer dargestellten Informationen in Fernmelde-, Buchungs- oder Rechenanlagen
DEI8414A Pending DE1016768B (de) 1951-05-23 1954-03-19 Impulswiederholer fuer Fernmelde-, insbesondere Fernsprechanlagen
DEI8411A Expired DE955429C (de) 1951-05-23 1954-03-20 Schaltungsanordnung fuer einen Lmpulswiederholer in Fernmelde-, insbesondere Fernspre
DEI8413A Expired DE970229C (de) 1951-05-23 1954-03-20 Schaltungsanordnung fuer Speichereinrichtungen in Fernmelde-, insbesondere Fernsprechanlagen
DEI8412A Expired DE973024C (de) 1951-05-23 1954-03-20 Pruefeinrichtung, insbesondere zur Verwendung in Vermittlungssystemen
DEI8445A Pending DE1025447B (de) 1951-05-23 1954-03-24 Anordnung zur kodierten Aufnahme und Umpraegung von Nachrichten in einem aus Einzelelementen bestehenden Speicher in Fernmelde- oder Rechenanlagen
DEI8883A Pending DE1088089B (de) 1951-05-23 1954-07-07 Schaltungsanordnung zum Steuern einer Telegrafierzeichen-abtasteinrichtung mittels eines magnetisierbaren Trommelspeichers

Country Status (7)

Country Link
US (10) US2868447A (de)
BE (5) BE530180A (de)
CH (10) CH317179A (de)
DE (8) DE1120184B (de)
FR (10) FR1065479A (de)
GB (9) GB744358A (de)
NL (6) NL220663A (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1234056B (de) * 1965-09-16 1967-02-09 Siemens Ag Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen

Families Citing this family (53)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2984703A (en) * 1961-05-16 hartley
NL85732C (de) * 1951-05-23
GB727773A (en) * 1952-06-09 1955-04-06 Nederlanden Staat Metering arrangement in telecommunication system
US3083356A (en) * 1953-04-13 1963-03-26 Gen Dynamics Corp Data transmitting and recording system
US3164677A (en) * 1953-04-13 1965-01-05 Gen Dynamies Corp Toll charge computer
US2927313A (en) * 1954-12-31 1960-03-01 Ibm Data processing machine
US2933248A (en) * 1955-04-07 1960-04-19 Digital Control Systems Inc High speed digital control system
US3028583A (en) * 1955-08-10 1962-04-03 Ibm Information storage calculation system
GB851520A (en) * 1956-02-06 1960-10-19 Int Computers & Tabulators Ltd Improvements in or relating to magnetic reading and recording
US3007145A (en) * 1956-05-22 1961-10-31 Bell Telephone Labor Inc Synchronizing circuit for magnetic drum
BE559667A (de) * 1956-08-01
US2958850A (en) * 1956-08-23 1960-11-01 Automatic Elect Lab Keysender using magnetic drum storage
US3072893A (en) * 1957-03-04 1963-01-08 Lab For Electronics Inc Data handling techniques
US3275804A (en) * 1959-07-20 1966-09-27 Univ California Computing apparatus
NL257275A (de) * 1959-10-26
US3223785A (en) * 1959-12-30 1965-12-14 Bell Telephone Labor Inc Electronic telephone switching system
US3108261A (en) * 1960-04-11 1963-10-22 Ampex Recording and/or reproducing system
US3248718A (en) * 1960-07-21 1966-04-26 Sony Corp Time division multiplex system with special application to magnetic recording
US3171895A (en) * 1960-07-26 1965-03-02 Gen Dynamics Corp Automatic communication system
US3064889A (en) * 1961-01-03 1962-11-20 Eldorado Electronics Company Decimal readout for binary numbers
NL274136A (de) * 1961-01-30
NL262775A (de) * 1961-03-24
BE619969A (nl) * 1961-07-28 1963-01-10 Bell Telephone Mfg Werkwijze voor het automatisch ontvangen van impulsen, die via lijnen binnenkomen
US3235855A (en) * 1961-10-02 1966-02-15 Honeywell Inc Binary magnetic recording apparatus
US3219802A (en) * 1961-10-03 1965-11-23 Bunker Ramo Multiple input counter utilizing magnetic drum storage
US3237176A (en) * 1962-01-26 1966-02-22 Rca Corp Binary recording system
US3201780A (en) * 1962-07-13 1965-08-17 Royal Mcbee Corp Code to code converters
DE1213008B (de) * 1962-08-13 1966-03-24 Siemens Ag Schaltungsanordnung zum Abfragen von Abschlussschaltungen in Vermittlungssystemen
BE636874A (de) * 1962-09-07
US3199094A (en) * 1962-10-08 1965-08-03 Burroughs Corp Plural channel recording system
BE638649A (de) * 1962-10-16
DE1188147B (de) * 1963-03-22 1965-03-04 Siemens Ag Verfahren zur UEberwachung und Erfassung von auf Signalleitungen mit oder ohne zwischengeschalteten Verbindungseinrichtungen in wahlloser Folge anfallenden Signalimpulsen, insbesondere von Gebuehrenimpulsen in Fernsprechanlagen
US3311893A (en) * 1963-08-29 1967-03-28 Sperry Rand Corp Memory organization wherein only new data bits which are different from the old are recorded
US3366737A (en) * 1963-11-21 1968-01-30 Itt Message switching center for asynchronous start-stop telegraph channels
US3357003A (en) * 1964-12-28 1967-12-05 Ibm Single channel quaternary magnetic recording system
FR1457308A (fr) * 1965-05-13 1966-01-24 Système de transmission et d'enregistrement de taxation téléphonique
US3452348A (en) * 1965-06-29 1969-06-24 Rca Corp Conversion from self-clocking code to nrz code
US3414894A (en) * 1965-06-29 1968-12-03 Rca Corp Magnetic recording and reproducing of digital information
US3433898A (en) * 1965-09-17 1969-03-18 Automatic Elect Lab Telephone pulse metering system
US3379068A (en) * 1965-09-27 1968-04-23 Inst Polygraphische Maschinen Method for testing relative surface movements
US3441909A (en) * 1966-04-21 1969-04-29 Franklin L Monohan Magnetic memory system
US3493962A (en) * 1966-08-30 1970-02-03 Rca Corp Converter for self-clocking digital signals
US3651269A (en) * 1968-11-27 1972-03-21 Int Standard Electric Corp Accounting system for telephone exchanges
FR1599938A (de) * 1968-12-18 1970-07-20
GB1371322A (en) * 1972-06-29 1974-10-23 Ibm Data processing system
US4032979A (en) * 1972-12-26 1977-06-28 Digital Development Corporation Method and system for encoding and decoding digital data
US3828135A (en) * 1973-01-02 1974-08-06 Gte Automatic Electric Lab Inc Arrangement for assembling an initial entry in a billing buffer
US4011559A (en) * 1975-07-21 1977-03-08 The United States Of America As Represented By The Secretary Of The Navy Universal binary code converter
US4202040A (en) * 1976-04-27 1980-05-06 The United States Of America As Represented By The Secretary Of The Navy Data processing system
JPS58139313A (ja) * 1982-02-10 1983-08-18 Victor Co Of Japan Ltd デイジタル磁気記録再生装置
US4716585A (en) * 1985-04-05 1987-12-29 Datapoint Corporation Gain switched audio conferencing network
US4710917A (en) * 1985-04-08 1987-12-01 Datapoint Corporation Video conferencing network
US5014267A (en) * 1989-04-06 1991-05-07 Datapoint Corporation Video conferencing network

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE662417C (de) *
US1883907A (en) * 1931-06-05 1932-10-25 Gen Electric Automatic oscillograph
DE643503C (de) * 1931-11-03 1937-04-09 Schiele Industriewerke Inhaber Wechselstrommagnet fuer fernbetaetigte Schalter
CH181408A (de) * 1934-10-18 1935-12-15 Gfeller Chr Ag Registriervorrichtung an Fahrzeugen.
NL63055C (de) * 1939-01-28
GB530443A (en) * 1939-05-11 1940-12-12 Ass Telephone & Telegraph Co Improvements in or relating to telephone systems
US2467566A (en) * 1941-01-02 1949-04-19 Teletype Corp Message information storage device
US2401888A (en) * 1942-06-19 1946-06-11 Rca Corp Cryptographic communications system
US2629016A (en) * 1942-06-27 1953-02-17 Bell Telephone Labor Inc Automatic toll-ticketing system
US2668875A (en) * 1944-07-19 1954-02-09 Shepherd Judson O'd Data recording system
US2512676A (en) * 1946-02-07 1950-06-27 Fed Telecomm Lab Inc Electronic switching
US2492136A (en) * 1946-03-14 1949-12-27 Fed Telecomm Lab Inc Electronic telephone exchange
US2629827A (en) * 1947-10-31 1953-02-24 Eckert Mauchly Comp Corp Memory system
US2540654A (en) * 1948-03-25 1951-02-06 Engineering Res Associates Inc Data storage system
US2709041A (en) * 1948-05-25 1955-05-24 Rudolph W Dauber Continuous record business machines
US2611813A (en) * 1948-05-26 1952-09-23 Technitrol Engineering Company Magnetic data storage system
US2609143A (en) * 1948-06-24 1952-09-02 George R Stibitz Electronic computer for addition and subtraction
NL84065C (de) * 1948-10-13
US2517808A (en) * 1948-12-22 1950-08-08 Rca Corp Image recording and reproducing apparatus
US2577075A (en) * 1949-01-21 1951-12-04 Ibm Binary-decade counter
US2564403A (en) * 1949-01-27 1951-08-14 Teleregister Corp Electrical and cyclical data posting system
US2701095A (en) * 1949-02-12 1955-02-01 George R Stibitz Electronic computer for division
US2734186A (en) * 1949-03-01 1956-02-07 Magnetic storage systems
US2585630A (en) * 1949-05-03 1952-02-12 Remington Rand Inc Digit shifting circuit
US2588375A (en) * 1949-06-24 1952-03-11 Bell Telephone Labor Inc Automatic accounting device
US2549071A (en) * 1949-09-10 1951-04-17 Lawton Products Company Inc Space reservation system
US2609439A (en) * 1949-09-20 1952-09-02 Teleregister Corp Indicator setting mechanism operable by means of character comparisons
DE852702C (de) * 1949-09-21 1952-10-16 Siemens Ag Verfahren und Anordnung zur Speicherung telegraphischer Impulse
DE855873C (de) * 1949-09-22 1952-11-17 Siemens Ag Fernschreibsender
NL93535C (de) * 1949-10-19
US2676245A (en) * 1949-12-02 1954-04-20 Collins Radio Co Polar communication system
US2749037A (en) * 1950-04-21 1956-06-05 George R Stibitz Electronic computer for multiplication
US2614169A (en) * 1950-07-24 1952-10-14 Engineering Res Associates Inc Storage and relay system
NL93063C (de) * 1950-09-07
US2679551A (en) * 1950-09-21 1954-05-25 Bell Telephone Labor Inc Capacitative commutator
US2850720A (en) * 1950-11-17 1958-09-02 Monroe Calculating Machine Data recording and playback device
NL164026B (nl) * 1950-12-16 Rhone Poulenc Sa Werkwijze ter bereiding van vitamine-a-zuur en esters daarvan.
US2738382A (en) * 1951-01-27 1956-03-13 Bell Telephone Labor Inc Magnetic drum dial pulse recording and storage registers
US2898042A (en) * 1951-03-09 1959-08-04 Int Computers & Tabulators Ltd Electronic adding devices
BE531193A (de) * 1951-04-06
NL85732C (de) * 1951-05-23
US2805286A (en) * 1951-07-25 1957-09-03 British Telecomm Res Ltd Electrical signalling systems
US2675427A (en) * 1951-12-21 1954-04-13 Bell Telephone Labor Inc Electrostatic scanning mechanism for scanning both tips and rings of calling lines and combining the results of these scanning operations
US2928601A (en) * 1952-03-25 1960-03-15 Hughes Aircraft Co Arithmetic units for decimal coded binary computers
US2886241A (en) * 1952-08-26 1959-05-12 Rca Corp Code converter
NL180362B (nl) * 1952-09-18 Hitachi Ltd Isolatiefilm voor een magnetisch bellengeheugen.
BE522877A (de) * 1952-09-19
US2850571A (en) * 1952-09-19 1958-09-02 Int Standard Electric Corp Magnetic store for telephone meter impulses
US2721990A (en) * 1952-10-17 1955-10-25 Gen Dynamics Corp Apparatus for locating information in a magnetic tape
US2823855A (en) * 1952-11-26 1958-02-18 Hughes Aircraft Co Serial arithmetic units for binary-coded decimal computers
US2674733A (en) * 1952-12-02 1954-04-06 Hughes Tool Co Electronic sorting system
BE526231A (de) * 1953-02-05
GB738314A (en) * 1953-02-06 1955-10-12 British Tabulating Mach Co Ltd Improvements in or relating to electronic adding circuits
BE526957A (de) * 1953-03-05
US2947479A (en) * 1953-09-25 1960-08-02 Burroughs Corp Electronic adder

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1234056B (de) * 1965-09-16 1967-02-09 Siemens Ag Zaehlregister zur Parallel-Addition bzw. -Subtraktion von Binaerzahlen

Also Published As

Publication number Publication date
CH332299A (de) 1958-08-31
CH320958A (de) 1957-04-15
DE1120184B (de) 1961-12-21
FR1065479A (fr) 1954-05-26
CH320960A (de) 1957-04-15
GB786724A (en) 1957-11-27
CH329941A (de) 1958-05-15
CH361829A (de) 1962-05-15
FR69054E (fr) 1958-09-22
NL85732C (de)
US3025351A (en) 1962-03-13
GB744358A (en) 1956-02-08
GB744356A (en) 1956-02-08
NL96174C (de)
CH332298A (de) 1958-08-31
GB744357A (en) 1956-02-08
US2868447A (en) 1959-01-13
GB786722A (en) 1957-11-27
US2807004A (en) 1957-09-17
US2865563A (en) 1958-12-23
BE568569A (de)
FR69051E (fr) 1958-09-22
NL191886A (de)
FR66637E (fr) 1957-06-18
BE532922A (de)
FR72307E (fr) 1960-03-31
DE955429C (de) 1957-01-03
FR72306E (fr) 1960-03-31
DE973024C (de) 1959-11-19
FR69052E (fr) 1958-09-22
BE530180A (de)
FR72305E (fr) 1960-03-31
DE970229C (de) 1958-08-28
GB744400A (en) 1956-02-08
NL99218C (de)
CH322831A (de) 1957-06-30
BE527413A (de)
US3001021A (en) 1961-09-19
US2838745A (en) 1958-06-10
GB786723A (en) 1957-11-27
FR69056E (fr) 1958-09-22
NL228663A (de)
DE1025447B (de) 1958-03-06
FR72309E (fr) 1960-03-31
DE1016768B (de) 1957-10-03
GB794126A (en) 1958-04-30
BE527585A (de)
GB786721A (en) 1957-11-27
US3039683A (en) 1962-06-19
CH337571A (de) 1959-04-15
NL220663A (de)
CH317179A (de) 1956-11-15
US3130300A (en) 1964-04-21
CH320959A (de) 1957-04-15
US2932009A (en) 1960-04-05
DE1088089B (de) 1960-09-01
US2927305A (en) 1960-03-01

Similar Documents

Publication Publication Date Title
DE1082435B (de) Addierwerk
DE2418653C3 (de) Vorrichtung zum Anzeigen eines Extremwertes einer Folge von Digitalwerten
DE2160528B2 (de) Digitaler differential-integrator
DE3440680C2 (de)
DE1239124B (de) Vorrichtung zum Einspeichern einer Dezimalzahl in ein Register
DE1562051B2 (de) Schaltungsanordnung zur erzeugung einer eindeutigen gruppe von m x n bits
DE1474066A1 (de) Verfahren zur Umsetzung von Zahlen in datenverarbeitenden Anlagen,insbesondere Fernmeldeanlagen
DE1061099B (de) Datenuebertragungsvorrichtung fuer elektronische Rechenanlagen und datenverarbeitende Maschinen
DE1803607C3 (de) Schaltungsanordnung zur Umsetzung einer Dualzahl in eine im BCD Kode ver schlüsselte Dezimalzahl
DE2311860C3 (de) Numerisches Dateneingabegerät
DE2226856A1 (de) Stapelspeicher mit Anzeige der Überschreitung oder des Überlaufs für die Übertragung von Daten in der chronologischen Reihenfolge ihrer Eingabe
DE2401276A1 (de) Schaltungsanordnung zur wiederholenden rufnummerngabe in fernmeldeanlagen
DE1766432C (de) Digitaler Spannungsmesser
DE1449567C3 (de) Digitales Datenverarbeitungssystem
DE1524095B2 (de) Elektrischer Tischrechner
DE2308607C3 (de) Mehrphasen-Impulszähler
DE1524095C (de) Elektrischer Tischrechner
DE1562051C (de) Schaltungsanordnung zur Erzeugung einer eindeutigen Gruppe von (m χ n) Bits
DE1128204B (de) Verfahren und Anordnung zur Ermittlung der Lage von Schriftzeichen
DE2147064A1 (de) Verfahren zur Speicherung von um einen konstanten Stellenwert schwankenden digitalen Meßwerten
DE1959845A1 (de) Signalwandler
DE1092706B (de) Elektronischer Stufenschalter
CH416179A (de) Verfahren und Schaltungsanordnung zur Ermittlung der Lage von Schriftzeichen, insbesondere solchen von Gesprächszählerständen
DE2313508A1 (de) Pruefanordnung zum sperren oder freigeben mehrstelliger digitaler woerter
DE2838102A1 (de) Verfahren zum messen der dauer von ereignissen in rechnergesteuerten anlagen, insbesondere fuer verkehrsmessung in fernmeldeanlagen