DE1206956B

DE1206956B - Pulse shaper circuit

Info

Publication number: DE1206956B
Application number: DEL47291A
Authority: DE
Inventors: Hans Michael Heinen
Original assignee: Licentia Patent Verwaltungs GmbH
Current assignee: Licentia Patent Verwaltungs GmbH
Priority date: 1964-03-14
Filing date: 1964-03-14
Publication date: 1965-12-16

Description

Impulsformerschaltung In der Technik ist häufig die Aufgabe gegeben, aus einem zeitlich beliebig lang anstehenden Eingangssignal (a) gemäß F i g. 1 nur einen Ausgangsimpuls (b) definierter Breite abzuleiten. Das Eingangssignal soll dabei durch Prellungen verformt sein können, die in dem Ausgangsimpuls jedoch nicht auftreten sollen.Pulse Shaper Circuit In technology, the task is often given, from an input signal (a) that is present for any length of time, as shown in FIG . 1 to derive only one output pulse (b) of a defined width. The input signal should be able to be deformed by bruises, which should not occur in the output pulse.

Zur Lösung der vorstehenden Aufgabe ist eine Impulsformerschaltung vorgesehen, die gemäß der Erfindung so ausgebildet ist, daß ein speicherseitig vom Eingangssignal beaufschlagter Speicher (Eingangsspeicher) vorgesehen ist, der durch einen ersten Takt (u1) gespeichert wird, wenn gleichzeitig das Eingangssignal ansteht, und der gelöscht wird, wenn das Eingangssignal verschwindet, und dem ein das Ausgangssignal der Impulsformerschaltung liefernder Speicher (Ausgangsspeicher) nachgeschaltet ist, der am Speichereingang eine UND-Verknüpfung besitzt, die nur dann erfüllt ist und den Ausgangsspeicher setzt, wenn der Eingangsspeicher gesetzt, ein zweiter, gegenüber dem ersten Takt verzögerter Takt (u.) vorhanden und ein dritter, speicherseitig vom Ausgangssignal des Ausgangsspeichers vorbereitender Speicher (Hilfsspeicher) gelöscht ist und dessen Löscheingang derart mit dem Ausgang des Hilfsspeichers verbunden ist, daß gelöscht wird, wenn der speicherseitig durch einen weiteren, gegenüber dem zweiten Takt verzögerten Takt beaufschlagte Hilfsspeicher gesetzt wird, wobei der Hilfsspeicher durch einen vom Verschwinden des Eingangssignals abgeleiteten Impuls gelöscht wird.A pulse shaper circuit is used to achieve the above object provided, which is designed according to the invention so that a memory side from Input signal acted upon memory (input memory) is provided by a first clock (u1) is stored if the input signal is present at the same time, and which is cleared when the input signal disappears, and one the output signal downstream of the pulse shaping circuit supplying memory (output memory) which has an AND link at the memory input, which is only then fulfilled and the output memory is set, if the input memory is set, a second, clock delayed compared to the first clock (u.) and a third, on the memory side Memory preparatory to the output signal of the output memory (auxiliary memory) is deleted and its delete input is connected to the output of the auxiliary memory is that it is deleted when the memory side by another, opposite the second clock delayed clock acted upon auxiliary memory is set, wherein the auxiliary memory by one derived from the disappearance of the input signal Pulse is deleted.

An Hand von in der Zeichnung dargestellten Ausführungsbeispielen wird die Erfindung näher erläutert. Es zeigt F i g. 2 ein Ausführungsbeispiel mit symbolischer Speicherdarstellung, F i g. 3 ein Ausführungsbeispiel, aus dem der Aufbau der Speicher zu erkennen ist, F i g. 4 Impulsbilder zu den Schaltungen nach F i g. 2 und 3. The invention is explained in more detail using the exemplary embodiments shown in the drawing. It shows F i g. 2 shows an exemplary embodiment with a symbolic memory representation, FIG. 3 shows an exemplary embodiment from which the structure of the memory can be seen, FIG. 4 pulse patterns for the circuits according to FIG. 2 and 3.

Der Eingang E der Impulsformerschaltung nach F i g. 1, an dem das Eingangssignal (a) zu bestimmten Zeiten ansteht, ist mit einem Setzeingang eines Speichers S, des Eingangsspeichers verbunden.The input E of the pulse shaping circuit according to FIG. 1, at which the input signal (a) is present at certain times, is connected to a set input of a memory S, of the input memory.

(In der angewendeten bekannten symbolischen Darstellung des Speichers ist die mit L bezeichnete Seite die Speicherseite und die mit 0 bezeichnete Seite die Löschseite.) Der zweite Setzeingang, der mit dem ersten Eingang über eine UND-Verknüpfung auf den Speicher einwirkt, wird von einem Taktu, gesteuert. Der Speicher S, wird daher gespeichert (A,= L), wenn Signal (a) und u, vorhanden, d. h. = L sind. Gelöscht wird der Speicher durch das Eingangssignal, und zwar dann, wenn das Eingangssignal verschwindet, d. h. = 0 ist.(In the known symbolic representation of the memory that is used, the page labeled L is the memory page and the page labeled 0 is the delete page.) The second set input, which acts on the memory with the first input via an AND operation, is controlled by a clock controlled. The memory S i is therefore stored (A, = L) when signal (a) and u i are present, i.e. H. = L are. The memory is cleared by the input signal, namely when the input signal disappears, i.e. when the input signal disappears. H. = 0 is.

Daß der Speicher S, ebenso wie die noch zu erläuternden Speicher S2 und S, für dieses Beispiel durch L-Signal gespeichert und bei 0-Signal gelöscht werden sollen, ist lediglich eine Frage der Ausbildung der Speicher. Man kann sie auch so ausbilden, daß sie mit L-Signal löschen bzw. mit 0-Signal speichern.The fact that the memory S, like the memories S2 and S, which are still to be explained, are to be stored for this example by an L signal and to be erased in the event of a 0 signal is only a question of the design of the memory. They can also be designed in such a way that they delete with an L signal or save with a 0 signal.

Dem Eingangsspeicher S, ist ein Speicher S., der Ausgangsspeicher, nachgeschaltet, der das Ausg angssignal (b) der erfindungsgemäßen Impulsforinerschaltung liefert. Dieser Ausgangsspeicher besitzt an seinem Speichereingang eine UND-Verknüpfung mit drei Eingängen. Auf einen Eingang wird der TaktU2 geschaltet, der, wie die F i g. 4 zeigt, gegenüber dem Takt ß, verzögert ist. Auf den zweiten Eingang gelangt das Ausgangssignal des Eingangsspeichers. Der dritte Eingang schließlich ist mit dem negierten Ausgang eines dritten Speichers S., des Hilfsspeichers, verbunden.The input memory S is followed by a memory S., the output memory, which supplies the output signal (b) of the pulse shaping circuit according to the invention. This output memory has an AND link with three inputs at its memory input. The clock U2 is switched to an input, which, as shown in FIG . 4 shows, compared to the clock β, is delayed. The output signal from the input memory is sent to the second input. Finally, the third input is connected to the negated output of a third memory S., the auxiliary memory.

Der Ausgangsspeicher wird daher durch den Takt P2 gesetzt (A, = L), wenn der Eingangsspeicher S, gesetzt ist (A, = L), d. h. das Eingangssignal vorhanden ist und der Hilfsspeicher S3 gelöscht ist (;13 = L). The output memory is therefore set by the clock P2 (A, = L) when the input memory S, is set (A, = L), i.e. H. the input signal is present and the auxiliary memory S3 is deleted (13 = L).

Der Ausgangsspeicher wird dagegen gelöscht, wenn der Hilfsspeicher gesetzt wird, da dann Ä', = o wird.The output memory, on the other hand, is cleared when the auxiliary memory is set, since then Ä ', = o.

Der Hilfsspeicher S., wird speicherseitig vom Ausgangssignal A2 des Ausgangsspeichers S, vorbereitet und durch den Takt u, gesetzt. An Stelle des Taktes ß, könnte auch ein dritter zusätzlicher Takt verwendet werden, der gegenüber dem Takt u2 verzögert ist.The auxiliary memory S., is prepared on the memory side by the output signal A2 of the output memory S, and set by the clock u. Instead of the clock ß, a third additional clock could be used, which is delayed compared to the clock u2.

Gelöscht wird der Hilfsspeicher durch einen Impuls, der vom Verschwinden des Eingangssignals abgeleitet wird. Im Ausführungsbeispiel nach F i g. 1 ist das Löschsignal das Eingangssignal selbst. Die F i g. 3 zeigt den näheren beispielsweisen Aufbau der Speicher S, bis S.. Die Schaltung stimmt dabei mit der Schaltung nach F i g. 2 überein, außer der Variation hinsichtlich der Löschung des Hilfsspeichers. Bei der Schaltung nach F i g. 3 eri-Olgt die Löschung vont Eingangsspeicher her, und zwar dann, wenn dieser gelöscht wird. Die Löschung des Eingangsspeichers fällt jedoch zeitlich mit dem Verschwinden des Eingangssignals zusammen.The auxiliary memory is erased by a pulse derived from the disappearance of the input signal. In the embodiment according to FIG. 1 , the cancel signal is the input signal itself. The FIG . 3 shows the more detailed exemplary structure of the memories S, to S .. The circuit here agrees with the circuit according to FIG. 2 except for the variation regarding the deletion of the auxiliary memory. In the circuit according to FIG. 3 eri-Olgt deletes the input memory, namely when this is deleted. However, the deletion of the input memory coincides with the disappearance of the input signal.

Wie die F i g. 3 zeigt, besitzen die Speicher jeweils zwei UND-Glieder am Eingang (&" &, für Sl; &3, &4 für S2; &5, &, für S"). Die Ausgänge der beiden UND-Glieder sind jeweils auf ein ODER-Glied geschaltet (V, für Sl; V2 für S,; V, für S.). Die der Speicherseite zugeordneten UND-Glieder &" &,3, &,5 werden dabei jeweils vom Takt und den vorbereitenden Setzsignalen beaufschlagt.As the F i g. 3 shows, the memories each have two AND gates at the input (&"&, for S1; & 3, & 4 for S2; & 5, &, for S"). The outputs of the two AND gates are each switched to an OR gate (V, for Sl; V2 for S ,; V, for S.). The AND gates &"&, 3, &, 5 assigned to the memory page are each acted upon by the clock and the preparatory set signals.

Die der Löschseite zugeordneten UND-Glieder &2, &4 und &6 werden dagegen jeweils vom Löschsignal und vom Ausgangssignal des zugeordneten ODER-Gliedes ausgesteuert. Die jeweilige Rückführung des Ausgangssignals des ODER-Gliedes stellt die. Selbsthaltung des Speichers dar.The AND gates & 2, & 4 and & 6 assigned to the erase side, on the other hand, are each controlled by the clear signal and the output signal of the assigned OR gate. The respective feedback of the output signal of the OR gate represents the. Self-holding of the memory.

Man erkennt ohne weiteres, daß die Speicher S, bis S, jeweils gesetzt werden, wenn die UND-Bedingung der UND-Glieder &l, &" und &.5 erfüllt ist und gelöscht werden, wenn die UND-Bedingung der UND-Glieder &" &4 und &, nicht mehr erfüllt ist (Unterbrechung der Selbsthaltung).It can be seen without further ado that the memories S, to S, are each set when the AND condition of the AND elements & l, &"and& .5 is met and are deleted when the AND condition of the AND elements &"& 4 and & are no longer fulfilled (interruption of the self-holding).

Die Wirkungsweise der erfindungsgemäßen Impulsformerschaltung ist folgende: Entsteht zu irgendeinem Zeitpunkt das Eingangssignal (a), z. B. durch Betätigung des Schalters S in F i g. 3, so soll nur ein definierter Ausgangsimpuls gegeben werden, gleichgültig wie lange das Eingangssignal noch ansteht. Verschwindet das Eingangssignal und ist nach einer bestimmten Mindestzeit, die sich nach der maximalen Prellzeit bemißt, wieder vorhanden, so soll ein neuer Ausgangsimpuls erzeugt werden.The operation of the pulse shaper circuit according to the invention is as follows: If at any point in time the input signal (a), e.g. B. by pressing the switch S in F i g. 3, only a defined output pulse should be given, regardless of how long the input signal is still present. If the input signal disappears and is available again after a certain minimum time, which is measured according to the maximum bounce time, a new output pulse should be generated.

Das Eingangssignal (a) soll, wie in F i g. 4 dargestellt, zum Zeitpunkt ti zum ersten Mal auftreten (L-werden). Der Eingangsspeicher S, ist dadurch vorbereitet und wird durch den Takt lt, gesetzt (A,= L). Da der Hilfsspeicher S, sich noch in der gelöschten Ausgangsstellung befindet, ist somit auch der Aus-Crangsspeicher S, vorbereitet und wird durch den Takt lt. gesetzt [A, = (b) = L]. Prellungen, die zwischen li, und u. liegen, haben dabei in vorteilhafter Weise auf das Ausgangssignal keinen Einfluß.The input signal (a) should, as in FIG. 4, occur for the first time at time ti (become L). The input memory S, is thereby prepared and is set by the clock lt, (A , = L). Since the auxiliary memory S is still in the deleted initial position, the off-Crang memory S is also prepared and is set by the clock according to [A, = (b) = L]. Bruises that lie between left and right have no influence on the output signal in an advantageous manner.

Würde man nun den Ausgangsspeicher S2 unmittelbar durch den folgenden Takt al löschen, würde zwar an (b), wie in F i g. 4 dargestellt, der gewünschte Impuls definierter Breite entstehen; steht das Eingangssignal jedoch weiter an, so würde dann beim folgenden Takt li, erneut ein Ausgangsimpuls erzeugt. Gemäß der Aufgabenstellung soll jedoch nur ein Impuls entstehen. Aus diesem Grunde ist der Hilfsspeicher S, vorgesehen, der durch den folgenden fli-Taktimpuls gespeichert wird und damit den Ausgangsspeicher S., wegen #T, = 0 unmittelbar löscht, d. h. A., wird b. Es entsteht somit ein Ausgangsimpuls, dessen Breite der Zeitdifferenz zwischen den Vorderflanken von u. und y, entspricht. Durch das Setzen des Hilfsspeichers fehlt dem Ausgangsspeicher gleichzeitig eine UND-Bedingung am Speichereingang. Der Ausgangsspeicher kann damit, solange der Hilfsspeicher gesetzt ist bzw. da dieser genau wie der Eingangsspeicher erst beim Verschwinden des Eingangsspeichers gelöscht wird, solange das Eingangssignal ansteht, durch die 'U2-Taktimpulse nicht gesetzt werden. Erst wenn zum Zeitpunkt t. das Eingangssignal verschwindet und die Speicher S, und S, gelöscht werden, ist die Schaltung wieder fähig, einen weiteren Ausgangsimpuls abzugeben.If the output memory S2 were now to be deleted immediately by the following clock a1, (b), as in FIG. 4, the desired pulse of a defined width is produced; however, if the input signal is still present, an output pulse would be generated again at the following clock li,. According to the task, however, only one impulse should arise. For this reason, the auxiliary storage S, provided that is stored by the following fli clock pulse and the output memory S., = 0 immediately extinguished due to #T, d. H. A., will b. The result is an output pulse, the width of which corresponds to the time difference between the leading edges of u. And y. By setting the auxiliary memory, the output memory lacks an AND condition at the memory input at the same time. The output memory can therefore not be set by the 'U2 clock pulses as long as the auxiliary memory is set or, just like the input memory, is only deleted when the input memory disappears, as long as the input signal is present. Only when at time t. the input signal disappears and the memories S, and S, are cleared, the circuit is again able to emit another output pulse.

Es sei noch im Zusammenhang mit der F i g. 3 erwähnt, daß die Löschung des Speichers S, beim Setzen des Speichers S., nicht erfolgen darf, bevor die Selbsthaltung des Speichers S3 angesprochen hat. Im allgemeinen reicht die zeitliche Verzögerung über die Glieder &4 und V, aus. Falls notwendig, kann man noch eine zusätzliche Zeitverzögerung vorsehen oder die Ansprechempfindlichkeit des UND-Gliedes &, gegenüber den Gliedern &, und V2 erhöhen.It should also be noted in connection with FIG. 3 mentions that the deletion of the memory S, when the memory S is set, must not take place before the latching of the memory S3 has responded. In general, the time delay over the terms & 4 and V i is sufficient. If necessary, an additional time delay can be provided or the response sensitivity of the AND element &, compared to the elements &, and V2 can be increased.

Claims

Claims: 1. Pulse shaping circuit for the formation of a single time-defined pulse in the case of an input signal that is pending for any length of time and possibly deformed by bruising, d a d u r. ch characterized in that a memory (input memory S1) acted upon by the input signal on the memory side is provided, which is stored by a first clock (u1) when the input signal is present at the same time, and which is deleted when the input signal disappears, and which is the output signal of the Pulsforinerschaltung supplying memory (output memory (S.) is connected downstream, which has an AND link at the memory input, which is only fulfilled and the output memory is set when the input memory is set, a second, compared to the first clock delayed clock Ca.) and a third memory (auxiliary memory S ") prepared on the memory side by the output signal of the output memory is cleared and its clear input is connected to the output of the auxiliary memory in such a way that it is cleared when the auxiliary memory is set on the memory side by a further clock delayed compared to the second clock , the auxiliary spoke r is canceled by a pulse derived from the disappearance of the input signal.

2. Impulsforinerschaltung according to claim 1, characterized in that the clock for the auxiliary memory is derived from the clock for the input memory. 3. Pulse shaper circuit according to claim 1 or 2, characterized in that the memory each have two AND gates at the input, which are each connected to an input of an OR gate, wherein the one acted upon by the clock and the preparatory set signal AND element of the Memory side and the other, acted upon by the clear signal and the output signal of the OR gate AND gate is assigned to the clear side.