DE1201406B - In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler - Google Patents
In seinem Teilerfaktor einstellbarer digitaler FrequenzteilerInfo
- Publication number
- DE1201406B DE1201406B DET26567A DET0026567A DE1201406B DE 1201406 B DE1201406 B DE 1201406B DE T26567 A DET26567 A DE T26567A DE T0026567 A DET0026567 A DE T0026567A DE 1201406 B DE1201406 B DE 1201406B
- Authority
- DE
- Germany
- Prior art keywords
- counter
- counter stages
- stages
- gate
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
- G06F7/68—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers using pulse rate multipliers or dividers pulse rate multipliers or dividers per se
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K23/00—Pulse counters comprising counting chains; Frequency dividers comprising counting chains
- H03K23/64—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two
- H03K23/66—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses
- H03K23/665—Pulse counters comprising counting chains; Frequency dividers comprising counting chains with a base or radix other than a power of two with a variable counting base, e.g. by presetting or by adding or suppressing pulses by presetting
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Optimization (AREA)
- Mathematical Analysis (AREA)
- Computing Systems (AREA)
- Mathematical Physics (AREA)
- Pure & Applied Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Computational Mathematics (AREA)
- Nonlinear Science (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Length, Angles, Or The Like Using Electric Or Magnetic Means (AREA)
- Control Of Stepping Motors (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. α.:
H03k
Deutsche KL: 21 al-36/22
Nummer: 1201406
Aktenzeichen: T 26567 VIII a/21 al
Annieldetag: 11. Juli 1964
Auslegetag: 23. September 1965
Die Erfindung betrifft einen in seinem Teilerfaktor einstellbaren digitalen Frequenzteiler, der aus hintereinandergeschalteten,
den einzelnen Dekaden des Teilerfaktors zugeordneten Frequenzzählerstufen besteht
und bei dem die Zählerstufen jeweils von einer von außen einstellbaren Zahl« bis zu einer für alle
Teilerfaktoren gleichen Endstellung zählen, worauf die Zählerstufen jeweils wieder in die der Zahl η entsprechende
Stellung gebracht werden und am Ausgang des Teilers ein Signal erscheint.
Bei vielen dekadisch einstellbaren Frequenzaufbereitungssystemen werden nacheinander Frequenzen
benötigt, die ein großes Frequenzband von z. B. 10 MHz überdecken, von denen jedoch benachbarte
Frequenzen einen Frequenzabstand von z. B. 10 kHz aufweisen sollen. Man kann hierfür digitale Frequenzteiler
mit einstellbarem Teilerfaktor verwenden. Derartige Frequenzteiler bestehen aus hintereinandergeschalteten
Zählerstufen, wobei je eine aus vier Kippstufen (Flip-Flops) bestehende Zählerstufe einer
Dekade des Teilerfaktors zugeordnet ist. Eine Zählerstufe aus vier Flip-Flops kann an sich bis zur Zahl 16
zählen. Für den dekadischen Einsatz seiner derartigen Zählerstufe ist ein Umbau der Zählerstufe notwendig.
Gemäß einem bekannten Vorschlag wird zwischen dem ersten und zweiten Flip-Flop ein Und-Gatter
eingefügt, das gleichzeitig von dem letzten Flip-Flop angesteuert wird. Es sind auch andere Lösungen dieses
Problems bekannt. Da diese Zählerstufen nicht Teil der Erfindung sind, vielmehr als bekannt vorausgesetzt
werden, erübrigt sich an dieser Stelle ein näheres Eingehen auf die bekannte Anordnung. Es sei jedoch
noch erwähnt, daß es möglich ist, die letzte Zählerstufe nicht abzuändern. In diesem Fall kann eine
Gesamtanordnung aus z. B. drei hintereinandergeschalteten Zählerstufen anstatt bis 999 bis 1599
zählen (die letzte Zählerstufe hat außer der Nullstellung fünfzehn mögliche Stellungen). Entsprechend
ist bei einem derartigen Aufbau der letzten Zählerstufe eine Teilung bis zum Teilerfaktor 1599 möglich.
Gemäß bekannter Technik kann man den Teiler so aufbauen, daß die Zählung der zu teilenden
Frequenz jeweils bei der Ausgangsstellung der Zählerstufe begonnen wird und bis zu einer einstellbaren
Zahl — dem Teilerfaktor — läuft. Nach Erreichen der eingestellten Zahl wird automatisch in die Ausgangsstellung
zurückgeschaltet und gleichzeitig ein Impuls am Ausgang des Teilers abgegeben. Bei dieser
Ausführungsform ist der Teilerfaktor gleich der am Teiler eingestellten Zahl. Bei dieser Ausführungsform
werden kurzzeitige Stellungen der Flip-Flops der Zählerstufe mit eingestellten Zahlen in Vergleichs-In
seinem Teilerfaktor einstellbarer
digitaler Frequenzteiler
digitaler Frequenzteiler
Anmelder:
Telefunken
Telefunken
Patentverwertungsgesellschaft m. b. H.,
Ulm/Donau, Elisabethenstr. 3
Ulm/Donau, Elisabethenstr. 3
Als Erfinder benannt:
Dipl.-Ing. Ulrich Mester, Burlafingen
stufen verglichen, und bei Gleichheit der Stellungen des Zählers mit der eingestellten Zahl wird ein Impuls
erzeugt, der einmal die Rückstellung der Zählerstufen in die Ausgangsstellung bewirkt und gleichzeitig das
Ausgangssignal des Teilers darstellt. Diese bekannte Anordnung hat den Nachteil, daß bei Verwendung von
Flip-Flops, die einer Frequenz von 20 MHz zu folgen vermögen, die maximale Teilerfrequenz 3,6 MHz ist.
Diese niedrige maximale Teilerfrequenz wird dadurch bestimmt, daß innerhalb der Zeit, die der Periodendauer
der Eingangsfrequenz entspricht, von den Vergleichsstufen im Falle von Koinzidenz diese
angezeigt und außerdem die Rückstellung in die Nullstellung bewirkt werden muß.
Es ist auch möglich, die Zählung bei einer einstellbaren Zahl zu beginnen und bei einer für alle Teilerfaktoren
gleichen Zahl, bei drei Teilerstufen ζ. Β. 1000, enden zu lassen. In diesem Fall ist der Teilerfaktor
N durch die Differenz zwischen der der Endstellung entsprechenden Zahl und der einstellbaren
Zahl η gegeben (N = 1000 — ti). Bei dieserAnordnung
würde der Ausgangsimpuls der Leitungen der hintereinandergeschalteten Zählerstufen, der erscheint, wenn
der Zähler seine Endstellung (bei drei Zählerstufen die Zahl 1000) erreicht hat, die Rückstellung der
gesamten Zählanordnung auf die eingestellte Zahl bewirken. Gleichzeitig ist die Frequenz der Ausgangsimpulse
gleich -^-, wenn fs die Eingangsfrequenz des
Teilers und N der Teilerfaktor ist. Mit dieser Anordnung erreicht man eine maximale Teilerfrequenz,
die ebenfalls 3,6 MHz ist, wenn man Flip-Flops voraussetzt, die der Frequenz von 20 MHz zu folgen
509 688/426
3 4
vermögen. Außerdem hat diese Anordnung den Zählerstufen" jeweils wieder in die der Zahl η entNachteil,
daß die Einstellung des Teilerfaktors sprechende Stellung gebracht. Der erfindungsgemäße
Schwierigkeiten bereitet, da hier die Einstellung der Teiler ist jedoch dadurch gekennzeichnet, daß die
Einer-, Zehner- und Hunderterziffern nicht in allen Endstellung der Zählerstufen zu 10m — 2 (oder bei
Fällen voneinander unabhängig ist. Die einzelnen 5 voller Ausnutzung der letzten Zählerstufe zu 1,6 ·
Ziffern des Teilerfaktors ergeben sich bei dieser 10m — 2) gewählt wird, wenn man unter mdiei Anzahl
Ausführungsform zu: τ . . · / der Dekaden versteht, und daß Schaltmittel vorgesehen
sind, die bei dieser Stellung der Zählerstufen
Einerziffer des Teilerfaktors NE - 10 -- nE bewirken, daß der Eingang der Zählerstufen für den
QiE = eingestellte Einerziffer); - . . 10 folgenden Eingangsimpuls gesperrt ist, während dieser
Zehnerziffer des Teilerfaktors Nz = 9 — nz über ein von diesen Schaltmitteln betätigtes Tor die
(nz = eingestellte Zehnerziffer); Rückstellung der Zählerstufen in die Ausgangs-
Hunderterziffer des Teilerfaktors Nh = 9 — nH stellung η -bewirkt. Gleichzeitig können diese ab-
QiH = eingestellte Hunderterziffer). getrennten Impulse weiter benutzt werden, da ihre
15 Frequenz gleich der Ausgangsfrequenz geteilt durch
Weist der Teilerfaktor beispielsweise am Ende den Teilerfaktor ist. ;
eine Null auf, so muß an der Einerstelle eine Null Mit dem gerade beschriebenen erfindungsgemäßen
eingestellt werden, und der Übertrag 1 muß an der Frequenzteiler können Eingangsfrequenzen bis zu
Zehnerziffer mit eingestellt werden. So muß z. B. bei -20 MHz heruntergeteilt werden, wenn die vereinem
Teilerfaktor von 310 bei der Zehnerziffer nicht 20 wendeten Flip-Flops Frequenzen des genannten
eine Acht, sondern eine Neun eingestellt werden. Diese Betrages zu folgen vermögen. Solche schnellen
komplizierte Einstellung macht verständlicherweise Flip-Flops brauchen jedoch nur innerhalb der ersten
Schwierigkeiten. Zählerstufen angewendet zu werden, während für Man kann diese Schwierigkeiten unter Beibehaltung die Zählerstufen der höheren Dekaden langsamere
des oben erläuterten Prinzips vermeiden, indem man 25 Flip-Flops zum Einsatz kommen können. So können
die Endstellung des Frequenzteilers zu 10m — 1 wählt, beispielsweise in der Zählerstufe für die zweite Dekade
wenn man unter m die Zahl der Dekaden versteht. Flip-Flops mit einer Grenzfrequenz von 11 MHz zum
Bei drei Zählerstufen ist dann die Endstellung 999. Einsatz kommen, während die Flip-Flops der dritten
Die oben geschilderten Schwierigkeiten bezüglich der Dekade noch 4 MHz zählen können müssen.
Einstellung treten jetzt nicht mehr auf, einwandfreie 30 Mit dem erfindungsgemäßen Teiler können unter Eichung an den Einstellknöpfen für den Teilerfaktor Voraussetzung von drei Zählerstufen Teilerfaktoren ist also möglich. Ein nach diesem Prinzip arbeitender zwischen 2 und 999 bzw. 2 und 1599 eingestellt werden. Teiler ist in F i g. 1 dargestellt. Der hier dargestellte Die Einstellung der Einer-, Zehner- und Hunderter-Teiler besteht aus drei Zählerstufen 1 bis 3. Die Aus- ziffern ist unabhängig voneinander. Die maximale gangsstellung der drei Zählerstufen wird durch die 35 Eingangsfrequenz ist gleich der maximalen Zahl-Einstellung an den drei Einstellanordnungen 4,5 und 6 frequenz der Flip-Flops in der ersten Zählerstufe. In bestimmt. Wenn der Zähler die Stellung 900 erreicht den Zählerstufen für die folgende Dekaden können hat, wird die Und-Schaltung 7 über die beiden langsamere, billige und wenig Leistung beanspruchende Ausgangsleitungen des Zählers 3 vorbereitet. Bei der Flip-Flops zur Anwendung kommen.
Stellung 990 geschieht dasselbe von dem Zähler 2 her. 40 An Hand des Ausführungsbeispiels der F i g. 2 soll Nach acht weiteren Impulsen (also bei 998) wird das die Erfindung näher erläutert werden. Auch hier Und-Gatter 7 so vorbereitet, daß der nächste Impuls, sind drei Zählerstufen 9, 10 und 11, bestehend aus je also der 999. Impuls, nur noch den ersten Flip-Flop vier Flip-Flops, vorgesehen. Die Eingangsfrequenz /Έ in die andere Lage bringen muß. Das Und-Gatter 7 wird durch den Begrenzer 12 symmetrisch und rechtgibt einen Ausgangsimpuls ab, wenn alle Eingänge 45 eckig geformt. Sie schaltet die Zählerstufen über die Spannung führen. Dieser Fall liegt bei der Stellung 999 Leitung k, das Und-Tor 13 und die Leitung t mit vor. Der Ausgangsimpuls des Und-Gatters 7 wird ihrer negativen Flanke jeweils in die nächste Zählerüber einen Verstärker 8 dazu benutzt, die Zähler- stellung. Das Und-Tor 13 wird von dem Flip-Flop 14 stufen 1 bis 3 wieder in die an den Anordnungen 4 bis 6 über die Leitung r so gesteuert, daß es die Spannungseingestellte Ausgangslage zu bringen. Gleichzeitig ist 50 Sprünge überträgt. Hierzu muß die Leitung r auf die Frequenz der Ausgangsimpulse des Und-Gatters 7 positivem Potential liegen. Setzt man voraus, daß nur
Einstellung treten jetzt nicht mehr auf, einwandfreie 30 Mit dem erfindungsgemäßen Teiler können unter Eichung an den Einstellknöpfen für den Teilerfaktor Voraussetzung von drei Zählerstufen Teilerfaktoren ist also möglich. Ein nach diesem Prinzip arbeitender zwischen 2 und 999 bzw. 2 und 1599 eingestellt werden. Teiler ist in F i g. 1 dargestellt. Der hier dargestellte Die Einstellung der Einer-, Zehner- und Hunderter-Teiler besteht aus drei Zählerstufen 1 bis 3. Die Aus- ziffern ist unabhängig voneinander. Die maximale gangsstellung der drei Zählerstufen wird durch die 35 Eingangsfrequenz ist gleich der maximalen Zahl-Einstellung an den drei Einstellanordnungen 4,5 und 6 frequenz der Flip-Flops in der ersten Zählerstufe. In bestimmt. Wenn der Zähler die Stellung 900 erreicht den Zählerstufen für die folgende Dekaden können hat, wird die Und-Schaltung 7 über die beiden langsamere, billige und wenig Leistung beanspruchende Ausgangsleitungen des Zählers 3 vorbereitet. Bei der Flip-Flops zur Anwendung kommen.
Stellung 990 geschieht dasselbe von dem Zähler 2 her. 40 An Hand des Ausführungsbeispiels der F i g. 2 soll Nach acht weiteren Impulsen (also bei 998) wird das die Erfindung näher erläutert werden. Auch hier Und-Gatter 7 so vorbereitet, daß der nächste Impuls, sind drei Zählerstufen 9, 10 und 11, bestehend aus je also der 999. Impuls, nur noch den ersten Flip-Flop vier Flip-Flops, vorgesehen. Die Eingangsfrequenz /Έ in die andere Lage bringen muß. Das Und-Gatter 7 wird durch den Begrenzer 12 symmetrisch und rechtgibt einen Ausgangsimpuls ab, wenn alle Eingänge 45 eckig geformt. Sie schaltet die Zählerstufen über die Spannung führen. Dieser Fall liegt bei der Stellung 999 Leitung k, das Und-Tor 13 und die Leitung t mit vor. Der Ausgangsimpuls des Und-Gatters 7 wird ihrer negativen Flanke jeweils in die nächste Zählerüber einen Verstärker 8 dazu benutzt, die Zähler- stellung. Das Und-Tor 13 wird von dem Flip-Flop 14 stufen 1 bis 3 wieder in die an den Anordnungen 4 bis 6 über die Leitung r so gesteuert, daß es die Spannungseingestellte Ausgangslage zu bringen. Gleichzeitig ist 50 Sprünge überträgt. Hierzu muß die Leitung r auf die Frequenz der Ausgangsimpulse des Und-Gatters 7 positivem Potential liegen. Setzt man voraus, daß nur
1 · L /p 1 j· t.,.1. ^ ^. ■.. τ- die Leitungen a, b, c, d, e, f und / zwischen dem Zähler
gleich ψ, also die gesuchte heruntexgeteilteFrequenz. und ^J^i^ J5 7 vor4nden sind werden
ψ, also die gesuchte heruntexgeteilteFrequenz. und ^J^i^ J5 7 vor4nden sind, werden
Die Ausgangsimpulse des Und-Gatters 7 können also die Ausgangsleitungen / und j des Zählers 11, wenn
weiter benutzt werden. Mit der gerade beschriebenen 55 er die Stellung 900 erreicht hat, positiv. Nach neunzig
Teileranordnung ist es möglich, Eingangsfrequenzen weiteren Impulsen erhalten auch die Leitungen d und e,
bis höchstens 8 MHz zu zählen bzw. zu teilen, wenn die Ausgangsleitungen des Zählers 10, positives Potenman
wiederum Flip-Flops voraussetzt, die einer tial. Nach dem 997. Impuls haben auch die Ausgangs-Frequenz
von 20 MHz zu folgen vermögen. leitungen des Zählers 9 a, 9 b und 9 c positives Potential
Es ist Aufgabe der Erfindung, die maximal mögliche 60 erhalten. Der Ausgang s des Und-Gatters 15 ist
Teilerfrequenz weiter zu erhöhen. Hierzu wird von jedoch immer noch negativ. Beim Auftreten des
einem Frequenzteiler ausgegangen, der ebenfalls aus nächsten Eingangsimpulses kommt auch die Leitung k
hintereinandergeschalteten, den einzelnen Dekaden von negativem auf positives Potential. Damit erhält
des Teilerfaktors zugeordneten Frequenzstufen besteht man am Ausgang s des Und-Gatters 15 positives
und bei dem die Zählerstufen jeweils von einer von 65 Potential. Die Rückflanke des 998. Impulses schaltet
außen einstellbaren Zahl η bis zu einer für alle Teiler- den Zähler 9 in die entsprechende Stellung. Durch den
faktoren gleichen Endstellung zählen. Danach werden negativen Spannungssprung auf der Leitung k wird
auch bei der erfindungsgemäßen Anordnung die auch am Ausgang, also bei s, des Und-Gatters 15
ein negativer Spannungssprung erzeugt, der das Flip-Flop 14 in die andere Lage bringt. Damit wird
die Ausgangsleitung ρ positiv, während r negativ wird. Damit wird von dem Und-Tor 13 kein negativer
Spannungssprung mehr übertragen. Der 999. Impuls bzw. seine Rückflanke kann also den Zähler nicht
mehr weiterschalten. Durch das positive Potential auf der Leitung;? erhält jedoch nunmehr bei Auftreten
des 999. Impulses die Leitung ν über das Und-Gatter 16 positives Potential. Am Ende des 999. Impulses wird
durch die negative Flanke auf der Leitung ν bewirkt, daß die Zähler 9, 10 und 11 über die als Weichen
arbeitenden Anordnungen 17, 18 und 19 in die Ausgangsstellung gebracht werden. Diese Ausgangsstellung
ist durch die z. B. von Hand über die Einstellanordnung 20 eingestellte Zahl bestimmt. Durch den
999. Impuls wird gleichzeitig aber auch bewirkt, daß das Flip-Flop 14 wieder in seine Ausgangsstellung mit
positivem Ausgang bei r gebracht wird. Dadurch wird das Tor 13 für die Übertragung von negativen
Spannungssprüngen wieder geöffnet, während das Tor 16 wieder geschlossen wird. Der folgende, also
1000. Impuls schaltet den Zähler in die Stellung « + 1,
und somit beginnt der Zählvorgang von neuem.
Die gestrichelt eingezeichneten Leitungeng und h
von der letzten Zählerstufe 11 zum Und-Gatter 15 werden nur benötigt, wenn der Teiler bis zu einem
Teilerfaktor von 1599 erweitert werden soll.
Die Spannungszustände auf den einzelnen Leitungen α bis k und p, r, s, t und ν sind in der F i g. 3 dargestellt,
und zwar ab dem 993. Impuls. Es ist hier angenommen, daß der Teilerfaktor JV = 999 - 345 = 654 ist.
Bei dem gerade beschriebenen Frequenzteiler ist es, wie die obigen Zahlenangaben für die maximale
Teilerfrequenz der einzelnen Zählerstufen zeigen, nicht möglich, für die Zählerstufen der höheren Dekaden
Flip-Flops zu verwenden, die zehnmal langsamer sein dürfen als die Flip-Flops der jeweils vorhergehenden
Stufe. Um dies zu ermöglichen, um also in der zweiten Zählerstufe Flip-Flops mit einer maximalen Zählfrequenz
von 2 MHz, in der folgenden Zählerstufe von 0,2 MHz usw. verwenden zu können, wird gemäß einer
Weiterbildung der Erfindung eine Zwischenspeicherung der Endstellung der Zählerstufen der höheren Dekaden
vorgenommen. Die Weiterbildung der Erfindung soll an Hand der F i g. 4 beschrieben werden. Soweit Teile
des Ausführungsbeispiels der F i g. 2 mit denen des Ausführungsbeispiels der F i g. 4 identisch sind,
wurden die gleichen Bezugszeichen verwendet. Auch hier sind ein Begrenzer 12, ein erstes Tor 13, drei
Zählerstufen 9, 10 und 11 sowie Einstellstufen 17, 18 und 19 vorgesehen. Weiterhin sind auch hier ein
Koinzidenz-Gatter 15 sowie eine bistabile Kippstufe 14
und ein weiteres Tor 16 vorgesehen. In die Verbindungsleitungen d und e und / undy der Zählerstufen 10 und 11
sind nunmehr noch Zwischenspeicher in Form von Flip-Flops 21 und 22 eingeschaltet. In diesen Zwischenspeichern
werden die Zahlen 990 (Zwischenspeicher 21) bzw. 900 (Zwischenspeicher 22) gespeichert. Bei Erreichen
der Stellung 900 spricht das Und-Tor 23 mit negiertem Ausgang an und kippt das Flip-Flop 22 so,
daß sein oberer Ausgang positiv wird. Gleichzeitig wird der negative Spannungssprung an seinem unteren
Ausgang dazu benutzt, die letzte Dekade (also die Zählerstufe 11) in die der Hunderterziffer rm des Teilerfaktors
entsprechende Stellung zu setzen und den Eingang der dritten Zählerstufe 11 gegen den Ausgang
der zweiten Zählerstufe 10 durch ein Tor 24 zu sperren. Bei Erreichen der Stellung 990 geschieht das
Speichern und Setzen der Zehnerziffern m analog zum eben beschriebenen Vorgang. Die Und-Schaltung
mit negiertem Ausgang gibt ein Ausgangssignal ab, welches nach Negierung zusammen mit dem Ausgangssignal
des Speichers 22 ein Ausgangssignal der Und-Schaltung 26 erzeugt. Durch dieses wird der Zwischenspeicher
21 gekippt. Dessen Ausgang bereitet das Und-Gatter 15 vor. Gleichzeitig wird über den zweiten
Ausgang dieses Zwischenspeichers 21 die Rückstellung der Zählerstufe 10 in der Ausgangsstellung sowie das
Sperren des Eingangs der Zählerstufe 10 gegenüber dem Ausgang der Zählerstufe 9 bewirkt (Tor 27). Über
das Tor 16 muß nunmehr nur noch die Rückstellung der der Einerziffer des Teilerfaktors zugeordneten
Zählerstufe 9 bewirkt werden. Der diese Rückstellung bewirkende Impuls wird außerdem noch dazu benutzt,
die Speicher 21 und 22 in die Ausgangslage zu setzen. Um zu verhindern, daß diese Speicher in die Ausgangslage
gebracht werden, wenn die Hunderter- bzw. Zehnerziffer des Teilerfaktors gleich Null ist, sind noch
Tore 28 und 29 vorgesehen.
Das Speicher-Flip-Flop 22 muß so schnell wie die Flip-Flops der zweiten Dekade sein und das Speicher-Flip-Flop
21 so schnell wie die Flip-Flops der ersten Dekade. Der Mehraufwand an Schaltmitteln lohnt
sich, insbesondere wenn ein geringer Leistungsbedarf gefordert wird, da langsame Flip-Flops weniger
Leistung benötigen, mit weniger Bauelementen aufgebaut werden können und damit auch billiger sind.
Claims (3)
1. In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler, der aus hintereinandergeschalteten,
den einzelnen Dekaden des Teilerfaktors zugeordneten Frequenzzählerstufen besteht und bei
dem die Zählerstufen jeweils von einer von außen einstellbaren Zahl« bis zu einer für alle Teilerfaktoren
gleichen Endstellung zählen, worauf die Zählerstufen jeweils wieder in die der Zahl η
entsprechende Stellung gebracht werden und am Ausgang des Teilers ein Ausgangssignal erscheint,
dadurchgekennzeichnet, daß die Endstellung der Zählerstufen 10m — 2 oder bei voller
Ausnutzung der letzten Zählerstufe 1,6 · 10m — 2 ist, wenn man unter m die Anzahl der Dekaden
versteht, und daß Schaltmittel vorgesehen sind, die bei dieser Stellung der Zählerstufen bewirken,
daß der Eingang der Zählerstufen für den folgenden Eingangsimpuls gesperrt ist, während dieser über
ein von diesen Schaltmitteln betätigtes Tor die Rückstellung der Zählerstufen in die Ausgangsstellung
η bewirkt.
2. Frequenzteiler nach Anspruch 1, dadurch gekennzeichnet, daß die Ausgänge der Zählerstufen,
die bei der die Zahl 10™ — 3 bzw. 1,6 · 10m — 3 darstellenden Stellung der Zählerstufen
eine positive Ausgangsspannung aufweisen, sowie der Eingang der Schaltung mit einem
Koinzidenzgatter verbunden sind, welches bei Auftreten des (10™ — 2)-ten bzw. des (1,6 · 10m — 2)-ten
Impulses ein Ausgangssignal abgibt, durch dessen Rückflanke ein bistabiler Multivibrator
angesteuert wird, und daß mit den Ausgängen dieses Multivibrators zwei Tore derart verbunden
sind, daß der (10m — l)-te bzw. (1,6 · 10m — l)-te
Impuls vom Zählereingang abgehalten und über
das zweite Tor Anordnungen für die Rückstellung der Zählerstufen in die Ausgangsstellung zugeleitet
wird.
3. Frequenzteiler nach Anspruch 2, dadurch gekennzeichnet, daß zwischen die die Zahl 10m — 10
bzw. 1,6 · 101™ — 10 durch positive Spannungen
darstellenden Ausgänge der Zählerstufen für die höheren Dekaden und dem Koinzidenzgatter
Zwischenspeicher eingeschaltet sind, die einmal eine Speicherung dieser Zahl und zum anderen
ein sofortiges Rückstellen der zugehörigen Zählerstufen in die Ausgangsstellung bewirken.
Hierzu 2 Blatt Zeichnungen
509 688/426 9.65 © Bundesdruckerei Berlin
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DET26567A DE1201406B (de) | 1964-07-11 | 1964-07-11 | In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler |
| FR23548A FR1439599A (fr) | 1964-07-11 | 1965-07-05 | Diviseur de fréquence numérique à facteur de division variable |
| GB28795/65A GB1107431A (en) | 1964-07-11 | 1965-07-07 | Digital frequency divider with an adjustable divider factor |
| US471231A US3369183A (en) | 1964-07-11 | 1965-07-12 | Binary frequency divider circuit having externally adjustable frequency selection means and reset means |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DET26567A DE1201406B (de) | 1964-07-11 | 1964-07-11 | In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1201406B true DE1201406B (de) | 1965-09-23 |
Family
ID=7552868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DET26567A Pending DE1201406B (de) | 1964-07-11 | 1964-07-11 | In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US3369183A (de) |
| DE (1) | DE1201406B (de) |
| GB (1) | GB1107431A (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1269656B (de) * | 1966-03-31 | 1968-06-06 | Siemens Ag | Elektronischer Vor- und Rueckwaertszaehler |
| DE2735204A1 (de) * | 1976-08-11 | 1978-02-16 | Motorola Inc | Doppelmodulzaehler |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL150631B (nl) * | 1965-02-16 | 1976-08-16 | Philips Nv | Instelbare frequentiedeler. |
| US3539926A (en) * | 1967-05-26 | 1970-11-10 | Honeywell Inc | Digitally programmable monostable multivibrator |
| FR1549224A (de) * | 1967-06-21 | 1968-12-13 | ||
| GB1271541A (en) * | 1968-05-22 | 1972-04-19 | Ici Ltd | Improvements in or relating to binary pulse rate multipliers |
| US3689876A (en) * | 1969-08-19 | 1972-09-05 | Texaco Inc | Scale selection circuit |
| US3660767A (en) * | 1969-12-18 | 1972-05-02 | Matsushita Electric Industrial Co Ltd | Frequency divider circuit system |
| US3764790A (en) * | 1972-03-30 | 1973-10-09 | Nasa | Technique for extending the frequency range of digital dividers |
| US3733556A (en) * | 1972-04-20 | 1973-05-15 | Us Navy | Compact variable time base and delayed pulse oscillator |
| US3930169A (en) * | 1973-09-27 | 1975-12-30 | Motorola Inc | Cmos odd multiple repetition rate divider circuit |
| US3962572A (en) * | 1974-11-15 | 1976-06-08 | International Telephone And Telegraph Corporation | Rate divider |
| JPS55129789A (en) * | 1979-03-29 | 1980-10-07 | Seiko Epson Corp | Electronic watch |
| JPS577634A (en) * | 1980-06-16 | 1982-01-14 | Victor Co Of Japan Ltd | Frequency dividing circuit |
| US4394323A (en) * | 1981-04-01 | 1983-07-19 | Phillips Petroleum Company | Production of antimony organophosphorodithioates |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2970226A (en) * | 1956-11-20 | 1961-01-31 | Texas Instruments Inc | Electronic timing device |
| DE1174362B (de) * | 1961-04-28 | 1964-07-23 | Licentia Gmbh | Anordnung zur Impulsuntersetzung |
| US3217267A (en) * | 1963-10-02 | 1965-11-09 | Ling Temco Vought Inc | Frequency synthesis using fractional division by digital techniques within a phase-locked loop |
| US3287648A (en) * | 1964-01-21 | 1966-11-22 | Lewis A Poole | Variable frequency divider employing plural banks of coincidence circuits and multiposition switches to effect desired division |
-
1964
- 1964-07-11 DE DET26567A patent/DE1201406B/de active Pending
-
1965
- 1965-07-07 GB GB28795/65A patent/GB1107431A/en not_active Expired
- 1965-07-12 US US471231A patent/US3369183A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1269656B (de) * | 1966-03-31 | 1968-06-06 | Siemens Ag | Elektronischer Vor- und Rueckwaertszaehler |
| DE2735204A1 (de) * | 1976-08-11 | 1978-02-16 | Motorola Inc | Doppelmodulzaehler |
Also Published As
| Publication number | Publication date |
|---|---|
| US3369183A (en) | 1968-02-13 |
| GB1107431A (en) | 1968-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1201406B (de) | In seinem Teilerfaktor einstellbarer digitaler Frequenzteiler | |
| DE2701500A1 (de) | Frequenzvervielfacher | |
| DE69715409T2 (de) | Seriell-parallel- und parallel-seriell-umsetzer | |
| DE69317986T2 (de) | Schnelle Zähler zum alternativen Auf- und Abzählen von Impulsfolgen | |
| DE2400394A1 (de) | Schaltungsanordnung zur digitalen frequenzteilung | |
| DE1246809B (de) | Zaehlschaltung mit einem als mehrstufigen Digitalzaehler ausgebildeten Dekadenzaehler | |
| DE69127152T2 (de) | Schneller Zähler/Teiler und dessen Verwendung in einem Zähler mit Impulsunterdrückung | |
| DE1237177B (de) | Asynchrone Zaehleinrichtung | |
| DE2618633C3 (de) | PCM-Decodierer | |
| DE2704756C2 (de) | Digital-Analog-Umsetzer | |
| DE2719147C2 (de) | Programmierbarer Teiler | |
| DE1183723B (de) | Elektronischer Schluesselgenerator | |
| DE1925917C3 (de) | Binäre Impulsfrequenz-Multiplizierschaltung | |
| DE1209598B (de) | Mehrstufiger Zaehler aus bistabilen Stufen | |
| DE1001324C2 (de) | Schaltungsanordnung zum Erzeugen mindestens eines Impulses zu einer durch einen Ausgangsimpuls festgelegten Zeit | |
| DE1252738B (de) | Veränderlicher Frequenzteiler mit einer Anzahl von bistabilen Schaltungen | |
| DE1548736C3 (de) | Anordnung zur digitalen Ablesung einer Meßgröße | |
| DE2061609C3 (de) | Schaltungsanordnung zum Umsetzen eines Code in einen anderen Code | |
| DE1240928B (de) | Gleichstromgekoppelter elektronischer Binaerzaehler | |
| DE1944058A1 (de) | Schaltung zum Zaehlen von Impulsen | |
| DE3540800A1 (de) | Binaeraddierer-zelle und aus solchen binaeraddierer-zellen zusammengesetztes schnelles addier- und multiplizierwerk | |
| DE2831723C2 (de) | Elektrische Schaltungsanordnung | |
| DE1762557C3 (de) | In seinem Teilerfaktor N einstellbarer digitaler Frequenzteiler | |
| DE1265211B (de) | In seinem Teilerfaktor N=m-n+1 einstellbarer digitaler Frequenzteiler | |
| DE2557339C2 (de) | Schaltungsanordnung zum Umsetzen eines anisochronen binären Eingangssignales in ein isochrones binäres Ausgangssignal |