[go: up one dir, main page]

DE1279851B - Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkoerpers fuer Halbleiteranordnungen - Google Patents

Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkoerpers fuer Halbleiteranordnungen

Info

Publication number
DE1279851B
DE1279851B DES81212A DES0081212A DE1279851B DE 1279851 B DE1279851 B DE 1279851B DE S81212 A DES81212 A DE S81212A DE S0081212 A DES0081212 A DE S0081212A DE 1279851 B DE1279851 B DE 1279851B
Authority
DE
Germany
Prior art keywords
semiconductor
stencil
template
covered
semiconductor material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES81212A
Other languages
English (en)
Inventor
Dr Josef Grabmaier
Dr Erhard Sirtl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens Corp
Original Assignee
Siemens Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to NL294648D priority Critical patent/NL294648A/xx
Application filed by Siemens Corp filed Critical Siemens Corp
Priority to DES81212A priority patent/DE1279851B/de
Priority to CH851463A priority patent/CH411141A/de
Priority to FR943573A priority patent/FR1365104A/fr
Priority to GB30936/63A priority patent/GB1019079A/en
Priority to US301863A priority patent/US3243319A/en
Priority to SE9543/63A priority patent/SE313373B/xx
Publication of DE1279851B publication Critical patent/DE1279851B/de
Pending legal-status Critical Current

Links

Classifications

    • H10P10/12
    • H10P95/00
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00Metal treatment
    • Y10S148/052Face to face deposition
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00Semiconductor device manufacturing: process
    • Y10S438/942Masking

Description

BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES !mim* PATENTAMT
AUSLEGESCHRIFT
Int. α.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
HOIl
Deutsche Kl.: 21 g -11/02
P 12 79 851.5-33 (S 81212)
31. August 1962
10. Oktober 1968
Ein bekanntes Verfahren zur Herstellung von Halbleiterkörpern mit Querschnittsverminderung besteht darin, daß man auf einen scheibenförmigen Halbleiterkörper eine Schablone aufbringt und auf den von der Schablone nicht bedeckten Teilen des Halbleiterkörpers halbleitende Schichten epitaktisch zum Aufwachsen bringt. Dabei ist es auch bekannt, die Abscheidung mit Hilfe von Transportreaktionen vorzunehmen.
Einem älteren nicht vorveröffentlichten Vorschlag gemäß wird diese Abscheidung nach der sogenannten Sandwich-Methode vorgenommen. Diese besteht in einem Verfahren zum Herstellen einer Halbleiteranordnung durch Aufbringen einer Halbleiterschicht auf einer Halbleiterunterlage mit Hilfe pyrolytischer Zersetzung einer gasförmigen Halogenverbindung des aufzubringenden Halbleitermaterials, welches dadurch gekennzeichnet ist, daß die Halbleiterunterlage und ein Körper aus dem halbleitenden Material in einer halogenhaltigen Atmosphäre in einem Abstand ihrer Oberflächen von höchstens 10 μ aufgestellt und erhitzt werden und daß die Temperatur der Unterlage um 10 bis 100° C niedriger ist als die Temperatur des halbleitenden Körpers, so daß Material von diesem auf die Oberfläche der Unterlage transportiert wird. Bevorzugt findet dieses Verfahren zur Herstellung einkristalliner Siliciumschichten und Schichten aus AmBv-Verbindungen statt.
Die vorliegende Erfindung bezieht sich auf ein Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkörpers für Halbleiteranordnungen, insbesondere für Mesatransistoren, bei dem ein mit einer die Stelle der beabsichtigten Querschnittsverminderung frei lassenden Schablone bedeckter einkristalliner Halbleiterkörper der Einwirkung eines den Halbleiter in gebundenem Zustand enthaltenden Reaktionsgases in, ,eriit^ljem Zustand ausgesetzt und das Halbleitermaterial aus* der Gasphase an den von der Schablone nicht bedeckten Teilen der Halbleiteroberfläche zur Abscheidung gebracht wird, welches erfindungsgemäß dadurch gekennzeichnet ist, daß an den von der Schablone bedeckten Stellen der Halbleiteroberfläche eine Abtragung von Halbleitermaterial bewirkt wird, indem die dem Halbleiterkörper zugewandte Oberfläche der Schablone auf einer tieferen Temperatur gehalten wird als der der Schablone zugewandte Teil der Halbleiteroberfläche und beide Oberflächen einer Gasatmosphäre ausgesetzt werden, in der bei der Temperatur dieser Stellen der Halbleiteroberflächen Halbleitermaterial infolge einer chemischen Transportreaktion von der heißeren Halbleiteroberfläche Verfahren zum Herstellen eines eine
Querschnittsverminderung aufweisenden
Halbleiterkörpers für Halbleiteranordnungen
Anmelder:
Siemens Aktiengesellschaft, Berlin und München, 8000 München 2, Wittelsbacherplatz 2
Als Erfinder benannt:
Dr. Josef Grabmaier, 8025 Unterhaching;
Dr. Erhard Sirtl, 8000 München
auf die kältere Schablone übertragen wird, und daß schließlich zu diesem Zweck das die gleichzeitige Ab-
ao scheidung von Halbleitermaterial an der unbedeckten Halbleiteroberfläche bewirkende Reaktionsgas verwendet wird.
Die Reaktionszone, in der beim Verfahren gemäß der Erfindung die chemische Transportreaktion statt-
a5 findet, ist der Gasraum zwischen dem Halbleiterkörper und dem den Halbleiterkörper bedeckenden Teil der Schablone. Daneben findet noch weitere Abscheidung statt.
Durch Zugabe von Dotierungsstoffen zu dem Reaktionsgas läßt sich erreichen, daß die abgeschiedene Schicht in den von der. Schablone nicht bedeckten Bereichen des Substrats eine andere Leitfähigkeit bzw. einen anderen Leitungstyp erhält,als die darunterliegende Schicht: Durch Gleichzeitigkeit dieser
beiden Vorgänge läßt sich ein Halbleiterkörper erhalten, der ohne weitere mechanische oder chemische ,.. B^handlungsschritte direkt zur Herstellung von HaIbleiteranbrdnungen, insbesondere für Mesatransistoren, verwendet werden kann. Die Schablone kann bei dem Verfahren gemäß der Erfindung aus dem Halbleitermaterial wie der Halbleiterkörper bestehen oder mit diesem überzogen sein. Als Kernmaterial für die Schablone kann ein Körper aus Graphit oder Siliciumcarbid verwendet werden. Falls die Schablone nicht mit dem betreffenden Halbleitermaterial überzogen ist, muß entsprechende Reinheit und thermische sowie chemische Beständigkeit derselben verlangt werden.
In Fig. 1 ist der abzutragende Halbleiterkörper mit 1 bezeichnet. Dieser Halbleiterkörper wird auf einem Heizer 3 aufgebracht und dann mit einer Schablone 2, die mehrere, insbesondere gleiche, kreis-
' " 809 620/317
runde Löcher aufweist, bedeckt; in Fig. 1 sind zwei derartige Löcher dargestellt und mit 4 bzw. 5 bezeichnet. Mittels des Heizers 3 wird der Halbleiterkörper 1 aufgeheizt und nach dessen Aufheizung ein Gasgemisch, das z.B. aus Siliciumchloroform und Wasserstoff besteht, in das Reaktionsgefäß eingeleitet. Es findet dann infolge einer Transportreaktion an den von der Schablone bedeckten Teilen eine Abtragung des Halbleiterkörpers statt. Gleichzeitig wird auf den von der Schablone nicht bedeckten Teilen des einkristallinen Halbleiterkörpers eine einkristalline Schicht zum Aufwachsen gebracht. Durch Zugabe von Dotierstoffen wird diese auf den nicht bedeckten Teilen der Halbleiteroberfläche aufwachsende Schicht so dotiert, daß sie den entgegengesetzten Leitungstyp wie der Halbleiterkörper 1 aufweist. In Fig.2 ist die Anordnung nach erfolgter Abscheidung bzw. Abtragung dargestellt. Mit 6, 7 und 8 sind die auf der Unterseite der Schablone 2 infolge der chemischen Transportreaktion aufgewachsenen Halbleiterschichten bezeichnet. Der Halbleiterkörper 1 weist an diesen von der Schablone 2 bedeckten Stellen der Dicke der aufgewachsenen Schicht entsprechende Vertiefungen auf. Mit 9 und 10 sind die auf der Oberseite infolge der Zersetzung des Silicium- »5 chloroforms aufgewachsenen Schichten des entgegengesetzten Leitungstyps zum Halbleiterkörper 1 bezeichnet. Diese Schichten weisen etwa die gleiche Dicke wie die auf der Unterseite der Schablone 2 infolge der Transportreaktion aufgewachsenen Schichten auf. Sie stellen die Basiszone des zu erzeugenden Mesatransistor dar. Man erhält auf diese Weise auf der Mantelfläche der Mesä einen sauberen Übergang zwischen dem Halbleiterkörper 1 von einem Leitungstyp und den epitaktisch aufgewachsenen Schichten 9 bzw. 10 vom anderen Leitungstyp, der mit 11 bzw. 12 bezeichnet ist. Durch Zerteilen des Halbleiterkörpers an den eine relativ geringe Dicke aufweisenden, vorher von der Schablone bedeckten Teilen kann die Anordnung in mehrere Halbleiteranordnungen mit einem Halbleiterkörper, der eine Querschnittsverminderung aufweist, unterteilt werden.

Claims (6)

Patentansprüche:
1. Verfahren zum Herstellen eines eine Quer-Schnittsverminderung aufweisenden Halbleiterkörpers für Halbleiteranordnungen, insbesondere für Mesatransistoren, bei dem ein mit einer die Stelle der beabsichtigten Querschnittsverminderung frei lassenden Schablone bedeckter einkristalliner Halbleiterkörper der Einwirkung eines den Halbleiter in gebundenem Zustand enthaltenden Reaktionsgases in erhitztem Zustand ausgesetzt und das Halbleitermaterial aus der Gasphase an dem von der Schablone nicht bedeckten Teil der Halbleiteroberfläche zur Abscheidung gebracht wird, dadurchgekennzeicb.net, daß an den von der Schablone bedeckten Stellen der Halbleiteroberfläche eine Abtragung von Halbleitermaterial bewirkt wird, indem die dem Halbleiterkörper zugewandte Oberfläche der Schablone auf einer tieferen Temperatur gehalten wird als der der Schablone zugewandte Teil der Halbleiteroberfläche und beide Oberflächen einer Gasatmosphäre ausgesetzt werden, in der bei der Temperatur dieser Stellen der Halbleiteroberfläche Halbleitermaterial infolge einer chemischen Transportreaktion von der heißeren Halbleiteroberfläche auf die kältere Schablone übertragen wird und daß schließlich zu diesem Zweck das die gleichzeitige Abscheidung von Halbleitermaterial an der unbedeckten Halbleiteroberfläche bewirkende Reaktionsgas verwendet wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß als Schablone ein wenigstens an der dem Halbleiterkörper zugewandten Oberfläche mit dem Halbleitermaterial überzogener Körper verwendet wird.
3. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß ein mit dem Halbleitermaterial überzogener Siliciumcarbidkörper als Schablone verwendet wird.
4. Verfahren nach Anspruch 1 und 2, dadurch gekennzeichnet, daß ein mit dem Halbleitermaterial überzogener Graphitkörper als Schablone verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß eine Schablone verwendet wird, die mindestens eine kreisrunde Öffnung aufweist.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß durch Zerteilen des Halbleiterkörpers an den vorher von der Schablone bedeckten Stellen mehrere Halbleiteranordnungen hergestellt werden.
In Betracht gezogene Druckschriften:
»IBM Techn. Disclosure Bull.«, Vol. 3, Nr. 4, September 1960, S. 42.
In Betracht gezogene ältere Patente:
Deutsches Patent Nr. 1152197.
Hierzu 1 Blatt Zeichnungen
809 620/317 9.68 θ Bundesdruckerei Berlin
DES81212A 1962-08-31 1962-08-31 Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkoerpers fuer Halbleiteranordnungen Pending DE1279851B (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
NL294648D NL294648A (de) 1962-08-31
DES81212A DE1279851B (de) 1962-08-31 1962-08-31 Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkoerpers fuer Halbleiteranordnungen
CH851463A CH411141A (de) 1962-08-31 1963-07-09 Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkörpers für Halbleiteranordnungen
FR943573A FR1365104A (fr) 1962-08-31 1963-08-02 Procédé pour fabriquer un corps semi-conducteur présentant des réductions de section
GB30936/63A GB1019079A (en) 1962-08-31 1963-08-06 Process for the production of semiconductor bodies
US301863A US3243319A (en) 1962-08-31 1963-08-13 Method of producing mesa transistors and other semiconductor devices having portions f reduced cross section
SE9543/63A SE313373B (de) 1962-08-31 1963-08-30

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DES81212A DE1279851B (de) 1962-08-31 1962-08-31 Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkoerpers fuer Halbleiteranordnungen

Publications (1)

Publication Number Publication Date
DE1279851B true DE1279851B (de) 1968-10-10

Family

ID=7509426

Family Applications (1)

Application Number Title Priority Date Filing Date
DES81212A Pending DE1279851B (de) 1962-08-31 1962-08-31 Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkoerpers fuer Halbleiteranordnungen

Country Status (6)

Country Link
US (1) US3243319A (de)
CH (1) CH411141A (de)
DE (1) DE1279851B (de)
GB (1) GB1019079A (de)
NL (1) NL294648A (de)
SE (1) SE313373B (de)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1152197B (de) * 1960-10-10 1963-08-01 Western Electric Co Verfahren zum Herstellen von Halbleiteranordnungen durch pyrolytisches Aufbringen von Halbleiterschichten auf eine Halbleiterunterlage

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL236697A (de) * 1958-05-16
US3140965A (en) * 1961-07-22 1964-07-14 Siemens Ag Vapor deposition onto stacked semiconductor wafers followed by particular cooling
NL286507A (de) * 1961-12-11

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1152197B (de) * 1960-10-10 1963-08-01 Western Electric Co Verfahren zum Herstellen von Halbleiteranordnungen durch pyrolytisches Aufbringen von Halbleiterschichten auf eine Halbleiterunterlage

Also Published As

Publication number Publication date
CH411141A (de) 1966-04-15
SE313373B (de) 1969-08-11
NL294648A (de)
GB1019079A (en) 1966-02-02
US3243319A (en) 1966-03-29

Similar Documents

Publication Publication Date Title
EP0820638B1 (de) VERFAHREN ZUM HERSTELLEN EINES ELEKTRISCHEN KONTAKTS AUF EINER SiC-OBERFLÄCHE
DE1289191B (de)
DE1915549B2 (de) Verfahren zum epitaktischen aufwachsen von siliciumcarbidschichten
DE1298189B (de) Verfahren zum Herstellen von isolierten Bereichen in einer integrierten Halbleiter-Schaltung
DE1544214A1 (de) Verfahren zum Zuechten von duennen,schwach dotierten homogenen epitaktischen Siliziumschichten bei niedrigen Temperaturen,insbesondere zum Herstellen von UEbergaengen mit extrem niedrigem Widerstand in Flussrichtung
DE2025611A1 (de)
DE112011102528T5 (de) Siliziumkarbid-Substrat, Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE1213054B (de) Diffusionsverfahren zur Herstellung von Halbleiteranordnungen
DE1248021C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung durch epitaktisches Aufwachsen halbleitender Schichten
DE1961634B2 (de) Verfahren zum herstellen eines metall isolator halbleiter feldeffekttransistors
DE2322952A1 (de) Verfahren zum herstellen von horden aus silizium oder siliziumcarbid fuer diffusionsprozesse
DE1166938B (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1228889B (de) Verfahren zum Herstellen duenner halbleitender Schichten aus halbleitenden Verbindungen durch Aufdampfen
DE1178518B (de) Verfahren zur Herstellung von Halbleiter-bauelementen
DE1544175B2 (de) Verfahren zur herstellung duenner einkristalliner halbleiterplaettchen auf metallischem traeger
DE1280416B (de) Verfahren zum Herstellen epitaktischer Halbleiterschichten auf elektrisch leitenden Schichten
DE1279851B (de) Verfahren zum Herstellen eines eine Querschnittsverminderung aufweisenden Halbleiterkoerpers fuer Halbleiteranordnungen
DE1644045B2 (de) Verfahren zur Herstellung dotierter Galliumphosphideinkristalle zur Verwendung als Halbleiterkörper in elektrolumineszenten Bauelementen mit pnÜbergang
DE2151346C3 (de) Verfahren zum Herstellung einer aus Einkristallschichtteilen und Polykristallschichtteilen bestehenden Halbleiterschicht auf einem Einkristallkörper
DE1236481B (de) Verfahren zur Herstellen einer Halbleiteranordnung durch Abscheiden des Halbleiterstoffes aus der Gasphase
DE3021021A1 (de) Verfahren zum selektiven zuechten einer fluessigphasen-epitaxieschicht auf einem halbleitersubstrat
DE1247278B (de) Verfahren zum Herstellen von einkristallinen Halbleiterkoerpern durch thermische Zersetzung gasfoermiger Verbindungen
DE1297085B (de) Verfahren zum Abscheiden einer einkristallinen Halbleiterschicht
DE2007752C3 (de)
DE2529484B2 (de) Verfahren und Vorrichtung zum epitaktischen Abscheiden von Silicium auf einem Substrat