DE1275116B

DE1275116B - Decoder with a charging capacitor for signal voltages modulated in dual code

Info

Publication number: DE1275116B
Application number: DES100898A
Authority: DE
Inventors: Dipl-Ing Hans-Mar Christiansen; Theodor Koch
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1965-12-10
Filing date: 1965-12-10
Publication date: 1968-08-14

Description

Decodierer mit einem Ladekondensator für im Dualcode modulierte Signalspannungen Die Erfindung bezieht sich auf einen Decodierer für im Dualcode modulierte Signalspannungen unter Verwendung eines Ladekondensators, einer den Ladekondensator in Abhängigkeit der Codezeichenimpulse definiert umladenden Stromquelle, eines mit dem Ladekondensator verbundenen, seiner Rückumladung dienenden Entladewiderstandes und einer den Ladekondensator am Ende eines Codezeichens kurzzeitig abtastenden Abtasteinrichtung.Decoder with a charging capacitor for signal voltages modulated in dual code The invention relates to a decoder for signal voltages modulated in the dual code using a charging capacitor, one depending on the charging capacitor the code character pulses defines the recharging power source, one with the charging capacitor connected, its reverse charge serving discharge resistor and a charging capacitor at the end of a code character scanning device for a short time.

Decodierer dieser Art kommen mit einem außerordentlich geringen technischen Aufwand aus. Die Umwandlung der aus einer Aufeinanderfolge von Impulsen bestehenden Codezeichen in Amplitudenwerte kommt hier dadurch zustande, daß einerseits die Stromquelle mit jedem ankommenden Impuls eines Codezeichens dem Ladekondensator eine definierte Ladung zuführt und außerdem die Zeitkonstante aus dem Ladekondensator und dem Entladewiderstand so gewählt ist, daß die Entladung des Ladekondensators zwischen zwei aufeinanderfolgenden Stromschritten (Bit) eines Codezeichens auf die Hälfte absinkt. Wegen des Dualcodes stellt sich in diesem Fall am Ende eines Codezeichens am Ladekondensator eine Spannung ein, die dem einen Amplitudenwert darstellenden Informationsinhalt des Codezeichens proportional ist.Decoders of this type come with an extremely low level of technicality Effort. The transformation of those consisting of a succession of pulses Code characters in amplitude values come about here because, on the one hand, the current source with each incoming pulse of a code character the charging capacitor receives a defined Charge supplies and also the time constant from the charging capacitor and the discharging resistor is chosen so that the discharge of the charging capacitor between two successive Current steps (bit) of a code character drops by half. Because of the dual code In this case, there is a voltage at the end of a code character on the charging capacitor a, the information content of the code symbol representing an amplitude value is proportional.

Für den einwandfreien Betrieb eines solchen Decodierers ist es vor allem notwendig, daß die Impulse innerhalb eines Codezeichens ihren gegenseitigen zeitlichen Abstand genau einhalten. Dieser Zeitbedingung wird in der Regel dadurch Rechnung getragen, daß die ankommenden Impulse in einer dem Decodierer vorgeschalteten Regeneriereinrichtung nach ihrer Form und ihrer Zeitlage wiederhergestellt werden. Ferner muß einerseits dafür gesorgt werden, daß die Abtastung des Ladekondensators am Ende eines Codezeichens den Spannungswert am Ladekondensator nicht verfälscht und andererseits der Ladekondensator nach der Abtastung im Zeitraum bis zum Beginn des folgenden Codezeichens so weit entladen ist, daß eine gegenseitige Beeinflussung aufeinanderfolgender Codezeichen in ausreichendem Maße unterbunden ist.It is essential for such a decoder to function properly it is especially necessary that the impulses within a code symbol are mutual Maintain the exact time interval. This time condition is usually due to this Taken into account that the incoming pulses in a decoder upstream Regeneration device can be restored according to its shape and timing. Furthermore, it must be ensured on the one hand that the sampling of the charging capacitor at the end of a code character does not falsify the voltage value on the charging capacitor and on the other hand the charging capacitor after the sampling in the period up to the beginning of the following code character is so far discharged that mutual influence successive code characters is prevented to a sufficient extent.

Um den Ladekondensator innerhalb einer angemessenen Zeit abfragen zu können, ohne dabei die Ladung zu verfälschen, die der Ladekondensator am Ende eines Codezeichens hat, ist es bekannt, den die Abtastung vornehmenden, in der Regel elektronischen Schalter in der den Ladekondensator mit dem Bezugspotential verbindenden Anschlußleitung anzuordnen. Dabei wird dann das Abfragen des Ladekondensators dadurch vorgenommen, daß der Ladekondensator mittels des Schalters vom Bezugspotential abgetrennt wird. Mit dieser Maßnahme läßt sich jedoch nicht die im allgemeinen geforderte Sicherheit hinsichtlich einer gegenseitigen Beeinflussung der aufeinanderfolgenden Codezeichen gewährleisten. Dieser Sicherheit kommt vor allem dann eine hohe Bedeutung zu, wenn die zu decodierenden Codezeichen der empfangene Pulsrahmen eines Zeitmultiplexsystems, beispielsweise eines Vierkanalfernsprechsystems sind. Hier müssen nämlich hohe Nebensprechdämpfungen zwischen den verschiedenen Kanälen eingehalten werden. Zur Erfüllung hoher Nebensprechdämpfungen wird von der Tatsache Gebrauch gemacht, daß die Entladung des Ladekondensators im Zeitraum zwischen dem Ende seiner Abtastung und dem Beginn eines neuen Codezeichens in jedem Fall dann in ausreichendem Maße erfolgen kann, wenn der genannte Zeitraum entsprechend groß bemessen wird. In zahlreichen Anwendungsfällen kann über diesen Zeitraum jedoch nicht beliebig verfügt werden. Besondere Schwierigkeiten treten dann auf, wenn die Folgefrequenz der im Pulsrahmen aufeinanderfolgenden Codezeichen sehr groß gewählt ist und für die Abtastung einschließlich der Rückumladung des Ladekondensators praktisch nur ein Stromschritt - beispielsweise das letzte, für Synchronisierzwecke verwendete Bit einer Codezeichenperiode - zur Verfügung steht. Der Erfindung liegt die Aufgabe zugrunde, für einen Decodierer der einleitend beschriebenen Art eine weitere Lösung anzugeben, die bei relativ geringem Mehraufwand neben einer einwandfreien Abtastung des Ladekondensators auch hohe und höchste Anforderungen an die Störfreiheit zwischen aufeinanderfolgenden Codezeichen erfüllt.To query the charging capacitor within a reasonable time to be able to do so without distorting the charge that the charging capacitor ends up of a code character, it is known, as a rule, who carries out the scanning electronic switch in the connecting the charging capacitor to the reference potential To arrange connecting line. In doing so, the charging capacitor is then queried made that the charging capacitor is separated from the reference potential by means of the switch will. With this measure, however, the security generally required cannot be achieved with regard to a mutual influence of the successive code characters guarantee. This security is especially important when the code characters to be decoded the received pulse frame of a time division multiplex system, for example a four-channel telephone system. This is because high crosstalk attenuation is required here must be observed between the various channels. To meet high crosstalk attenuation use is made of the fact that the discharge of the charging capacitor in the Time between the end of its scan and the start of a new code character In any case, it can be done to a sufficient extent if the specified period is dimensioned accordingly large. In numerous use cases, this However, the period cannot be set arbitrarily. Special difficulties arise then on if the repetition rate of the code characters following one another in the pulse frame is chosen to be very large and for the scanning including the reloading of the Charging capacitor practically only one current step - for example the last, for Bit of a code character period used for synchronization purposes - is available. Of the The invention is based on the object described in the introduction for a decoder Art to specify a further solution that with relatively little additional effort in addition to a flawless sampling of the charging capacitor also meets high and highest requirements to the freedom from interference between successive code characters.

Ausgehend von einem Decodierer für im Dualcode modulierte Signalspannungen unter Verwendung eines Ladekondensators, einer den Ladekondensator in Abhängigkeit von den Codezeichenimpulsen definiert umladenden Stromquelle, eines mit dem Ladekondensator verbundenen, seiner Rückumladung dienenden Entladewiderstands und einer den Ladekondensator am Ende eines Codezeichens kurzzeitig abtastenden Abtasteinrichtung, bei dem die Zeitkonstante für die Rückumladung des Ladekondensators durch geeignete Wahl der Größe des Kondensators und des Entladewiderstandes für einen Wert bemessen ist, bei dem die Umladung während eines Stromschrittes (Bit) des Codes zur Hälfte durch die Rückumladung abnimmt, wird diese Aufgabe gemäß der Erfindung dadurch gelöst, daß der Entladewiderstand dem Ladekondensator in Reihe mit einer ersten Gleichspannung parallel geschaltet ist, daß ferner die Abtasteinrichtung mit dem Ladekondensator über eine Zwischenspeicherschaltung in Verbindung steht, die einen Speicherkondensator aufweist, der einerseits in Reihe mit einer die kurzzeitige Rückumladung des Ladekondensators am Ende eines Codezeichens steuernden ersten Schaltanordnung dem Ladekondensator parallel liegt und andererseits an eine zweite Gleichspannung mit zur ersten Gleichspannung unterschiedlichem Wert über eine zweite Schaltanordnung angeschaltet ist, deren vorzugsweise möglichst kurz bemessene Schließzeit innerhalb einer laufenden Codezeichenperiode für ein Zeitintervall festgelegt ist, das nach der Schließzeit der Abtasteinrichtung zur Abtastung des Decodierergebnisses der vorhergehenden Codezeichenperiode, aber vor der Schließzeit der ersten Schaltanordnung liegt.Based on a decoder for signal voltages modulated in the dual code using a charging capacitor, one depending on the charging capacitor by the code character pulses defined reloading power source, one with the charging capacitor connected, its reverse charge serving discharge resistor and a charging capacitor at the end of a code character briefly scanning scanning device in which the Time constant for recharging the charging capacitor through a suitable choice of The size of the capacitor and the discharge resistor is dimensioned for a value, in which the recharging is halfway through during a current step (bit) of the code the reverse reloading decreases, this object is achieved according to the invention by that the discharge resistor is connected to the charging capacitor in series with a first DC voltage is connected in parallel that, furthermore, the scanning device with the charging capacitor is connected via a buffer circuit which has a storage capacitor has, on the one hand in series with a brief reverse charge of the charging capacitor at the end of a code character controlling the first switching arrangement the charging capacitor is parallel and on the other hand to a second DC voltage with the first DC voltage different value is switched on via a second switching arrangement, whose preferably the shortest possible closing time within a current code character period is set for a time interval after the closing time of the scanning device for sampling the decoding result of the previous code symbol period, but lies before the closing time of the first switching arrangement.

Die erfindungsgemäße Gestaltung der Zwischenspeicherschaltung ermöglicht es in außerordentlich vorteilhafter Weise, den Ladekondensator am Ende eines Codezeichens abzufragen und dabei gleichzeitig zu entladen, so daß die bei Decodierern dieser Art für das Abfragen und das Entladen des Ladekondensators erforderliche Zeit beim Erfindungsgegenstand wesentlich herabgesetzt ist. Besonders einfach gestaltet sich der Erfindungsgegenstand dann, wenn die Schaltungsanordnung von einem Schalttransistor und einem während der Dauer eines Codezeichens geschlossenen, von einem ersten Taktpuls gesteuerten ersten Schalter Gebrauch macht, von denen der Schalttransistor mit seiner Emitter-Kollektor-Strecke im Verbindungsweg des einen Anschlusses des Lade-und des Speicherkondensators liegt. Dabei ist an der Basiselektrode des Schalttransistors eine dritte Gleichspannung mit gleicher Polarität und etwa gleichem Wert wie die erste Gleichspannung bei im Anschluß an ein Codezeichen kurzzeitig geöffnetem erstem Schalter wirksam. Dieser Schalter ist zwischen der Basiselektrode und dem anderen Anschluß des Lade- und des Speicherkondensators vorgesehen. Die zweite Schaltanordnung kann ihrerseits in einfacher Weise ein von einem zweiten Taktpuls gesteuerter zweiter Schalter sein. Bei einem bevorzugten Ausführungsbeispiel nach der Erfindung ist die Basiselektrode des Schalttransistors über eine wechselstrommäßig überbrückte, in Richtung der Basis-Emitter-Strecke des Schalttransistors gepolte erste Diode sowohl einerseits über einen Vorwiderstand an die zweite Gleichspannung und andererseits über eine zur ersten Diode gegensinnig in Reihe geschaltete zweite Diode an die erste Gleichspannung als auch über den ersten Schalter an den anderen Anschluß des Lade- und des Speicherkondensators angeschlossen. In diesem Fall ist es wesentlich, daß dem von der Stromquelle gelieferten impulsförmigen Umladestrom während der Dauer eines Codezeichens ein Gleichstrom überlagert ist, dessen Größe derart bemessen ist, daß er bis zum Ende eines Codezeichens am Ladekondensator eine Spannungsänderung bewirkt, die den Wert der Schwellspannung des Schalttransistors etwas übersteigt.The design of the buffer circuit according to the invention makes it possible it is extremely advantageous to put the charging capacitor at the end of a code symbol query and at the same time to discharge, so that the decoders of this Kind of time required for polling and discharging the charging capacitor Subject matter of the invention is significantly reduced. It turns out to be particularly simple the subject matter of the invention when the circuit arrangement of a switching transistor and one closed for the duration of a code character from a first clock pulse controlled first switch makes use of which the switching transistor with its Emitter-collector path in the connection path of one connection of the charging and the Storage capacitor lies. It is at the base electrode of the switching transistor a third DC voltage with the same polarity and approximately the same value as that first DC voltage when the first is opened briefly following a code symbol Switch effective. This switch is between the base electrode and the other Connection of the charging and storage capacitors provided. The second switching arrangement can for their part in a simple manner a second controlled by a second clock pulse Be switch. In a preferred embodiment according to the invention the base electrode of the switching transistor via an alternating current bridged, first diode polarized in the direction of the base-emitter path of the switching transistor both on the one hand via a series resistor to the second DC voltage and on the other hand via a second diode connected in series in opposite directions to the first diode to the first DC voltage and via the first switch to the other terminal of the Charging and storage capacitors connected. In this case it is essential that the pulsed charge reversal current supplied by the power source during the duration A direct current is superimposed on a code symbol, the size of which is dimensioned in this way is that there is a voltage change until the end of a code character on the charging capacitor causes that slightly exceeds the value of the threshold voltage of the switching transistor.

Bei Verwendung eines Transistors als gesteuerte Stromquelle ist es zweckmäßig, den Transistor arbeitspunktmäßig für einen den gewünschten überlagerten Gleichstrom darstellenden Kollektor-Ruhestrom zu bemessen. Die den Arbeitspunkt des Transistors hierbei festlegende Gleichspannung kann in einfacher Weise von einem Spannungsteiler abgenommen sein, in der der mit der zweiten Gleichspannung verbundene Vorwiderstand mit einbezogen und derart ausgelegt ist, daß beim öffnen des ersten Schalters der Arbeitspunkt des Transistors im Sinne einer- Unterbrechung des Kollektor-Ruhestroms verlagert wird.When using a transistor as a controlled current source it is expedient, the transistor operating point for a superimposed on the desired Collector quiescent current representing direct current must be measured. The the working point of the transistor hereby defining DC voltage can be easily obtained from a Voltage divider to be removed, in which the one connected to the second DC voltage Series resistor is included and designed so that when you open the first Switch the operating point of the transistor in the sense of an interruption of the collector quiescent current is relocated.

Sofern der Erfindungsgegenstand auf der Empfangsseite eines mit Pulscodemodulation arbeitenden Zeitmultiplexsystems zweifach in der Weise verwendet wird, daß ein Decodierer zur Decodierung lediglich jedes zweiten im Pulsrahmen ankommenden Codezeichens verwendet wird, ist es zweckmäßig, den vorzugsweise elektronisch ausgebildeten ersten und zweiten Schalter von einem ihnen gemeinsamen Taktpuls gleichzeitig zu steuern.If the subject of the invention is one with pulse code modulation on the receiving side operating time division multiplex system is used twice in such a way that a decoder used for decoding only every second code character arriving in the pulse frame it is advisable to use the preferably electronically designed first and to control the second switch by a common clock pulse at the same time.

Die erfindungsgemäße Rückumladung des Ladekondensators bei gleichzeitiger Zwischenspeicherung des in Form einer Ladung vorliegenden Decodierergebnisses im Speicherkondensator, ermöglicht in vorteilhafter Weise die Übergabe dadurch spannungsverstärkend zu gestalten, daß der Ladekondensator für eine größere, vorzugsweise wesentlich größere Kapazität bemessen ist als der Speicherkondensator.The reverse charge according to the invention of the charging capacitor at the same time Intermediate storage of the decoding result in the form of a load in Storage capacitor, advantageously enables the transfer thereby increasing the voltage to design that the charging capacitor for a larger, preferably essential larger capacity than the storage capacitor.

An Hand von Ausführungsbeispielen, die in der Zeichnung dargestellt sind, soll die Erfindung im folgenden noch näher erläutert werden. In der Zeichnung bedeutet F i g. 1 ein Ausführungsbeispiel nach der Erfindung, F i g. 2 den zeitlichen Verlauf einiger bei der Schaltung nach der F i g. 1 auftretenden impulsförmigen Spannungen, F i g. 3 ein bevorzugtes Ausführungsbeispiel nach der Erfindung, F i g. 4 den zeitlichen Verlauf der an verschiedenen Stellen der Schaltung nach der F i g. 3 auftretenden Spannungen.Using exemplary embodiments shown in the drawing are, the invention will be explained in more detail below. In the drawing means F i g. 1 shows an embodiment according to the invention, FIG. 2 the temporal Course of some in the circuit according to FIG. 1 occurring pulse-shaped Stresses, F i g. 3 a preferred embodiment according to the invention, F i G. 4 shows the time course of the at different points of the circuit after the F i g. 3 occurring voltages.

Der erfindungsgemäße Decodierer nach der F i g. 1 besteht eingangsseitig aus einer Stromquelle SQ, an deren Steuereingang E das zu decodierende pulscodemodulierte Signal (PCM) ansteht. Die Stromquelle SQ ist dem Ladekondensator CO parallel geschaltet, dem von der Stromquelle SQ mit jedem am Steuereingang E ankommenden Impuls eine Ladung bestimmter Größe zugeführt wird. Dem Ladekondensator C 0 liegt die Reihenschaltung aus der positiven Gleichspannung U 1 mit dem Entladewiderstand R 0 parallel. Dies trifft auch für die Reihenschaltung aus dem Speicherkondensator C1 mit der Emitter-Kollektor-Strecke des Schalttransistors Ts 1 zu. Die Basiselektrode des Schalttransistors Tsl liegt einerseits an der positiven Gleichspannung U3 und andererseits über den Schalter S 1 auf dem der Stromquelle SQ sowie dem Ladekondensator C 0 und dem Speicherkondensator C 1 gemeinsamen Bezugspotential. Die positive Gleichspannung U3 an der Basiselektrode des Schalttransistors Ts 1 ist um die Schwellwertspannung dieses Schalttransistors größer bemessen als die positive Gleichspannung U1. Auf seiten des Ausgangs A des Decodierers, an der die in Amplitudenwerte ((PAM) umgesetzten Codezeichen anstehen, ist dem Speicherkondensator C 1 die Reihenschaltung aus der positiven Gleichspannung U2 mit dem Schalter S2 parallel geschaltet. Die beiden Schalter S1 und S2, die in der Regel elektronisch auszuführen sind, besitzen einen Steuereingang e 1 bzw. e 2, an dem ein sie steuernder Taktpuls P 1 bzw. P 2 anliegt. Der Schalttransistor Ts 1, der Speicherkondensator C 1 und die beiden Schalter S1 und S2 stellen eine Zwischenspeicherschaltung für die eigentliche, aus der Stromquelle SQ, dem Ladekondensator C 0 und dem Entladewiderstand R 0 bestehende Decodierschaltung dar. Der einem Codezeichen entsprechende Amplitudenwert tritt hierbei in Form einer ihm proportionalen Spannung am Ende eines Codezeichens dadurch am Ladekondensator auf, daß die Halbwertszeit Co * R./In 2 gleich der Dauer T eines Stromschrittes der Codezeichen gewählt ist.The decoder according to the invention according to FIG. 1 consists of a current source SQ on the input side, at whose control input E the pulse-code-modulated signal (PCM) to be decoded is present. The current source SQ is connected in parallel to the charging capacitor CO, to which a charge of a certain size is fed from the current source SQ with every pulse arriving at the control input E. The series circuit of the positive DC voltage U 1 with the discharge resistor R 0 is parallel to the charging capacitor C 0. This also applies to the series connection of the storage capacitor C1 with the emitter-collector path of the switching transistor Ts 1 . The base electrode of the switching transistor Tsl is connected on the one hand to the positive DC voltage U3 and on the other hand via the switch S 1 to the common reference potential of the current source SQ and the charging capacitor C 0 and the storage capacitor C 1. The positive DC voltage U3 at the base electrode of the switching transistor Ts 1 is dimensioned to be greater than the positive DC voltage U1 by the threshold voltage of this switching transistor. On the side of the output A of the decoder, at which the code characters converted into amplitude values ((PAM) are present, the series circuit of the positive DC voltage U2 is connected in parallel to the switch S2 with the storage capacitor C1 rule to be executed electronically, having a control input e 1 and e 2 in which one of them controlling clock pulse P 1 or P 2 is present. the switching transistor Ts 1, the storage capacitor C 1 and the two switches S1 and S2 provide a latch circuit for actual decoding circuit consisting of the current source SQ, the charging capacitor C 0 and the discharging resistor R 0. The amplitude value corresponding to a code symbol occurs in the form of a voltage proportional to it at the end of a code symbol on the charging capacitor because the half-life Co * R. / In FIG. 2, the code symbol is selected equal to the duration T of a current step.

Zur besseren Erläuterung der Wirkungsweise der erfindungsgemäßen Schaltung nach der F i g. 1 sind in der F i g. 2 in zeitrichtiger Zuordnung untereinander das am Steuereingang E ankommende, im Dualcode modulierte Signal, die Taktpulse P1 und P2 für die Schalter S1 und S2 sowie das decodierte pulsamplitudenmodulierte Signal am Ausgang A angegeben. Die einzelnen Diagramme sind in übereinstimmung mit den Bezeichnungen in der F i g. 1 mit E, P 1, P2 und A bezeichnet.To better explain the mode of operation of the circuit according to the invention according to FIG. 1 are shown in FIG. 2 in correct time allocation to one another the signal that arrives at control input E and is modulated in the dual code, the clock pulses P1 and P2 for switches S1 and S2 as well as the decoded pulse amplitude modulated Signal specified at output A. The individual diagrams are in accordance with the designations in FIG. 1 denoted by E, P 1, P2 and A.

Das pulscodemodulierte Signal am Steuereingang E der Stromquelle SQ ist ein Teil eines Pulsrahmens aus mehreren ineinander verschachtelten Kanälen, von denen in der F i g. 2 die Codezeichen der im Pulsrahmen aufeinanderfolgenden Kanäle K1, K2 und K3 dargestellt sind. Jedes Codezeichen hat sieben Stromschritte (Bit) 1 bis 7. Weiterhin ist jedem der Kanäle ein weiteres, mit 8 bezeichnetes Bit für Synchronisationszwecke zugeordnet. Demnach ergibt sich die Codezeichenperiode z. für acht Bits mit der Dauer T. Für das Abfragen des Ladekondensators C 0 am Ende eines Codezeichens und für seine Rückumladung steht also jeweils das achte Bit von der Dauer T zur Verfügung. Zu Beginn eines Codezeichens ist der Ladekondensator C 0 auf die Spannung U1 über den Entladewiderstand R0 aufgeladen und wenigstens der Schalter S 1 geschlossen. Dies bedeutet, daß die Basiselektrode des Schalttransistors auf Bezugspotential liegt und der Schalttransistor somit in Sperrichtung vorgespannt ist. Mit jedem während der sieben Bits des umzusetzenden Codezeichens auftretenden Impuls führt die Stromquelle SQ dein Ladekondensator CO eine konstante negative Ladung zu. Entsprechend der Anzahl der zugeführten Ladungen wie auch ihrer zeitlichen Verteilung hat die Spannung am Ladekondensator C 0 am Ende der sieben Bits einen gegenüber der ursprünglichen Spannung U1 kleineren Wert.The pulse code modulated signal at the control input E of the current source SQ is part of a pulse frame made up of several nested channels, of those in FIG. 2 the code characters of the consecutive ones in the pulse frame Channels K1, K2 and K3 are shown. Each code character has seven stream steps (Bit) 1 to 7. Furthermore, each of the channels has a further bit, designated 8 allocated for synchronization purposes. This results in the code character period z. for eight bits with the duration T. For interrogating the charging capacitor C 0 at the end of a code character and the eighth bit of the duration T is available. At the beginning of a code character is the charging capacitor C 0 charged to the voltage U1 via the discharge resistor R0 and at least the switch S 1 is closed. This means that the base electrode of the switching transistor is at reference potential and the switching transistor is thus biased in the reverse direction is. With each occurring during the seven bits of the code character being converted Impulse leads the power source SQ your charging capacitor CO a constant negative Charge too. Corresponding to the number of charges supplied as well as their time The voltage on the charging capacitor C 0 has a distribution at the end of the seven bits lower value compared to the original voltage U1.

Bei den Diagrammen P1 und P2 bedeutet auf der Ordinate der Buchstabe »a« = Schalter auf und »z« = Schalter geschlossen. Wie das Diagramm für den Taktpuls P2 am Steuereingang des Schalters S2 zeigt, ist der Schalter S2 im Zeitraum des siebenten Bits eines Codezeichens kurzzeitig geschlossen. In diesem Zeitintervall wird der Speicherkondensator C1 auf die positive Gleichspannung U2 aufgeladen, die hierbei einen wesentlich größeren Wert aufweist als die positive Gleichspannung U1. Mit dem Ende des siebenten Bits ist der Schalter S2 dann wieder offen. Mit Beginn des achten Bits öffnet der nun vom Taktpuls P1 gesteuerte Schalter S1. Damit wird die positive Gleichspannung U3 an der Basiselektrode des Schalttransistors Ts 1 wirksam und öffnet diesen. Die Folge davon ist ein Ladungsaustausch zwischen dem Ladekondensator C 0 und dem Speicherkondensator C1 in der Weise, daß der Ladekondensator sich über den Schalttransistor Ts 1 auf den ursprünglichen Wert der Gleichspannung U1 rückumlädt, und zwar auf Kosten eines entsprechenden Ladungsverlustes des Speicherkondensators C 1. Da die positive Gleichspannung U3 lediglich um die Schwellwertspannung des Schalttransistors größer ist als die Gleichspannung U1, sperrt der Schalttransistor Tsl automatisch in dem Moment, in dem der Ladekondensator C 0 die ursprüngliche Ladespannung U 1 erreicht. Mit dem durch den Schalter S 1 ausgelösten Schaltvorgang des Schalttransistors wurde somit der Ladekondensator CO auf seinen Ausgangswert rückumgeladen und gleichzeitig die durch das Codezeichen verursachte, seinem Amplitudenwert proportionale Ladungsänderung am Ladekondensator auf den Speicherkondensator übertragen. Die dieser übertragenen Ladungsänderung entsprechende negative Änderung der am Speicherkondensator C 1 abfallenden Spannung ist von der Größe der Kapazität des Speicherkondensators abhängig. Zweckmäßig wird diese Kapazität wesentlich kleiner gewählt als die Kapazität des Ladekondensators CO, weil dann beim Austausch der Ladungsänderung vom Ladekondensator auf den Speicherkondensator eine Verstärkung hinsichtlich der der Ladungsänderung proportionalen Spannung stattfindet. Wie das letzte Diagramm der F i g. 2 erkennen läßt, treten somit die decodierten Codezeichen am Ausgang A in Form einer auf die positive Spannung U2 bezogenen negativen amplitudenmodulierten Pulsfolge auf.In the diagrams P1 and P2, the letter "a" on the ordinate means switch open and "z" = switch closed. As the diagram for the clock pulse P2 at the control input of the switch S2 shows, the switch S2 is briefly closed in the period of the seventh bit of a code character. In this time interval, the storage capacitor C1 is charged to the positive DC voltage U2, which in this case has a significantly larger value than the positive DC voltage U1. At the end of the seventh bit, switch S2 is then open again. At the beginning of the eighth bit, the switch S1, which is now controlled by the clock pulse P1, opens. The positive DC voltage U3 thus becomes effective at the base electrode of the switching transistor Ts 1 and opens it. The consequence of this is a charge exchange between the charging capacitor C 0 and the storage capacitor C1 in such a way that the charging capacitor is recharged via the switching transistor Ts 1 to the original value of the DC voltage U1, at the expense of a corresponding charge loss of the storage capacitor C1 the positive DC voltage U3 is only greater than the DC voltage U1 by the threshold voltage of the switching transistor, the switching transistor Tsl automatically blocks at the moment when the charging capacitor C 0 reaches the original charging voltage U 1. With the switching operation of the switching transistor triggered by the switch S 1, the charging capacitor CO was recharged to its initial value and at the same time the charge change on the charging capacitor, which was caused by the code symbol and proportional to its amplitude value, was transferred to the storage capacitor. The negative change in the voltage drop across the storage capacitor C 1 corresponding to this transferred change in charge is dependent on the size of the capacitance of the storage capacitor. This capacitance is expediently chosen to be significantly smaller than the capacitance of the charging capacitor CO, because when the change in charge is exchanged from the charging capacitor to the storage capacitor, the voltage proportional to the change in charge then takes place. Like the last diagram in FIG. 2 shows, the decoded code characters thus occur at output A in the form of a negative amplitude-modulated pulse sequence related to the positive voltage U2.

Entsprechend dem Tastverhältnis des Taktpulses P2 zur Steuerung des Schalters S2 ist die Gleichspannung U2 über den Schalter lediglich im Zeitintervall des siebenten Bits eines ankommenden Codezeichens an den Speicherkondensator C 1 angelegt. Dadurch erhalten die amplitudenmodulierten negativen Impulse am Ausgang A eine maximale Breite. Das hat den Vorteil, daß der dem Ausgang A nachgeschalteten Abtasteinrichtung für die Abtastung des Speicherkondensators C1 jeweils ein relativ großer Zeitraum zur Verfügung steht. Selbstverständlich können die Schließzeiten des Schalters S2 durch entsprechende Bemessung des Tastverhältnisses des Taktpulses P2 auch für eine kleinere Dauer bemessen werden, sofern für ein möglichst großes Zeitintervall für die Abtastung durch die Abtasteinrichtung keine - Nebensprechgefahr bei der Weiterverarbeitung der amplitudenmodulierten Impulse besteht.-Das einwandfreie Sperren des Schalttransistors Tsl, sobald der Ladekondensator CO den Wert der positiven Gleichspannung U1 annimmt, setzt voraus, daß sich die Schwellspannung zwischen Basis und Emitter über der Zeit nicht ändert. Diese Voraussetzung ist bei Transistoren in der Regel nur dann erfüllt, wenn sie keinen größeren Temperaturschwankungen ausgesetzt werden. Ist dies der Fall, dann müssen besondere Maßnahmen vorgesehen werden, um den störenden Einfluß der sich ändernden Schwellspannung auf das zu decodierende Signal zu unterbinden. Wird nämlich die Schwellspannung kleiner, dann sperrt der Schalttransistor erst bei einer Spannung am Ladekondensator, die etwas größer als die Gleichspannung U1 ist. Dies hat einen vom Speicherkondensator über den Schalttransistor und den Entladewiderstand R 0 fließenden Fehlstrom zur Folge, der den negativen Impulsen der amplitudenmodulierten Pulsfolge am Ausgang A eine Dachschräge abzwingt. Wird dagegen die Schwellspannung des Schalttransistors größer, dann sperrt er bereits bei einer Spannung am Ladekondensator C 0, die unterhalb der Spannung U1 liegt. Zwar hindert dies nicht die vollständige Rückumladung des Ladekondensators, die hierbei über den Entladewiderstand Rp erfolgt. Das vorzeitige Sperren des Schalttransistors bedingt jedoch, daß die einen sehr kleinen Amplitudenwert darstellenden decodierten Zeichen im Speicherkondensator Cl nicht zwischengespeichert werden, weil der Schalttransistor in diesen Fällen beim Schließen des Schalters S1 nicht in den leitenden Zustand übergeführt wird.According to the duty cycle of the clock pulse P2 to control the Switch S2 is the DC voltage U2 across the switch only in the time interval the seventh bit of an incoming code character to the storage capacitor C 1 created. This gives the amplitude-modulated negative pulses at the output A is a maximum width. This has the advantage that the output A is connected downstream Sampling device for sampling the storage capacitor C1 in each case a relative large period is available. Of course, the closing times of the switch S2 by appropriate dimensioning of the duty cycle of the Clock pulse P2 can also be measured for a shorter duration, provided that it is as long as possible Time interval for the scanning by the scanning device no - risk of crosstalk in the further processing of the amplitude-modulated pulses exists Blocking the switching transistor Tsl as soon as the charging capacitor CO has the value of the positive DC voltage U1 assumes that the threshold voltage between base and emitter does not change over time. This requirement applies to transistors usually only fulfilled if they are not exposed to major temperature fluctuations will. If this is the case, then special measures must be taken to the disturbing influence of the changing threshold voltage on the decoding Signal to stop. If the threshold voltage becomes smaller, then the locks Switching transistor only when the voltage on the charging capacitor is slightly greater than the DC voltage is U1. This has one from the storage capacitor via the switching transistor and the discharge resistor R 0 result in fault current flowing, which has the negative Pulses of the amplitude-modulated pulse train at output A forces a sloping roof. If, on the other hand, the threshold voltage of the switching transistor is greater, then it already blocks at a voltage on the charging capacitor C 0 which is below the voltage U1. It is true that this does not prevent the charging capacitor from being completely recharged this takes place via the discharge resistor Rp. The premature blocking of the switching transistor requires, however, that the decoded, which represent a very small amplitude value Characters in the storage capacitor Cl are not temporarily stored because the switching transistor in these cases, when the switch S1 is closed, it does not enter the conductive state is convicted.

Ein Ausführungsbeispiel der Erfindung, das auch in einem größeren Temperaturbereich einwandfrei arbeitet, ist in der F i g. 3 dargestellt. Die Schaltung in der F i g. 3 stellt eine Weiterbildung der Schaltung nach der F i g. 1 dar. Hierbei sind gleiche Schaltelemente mit gleichen Bezugsangaben versehen. Die gesteuerte Stromquelle SQ 1 nach der F i g. 1 ist in der F i g. 3 in ihren Schaltungseinzelheiten angegeben, und zwar besteht sie aus einem Transistor Ts2 in Basisschaltung, dessen Emitterelektrode in Reihe mit dem Widerstand R 2 den Steuereingang E für die pulscodemodulierten Signale abgibt. An Stelle der positiven Gleichspannung U3 ist die Basiselektrode des Schalttransistors Tsl in Reihe mit der in Durchlaßrichtung seiner Emitter-Basis-Strecke gepolten Diode D 1 einerseits über den VorwiderstandR1 an die positive Gleichspannung U2 und andererseits über die Diode D 2 an die positive Gleichspannung U1 angeschaltet. Die Diode D2 ist hinsichtlich der positiven Spannung U1 in Sperrrichtung gepolt. Zur wechselstrommäßigen Überbrückung ist der Diode D 1 ein Kondensator C 2 ausreichender Größe parallel geschaltet. Ferner ist der einseitig auf Bezugspotential liegende SchalterS1 mit seinem anderen Anschluß nunmehr an den gemeinsamen Verbindungspunkt M der Dioden D 1 und D 2, des Kondensators C 2 und des Vorwiderstandes R 1 angeschlossen. Weiterhin liegt zwischen diesem Verbindungspunkt und der Emitterelektrode des die Stromquelle darstellenden Transistors Ts2 die Reihenschaltung aus einem Widerstand R 3 und einer Diode D 3, die hinsichtlich der an ihr über den Vorwiderstand R 1 und den Widerstand R 3 wirksamen positiven Gleichspannung U2 in Durchlaßrichtung gepolt ist. Die Emitterelektrode des Transistors Ts2 ist außerdem über den Widerstand R4 an die negative Gleichspannung U4 angeschaltet.An embodiment of the invention, which also works perfectly in a larger temperature range, is shown in FIG. 3 shown. The circuit in FIG. 3 represents a further development of the circuit according to FIG. 1. Here, the same switching elements are provided with the same reference information. The controlled current source SQ 1 according to FIG. 1 is shown in FIG. 3 specified in its circuit details, namely it consists of a transistor Ts2 in a common base circuit, the emitter electrode of which in series with the resistor R 2 emits the control input E for the pulse-code-modulated signals. Instead of the positive direct voltage U3, the base electrode of the switching transistor Tsl is connected in series with the diode D 1, which is polarized in the forward direction of its emitter-base path, on the one hand via the series resistor R1 to the positive direct voltage U2 and on the other hand via the diode D 2 to the positive direct voltage U1 . The diode D2 is polarized in the reverse direction with regard to the positive voltage U1. For AC bridging, the diode D 1 is connected in parallel with a capacitor C 2 of sufficient size. Furthermore, the switch S1, which is at reference potential on one side, is now connected with its other terminal to the common connection point M of the diodes D 1 and D 2, the capacitor C 2 and the series resistor R 1. Furthermore, between this connection point and the emitter electrode of the transistor Ts2 representing the current source, there is a series circuit of a resistor R 3 and a diode D 3, which is polarized in the forward direction with regard to the positive DC voltage U2 acting on it via the series resistor R 1 and the resistor R 3 . The emitter electrode of the transistor Ts2 is also connected to the negative DC voltage U4 via the resistor R4.

Die Diode D 2 dient dazu, um bei geöffnetem Schalter S1 die positive Spannung am Verbindungspunkt M für einen Wert festzulegen, der um die Schwellspannung des Schalttransistors Tsl größer ist als die Gleichspannung U1. Die vom Kondensator C 2 überbrückte Diode D 1 in der Zuleitung zur Basiselektrode des Schalttransistors stellt praktisch eine Batterie dar, die die Spannung am Verbindungspunkt M an der Basiselektrode um die Schwellspannung auf den Wert der Gleichspannung U 1 herabsetzt. Da die Dioden D 1 und D 2 aus den gleichen Halbleitermaterialien aufgebaut sind, wird auf diese Weise gewährleistet, daß an der Basiselektrode des Schalttransistors auch bei starken Temperaturänderungen stets die positive Gleichspannung U1 wirksam ist. Die Herabsetzung der bei geöffnetem Schalter S1 wirksamen Gleichspannung auf den Wert U1 hat zur Folge, daß der Schalttransistor Ts 1 bereits wieder sperrt, bevor der Ladekondensator CO auf die positive Gleichspannung U1 aufgeladen ist. Der Rest der Aufladung erfolgt über den Entladewiderstand R O. Damit ist zunächst sichergestellt, daß der Schalttransistor Tsl auch bei größeren temperaturbedingten Schwankungen seiner Schwellspannung stets sperrt, bevor am Ladekondensator CO bei der Rückumladung die positive Gleichspannung U1 auftritt. Eine Dachschräge der am Ausgang A auftretenden negativen amplitudenmodulierten Impulse ist damit mit Sicherheit unterbunden. Um nun auch noch zu erreichen, daß auch die kleinsten Amplitudenwerten entsprechenden Codezeichen nach ihrer Decodierung vom Ladekondensator C 0 zum Speicherkondensator C 1 übertragen werden, werden die von der Stromquelle, d. h. vom Transistor Ts2, dem Ladekondensator zugeführten konstanten Ladungen während der Dauer eines Codezeichens einem konstanten Gleichstrom überlagert. Dieser konstante Gleichstrom wird hierbei vom Kollektorruhestrom dargestellt, der durch die über den Widerstand R 4 an der Emitterelektrode wirksame negative Gleichspannung U4 festgelegt ist. Dieser Kollektorruhestrom wird am Ende eines Codezeichens durch öffnen des Schalters S1 dadurch abgeschaltet, daß die in diesem Zeitpunkt am gemeinsamen Verbindungspunkt M auftretende positive Gleichspannung über den Widerstand R3 und die nunmehr in Durchlaßrichtung vorgespannte Diode D 3 am Emitter des Transistors Ts 2 im Sinne eines Sperrens dieses Transistors wirksam wird.The diode D 2 is used to set the positive voltage at the connection point M for a value when the switch S1 is open, which is greater than the DC voltage U1 by the threshold voltage of the switching transistor Tsl. The diode D 1 bridged by the capacitor C 2 in the lead to the base electrode of the switching transistor is practically a battery which lowers the voltage at the connection point M on the base electrode by the threshold voltage to the value of the DC voltage U 1 . Since the diodes D 1 and D 2 are made of the same semiconductor materials, this ensures that the positive DC voltage U1 is always effective at the base electrode of the switching transistor, even in the event of strong temperature changes. The reduction of the direct voltage effective when the switch S1 is open to the value U1 has the consequence that the switching transistor Ts 1 blocks again before the charging capacitor CO is charged to the positive direct voltage U1. The remainder of the charging takes place via the discharge resistor R O. This initially ensures that the switching transistor Tsl always blocks even with larger temperature-related fluctuations in its threshold voltage before the positive DC voltage U1 occurs on the charging capacitor CO during reverse charging. A sloping roof of the negative amplitude-modulated pulses occurring at output A is thus prevented with certainty. In order to ensure that the code characters corresponding to the smallest amplitude values are transmitted from the charging capacitor C 0 to the storage capacitor C 1 after they have been decoded, the constant charges supplied to the charging capacitor by the current source, ie from the transistor Ts2, are transferred to the charging capacitor for the duration of a code character superimposed constant direct current. This constant direct current is represented by the quiescent collector current, which is determined by the negative direct voltage U4 effective at the emitter electrode via the resistor R 4. This quiescent collector current is switched off at the end of a code character by opening the switch S1, in that the positive DC voltage occurring at this point in time at the common connection point M via the resistor R3 and the now forward-biased diode D 3 at the emitter of the transistor Ts 2 in the sense of blocking this transistor takes effect.

In der F i g. 4 sind die impulsförmige Spannung am Steuereingang E, der Spannungsverlauf am Ladekondensator C 0 sowie die amplitudenmodulierte Impulsfolge am Ausgang A in zeitrichtiger Zuordnung untereinander aufgetragen, die den geschilderten Sachverhalt noch besser verdeutlichen. Im obersten Diagramm der steuereingangsseitigen Impulse ist angenommen, daß das gerade anstehende Codezeichen in allen sieben Bits eine binäre »1« in Form eines negativen Impulses aufweist. Mit jedem Impuls wird, anfangend mit dem ersten Bit des Codezeichens, die Spannung am Ladekondensator CO weiter abgesenkt. Die Absenkung wird auch noch dadurch unterstützt, daß der fließende konstante Kollektorruhestrom hierzu ebenfalls einen Anteil beiträgt, der im Diagramm Co durch die unterbrochen gezeichnete Linie angezeigt ist. Bei der mit dem Öffnen des Schalters S 1. nach der F i g. 3 einsetzenden Umladung des Ladekondensators C 0 liefert der Speicherkondensator C 1 eine Ladung, die der Spannungsänderung d U entspricht. Diese Spannungsänderung d U steht beim gewählten Ausführungsbeispiel für die maximal auf den Speicherkondensator übertragbare Ladungsänderung. Wie das Diagramm Co erkennen läßt, ist diese Ladungsänderung größer, als sie der Ladungsänderung entsprechend der Spannungsänderung d U' durch die Stromimpulse entsprechen würde. Die Spannungsänderung-1 U' ergibt sich hierbei durch die Differenz des allein durch den Kollektorruhestrom erreichten Spannungswertes am Ladekondensator und des tatsächlich erreichten Spannungswertes am Ende eines Codezeichens. Die Spannung am Ladekondensator C 0 wird also auch dann, wenn das Codezeichen keine binäre »1« aufweist, durch den Kollektorruhestrom in dem Maße abgesenkt, daß beim Öffnen des Schalters S1 am Ende eines Codezeichens der Schalttransistor Ts 1 öffnet. Damit ist aber erreicht, daß auch kleinste, durch die Codezeichen bedingte Spannungsänderungen am Ladekondensator zum Speicherkondensator hin übertragen werden. Dem dabei mit übertragenen Gleichwert kommt für den Decodiervorgang keine Bedeutung, zu, da er ja sämtlichen in Amplitudenwerte umgesetzten Codezeichen in gleicher Weise überlagert ist. Gleiches gilt auch dann, wenn der Schalttransistor Ts 1 infolge größerer Temperaturschwankungen und seiner sich damit ändernden Schwellspannung bei einem etwas größeren oder kleineren Wert der Spannung am Ladekondensator C 0 sperrt, weil es sich dabei um Langzeitschwankungen handelt.In FIG. 4, the pulse-shaped voltage at the control input E, the voltage curve at the charging capacitor C 0 and the amplitude-modulated pulse sequence at the output A are plotted with one another in the correct time allocation, which illustrate the situation even better. In the top diagram of the impulses on the control input side, it is assumed that the currently pending code character has a binary "1" in all seven bits in the form of a negative pulse. With each pulse, starting with the first bit of the code character, the voltage on the charging capacitor CO is further reduced. The lowering is also supported by the fact that the flowing constant collector quiescent current also contributes to this a proportion which is indicated in the diagram Co by the broken line. In the case of the opening of the switch S 1. according to FIG. 3 onset of charge reversal of the charging capacitor C 0, the storage capacitor C 1 supplies a charge which corresponds to the voltage change d U. In the selected exemplary embodiment, this voltage change d U stands for the maximum change in charge that can be transferred to the storage capacitor. As the diagram Co shows, this change in charge is greater than it would correspond to the change in charge corresponding to the change in voltage d U 'caused by the current pulses. The voltage change-1 U 'results from the difference between the voltage value at the charging capacitor achieved solely by the quiescent collector current and the voltage value actually achieved at the end of a code symbol. The voltage across the charging capacitor C 0 is thus reduced by the quiescent collector current to the extent that when the switch S1 opens at the end of a code symbol, the switching transistor Ts 1 opens. However, this ensures that even the smallest voltage changes on the charging capacitor caused by the code characters are transmitted to the storage capacitor. The equivalent value that is also transmitted is of no importance for the decoding process, since it is superimposed in the same way on all code characters converted into amplitude values. The same also applies when the switching transistor Ts 1 blocks due to larger temperature fluctuations and its threshold voltage which changes with it at a slightly larger or smaller value of the voltage on the charging capacitor C 0, because these are long-term fluctuations.

Claims

Claims: 1. Decoder for signal voltages modulated in dual code using a charging capacitor, one depending on the charging capacitor by the code character pulses defined reloading power source, one with the charging capacitor connected, its reverse charge serving discharge resistor and a charging capacitor at the end of a code character briefly scanning scanning device in which the Time constant for recharging the charging capacitor through a suitable choice of The size of the capacitor and the discharge resistor is dimensioned for a value, in which the recharging is halfway through during a current step (bit) of the code the reverse charge decreases, characterized in that the discharge resistance (R 0) the charging capacitor (CO) connected in series with a first DC voltage (U1) in parallel is that the sampling device is also connected to the charging capacitor via a buffer circuit is in connection, which has a storage capacitor (C1), on the one hand in series with a brief reverse charge of the charging capacitor at the end of a Code character controlling the first switching arrangement is parallel to the charging capacitor and on the other hand to a second direct voltage (U2) with the first direct voltage different value is switched on via a second switching arrangement, whose preferably the shortest possible closing time within a current code character period is set for a time interval after the closing time of the scanning device for sampling the decoding result of the previous code symbol period, but lies before the closing time of the first switching arrangement.

2. Decoder according to claim 1, characterized in that the first switching arrangement is a switching transistor (Ts 1) and a first switch (S1), controlled by a first clock pulse (P1) and controlled by a first clock pulse (P1), of which the switching transistor is connected its emitter-collector path in the connecting path of one connection of the charging and storage capacitors, that a third DC voltage (U3) with the same polarity and approximately the same value as the first DC voltage (U1) at the connection to the base electrode of the switching transistor a code symbol briefly opened first switch (S1) is effective, which lies between the base electrode and the other terminal of the charging and storage capacitor, and that the second switching arrangement is a second switch (S2) controlled by a second clock pulse (P2).

3. Decoder according to claim 2, characterized in that the base electrode of the switching transistor via an alternating current bridged, in the direction of the base-emitter path of the switching transistor (Tsl) polarized first diode (D 1) -both on the one hand via a series resistor (R1) the second direct voltage (U2) and on the other hand via a diode (D 2) connected in series in opposite directions to the first direct voltage (U1) and via the first switch (S1) to the other terminal of the charging and storage capacitor and that the pulsed charge reversal current supplied by the power source is superimposed on a direct current during the duration of a code character, the size of which is such that it causes a voltage change on the charging capacitor until the end of a code character, which slightly exceeds the value of the threshold voltage of the switching transistor (Ts 1) .

4. Decoder according to claim 3 and 4, characterized in that the current source consists of a transistor (Ts 2) which is dimensioned in terms of operating point for a collector quiescent current representing the desired superimposed direct current, that furthermore the direct voltage which defines the operating point of the transistor is taken from a voltage divider in which the series resistor (R 1) connected to the second DC voltage (U2) is included, and that the voltage divider is designed in such a way that when the first switch (S1) is opened, the operating point of the transistor is shifted in the sense of an interruption of the quiescent collector current will.

5. Decoder according to one of the preceding claims in dual use such that that only every second arriving in the pulse frame Code characters decoded is, characterized in that the preferably electronically designed first and second switches controlled simultaneously by a clock pulse common to them will.

6. Decoder according to one of the preceding claims, characterized in that the charging capacitor has a larger, preferably substantially larger, capacitance than the storage capacitor. Considered publications: German Auslegeschriften No. 1138 818, 1076181; Hölzler-Holzwarth, "Theory and Technology of Pulse Modulation", 1957, pp. 439 to 444.