DE1271235B - Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte - Google Patents
Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen SchaltungsplatteInfo
- Publication number
- DE1271235B DE1271235B DEP1271A DE1271235A DE1271235B DE 1271235 B DE1271235 B DE 1271235B DE P1271 A DEP1271 A DE P1271A DE 1271235 A DE1271235 A DE 1271235A DE 1271235 B DE1271235 B DE 1271235B
- Authority
- DE
- Germany
- Prior art keywords
- conductive
- layer
- circuit board
- layers
- conductive layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 27
- 238000005530 etching Methods 0.000 claims description 18
- 239000004020 conductor Substances 0.000 claims description 8
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000010410 layer Substances 0.000 description 52
- 239000011248 coating agent Substances 0.000 description 6
- 238000000576 coating method Methods 0.000 description 6
- HEMHJVSKTPXQMS-UHFFFAOYSA-M Sodium hydroxide Chemical compound [OH-].[Na+] HEMHJVSKTPXQMS-UHFFFAOYSA-M 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000004593 Epoxy Substances 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000005553 drilling Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- PIBWKRNGBLPSSY-UHFFFAOYSA-L palladium(II) chloride Chemical compound Cl[Pd]Cl PIBWKRNGBLPSSY-UHFFFAOYSA-L 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- 229910021578 Iron(III) chloride Inorganic materials 0.000 description 1
- 239000012876 carrier material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- RBTARNINKXHZNM-UHFFFAOYSA-K iron trichloride Chemical compound Cl[Fe](Cl)Cl RBTARNINKXHZNM-UHFFFAOYSA-K 0.000 description 1
- LQBJWKCYZGMFEV-UHFFFAOYSA-N lead tin Chemical compound [Sn].[Pb] LQBJWKCYZGMFEV-UHFFFAOYSA-N 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000003472 neutralizing effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000009972 noncorrosive effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 150000002989 phenols Chemical class 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 238000004080 punching Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
- H05K3/4652—Adding a circuit layer by laminating a metal foil or a preformed metal foil pattern
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F1/00—Etching metallic material by chemical means
- C23F1/02—Local etching
-
- C—CHEMISTRY; METALLURGY
- C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
- C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
- C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
- C25D5/02—Electroplating of selected surface areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
- H01B1/00—Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/52—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures
- H01R12/526—Fixed connections for rigid printed circuits or like structures connecting to other rigid printed circuits or like structures the printed circuits being on the same board
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0017—Etching of the substrate by chemical or physical means
- H05K3/002—Etching of the substrate by chemical or physical means by liquid chemical etching
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/421—Blind plated via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0335—Layered conductors or foils
- H05K2201/0355—Metal foils
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0388—Other aspects of conductors
- H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
- H05K2201/09518—Deep blind vias, i.e. blind vias connecting the surface circuit to circuit layers deeper than the first buried circuit layer
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/05—Patterning and lithography; Masks; Details of resist
- H05K2203/0548—Masks
- H05K2203/0554—Metal used as mask for etching vias, e.g. by laser ablation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
- H05K3/427—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in metal-clad substrates
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S205/00—Electrolysis: processes, compositions used therein, and methods of preparing the compositions
- Y10S205/92—Electrolytic coating of circuit board or printed circuit, other than selected area coating
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Mechanical Engineering (AREA)
- Electrochemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Description
BUNDESREPUBLIK DEUTSCHLAND DEUTSCHES mriWl· PATENTAMT
Int. Cl.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Aktenzeichen:
Anmeldetag:
Auslegetag:
HOIb
Deutsche Kl.: 21c-2/34
P 12 71 235.5-34
9. Dezember 1964
27. Juni 1968
9. Dezember 1964
27. Juni 1968
Die Erfindung betrifft ein Verfahren zur Herstellung von leitenden Verbindungen zwischen den
leitenden Schichten einer elektrischen Schaltungsplatte durch Überziehen von in der Platte herzustellenden
Löchern mit leitendem Material.
Ein bekanntes Verfahren zur Herstellung derartiger Verbindungen in elektrischen Schaltungsplatten besteht darin, Stifte oder andere Elemente aus
leitendem Material in die aus Isolierstoff bestehende Schaltungsplatte einzusetzen. Auch ist es bekannt,
vorhandene Bohrungen oder Ausschnitte in der isolierenden Schicht der Schaltungsplatte mit leitendem
Material zu überziehen. Da für eine derartige Beschichtung der Ausschnitte auch in der Massenfertigung
wirtschaftliche Verfahren zur Verfügung stehen, hat sich diese Art der Herstellung von Verbindungen
in Schaltungsplatten weitgehend durchgesetzt.
Bei dem genannten, in der deutschen Auslegeschrift 1 142 926 beschriebenen Verfahren ist es aber
notwendig, die Schaltungsplatte vorher mit entsprechenden Löchern bzw. Ausschnitten zu versehen,
z. B. durch Bohren oder Stanzen. Ist die Platte so vorbereitet und hat sie bereits eine oder mehrere
leitende Schichten auf ihren Oberflächen, so entsteht durch das Beschichten der Lochwände mit
leitendem Material, beispielsweise mit Kupfer, eine durchgehende elektrische Verbindung von einer
Plattenseite zur anderen.
Das Verfahren, die vorbereiteten Ausschnitte mit einem leitenden Überzug zu versehen, ist aber bei bestimmten
Anforderungen unbefriedigend, insbesondere, wenn sowohl die Isolierstoffplatte als auch
die leitenden Schichten sehr dünn sind, wie es bei den sogenannten Dünnfilmspeicherelementen der Fall ist.
Bei der Verbindung von auf einer isolierenden Platte von etwa 0,02 mm Dicke befindlichen leitenden
Schichten von in etwa der gleichen Größenordnung liegenden Dicke ist nämlich eine zuverlässige elektrische
Verbindung insbesondere deshalb problematisch, weil als Anschlußfläche lediglich die Lochkante
der dünnen leitenden Schicht zur Verfügung steht. Solche Schaltungsplatten sind außerdem häufig
lamellenartig, d. h. mehrschichtig ausgeführt, wobei innerhalb mehrerer isolierender Platten mehrere
leitende Schichten angeordnet sind, und es bereitet erhebliche Schwierigkeiten, auf die bekannte Art, also
mittels durchgehend beschichteter Löcher, zu den inneren leitenden Schichten einen einwandfreien
Kontakt herzustellen. Der Grund dafür ist einmal darin zu sehen, daß deren freigelegte Kanten zu
wenig Verbindungsfläche aufweisen, und andererseits
Verfahren zur Herstellung
von leitenden Verbindungen zwischen den
leitenden Schichten
einer elektrischen Schaltungsplatte
Anmelder:
International Business Machines Corporation,
Armonk, N. Y. (V. St. A.)
Vertreter:
Dipl.-Ing. W. Willich, Patentanwalt,
7030 Böblingen, Sindelfinger Str. 49
Als Erfinder benannt:
Kevin Joseph Roche, Poughkeepsie, N. Y.;
Paul Harry Palmateer, Wappingers Falls, N. Y.
(V. St. A.)
Kevin Joseph Roche, Poughkeepsie, N. Y.;
Paul Harry Palmateer, Wappingers Falls, N. Y.
(V. St. A.)
Beanspruchte Priorität:
V. St. v. Amerika vom 23. Dezember 1963
(332709)
V. St. v. Amerika vom 23. Dezember 1963
(332709)
darin, daß beim Bohren der Löcher sehr häufig Partikelchen des Isoliermaterials auf Teile der freigelegten
leitenden Schicht gelangen; das hat eine weitere Verringerung der verfügbaren Verbindungsfläche zur Folge.
Dem Verfahren gemäß der Erfindung liegt die Aufgabe zugrunde, eine Verbindung mit vergrößerten Verbindungsflächen zu schaffen, die wirtschaftlich herstellbar und insbesondere auch bei Schaltungsplatten mit sehr dünnen Schichten anwendbar ist. Das erfindungsgemäße Verfahren besteht darin, daß in aufeinanderfolgenden, bei leitenden Schichten an sich bekannten Ätzvorgängen jeweils die leitende^) Schicht(en) mittels eines nur diese entfernenden Ätzmittels und die isolierende(n) Schicht(en) mittels eines die leitende(n) Schicht(en) im wesentlichen nicht angreifenden Ätzmittels bis zur nächsten leitenden Schicht entfernt werden und daß anschließend sowohl die restliche leitende Fläche als auch die erzeugten Wände in der (den) isolierenden Schicht(en) mit leitendem Material überzogen werden.
Dem Verfahren gemäß der Erfindung liegt die Aufgabe zugrunde, eine Verbindung mit vergrößerten Verbindungsflächen zu schaffen, die wirtschaftlich herstellbar und insbesondere auch bei Schaltungsplatten mit sehr dünnen Schichten anwendbar ist. Das erfindungsgemäße Verfahren besteht darin, daß in aufeinanderfolgenden, bei leitenden Schichten an sich bekannten Ätzvorgängen jeweils die leitende^) Schicht(en) mittels eines nur diese entfernenden Ätzmittels und die isolierende(n) Schicht(en) mittels eines die leitende(n) Schicht(en) im wesentlichen nicht angreifenden Ätzmittels bis zur nächsten leitenden Schicht entfernt werden und daß anschließend sowohl die restliche leitende Fläche als auch die erzeugten Wände in der (den) isolierenden Schicht(en) mit leitendem Material überzogen werden.
Durch die österreichische Patentschrift 223 684 ist es zwar bekannt, bestimmte Bereiche einer Basisplatte
in einem vorgegebenen Muster entsprechenden
809 567/405
Gebieten durch Ätzen zu entfernen, jedoch dient hier
die Bearbeitung der Platte durch Ätzen der Herstellung von Ausschnitten bzw. Nuten mit begrenzter
Tiefe, in die anschließend, in einem weiteren Verfahrensschritt, leitende Schichten eingebracht werden.
Bei dem erfindungsgemäßen Verfahren hingegen werden die Löcher bzw. Ausschnitte nach einem vorgegebenen
Muster bis zur Oberfläche der an der Unterseite der Isolierschicht befindlichen leitenden
Schicht geätzt, und durch das anschließende Beschichten des entstandenen Ausschnittes ist eine sehr
gute elektrische Verbindung zwischen der freigelegten Leiterschicht und der gegebenenfalls auf der
Oberfläche der Isolierschicht befindlichen leitenden Schicht erzielbar. Die Anwendung dieses Verfahrens
ist insbesondere auch dort vorteilhaft, wo Schaltungsplatten besonders großer Hache mit Verbindungen
für die auf entgegengesetzten Seiten der Isolierplatte befindlichen leitenden Schichten versehen werden
sollen.
Nach einer besonders vorteilhaften Anwendung des erfindungsgemäßen Verfahrens erfolgt zur Herstellung unterschiedlich tiefer Bereiche die Ätzung
der isolierenden Schicht(en) stufenweise in einer der Tiefe der einzelnen Bereiche proportionalen Anzahl
von Ätzvorgängen.
Ausführungsbeispiele der Erfindung werden im folgenden an Hand der Zeichnung erläutert. Es zeigt
Fig. 1, 2, 2a, 3, 4 und 5a verschiedene Querschnitte
bzw. Draufsichten zur Darstellung der einzelnen Verfahrensschritte bei der Bearbeitung
einer elektrischen Schaltungsplatte und
F i g. 6 und 6 a eine Schnittansicht und eine Draufsicht einer mehrfach beschichteten Schaltungsplatte
zur Darstellung der Anwendung des Verfahrens an einer solchen Plattenausführung.
. Auf die in Fig. 1 gezeigte nichtleitende Trägerplatte 10 sind beiderseits leitende Schichten 12 bzw. 14 aufgebracht. Die Schichten 12 und 14 sind etwa 0,02 mm und die Trägerplatte 10 etwa 0,025 mm dick.
. Auf die in Fig. 1 gezeigte nichtleitende Trägerplatte 10 sind beiderseits leitende Schichten 12 bzw. 14 aufgebracht. Die Schichten 12 und 14 sind etwa 0,02 mm und die Trägerplatte 10 etwa 0,025 mm dick.
Zwischen den Schichten 12 und 14 soll nun eine leitende Verbindung durch die Trägerplatte 10 hindurch
hergestellt werden.
Gemäß den Fig. 2 und 2a wird zunächst in die
Schicht 12 ein Ausschnitt 16 geätzt, so daß eine entsprechende Fläche der Trägerplatte 10 freiliegt. Diese
Fläche kann unterschiedlich geformt sein, nämlich rund, quadratisch oder — wie dargestellt — rechteckig.
Der Ätzvorgang wird durch eines der bekannten Verfahren ausgeführt, beispielsweise mittels Belichtung
einer durch eine transparente Schablone abgedeckten lichtbeständigen Schicht, deren unbelichtete
Flächen dann entfernt und geätzt werden, bei Kupfer z. B. mit Eisenchlorid. Ist die Schicht 12 an
der vorgesehenen Stelle vollständig entfernt, so wird die Platte gewaschen.
Im nächsten Arbeitsgang, der in Fig. 3 dargestellt ist, wird die freigelegte Fläche der Trägerplatte 10
einem weiteren Ätzmittel ausgesetzt, wodurch der Bereich unterhalb des Ausschnittes 16 entfernt und
ein Loch 18 gebildet wird. Besteht die Platte 10 beispielsweise aus Polyäthylen-Terephthalat, so ist als
Ätzmittel eine auf 60 bis 70° C erhitzte Schwefelsäure geeignet, mit einer Konzentration von 80 bis
98%, die aber auch für Phenolen, Epoxydpapiere und andere Epoxydmaterialien geeignet ist, die als
Trägermaterial für gedruckte Schaltungen gebräuchlich sind. Bei Epoxydglas müssen dann die Glasfasern
anschließend noch mit einer Lösung von heißem konzentriertem Natriumhydroxyd oder Fluorwasserstoffsäure
entfernt werden. Diese Ätzmittel dürfen aber keine oder nur ganz geringfügige Wirkungen auf die
leitenden Schichten 12 und 14 haben, so daß sie im wesentlichen unbeeinflußt bleiben. Die vorher verdeckte
Fläche 20 der leitenden Schicht 14 ist nun freigelegt.
Nun wird die ganze Platte mit Wasser gespült und anschließend in eine neutralisierende Lauge getaucht,
sofern die Spülung nicht mit einem Wasserstrahl hoher Geschwindigkeit ausgeführt wurde.
Anschließend wird die geätzte Schalttafel gemäß F i g. 3 einem Galvanisierungsprozeß ausgesetzt, um,
wie in F i g. 4 gezeigt, auf der ganzen Oberfläche der Platte, also einschließlich des Loches 18, eine leitende
Metallschicht 22 abzusetzten. Hierfür kann nach einem bekannten Verfahren zur Vorbereitung der zu
beschichtenden Flächen zuerst eine Schicht aus Palladiumchlorid auf der ganzen Fläche nichtgalvanisch
abgelagert werden. Dann wird über dem Palladiumchlorid eine dickere Kupferschicht galvanisch
abgeschieden. Wenn erwünscht, kann über dem Kupfer noch eine Schicht aus Silber oder Nickel galvanisch
aufgebracht werden. Nun sind, wie in den Fig. 5 und 5a dargestellt, die durchgehenden Verbindungen
fertiggestellt, und die übrigen Schaltungsteile können aufgebracht werden.
Bei mehrschichtig lameliierten Schaltungsplatten 30, wie in F i g. 6 und 6 a dargestellt, befinden sich
auf den leitenden Schichten 38 und 40 isolierende Schichten 32, 34 und 36, und zwar so, daß je eine
isolierende Schicht außen ist. Um zu den leitenden Schichten 38 bzw. 40 zu gelangen, zum Zweck ihrer
Verbindung untereinander oder mit äußeren Leitern bzw. einer anderen leitenden Schicht der Schaltungsplatte 30, werden Bereiche 42 und 44 ausgeätzt.
Sollen die leitenden Schichten 38 und 40 miteinander verbunden werden, so führt man aufeinanderfolgend
die vorher beschriebenen Verfahrensschritte durch. Dabei muß jedoch darauf geachtet werden, daß beim
Ätzen der isolierenden Schichten Hinterschneidungen vermieden werden, d. h., daß das Ätzmittel nicht nur
senkrecht zur Schichtebene, sondern auch seitlich wirkt, indem die unterhalb der abgedeckten Bereiche
liegenden Schichtteile angegriffen werden. Um dies zu verhindern, kann das Ätzen der Isolierschichten in
einzelnen Schritten ausgeführt werden, wobei mit dem Ätzen des tiefsten Lochbereiches, z. B. 44, begonnen
wird. Sobald dieses durch eine einzelne Schicht geätzt ist, wird die Platte gespült und das Ätzmittel neutralisiert.
Dann folgt ein weiterer Ätzvorgang, und zwar sowohl in dem bereits geätzten Bereich als auch im
nächsten Lochbereich, z. B. 42, der während des ersten Ätzschrittes abgedeckt war. Dieses schrittweise
Ätzen wird fortgesetzt, bis alle Löcher auf die erforderliche Tiefe geätzt sind.
Bei diesem Verfahren werden mögliche Hinterschneidungen auf ein Mindestmaß reduziert, weil jede
Schicht unabhängig von der anderen geätzt wird. Natürlich können, wenn die Schichten sehr dünn sind,
jeweils zwei oder mehr Schichten in einem Arbeitsgang ohne Gefahr der Hinterschneidung geätzt
werden.
Sobald alle erforderlichen Löcher vollständig geätzt
wurden, wird die leitende Schicht 46 aufgebracht, um die gewünschten Schichtzwischenverbindungen, wie
vorher beschrieben, herzustellen (vgl. F i g. 6 a). Die Herstellung der Leitungsverbindungen kann selbstverständlich
auch auf andere bekannte Arten erfolgen als mit dem beschriebenen nichtgalvanischen und galvanischen
Abscheiden. Beispielsweise kann man Lötmittelpunkte in die geätzten Löcher einlegen und
durch anschließende Erwärmung der ganzen Platte zum Fließen und Binden bringen. Oder es werden bei
der Herstellung der geschichteten Platte die inneren und äußeren Leitungsanschlußbereiche mit Bleizinn
plattiert. Nach dem Ätzvorgang wird dann die ganze Schaltungsplatte erhitzt, um die Lötzinnbeschichtung
zu schmelzen und die gewünschten Verbindungen herzustellen.
Claims (2)
1. Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer
elektrischen Schaltungsplatte durch Überziehen ao von in der Platte herzustellenden Löchern mit leitendem
Material, dadurch gekennzeichnet, daß in aufeinanderfolgenden, bei leitenden Schichten an sich bekannten Ätzvorgängen jeweils
die leitende(n) Schicht(en) mittels eines nur diese entferndenden Ätzmittels und die isolierende(n)
Schicht(en) mittels eines die leitende(n) Schicht(en) im wesentlichen nicht angreifenden Ätzmittels bis
zur nächsten leitenden Schicht entfernt werden und daß anschließend sowohl die restliche leitende
Fläche als auch die erzeugten Wände in der (den) isolierenden Schicht(en) mit leitendem Material
überzogen werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß zur Herstellung unterschiedlich
tiefer Bereiche die Ätzung der isolierenden Schicht(en) stufenweise in einer der Tiefe der einzelnen
Bereiche proportionalen Anzahl von Ätzvorgängen erfolgt.
In Betracht gezogene Druckschriften:
Deutsche Auslegeschrift Nr. 1142 926;
österreichische Patentschrift Nr. 223 684;
französische Patentschrift Nr. 1 276 972.
Deutsche Auslegeschrift Nr. 1142 926;
österreichische Patentschrift Nr. 223 684;
französische Patentschrift Nr. 1 276 972.
Hierzu 1 Blatt Zeichnungen
809 567/405 6.63 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US332709A US3319317A (en) | 1963-12-23 | 1963-12-23 | Method of making a multilayered laminated circuit board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1271235B true DE1271235B (de) | 1968-06-27 |
Family
ID=23299512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEP1271A Pending DE1271235B (de) | 1963-12-23 | 1964-12-09 | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3319317A (de) |
| BE (1) | BE657549A (de) |
| CH (1) | CH413941A (de) |
| DE (1) | DE1271235B (de) |
| DK (1) | DK117579B (de) |
| GB (1) | GB1015827A (de) |
| NL (1) | NL6414629A (de) |
| SE (1) | SE317121B (de) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2645947A1 (de) * | 1975-10-22 | 1977-04-28 | Int Computers Ltd | Verfahren zur herstellung gedruckter schaltungen |
| DE2702844A1 (de) * | 1976-03-30 | 1977-10-13 | Ibm | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung |
| EP0458293A1 (de) * | 1990-05-25 | 1991-11-27 | Sony Corporation | Mehrschichtige gedruckte Leiterplatte und Verfahren zu ihrer Herstellung |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3352730A (en) * | 1964-08-24 | 1967-11-14 | Sanders Associates Inc | Method of making multilayer circuit boards |
| US3385773A (en) * | 1965-05-28 | 1968-05-28 | Buckbee Mears Co | Process for making solid electrical connection through a double-sided printed circuitboard |
| GB1143957A (en) * | 1965-07-13 | 1969-02-26 | Int Computers Ltd | Improvements in or relating to electrical circuit structures |
| US3546775A (en) * | 1965-10-22 | 1970-12-15 | Sanders Associates Inc | Method of making multi-layer circuit |
| US3522085A (en) * | 1965-12-17 | 1970-07-28 | Sanyo Electric Co | Article and method for making resistors in printed circuit board |
| US3496072A (en) * | 1967-06-26 | 1970-02-17 | Control Data Corp | Multilayer printed circuit board and method for manufacturing same |
| US3564114A (en) * | 1967-09-28 | 1971-02-16 | Loral Corp | Universal multilayer printed circuit board |
| US3597834A (en) * | 1968-02-14 | 1971-08-10 | Texas Instruments Inc | Method in forming electrically continuous circuit through insulating layer |
| US3471631A (en) * | 1968-04-03 | 1969-10-07 | Us Air Force | Fabrication of microminiature multilayer circuit boards |
| US3778900A (en) * | 1970-09-04 | 1973-12-18 | Ibm | Method for forming interconnections between circuit layers of a multi-layer package |
| US3775218A (en) * | 1971-03-04 | 1973-11-27 | Ca Atomic Energy Ltd | Method for the production of semiconductor thermoelements |
| US4327247A (en) * | 1978-10-02 | 1982-04-27 | Shin-Kobe Electric Machinery Co., Ltd. | Printed wiring board |
| EP0107701A1 (de) * | 1982-05-03 | 1984-05-09 | Motorola, Inc. | Verbesserte klebemittel und verfahren zur herstellung von polymerbeschichteten vorrichtungen |
| GB2176942A (en) * | 1983-11-10 | 1987-01-07 | Donald Fort Sullivan | Making printed circuit boards |
| JPS61203695A (ja) * | 1985-03-06 | 1986-09-09 | シャープ株式会社 | 片面配線基板の部品実装方式 |
| US5023994A (en) * | 1988-09-29 | 1991-06-18 | Microwave Power, Inc. | Method of manufacturing a microwave intergrated circuit substrate including metal lined via holes |
| FR2656493A1 (fr) * | 1989-12-21 | 1991-06-28 | Bull Sa | Procede d'interconnexion de couches metalliques du reseau multicouche d'une carte electronique, et carte en resultant. |
| JPH045844A (ja) * | 1990-04-23 | 1992-01-09 | Nippon Mektron Ltd | Ic搭載用多層回路基板及びその製造法 |
| US5747358A (en) * | 1996-05-29 | 1998-05-05 | W. L. Gore & Associates, Inc. | Method of forming raised metallic contacts on electrical circuits |
| WO1997046062A1 (en) * | 1996-05-29 | 1997-12-04 | W.L. Gore & Associates, Inc. | Method of forming raised metallic contacts on electrical circuits for permanent bonding |
| US5731047A (en) * | 1996-11-08 | 1998-03-24 | W.L. Gore & Associates, Inc. | Multiple frequency processing to improve electrical resistivity of blind micro-vias |
| US6255039B1 (en) * | 1997-04-16 | 2001-07-03 | Isola Laminate Systems Corp. | Fabrication of high density multilayer interconnect printed circuit boards |
| KR20010006494A (ko) * | 1997-04-16 | 2001-01-26 | 아이솔라 라미네이트 시스템스 코포레이션 | 다층 인쇄배선기판에서의 마이크로비아의 대량 생산을 위한 양각 광한정가능 수지 코팅 금속 |
| TW512467B (en) * | 1999-10-12 | 2002-12-01 | North Kk | Wiring circuit substrate and manufacturing method therefor |
| JP3790433B2 (ja) * | 2001-02-28 | 2006-06-28 | 日本無線株式会社 | プリント配線板の製造方法 |
| FR2857787B1 (fr) * | 2003-07-16 | 2013-08-16 | Brandt Ind | Composant et procede pour realiser une connexion electrique d'un circuit imprime double face |
| TWI297095B (en) * | 2003-10-02 | 2008-05-21 | Au Optronics Corp | Bonding pad structure for a display and fabrication method thereof |
| TWI400025B (zh) * | 2009-12-29 | 2013-06-21 | Subtron Technology Co Ltd | 線路基板及其製作方法 |
| US9724211B1 (en) | 2012-06-04 | 2017-08-08 | Christopher C. Snell | Prosthetic devices having electronic display and methods of fabrication thereof |
| US9365947B2 (en) | 2013-10-04 | 2016-06-14 | Invensas Corporation | Method for preparing low cost substrates |
| CN110418504B (zh) * | 2019-07-10 | 2022-05-13 | 胜宏科技(惠州)股份有限公司 | 背光板的制作方法以及由该方法制备的背光板 |
| CN114449765A (zh) * | 2022-01-18 | 2022-05-06 | 深圳恒宝士线路板有限公司 | 一种替代激光制作盲孔的hdi板制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1276972A (fr) * | 1959-12-29 | 1961-11-24 | Thomson Houston Comp Francaise | Perfectionnements à la fabrication des circuits électriques imprimés |
| AT223684B (de) * | 1960-07-25 | 1962-10-10 | Photocircuits Corp | Verfahren zum Herstellen von elektrischen Bauelementen nach Art der gedruckten Schaltungen |
| DE1142926B (de) * | 1961-11-15 | 1963-01-31 | Telefunken Patent | Verfahren zur Herstellung gedruckter Schaltungsplatten |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US378423A (en) * | 1888-02-28 | Method of etching on one | ||
| US2421607A (en) * | 1942-04-03 | 1947-06-03 | Harwood B Fowler | Method of making metallic printing screens |
| US2965952A (en) * | 1955-07-18 | 1960-12-27 | Fredric M Gillett | Method for manufacturing etched circuitry |
| DE1078698B (de) * | 1956-05-18 | 1960-03-31 | Gen Electric | Speicherelektrode fuer Kathodenstrahlroehren und deren Herstellungsverfahren |
| US3053929A (en) * | 1957-05-13 | 1962-09-11 | Friedman Abraham | Printed circuit |
| US3042591A (en) * | 1957-05-20 | 1962-07-03 | Motorola Inc | Process for forming electrical conductors on insulating bases |
| NL241641A (de) * | 1958-07-25 | |||
| US3099608A (en) * | 1959-12-30 | 1963-07-30 | Ibm | Method of electroplating on a dielectric base |
| US3042740A (en) * | 1960-11-30 | 1962-07-03 | Bell Telephone Labor Inc | Mounting board for electric circuit elements |
-
1963
- 1963-12-23 US US332709A patent/US3319317A/en not_active Expired - Lifetime
-
1964
- 1964-11-30 GB GB48526/64A patent/GB1015827A/en not_active Expired
- 1964-12-09 DE DEP1271A patent/DE1271235B/de active Pending
- 1964-12-10 CH CH1594964A patent/CH413941A/de unknown
- 1964-12-16 NL NL6414629A patent/NL6414629A/xx unknown
- 1964-12-22 DK DK631864AA patent/DK117579B/da unknown
- 1964-12-23 SE SE15660/64A patent/SE317121B/xx unknown
- 1964-12-23 BE BE657549A patent/BE657549A/xx unknown
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1276972A (fr) * | 1959-12-29 | 1961-11-24 | Thomson Houston Comp Francaise | Perfectionnements à la fabrication des circuits électriques imprimés |
| AT223684B (de) * | 1960-07-25 | 1962-10-10 | Photocircuits Corp | Verfahren zum Herstellen von elektrischen Bauelementen nach Art der gedruckten Schaltungen |
| DE1142926B (de) * | 1961-11-15 | 1963-01-31 | Telefunken Patent | Verfahren zur Herstellung gedruckter Schaltungsplatten |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2645947A1 (de) * | 1975-10-22 | 1977-04-28 | Int Computers Ltd | Verfahren zur herstellung gedruckter schaltungen |
| DE2702844A1 (de) * | 1976-03-30 | 1977-10-13 | Ibm | Verfahren zur herstellung einer vielschichtigen gedruckten schaltung |
| EP0458293A1 (de) * | 1990-05-25 | 1991-11-27 | Sony Corporation | Mehrschichtige gedruckte Leiterplatte und Verfahren zu ihrer Herstellung |
| US5347712A (en) * | 1990-05-25 | 1994-09-20 | Sony Corporation | Method for manufacturing a multilayer wiring board |
Also Published As
| Publication number | Publication date |
|---|---|
| SE317121B (de) | 1969-11-10 |
| DK117579B (da) | 1970-05-11 |
| US3319317A (en) | 1967-05-16 |
| CH413941A (de) | 1966-05-31 |
| GB1015827A (en) | 1966-01-05 |
| BE657549A (de) | 1965-04-16 |
| NL6414629A (de) | 1965-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1271235B (de) | Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte | |
| DE2017613C3 (de) | Verfahren zum Herstellen von Koaxial-Schal tungsanordnungen | |
| DE2247902A1 (de) | Gedruckte schaltungsplatte und verfahren zu deren herstellung | |
| DE2650761A1 (de) | Metallmaske zur verwendung beim siebdruck | |
| DE4134617A1 (de) | Verbindungsvorrichtung mit in gleicher ebene liegenden kontakthoeckern und das verfahren zur herstellung einer derartigen vorrichtung | |
| DE2144137A1 (de) | Verfahren zum Herstellen der Löcher für die Verbindungen zwischen elektrischen, parallel übereinander liegenden Schaltungslagen einer Mehrlagen-Schaltungspackung | |
| DE1640468A1 (de) | Elektrische Verbindung an den Kreuzungspunkten von an gegenueberliegenden Seiten von Schaltkarten verlaufenden Leiterstreifen | |
| DE69704678T2 (de) | Verfahren zum herstellen einer leiterplatteranordnung mit zinn/bleischicht | |
| DE3013667C2 (de) | Leiterplatte und Verfahren zu deren Herstellung | |
| DE1807127C3 (de) | Elektrischer Schaltungsaufbau und Verfahren zu seiner Herstellung | |
| DE69723801T2 (de) | Herstellungsverfahren einer Kontaktgitter-Halbleiterpackung | |
| DE60128537T2 (de) | Zusammenbau zur verbindung von mindestens zwei gedruckten schaltungen | |
| DE60130412T2 (de) | System und Verfahren zur Erzeugung von Hochspannungswiderstandsfähigkeit zwischen den nachgiebigen Stiften eines Steckverbinders mit hoher Kontaktdichte | |
| DE68906160T2 (de) | Gedruckte Schaltungsplatte. | |
| EP0308816A1 (de) | Verfahren zum Herstellen von Anschlusskontakten für Dünnfilm-Magnetköpfe | |
| DE3045280C2 (de) | Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat | |
| DE2015643A1 (de) | Verfahren zur Herstellung von Mehrschi cht-Stromkreispaneelen | |
| DE1142926B (de) | Verfahren zur Herstellung gedruckter Schaltungsplatten | |
| DE1123723B (de) | Verfahren zum Herstellen gedruckter Schaltungen | |
| DE1943933A1 (de) | Gedruckte Schaltung | |
| DE2645947C2 (de) | Verfahren zur Herstellung einer gedruckten Schaltung | |
| DE69931551T2 (de) | Verfahren zur Herstellung einer mit elektroplattiertem Sackloch versehenen mehrschichtigen Leiterplatte | |
| DE102009023629B4 (de) | Leiterplatte und Herstellungsverfahren | |
| DE2014104C3 (de) | Verfahren zur Herstellung von gedruckten Leiterplatten | |
| AT315947B (de) | Verfahren zum Herstellen eines Systemträgers für integrierte Schaltkreise |