[go: up one dir, main page]

DE3013667C2 - Leiterplatte und Verfahren zu deren Herstellung - Google Patents

Leiterplatte und Verfahren zu deren Herstellung

Info

Publication number
DE3013667C2
DE3013667C2 DE3013667A DE3013667A DE3013667C2 DE 3013667 C2 DE3013667 C2 DE 3013667C2 DE 3013667 A DE3013667 A DE 3013667A DE 3013667 A DE3013667 A DE 3013667A DE 3013667 C2 DE3013667 C2 DE 3013667C2
Authority
DE
Germany
Prior art keywords
lacquer
etch
conductor tracks
copper
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE3013667A
Other languages
English (en)
Other versions
DE3013667A1 (de
Inventor
Horst 8011 Hohenkirchen Hoffmann
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
WILHELM RUF KG 8000 MUENCHEN DE
Original Assignee
WILHELM RUF KG 8000 MUENCHEN DE
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by WILHELM RUF KG 8000 MUENCHEN DE filed Critical WILHELM RUF KG 8000 MUENCHEN DE
Priority to DE3013667A priority Critical patent/DE3013667C2/de
Priority to GB8108495A priority patent/GB2073957B/en
Priority to FR8106529A priority patent/FR2480553B1/fr
Priority to YU927/81A priority patent/YU42393B/xx
Priority to IT21004/81A priority patent/IT1137522B/it
Publication of DE3013667A1 publication Critical patent/DE3013667A1/de
Priority to US06/386,254 priority patent/US4440823A/en
Application granted granted Critical
Publication of DE3013667C2 publication Critical patent/DE3013667C2/de
Priority to YU00956/83A priority patent/YU95683A/xx
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/02Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H05K3/061Etching masks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/28Applying non-metallic protective coatings
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4685Manufacturing of cross-over conductors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/035Paste overlayer, i.e. conductive paste or solder paste over conductive layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0562Details of resist
    • H05K2203/0571Dual purpose resist, e.g. etch resist used as solder resist, solder resist used as plating resist
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00Stock material or miscellaneous articles
    • Y10S428/901Printed circuit
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/12All metal or with adjacent metals
    • Y10T428/12389All metal or with adjacent metals having variation in thickness
    • Y10T428/12396Discontinuous surface component
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Description

Die Erfindung bezieht sich auf eine Leiterplatte und auf ein Verfahren zu deren Herstellung. Die Erfindung betrifft insbesondere eine Leiterplatte mit einer Grundplatte und einer darüberliegenden Kupferschicht in Form von Leiterbahnen bzw. ein Verfahren zur Herstellung von Leiterplatten, bei dem auf eine kupferkaschierte Grundplatte ein ätzfester Lack in Form von gewünschten Leiterbahnen aufgebracht wird und nach dem Aushärten des ätzfesten Lackes die nicht mit dem ätzfesten Lack bedeckte Kupferschicht weggeätzt wird.
Derartige Leiterplatten bzw. ein derartiges Verfahren zur Herstellung von Leiterplatten ist allgemein bekannt. Als Aüsgarigsmäterial wird üblicherweise eine kupferkaschierte Grundplatte Verwendet, die beispielsweise aus Hartpapier besteht, Mittels Siebdruck, Aufspritzen usw. wird dann ein ätzfester Lack auf die kupferschicht aufgebracht, der die Form der gewünschten Leiterbahnen einnimmt. Auch sind photographische Verfahren
50
55
60
65 bekannt, bei denen der Ätzlack die Kupferschicht vollständig bedeckt Der Ätzlack ist photoempfindlich und wird nach Belichtung durch eine den Leiterbahnen entsprechende Maske entwickelt, wobei der Ätzlack beim Entwickeln an den Stellen entfernt wird, an denen später bei dem Ätzvorgang das Kupfer entfernt werden soll.
Es ist auch bekannt, auf eine nicht-kaschierte Grundplatte mittels Siebdruck oder sonstiger Verfahren einen elektrisch leitenden Lack (sogen. Widers*andslack bzw. Leitlack) aufzubringen. Derartige Lacke sind im Handel frei erhältlich. Diese Leitlacke weisen den Nachteil auf, daß sie nicht lötfähig sind, so daß sie zur Herstellung von Leiterplatten, die anschließend mil elektrischen Bauteilen bestückt werden sollen, nicht anwendbar sind, es sei denn die Bauteile werden aufgenietet, was relativ aufwendig ist. Ein weiteres, Problem des Leitlackes liegt in seinem verhältnismäßig hohen spezifischen elektrischen Widerstand gegenüber Leiterbahnen aus Kupfer.
Bei den eingangs erwähnten, kupferkaschierten Leiterbahnplatten tritt hingegen das Problem auf, daß nach dem Ätzvorgang der Ätzlack entfernt werden muß, damit die Leiterbahnen lötfähig werden. Weiterhin oxydiert die von dem Ätzlack befreite Kupferschicht relativ schnell, so daß vor dem Löten das Kupfer entoxydiert werden muß.
Für viele Anwendungsfälle ist es wünschenswert, bestimmte Schaltfunktionen auf der Leiterplatte auszuführen, indem z. B. ein beweglicher, elektrisch leitender Kontakt mit einer bestimmten Stelle einer Leiterbahn in Berührung gebracht wird oder indem benachbarte Leiterbahnen durch einen beweglichen elektrischen Kontakt miteinander verbunden werden. Da das Kupfer relativ leicht oxydiert, mußte die Leiterbahn zumindest an den Kontaktpunkten mit nicht-oxydierenden. elektrisch leitenden Materialien beschichtet werden, wie z. B. mit Gold. Silber oder Nickel, was galvanisch durchgeführt wurde. Um eine solche galvanische Beschichtung durchführen zu können, muß die zu beschichtende Struktur elektrisch zusammenhängend sein, was bei den meisten Leiterbahnplatten nicht der Fall ist. Wollte man aus Kostengninden nur die Kontaktpunkte mit dem Kontaktmaterial, wie z. B. Gold, beschichten, so mußten in einem weiteren Arbeitsvorgang bestimmte Teile der Leiterbahnen mit einem Material abgedeckt werden, das gegenüber dem Galvanik-Bad resistent war. Dies erforderte weitere Arbeitsschritte sowie die Anfertigung entsprechender Masken.
Aufgabe der vorliegenden Erfindung ist es. das eingangs genannte Verfahren dahingehend zu verbessern, daß bei vereinfachter und verbilligter Herstellung der Leiterplatten ein niedrigerer elektrischer Widerstand der Leiterbahnen sowie zuverlässig arbeitende Schaltkontaktpunkte erzielt werden. Weiterhin soll eine diesen Forderungen genügende Leiterplatte geschaffen werden.
Diese Aufgabe wird erfindungsgemäß dadurch gelöst, daß der ätzfeste Lack elektrisch leitend ist. In vorteilhafter Weise wird ein Widerstandslack oder ein Leitlack als ätzfester Lack verwendet, der auf der Kupferoberfläche der Grundplatte verbleibt. Da der elektrisch leitende Lack parallel zu den Kupfefiehefbahnen liegt, wird der elektrische Widerstand der gesamten Leiterbahn beträchtlich reduziert. Ein wesenl· Iicher Vorteil des elektrisch leitenden Lackes liegt darin, daß er nicht bzw. nur in sehr geringem Maße oxydiert,
so daß er ohne zusauiii-he Maßnahmen, wie galvanisches Beschichten mit Edelmetallen, auch an Schaltkontaktpunkten verwendet werden kann. Zusätzlich entfallen gegenüber dem bekannten Herstellungsverfahren die Arbeitsschritte des Entfemens des Ätzlackes sowie des Entoxydierens der freigelegten Leiterbahn. Eine Weiterbildung des Verfahrens besteht darin, daß die auf eine kupferkaschierte Leiterplatte aufgetragenen Leiterbahnen aus Widerstrndslack zunächst einer physikalischen Trocknung unterworfen werden, danach der Ätzvorgang erfolgt und als letzter Arbeitsschritt die Widerstands- und/oder Isolierschichten eine volle thermische Aushärtung (Polymerisation) erfahren.
Wenn auf der Leiterplatte auch elektrische bzw. elektronische Bauelemente aufgelötet werden sollen, so wird nach einer vorteilhaften Weiterbildung der Erfindung im Bereich der Lötpunkte an den Leiterbahnen ein ätzfester, leicht löslicher Ätzlack auf die kupferkasehierte Grundplatte anstelle des elektrisch leitenden Lackes aufgebracht Dies erfolgt in einem gesonderten Arbeitsschritt. Nach Entfernen dieses Ät7lackes liegt die leicht lötbare Kupferschicht frei. Aus der Kombination dieser beiden Drucke ergib' sich der weitere Vorteil, daß bei entsprechender Ausführung der Layouts dieser beiden Drucke der oft nötige Lötstopdruck entfallen kann.
In vorteilhafter Weise ist das erfindungsgemäße Verfahren auch zur Herstellung von Mehrlagen-Leiterplatten anwendbar, bei dem an Kreuzungsstellen der Leiterbahnen nach dem Herstellen einer ersten Leiterbahnschicht ein Isolierlack aufgebracht wird, und anschließend im Bereich des Isolierlackes ein Widerstandslack in Form von Leiterbahnbrücken aufgebracht wird. Hierbei werden erfindungsgemäß die Leiterbahnen alier Schichten bzw. Ebenen, mit Ausnahme der Kreuzungsstellen, in dem ersten Schritt mit dem ätzfesten, elektrisch leitenden Lack beschichtet. Selbstverständlich können auch hier, wie oben beschrieben, Lötpunkte vorgesehen sein.
Eine nach dem erfindungsgemäßen Verfahren hergestellte Leiterplatte weist somit über den Leiterbahnen aus Kupfer einen elektrisch leitenden Lack auf. Dies hat die Vorteile, daß der elektrische Widerstand der Leiterbahnen durch die Parallelschaltung der Kupferschichten und der Schicht aus elektrisch leitendem Lack beträchtlich herabgesetzt ist und daß keim» zusätzlichen Maßnahmen für Schaltkontaktpunkte getroffen werden müssen.
Im folgenden wird die Erfindung anhand zweier Ausführungsbeispiele im Zusammenhang mit den Figuren ausführlicher beschrieben. Es zeigt
F i g. 1 eine Schnittansicht einer Leiterplatte nach der Erfindung:
F i g. 2 eine Draufsicht auf eine Leiterplatte mit einer Kreuzungsstelle und
Fig.3 einen Schnitt längs der Linie FII-III der Fig.Z Einander entsprechende Teile in den einzelnen Figuren sind mit gleichen Bezugszeichen versehen.
Fig. 1 wigt ein erstes Ausführungsbeispiel einer Leiterplatte. Eine Grundplatte 1 aus elektrisch nicht-leitendem Material, wie z.B. Hartpapier, ist mit einer Kupferschicht 2 kaschiert An Stellen der gewünschten Leiterbahnen ist eine Schicht aus ätzfestem, elektrisch leitendem Lack 3, beispielsweise mittels Siebdrucktechnik aufgebracht Eine Leiterplatte wird in folgenden Schritten hergestellt: Auf die mit der Kupferschicht 2 kaschierte Grundplatte 1 wird an den Stellen der gewünschten Leiterbahnen eine Schicht aus ätzfestem, elektrisch leitendem Lack 3 aufgedruckt Nach Trocknung des Lackes 3 wird die nicht von dem Lack 3 bedeckte Kupferschicht 2 in einem Ätzbad weggeätzt, so daß nur das von dem Lack 3 bedeckte Kupfer auf der Grundplatte 1 bestehen bleibt. Anschließend erfolgt eine volle thermische Aushärtung des Lackes 3, die zu einer Polymerisation führt.
In den F i g. 2 und 3 sind schematisch eine Kreuzungsstelle, eine Lötstelle sowie c<n Kontaktpunkt dargestellt Auf der mit der Kupferschicht λ kaschierten Grundplatte 1 wird in einem ersten Arbeitsschritt der ätzfeste, elektrisch leitende Lack an den Steller der gewünschten Leiterbahnen 3, 9 und 10 aufgebracht Die Leiterbahn 3 enthält einen Schaltpunkt 8 in Form einer Verbreiterung. Eine Lötstelle 7 sowie ein Teil der Leiterbahn 5 an der Kreuzungsstelle werden bei diesem
M Schritt nicht mit dem Lack versehen.
Sofern eine Lötstelle, die üblicherweise eine Bohrung 6 enthält, gewünscht wird, wird nach einer Trocknung in einem zweiten Arbeitsschritt an dieser Stelle ein ätzfester, elektrisch nicht-leitender Lack aufgebracht.
In einem zweiten Schritt wird die nicht von ätzfestem Lack bedeckte Kupferschicht 2 weggeätzt
In einem dritten Schritt wird im Bereich der Kreuzungsstelle eine elektrisch isolierende Schicht 4, beispielsweise mittels Siebdruck, aufgebracht und getrocknet.
In einem vierten Schritt wird das fehlende Stück der Kreuzungsstelle aus elektrisch leitendem Lack 5, beispielsweise ebenfalls mittels Siebdruck, aufgebracht Hierbei überlappen sich die Schichten 5 und 9 bzw. 5 und 10, so daß eine einwandfreie elektrische Verbindung zwischen den Schichten 9 und 10 hergestellt wird. Anschließend kann eine vollständige Aushärtung, die zu einer Polymerisation der Widerstands- und/oder Isolierschichten führt, vorgenommen werden.
Sofern eine Lötstelle vorgesehen ist. wird der ätzfeste, elektrisch nicht-leitende Lack an der Lötstelle 7 entfernt, um diese Stelle für das Löten vorzubereiten. Gegebenenfalls kann auch noch eine Entoxydation an dieser Stelle vorgenommen werden.
Hierzu 1 Blatt Zeichnungen

Claims (6)

Patents nrprüche:
1. Verfahren zur Herstellung von Leiterplatten, bei dem auf eine kupferkaschierte Grundplatte ein ätzfester Lack in Form von gewünschten Leiterbahnen aufgebracht wird und nach dem Aushärten des ätzfesten Lackes die nicht mit dem ätzfesten Lack bedeckte Kupferschicht weggeätzt wird, dadurch gekennzeichnet, daß der ätzfeste Lack elektrisch leitend ist.
Z Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der ätzfeste Lack ein Widerstandslack oder ein Leitlack ist, der auf der Kupferoberfläche der Grundplatte verbleibt.
3. Verfahren nach den Anspiüchen 1 und 2, dadurch gekennzeichnet, daß die auf die kupferkaschierte Leiterplatte aufgetragenen Leiterbahnen aus einem Widerstandslack zunächst einer physikalischen Trocknung unterworfen werden, danach der Ätzvorgang erfolgt und als letzte Arbeitsfolge die Widerstands- und/oder Isolierschichten eine volle thermische Aushärtung (Polymerisation) erfahren.
4. Verfahren nach den Ansprüchen 1 oder 3, dadurch gekennzeichnet, daß an Lötpunkten der Leiterbahnen anstelle des ätzfesten, elektrisch leitenden Lackes ein ätzfester, leicht löslicher Ätzlack in einem zusätzlichen Schritt auf die kupferkaschierte Grundplatte aufgebracht wird.
5. Verfahren nach einem der Ansprüche 1 bis 4. zur Herstellung von Mehrlagen-Leiterplatten, bei dem an Kreuzungsstellen der Leiterbahnen nach dem Herstellen einer ersten Leiterbahnschicht ein Isolierlack jufgebracht wird und anschließend im Bereich des Isolierlrckes r.'i elektrisch leitender Lack in Form von Le>«.erbahnbrücken aufgebracht wird, dadurch gekennztichnr, daß der ätzfeste, elektrisch leitende Lack in Form aller Leiterbahnen mit Ausnahme der Kreuzungsstellen aufgebracht wird.
6. Leiterplatte mit einer Grundplatte und einer w darüberliegenden Kupferschicht in Form von Leiterbahnen, hergestellt durch ein Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, daß über den Leiterbahnen aus Kupfer Un elektrisch leitender Lack aufgebracht ist.
DE3013667A 1980-04-09 1980-04-09 Leiterplatte und Verfahren zu deren Herstellung Expired DE3013667C2 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE3013667A DE3013667C2 (de) 1980-04-09 1980-04-09 Leiterplatte und Verfahren zu deren Herstellung
GB8108495A GB2073957B (en) 1980-04-09 1981-03-18 Printed circuit board
FR8106529A FR2480553B1 (fr) 1980-04-09 1981-04-01 Plaquette a circuits imprimes et procede pour sa fabrication
YU927/81A YU42393B (en) 1980-04-09 1981-04-09 Method of making a printed circuit board
IT21004/81A IT1137522B (it) 1980-04-09 1981-04-09 Piastra conduttrice e procedimento per la sua fabbricazione
US06/386,254 US4440823A (en) 1980-04-09 1982-06-08 Printed board for electrical circuits
YU00956/83A YU95683A (en) 1980-04-09 1983-04-27 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE3013667A DE3013667C2 (de) 1980-04-09 1980-04-09 Leiterplatte und Verfahren zu deren Herstellung

Publications (2)

Publication Number Publication Date
DE3013667A1 DE3013667A1 (de) 1981-10-29
DE3013667C2 true DE3013667C2 (de) 1983-01-20

Family

ID=6099597

Family Applications (1)

Application Number Title Priority Date Filing Date
DE3013667A Expired DE3013667C2 (de) 1980-04-09 1980-04-09 Leiterplatte und Verfahren zu deren Herstellung

Country Status (6)

Country Link
US (1) US4440823A (de)
DE (1) DE3013667C2 (de)
FR (1) FR2480553B1 (de)
GB (1) GB2073957B (de)
IT (1) IT1137522B (de)
YU (2) YU42393B (de)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3137279C2 (de) * 1981-09-18 1986-12-11 Wilhelm Ruf KG, 8000 München Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte
GB2137421A (en) * 1983-03-15 1984-10-03 Standard Telephones Cables Ltd Printed circuits
DE3315615A1 (de) * 1983-04-29 1984-10-31 Brown, Boveri & Cie Ag, 6800 Mannheim Verfahren zur herstellung einer multilayer-schaltung
US4657778A (en) * 1984-08-01 1987-04-14 Moran Peter L Multilayer systems and their method of production
US4725478A (en) * 1985-09-04 1988-02-16 W. R. Grace & Co. Heat-miniaturizable printed circuit board
US5298687A (en) * 1990-12-27 1994-03-29 Remtec, Inc. High-density multilayer interconnection system on a ceramic substrate for high current applications and method of manufacture
JPH08107257A (ja) * 1991-09-30 1996-04-23 Cmk Corp 電磁波シールドを有するプリント配線板の製造方法
AT398877B (de) * 1991-10-31 1995-02-27 Philips Nv Zwei- oder mehrlagige leiterplatte, verfahren zum herstellen einer solchen leiterplatte und laminat für die herstellung einer solchen leiterplatte nach einem solchen verfahren
US6218624B1 (en) * 1994-07-05 2001-04-17 Belden Wire & Cable Company Coaxial cable
US6162365A (en) * 1998-03-04 2000-12-19 International Business Machines Corporation Pd etch mask for copper circuitization
DE19936198A1 (de) * 1999-07-31 2001-02-01 Mannesmann Vdo Ag Leiterplatte
WO2001020954A1 (es) * 1999-09-10 2001-03-22 Mecanismos Auxiliares Industriales, Sl Procedimiento para la fabricacion de placas de circuito impreso a partir de lamina dielectrica revestida de cobre
DE19956436A1 (de) * 1999-11-24 2001-06-07 Orga Kartensysteme Gmbh Verfahren zur Herstellung einer Datenträgerkarte
US7905653B2 (en) * 2001-07-31 2011-03-15 Mega Fluid Systems, Inc. Method and apparatus for blending process materials
FR2893478B1 (fr) * 2005-11-14 2011-05-20 Eads Space Transp Sas Circuit imprime a surface non developpable a trois dimensions et son procede de fabrication.
DE102011082945A1 (de) * 2011-09-19 2013-03-21 Osram Ag Elektronische leiterplatte und verfahren zur herstellung einer leiterplatte
TWI437137B (zh) * 2012-06-29 2014-05-11 Viking Tech Corp Metal plating deposition method

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1375143A (fr) * 1963-08-14 1964-10-16 Procédé pour la fabrication de circuits imprimés
US3560256A (en) * 1966-10-06 1971-02-02 Western Electric Co Combined thick and thin film circuits
DE2059425A1 (de) * 1970-12-02 1972-06-22 Siemens Ag Partieller Aufbau von gedruckten Mehrlagenschaltungen
FR2247051A1 (en) * 1973-10-05 1975-05-02 Ass Ouvriers Instr Precision Glycerophthalic lacquer for screen printing circuit boards - eliminates need to use photoresists
US3998677A (en) * 1974-11-21 1976-12-21 Western Electric Company, Inc. Technique for using solder etch resist in generation of patterns on printed wiring boards
DE2748271C3 (de) * 1977-10-27 1981-07-16 Wilhelm Ruf KG, 8000 München Gedruckte Leiterplatte und Verfahren zur Herstellung derselben
DE2815982A1 (de) * 1978-04-13 1979-10-18 Bosch Gmbh Robert Maske zur herstellung von einfach und doppelseitig bedruckten schaltungen

Also Published As

Publication number Publication date
DE3013667A1 (de) 1981-10-29
IT8121004A0 (it) 1981-04-09
YU92781A (en) 1983-10-31
FR2480553B1 (fr) 1985-07-19
GB2073957A (en) 1981-10-21
FR2480553A1 (fr) 1981-10-16
YU42393B (en) 1988-08-31
US4440823A (en) 1984-04-03
YU95683A (en) 1986-06-30
IT1137522B (it) 1986-09-10
IT8121004A1 (it) 1982-10-09
GB2073957B (en) 1984-02-01

Similar Documents

Publication Publication Date Title
DE3013667C2 (de) Leiterplatte und Verfahren zu deren Herstellung
DE1271235B (de) Verfahren zur Herstellung von leitenden Verbindungen zwischen den leitenden Schichten einer elektrischen Schaltungsplatte
DE1817434B2 (de) Verfahren zur Herstellung einer elektrischen Leitungsanordnung
DE3502744C2 (de)
DE4307784C2 (de) Verfahren zum Herstellen von mit Pads versehenen Leiterplatten für die SMD-Bestückung
DE1085209B (de) Gedruckte elektrische Leiterplatte
DE68906160T2 (de) Gedruckte Schaltungsplatte.
DE3137279C2 (de) Verfahren zur Herstellung von Mehrlagen-Leiterplatten sowie nach dem Verfahren hergestellte mehrlagige Leiterplatte
DE3045280C2 (de) Verfahren zur Bildung von elektrischen Leiterbahnen auf einem isolierenden Substrat
DE1142926B (de) Verfahren zur Herstellung gedruckter Schaltungsplatten
EP0030335A2 (de) Elektrische Leiterplatte
EP0073904A2 (de) Verfahren zur Herstellung von gedruckten Schaltungen
DE1206976B (de) Verfahren zum Herstellen gedruckter Schaltungen nach der Aufbaumethode
DE1930642A1 (de) Leiterplatte zum Aufnehmen und Verbinden elektrischer Bauelemente
DE2838982B2 (de) Verfahren zum Herstellen von Mehrebenen-Leiterplatten
EP0278485B1 (de) Verfahren zur Herstellung eines Digitalisiertabletts
DE3522852C2 (de) Verfahren zur Herstellung eines Zwischenträgers für Halbleiterkörper
WO1985000085A1 (fr) Carte imprimee pour le montage en surface de circuits integres miniature et procede de fabrication de telles cartes imprimees
DE1615853A1 (de) Verfahren zum Herstellen von gedruckten Schaltungen
DE2202077A1 (de) Verfahren zur Herstellung von Mehrlagenleiterplatten
DE2013258C3 (de) Verfahren zur Herstellung von stiftförmigen Anschlußteilen einer gedruckten Schaltungsplatte
DE102019132852A1 (de) Verfahren zum Herstellen eines Leiterstrukturelements und Leiterstrukturelement
DE2748271C3 (de) Gedruckte Leiterplatte und Verfahren zur Herstellung derselben
DE19955537B4 (de) Verfahren zur Herstellung eines Trägerelementes für einen IC-Baustein
DE3840207A1 (de) Verfahren zur herstellung einer leiterplatte mit mehreren leiterbahnebenen und entsprechende multilayer-leiterplatte

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8125 Change of the main classification

Ipc: H05K 3/06

8126 Change of the secondary classification

Ipc: ENTFAELLT

AG Has addition no.

Ref country code: DE

Ref document number: 3137279

Format of ref document f/p: P

D2 Grant after examination
AG Has addition no.

Ref country code: DE

Ref document number: 3137279

Format of ref document f/p: P

8363 Opposition against the patent
8365 Fully valid after opposition proceedings
AG Has addition no.

Ref country code: DE

Ref document number: 3137279

Format of ref document f/p: P

8339 Ceased/non-payment of the annual fee