[go: up one dir, main page]

JPH045844A - Ｉｃ搭載用多層回路基板及びその製造法 - Google Patents

Ｉｃ搭載用多層回路基板及びその製造法

Info

Publication number
JPH045844A
JPH045844A JP2107114A JP10711490A JPH045844A JP H045844 A JPH045844 A JP H045844A JP 2107114 A JP2107114 A JP 2107114A JP 10711490 A JP10711490 A JP 10711490A JP H045844 A JPH045844 A JP H045844A
Authority
JP
Japan
Prior art keywords
conductive
circuit board
mounting
multilayer circuit
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2107114A
Other languages
English (en)
Inventor
Yasuyuki Tanaka
康行 田中
Chikafumi Omachi
大町　親文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Mektron KK
Original Assignee
Nippon Mektron KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Mektron KK filed Critical Nippon Mektron KK
Priority to JP2107114A priority Critical patent/JPH045844A/ja
Priority to PCT/JP1991/000523 priority patent/WO1991016726A1/ja
Priority to US07/778,178 priority patent/US5260518A/en
Publication of JPH045844A publication Critical patent/JPH045844A/ja
Priority to US08/011,004 priority patent/US5317801A/en
Pending legal-status Critical Current

Links

Classifications

    • H10W70/093—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H05K3/3465—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H10W70/611—
    • H10W70/635—
    • H10W90/701—
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0393—Flexible materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0302—Properties and characteristics in general
    • H05K2201/0305—Solder used for other purposes than connections between PCB or components, e.g. for filling vias or for programmable patterns
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845—Stepped hole, via, edge, bump or conductor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H10W72/07236—
    • H10W72/227—
    • H10W72/242—
    • H10W72/251—
    • H10W72/287—
    • H10W72/29—
    • H10W72/926—
    • H10W72/934—
    • H10W72/9415—
    • H10W74/147—
    • H10W90/724—
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は可撓性回路基板等を用いて構成される多層回路
基板に対してＩＣペアチップを直接的に実装可能に構成
したＩＣ塔載用多層回路基板及びその為の製造法に関す
る。更に具体的に云えば、本発明は多層回路基板の所要
部位に孔部を形成し、この穿孔部に施すメッキ手段又は
導電部材の充填手段と協働してこの回路基板外部に突出
する導電性バンプ部材を形成し、該導電性バンプ部材に
よりこの回路基板の所望の導電層とＩＣペアチップのパ
ッドとの間の確実な電気的接続を図れるように構成した
ＩＣ塔載用多層回路基板及びその為の好適な製造法に関
する。
「従来の技術」 可撓性回路基板等にＩＣペアチップを実装する為の手法
として突出形成したリードフィンガーを用いるタブ方式
は周知であるが、この方式は主に単層の回路基板に採用
されるものであって、多層の可撓性回路基板の場合には
、第９図に示す如く各々所要の回路配線パターンを形成
した内外層の導電層２〜７を適宜な絶縁基材を介して積
層したフリップチップ方式による可撓性多層回路基板１
を製作し、ＩＣペアチップ９は外層導電層２．３に於け
る接続端部２Ａ、３Ａの部分で夫々バンプ９Ａ、９Ｂを
介して接続実装される。図示の場合、外層の導電層２は
内層の導電層４と導通化することなく他の外層導電Ｎ６
にスルーホール導通部８の部分で接続されており、また
他の外層導電層３はその他の内層導電層５及び外層導電
層７とスルーホール導通部８Ａで相互に導通接続されて
いる。
そして、これらのスルーホール導通部８．８ＡはＩＣベ
アチップ９の接続用バンプ９Ａ、９Ｂ乃至は接続端部２
Ａ、３Ａから適宜離れた部位に形成されている。回路基
板ｌの接続端部２Ａ、３ＡとＩＣベアチップ９の接続用
バンプ９Ａ、９Ｂとは半田で相互に接続するのが一般的
である為、斯かるフリップチップ構造の可撓性多層回路
基板１の場合でもそれらの接続端部２Ａ、３Ａの周辺に
は半田流れ防止ダム１０、ＩＯＡが配設される。
「発明が解決しようとする課題」 上記の如きフリップチップ方式に従った可撓性多層回路
基板ｌの構造では、内外層の各導電層を相互接続する為
のスルーホール導通部８．８ＡをＩＣベアチップ９の実
装部位に配設することは斯かるスルーホール導通構造か
ら困難であること、半田流れ防止グム１Ｏ１ＩＯＡを設
ける必要がること等からＩＣベアチップ９の実装部を高
密度にこの回路基板１に構成することは大きな制約を伴
うので、ＩＣベアチップ９の実装密度の割合には一般に
この種形態の回路基板１は大型となる他、相互接続用バ
ンプ９Ａ、９ＢもＩＣベアチップ９の側に配設する必要
があり、その為の多数の工程と上記の如き半田流れ防止
ダムの必要性と相俟ってこの方式によるＩＣ搭載方式に
伴うコスト高は避けられない。
方、従来手法でスルーホール導通部８．８Ａを形成する
為には所要導通個所にドリルで透孔を穿設する必要があ
るが、その際の高回転のドリル穿孔時の摩擦熱による好
ましくないスミア発生とその除去処理の問題が付随する
こと、この種形態の可撓性回路基板等の柔軟質材料の場
合に於けるドリル穿孔径には一定の限度があること、更
に、多層化処理工程に際しても所要層に於けるランド位
置合わせ処理と穿孔位置合わせ処理に関連して少なから
ざる困難を生ずる。
「発明の目的及び構成」 本発明は多層回路基板の所望の導電層と電気的接続を図
る為の孔部をこの回路基板の所要部位に形成し、該穿孔
部に施すメッキ手段又は導電部材の充填手段と協働して
この回路基板外部に突出する導電性バンプ部材を形成し
、この導電性バンプ部材により回路基板の所望の導電層
とＩＣペアチップのパッドとの間の確実な電気的接続を
図れるようしたＩＣ塔載用多層回路基板を製作し、この
多層回路基板に形成したバンプ部材に対してＩＣペアチ
ップを熱融着法、超音波ボンディング或いはレーザー光
や赤外光等の手段で容易迅速に実装できるように構成し
たＩＣ搭載用多層回路基板及びその製造法を提供するも
のである。
その為に本発明のＩＣ塔載用多層回路基板では、絶縁基
材を介して所要の回路配線パターンを形成した複数の回
路用導電層を積層するように構成された多層回路基板に
於いて、上記回路用導電層間に相互の導通を与えるべき
所要部位にそれら導電層の端部を段状に露出させる為の
段状孔部を形成し、上記各導電層の間を電気的に接続す
るために上記段状孔部に層間導通部材を設け、該層間導
通部材上に削設され且つこの層間導通部材から回路基板
外部に突出するＩＣパッド接合用導電性バンプ部材を備
えるように構成したものである。
」二記の如きＩＣ塔載用多層回路基板に於いて、層間導
通部材は導電性バンプ部材と電気的に接合したメッキ部
材若しくは充填導電性部材からなるバンプ台座で構成す
るか又は層間導通部材と導電性バンプ部材とを半田メッ
キ等の手段による同一の導電性部材で構成することも自
在であり、これらの導電性バンプ部材を半田部材で構成
する場合にはりフロー処理によってその突出部位を半球
状に形成することができる。
ＩＣペアチップと接続するための上記のようなバンプ構
造は、また、回路用導電層に於ける特定の回路用導電層
に達する導通用孔部を形成し、該導通用孔部に設けられ
て上記特定の回路用導電層と電気的に接合した導通部材
を設け、該導通部材上に配設され且つ該導通部材からこ
の回路基板の外部に突出してＩＣパッドと電気的に接合
可能な導電性バンプ部材として構成するこ−とも好適で
あって、斯かる導電性バンプ構造に関しても上記の如き
バンプ台座や導通部材と導電性バンプ部材との同一部材
形成等による手法を適宜採用できる。
このようなＩＣ搭載用多層回路基板を製作する手法とし
ては、外層の回路用導電層を除き内層の回路用導電層に
は予め所要の回路配線パターンを形成し、該内外層各回
路用導電層しこ対して相互の導通を形成すべき所要部位
に於いて上記各導電層にその孔径が漸次増大する導通用
孔をエキシマレザー手段等で形成した後、この内外層各
回路用導電層を絶縁基材の介在下に相互に積層接合し、
上記各導電層に相互導通を形成すべき対応個所の」二記
各絶縁基材を除去して各導電層部分が段状に露出する段
状孔部を形成し、この段状孔部に層間導通部材を形成し
た後、上記外層の回路用導電層に対して所要の回路配線
パターンニング処理を施し、次いてこの回路基板の外部
に突出するように上記層間導通部材上にＩＣパッド接合
用導電性バンプ部材を形成するという基本的な各工程の
採用が好適である。
ここで、上記段状孔部の形成工程以降の工程は、該段状
孔部に半田メッキ処理を施して上記各導電層間を電気的
に導通させると共にその半田メッキ部材の一部がこの回
路基板の外部に突出してＩＣパッドと接合する為の導電
性バンプ部材を形成した後、上記外層回路用導電層に対
して所要の回路配線パターンニング処理を施すように変
更することにより、上記層間導通部材と導電性バンプ部
材とを同一の導電性部材で形成することもできる。
更には、上記内外層回路用導電層の特定の回路用導電層
に対して導通を形成する対応部位に於ける他の回路用導
電層部分をその導通に関与しない大きさに除去した後、
上記内外層各回路用導電層を絶縁基材の介在下に相互に
積層接合し、次いで導通形成する対応個所の上記各絶縁
基材を除去して上記特定の導電層部分を露出させる導通
用孔部を形成し、該孔部に導通部材を形成した後、上記
外層の回路用導電層に対して所要の回路配線バタンニン
グ処理を施した後、この回路基板外部に突出するように
上記層間導通部材上にＩＣパッド接合用導電性バンプ部
材を形成する各工程からなる手法の採用により、特定の
回路用導電層に対してＩＣパッド接合用導電性バンプ部
材を形成することが可能となる。斯かるバンプ構造の場
合でも上記と同様に導通用孔部の形成工程以降の工程を
、該孔部に半田メッキ処理を施して該特定の導電層部分
と電気的に接合されたその半田メッキ部材の一部がこの
回路基板の外部に突出するＩＣパッド接合用導電性バン
プ部材を形成した後、上記外層の回路用導電層に対して
所要の回路扉線パターンニング処理を施すように変更す
ることによって、上記層間導通部材と導電性バンプ部材
とを同一の導電性部材で形成することが可能となる。そ
して、上記の如き手法の組合せにより、同一の多層回路
基板に対して構造の異なる既述のＩＣパッド接合用導電
性バンプ部材を具備させることも出来る。
上記種々の手法に於ける各工程の具体的な処理方法は以
下の実施例中で詳述される。
「実　施　例」 １．第１図（１）〜（３）は本発明の一実施例によって
構成されたＩＣ搭載用多層回路基板の概念的要部断面構
成図を示し、同図（１）に於いて、二層構造の回路基板
を構成する為の内層の導電層１１及び外層の導電層１２
は各々銅箔等の箔状導電材に対する常法のパターンニン
グ処理により所要の回路配線パターンを備えるように形
成され、これらの内外側導電層１１．１２はポリイミド
フィルム等の適当な可撓性絶縁基材１３．１４を介して
相互に積層される。そして、ＩＣペアチップを実装すべ
き該当個所に、図では説明の便宜上−個のみを示すが、
外層専制１２を底部として内層導電層１１の周縁部を露
出させる為の段状の孔部１７を形成し、この孔部１７に
内外側導電層１１．１２を導通させる層間導通部材とし
ての段状に形成したメッキ手段による導電性バンプ台座
１５を具備させ、このバンプ台座１５上に半田メッキ処
理とそのリフロー処理によって図の如くこの回路基板か
ら外部に半球状に突出形成された機械的強度並びに電気
的特性の極めて良好なＩＣパッド接合用導電性バンプ部
材１６を構成することができる。
上記に於いて、層間導通構造を形成する段状の導電性バ
ンプ台座１５の為の段状孔部１７は内層導電層１１の他
に上層の導電層を有する構造ではその各導電層が下層か
ら上層に移行するに応じてその孔径が漸次増大し上部の
孔径が下部回路基板の位置合わせ最大ずれ量を好適に吸
収できる程度に形成されるものであって、斯かる段状孔
部１７の形成態様によって内外層各回路基板の相互積層
接合処理を格段に軽減化させるものでる。
上記の如きメッキ手段による段状導電性バンプ台座１５
に代えて段状孔部１７内に第１図（２）の如く銀ペース
ト、半田若しくは半田ペースト等の充填自在な適宜な導
電部材を設けることによって同図の如く形成した充填導
電性バンプ台座１５Ａ上に同様な半球状導電性バンプ部
材１６Ａを構成することも可能である。更に、上記構造
の導電性バンプ台座１５或いは１５Ａを介在させる導電
性バンプ部材の形成態様に代えて、第１図（３）に示す
とおり、段状孔部１７に対する半田メッキ手段とそのリ
フロー処理により層間導通部材と導電性バンプ部材とを
同一の導電性部材で形成することの可能な伯のＩＣパッ
ド接合用導電性バンプ部材１６Ｂを構成できる。
第２図（１）〜（３）は第１図に示す層間導通構造の導
電性バンプ部材１６．１６Ａ或いは１６Ｂと内外導電層
に於ける特定の導電層と導通化された他の構造の導電性
バンプ部材とを同一の多層回路基板に形成したＩＣ搭載
用多層回路基板を示し、第２図（１）の構造では第１図
（１）の導電性バンプ部材１６に加えて、他の外層の導
電層１２Ａには接続されず内層の導電層１１に対しての
み導電性バンプ台座１５Ｂを介して導通化された半球状
の導電性バンプ部材１６Ｃを備えるように構成されてお
り、また、第２図（２）の場合では内層導電層１１には
接続されず他の外層導電層１２Ｂにのみ接続する為の導
電性バンプ台座１５Ｃを形成してこの台座１５Ｃ上に同
様な半球状の導電性バンプ部材１６Ｄを構成したものと
上記の導電性バンプ部材１６とを同一の多層回路基板に
形成した例を示す。同様に、第２図（３）のＩＣ搭載用
多層回路基板では、第１図（３）の導電性バンプ部材１
６Ｂの他に、外層導電層１２Ｂに対してのみ接続された
導電性バンプ台座なしの半田メッキ部材で直接的に形成
した導電性バンプ部材１６Ｅを備えるように構成された
ものである。そして、図示しないが第１図（２）に示す
如き導電性バンプ部材１６Ａと上記導電性バンプ部材１
６Ｃ１１６Ｄ若しくは１６Ｅの構造とを上記同様に同一
の多層回路基板に構成することも勿論可能であって、実
装すべきＩＣペアチップとこの多層回路基板との関連に
於いて上記の如き種々の構造によるＩＣパッド接合用導
電性バンプ部材を組合せ可能に構成できる。
第３図（１）〜（７）は第１図（１）に示すＩＣ搭載用
多層回路基板の製造工程図であって、同図（１）の如く
先ずポリイミドフィルム等の適当な可撓性絶縁基材１３
の両面に導電層１１．１８を有する可撓性両面銅張積層
板等の材料と、同じく可撓性絶縁基材１４の片面に導電
層２２を設けた可撓性片面銅張積層板等の材料とを用意
し、導電層１１に対しては所要の回路配線パターンをエ
ツチング形成すると共に以下の如く層間導通な要する対
応個所の導電層１１．１８部分を同時にエツチング除去
して絶縁基材１３を適宜露出させる各々大小の孔部１９
．２０を形成する。この段階では片面銅張積層板の導電
層２２にはパターンニング処理を加えずそのままとする
。導電層１８は回路１線パターンを形成する為のもので
はなく、後述の如く段状孔部を穿設する際のマスクとし
て機能するものであるから、この導電層１８は他の導電
層に比して薄いものを使用することが出来る。
ここで、上記両銅張積層板は絶縁基材と導電層とを接着
剤で貼着した一般的な材料の他、例えば所要の厚さの銅
箔等の導電層に対する絶縁基材の為のフィルム部材のキ
ャスティング手段若しくは上記の如き可撓性の絶縁基材
に対する導電部材のスパッタリング又はイオン蒸着等の
手法によって導電層を形成した後、この導電層上にメッ
キ手段で他の導電層を厚付して構成できる無接着剤型の
積層板材料を使用することも出来る。
また、内層となる導電層１１の他に更に内層の導電層を
有する多層回路基板を構成する場合には、下層から上層
の導電層に移行するに応じて上記の如き孔部２０の径が
漸次的に増大するように形成し、下層の孔部はその上層
の孔部に含まれる態様に形成することによって、以下の
各層の積層処理時に於ける基板の相互の位置ずれの問題
を格段に軽減できる。
そこで、適当なプリプレグ又は接着剤２１を介して同図
（２）の如く上記両回路基板を積層接合した後、上記孔
部により露出する絶縁基材部位を除去して同図（３）に
示す如き段状孔部１７を形成するものである。その際、
適当なマスク手段の併用による化学的樹脂エツチング手
法も採用可能であるが、エキシマレーザ−手段を用いて
絶縁材に対する除去処理を行うのが好適あって、この場
合には煩雑なマスク形成処理等の必要性なく、各々の孔
部端の導電層１１．１８部位をマスク相当部材として機
能させながら高能率迅速に上記各孔径の関係で構成され
る段状孔部１７を形成可能である。
斯かる段状孔部１７を形成した段階に於いてこの積層体
を無電解銅メッキ処理に付し、更に必要ならばその上に
電解銅メッキ処理を施して前工程で形成した段状孔部１
７の内周面に同図（４）に示す如く段状層間導通部材２
３を形成する。斯かる段状層間導通部材２３により外層
と内層の各導電層１１．２２は電気的に接続された状態
となる。
次いで、外層の導電層２２に対するフォトリソグラフ等
の公知手法の採用による所要の回路配線パターンニング
処理と上層の導電層１８に於ける不要部分のエツチング
除去処理とを施すことにより、同図（５）のようにパタ
ーンニングされた外層の導電層１２と内層の導電層１１
を電気的に接続した構造の段状導電性バンプ台座１５を
構成できるので、以下、同図（６１、ｆ７）の如くバン
プ台座１５に対する半田メッキ処理２４とそのりフロー
処理により第１図に示す如き段状の層間導通部材として
の段状導電性バンプ台座１５上に回路基板外部に突出す
る半球状のＩＣパッド接合用導電性バンプ部材１６を備
えたＩＣ搭載用多層回路基板を製作できる。
上記工程に於いて、第３図（３）の段状孔部１７の穿設
工程終了後、第４図ｆｌ）に示す如（該段状孔部１７内
に銀ペースト、半田又は半田ペースト等の適宜な導電性
部材を充填処理することにより層間導通部材を構成する
他の構造からなる導電性バンプ台座１５Ａを形成するこ
とができ、次いで第３図（５）のパターンニング処理工
程を施した後、上記バンプ台座１５Ａの面上に半田メッ
キ２５を被着形成し、これに第４図（２）に示す如くリ
フロー処理を加えることによってバンプ台座１５Ａがら
外部に突出する構造の第１図（２）に示す半球状の導電
性バンプ部材１６Ａを構成できる。なお、外層パターン
ニング処理工程は導電性バンプ台座１５Ａの充填処理形
成前に行うことも出来る。
また同様に、第３図（３）の段状孔部１７の穿設工程終
了後、第５図（１）の如くその段状孔部］７に対する半
田メッキ２６の充填処理工程でバンプ台座なしの層間導
通部材を構成し、斯かる工程の前後に於いて上記同様な
外層パターンニング処理工程を行った後、第５図（２）
の如く該半田メッキ２６にリフロー処理を加えることに
より層間導通部材とバンプ部材とを同一な半田部材で構
成した第１図（３）に対応する半球状の導電性バンプ部
材１６Ｂを構成することが出来る。
第６図〜第８図は多層回路基板の特定の導電層に対して
上記の如き半球状の導電性バンプ部材を突出形成する為
の手法を示し、それらの製造法は既述の各工程と類似の
ものであって、第３図に示す符号と同一の部材はそれら
と同一の構成要素を示している。即ち、内層の導電層１
１には接続することなく、第２図（２）のとおり、外層
の導電層１２Ｂと導通接続する導電性バンプ部材１６Ｄ
を製作するには、先ず第６図（１）に示す如くマスク用
導電層１８に形成する孔部１９Ａの径より内層の導電層
１１に設ける孔部２ＯＡの径を適宜大きくなるように内
層導電層１１の回路配線パターンユング処理時に上記両
孔部１９Ａ、２ＯＡを形成し、以下、既述の工程と同様
に第６図（２）の如く両回路基板の積層処理を行い、そ
こで同図（３）のようにエキシマレーザ−手段等で上記
孔部１９Ａに位置する絶縁基材１３．１４の部分を除去
して外層導電層２２のみを露出させる導通用孔部２７を
形成する。内層の回路配線パターン導電層１１は上記孔
部２ＯＡの形成によってバンプ部材形成の為の上記導通
用孔部２７には露出せず、それは絶縁層を介してこの導
通用孔部２７から後退した部位に配設されるので、導電
性バンプ部材と導通関係に置かれることはない。
そこで、第３図（４）〜（７）と同様に第６図（４）の
とおり導通用孔部２７に対する無電解メッキと必要に応
じて行う電解メッキの厚付は処理とにより該孔部２７に
露出する外層導電層２２の部分と電気的に接合された導
通部材２８を形成した後、外層導電層２２に対する回路
配線パターンニングとマスク用導電層１８に於ける不要
部分除去の為のエツチング処理によって同図（５）のよ
うな回路配線パターン化した導電層１２Ｂと断面凹型状
の導電性バンプ台座１５ｃを形成し、次いで斯かるバン
プ台座１５Ｃと導電層１２Ｂの形成処理工程の前又は後
に行うことの可能な導電性バンプ台座１５Ｃに対する同
区（６）の半田メッキ２９の被層処理と同図（７）のり
フロー処理によって該バンプ台座１５Ｃに強固に接合さ
れ目つこの回路基板から外部に突出する導電性バンプ部
材１６Ｄを製作することができる。
ここで、第２図（１）の如く外層の回路配線パターン１
２Ａとは導通せず、内層導電層１１にのみ導通接続した
導電性バンプ部材１６ｃを構成する為には、上記工程の
前段に変更を加える。即ち、第６図（１）の開始工程に
於いて、内層導電層１１には孔部２ＯＡを設けることな
く所要の回路配線パターンニング処理を施し、且つマス
ク用導電層１８には所要の大きさの孔部１９Ａを形成し
、側基板の積層工程後にその孔部１９Ａに現れた絶縁基
材１３の部分のみをエキシマレーザ−手段等で適宜除去
して内層導電層１１を部分的に露出させ、以下、前記工
程と同様にその導通用孔部に対する導通部材の被着処理
工程、外層導電層２２に対する回路配線パターン１２Ａ
及び導電性バンプ台座１５Ｂの形成工程、該バンプ台座
１５Ｂへの半田メッキ被着処理とそのリフロー処理工程
により、内層導電層１１にのみ導通化した第２図（１，
１に示す導電性バンプ部材１６ｃを得ることが出来る。
更に、第６図（４）の無電解メッキ処理等による導通部
材２８の形成手段に代えて、同図（３）に示ず導通用孔
部２７に既述の導電性部材を充填して第７図の如く導電
性バンプ台座１５Ｄを形成し、このバンプ台座１５Ｄに
対する半田メッキ処理とりフロー処理によって、同図の
とおり外層導電層１２Ｂにのみ導通接続した半球状の導
電性バンプ部材１６Ｆを製作することが可能となる。同
様に、第６図（３）の導通用孔部２７への半田メッキ処
理を施す変更工程と上記と同様なその後段の工程の採用
によって、第８図に示すとおり外層の導電層１２Ｂにの
み導通接続された他の半球状の導電性バンプ部材１６Ｅ
をも構成することができ、これは第２図（３）に既述し
たＩＣパッド接合用導電性バンプ部材１６Ｅに応用され
る。
なお、第２図ｆｌ）に示すとおり、内層の導電層１１と
のみ導通接続した導電性バンプ部材の構造に第７図及び
第８図と同様な手法に従って構成される充填導電性バン
プ台座を介した導電性バンプ部材或いは半田メッキ手段
のみで形成した導電性バンプ部材を構成することも可能
である。そして、第３図〜第５図に関連して説明した複
数の導電層間を導通接続する構造の導電性バンプ部材の
製作手法と第６図〜第８図に関連して説明した特定の導
電層に対して導通接続する構造の導電性バンプ部材の製
作手法とを応用することによって、三層以上の導電層を
備える多層回路基板構造に於いて、成る−又はそれ以上
の導電層とは導通接続せず、他の複数の導電層相互間を
層間導通接続するＩＣパッド接合用導電性バンプ部材の
構造も実用に際して任意に実施できる。
上記態様により種々の構造に構成可能な導電性バンプ部
材はＩＣペアチップの構造又はその機能と関連してそれ
を搭載させる多層回路基板の構造等に対応させて最適な
導電性バンプ部材の選択又はそれらの組合せが可能であ
り、また、上記の如き多層回路基板構造は可撓性多層回
路基板の他、可撓性と硬質の両回路基板からなるハイブ
リッド構造にも任意に応用可能である。
「発明の効果」 ＩＣペアチップを搭載させるバンプとして機能するＩＣ
パッド接合用導電性バンプ部材は、絶縁基材に埋設され
その先端部が外部に半球状に突出した状態で絶縁基材に
支持された構造である為、機械的強度と電気的特性の優
れたものであって月つ位置精度の高いＩＣパッド接合用
導電性バンプ部材を製作できる。
このようなＩＣパッド接合用導電性バンプ部材を設ける
為に絶縁基材に形成する必要のある導通用孔部はエキシ
マレーザ−手段等の採用によって工程を大幅に削減しな
がら高能率迅速に形成することが可能であり、また、従
来のドリル穿孔法に於りるスミア発生の問題に影響され
ることなく、微小孔の形成も好適に処理できる。
本発明の手法により製作されるＩＣパッド接合用導電性
バンプ部材は半田メッキ部材を使用して半球状に安価に
突出形成してＩＣペアチップとの接続実装処理を簡便に
実施できる。
多層回路基板に於ける複数の導電層の相互間を導通接続
する導電性バンプ部材の構造及び特定の導電層に導通接
続可能な他の導電性バンプ部材の構造を単独又は組合せ
て製作可能である為、ＩＣベアデツプの構造又はその機
能と関連してそれを搭載させる多層回路基板の構造など
に対応させて仕様に最適な導電性バンプ部材を高い設計
自由度で構成できる。
上記のように種々の構造からなる導電性バンプ部材はＩ
Ｃペアチップのパッドに対応した位置の多層回路基板部
位に配設てきる為、多層回路基板の配線密度の向上化を
図れることとなり、従ってこの種の多層回路基板サイズ
のコンパクト化も更に促進できる。
現今のＩＣベアデツプの実装処理に有利なエリアボンデ
ィング、即ち面実装を可能にする最適なＩＣ搭載用多層
回路基板を提供できる。
【図面の簡単な説明】
第１図（１）〜（３）は本発明の一方の手法に従って複
数の導電・層相方間を導通接続する構造のＩＣパッド接
合用導電性バンプ部材を備えたＩＣ搭載用多層回路基板
の概念的な要部拡大断面構成図、第２図（１）〜（３）
は同一の多層回路基板に対して複数の導電層相互間を導
通接続するＩＣパッド接合用導電性バンプ部材と特定の
導電層に関して導通接続する他の構造のＩＣパッド接合
用導電性バンプ部材とを具備させるように構成した本発
明の他の手法による同様なＩＣ搭載用多層回路基板の概
念的な要部拡大断面構成図、 第３図（１）〜（７）は第１図（１）に示した構造のＩ
Ｃ，パッド接合用導電性バンプ部材を有するＩＣ搭載用
多層回路基板の主要な製造工程図、第４図ｆｌ）　、　
　（２）は第３図の製造工程図と関連して第１図（２）
のＩＣパッド接合用導電性バンプ部材を備えたＩＣ搭載
用多層回路基板の要部製造工程図、 第５図（１１、ｆ２）は第３図の製造工程図と関連して
第１図（３）のＩＣパッド接合用導電性バンプ部材を備
えたＩＣ搭載用多層回路基板の要部製造工程図、 第６図（１）〜（７）は本発明の伯の手法に従って特定
の導電層に対して導通接続された構造のＩＣパッド接合
用導電性バンプ部材を備えたＩＣ搭載用多層回路基板の
主要な製造工程図、 第７図は第６図の製造工程を変更して充填導電部材によ
って形成した導電性バンプ台座付きＩＣパッド接合用導
電性バンプ部材を有するＩＣ搭載用多層回路基板の概念
的な要部拡大断面構成図、第８図は同じく第６図の製造
工程に変更を加えて導電性バンプ台座無しの半田メッキ
部材でＩＣパッド接合用導電性バンプ部材を直接的に構
成ずるようにしたＩＣ搭載用多層回路基板の概念的な要
部拡大断面構成図、そして、 第９図は従来構造のＩＣ搭載用多層回路基板を説明する
為の概念的な要部拡大断面構成図である。 １１・　内層の導電層 １２：　外層の導電層 １３、１４　：　　絶　　縁　　基　　材１５〜１５Ｄ
＝　導電性バンプ台座 １６〜１６Ｆ：　　導電性バンプ部材 １７　：　　段　　状　　孔　　部 １８：　マスク用の導電層 １９．１９Ａ：　導電層の孔部 ２０．２０Ａ：　導電層の孔部 ２１　：　　接　　　　着　　　　層 ２２　：　　導　　　　電　　　　層 ２３：　　層間導通部材 ２４〜２６：　半田メッキ ２７：　導通用孔部 ２８　：　　導　　通　　部　　材 ２９：　半田メッキ 第 図 第 図 第 図 　ｚ 第 図 第 図 ２Ｂ 手

Claims (39)

    【特許請求の範囲】
  1. （１）絶縁基材の介在下に所要の回路配線パターンを形
    成した複数の回路用導電層を積層するように構成された
    多層回路基板に於いて、上記回路用導電層間に相互の導
    通を与えるべき所要部位にそれら導電層の端部を段状に
    露出させる為の段状孔部を備え、上記各導電層の間を電
    気的に接続する為に上記段状孔部に層間導通部材を設け
    、この層間導通部材上に配設され且つ該層間導通部材か
    らこの回路基板外部に突出するＩＣパッド接合用導電性
    バンプ部材を備えるように構成したことを特徴とするＩ
    Ｃ塔載用多層回路基板。
  2. （２）前記層間導通部材を上記導電性バンプ部材と電気
    的に接合された導電性部材からなるバンプ台座で構成し
    たことを特徴とする請求項（１）のＩＣ塔載用多層回路
    基板。
  3. （３）前記バンプ台座が上記段状孔部内に露出した上記
    各導電層を電気的に接続する段状のメッキ部材で構成さ
    れた請求項（２）のＩＣ塔載用多層回路基板。
  4. （４）前記メッキ部材が無電解メッキ層を具備する請求
    項（３）のＩＣ塔載用多層回路基板。
  5. （５）前記バンプ台座が上記段状孔部に充填されて上記
    各導電層を電気的に接続する導電性部材である請求項（
    ２）のＩＣ塔載用多層回路基板。
  6. （６）前記導電性バンプ部材をリフロー自在な半田部材
    で構成した請求項（１）〜（５）のいずれかに記載のＩ
    Ｃ塔載用多層回路基板。
  7. （７）前記層間導通部材と上記導電性バンプ部材とが同
    一の導電性部材で構成された請求項（１）のＩＣ塔載用
    多層回路基板。
  8. （８）前記導電性部材をリフロー自在な半田部材で構成
    した請求項（７）のＩＣ塔載用多層回路基板。
  9. （９）前記導電性バンプ部材に於ける回路基板からの突
    出部位を半球状に構成した前記請求項のいずれかに記載
    のＩＣ塔載用多層回路基板。
  10. （１０）絶縁基材の介在下に所要の回路配線パターンを
    形成した複数の回路用導電層を積層するように構成され
    た多層回路基板に於いて、上記回路用導電層に於ける特
    定の回路用導電層に達する導通用孔部を備え、この導通
    用孔部に設けられて上記特定の回路用導電層と電気的に
    接合した導通部材を有し、この導通部材上に配設され且
    つ該導通部材からこの回路基板外部に突出するＩＣパッ
    ド接合用導電性バンプ部材を備えるように構成したこと
    を特徴とするＩＣ塔載用多層回路基板。
  11. （１１）前記導通部材を上記導電性バンプ部材と電気的
    に接合した導電性バンプ台座で構成したことを特徴とす
    る請求項（１０）のＩＣ塔載用多層回路基板。
  12. （１２）前記バンプ台座を上記孔部底に露出する上記特
    定の回路用導電層と接合したメッキ部材である請求項（
    １１）のＩＣ塔載用多層回路基板。
  13. （１３）前記メッキ部材が無電解メッキ層を具備する請
    求項（１２）のＩＣ塔載用多層回路基板。
  14. （１４）前記バンプ台座を上記孔部に充填されて上記特
    定の回路用導電層に接合した導電性部材である請求項（
    １１）のＩＣ塔載用多層回路基板。
  15. （１５）前記導電性バンプ部材をリフロー自在な半田部
    材で構成した請求項（１０）〜（１４）のいずれかに記
    載のＩＣ塔載用多層回路基板。
  16. （１６）前記導通部材と上記導電性バンプ部材を同一の
    導電性部材で構成した請求項（１０）のＩＣ塔載用多層
    回路基板。
  17. （１７）前記導電性部材をリフロー自在な半田部材で構
    成した請求項（１６）のＩＣ塔載用多層回路基板。
  18. （１８）前記導電性バンプ部材に於ける回路基板からの
    突出部位を半球状に構成したことを特徴とする請求項（
    １０）〜（１７）のいずれかに記載したＩＣ塔載用多層
    回路基板。
  19. （１９）前記多層回路基板に於いて、前記請求項（１）
    〜（９）のいずれかに記載の導電性バンプ部材と前記請
    求項（１）〜（１８）のいずれかに記載された導電性バ
    ンプ部材とを共に具備するＩＣ塔載用多層回路基板。
  20. （２０）外層の回路用導電層を除き内層の回路用導電層
    には予め所要の回路配線パターンを形成し、該内外層各
    回路用導電層に対して相互の導通を形成すべき所要部位
    に於いて上記各導電層にその孔径が漸次増大する導通用
    孔を形成した後、この内外層各回路用導電層を絶縁基材
    の介在下に相互に積層接合し、上記各導電層に相互導通
    を形成すべき対応個所の上記各絶縁基材を除去して各導
    電層部分が段状に露出する段状孔部を形成し、この段状
    孔部に層間導通部材を形成した後、上記外層の回路用導
    電層に対して所要の回路配線パターンニング処理を施し
    、次いでこの回路基板外部に突出するように上記層間導
    通部材上にＩＣパッド接合用導電性バンプ部材を形成す
    る各工程を含むＩＣ搭載用多層回路基板の製造法。
  21. （２１）前記各絶縁基材の除去処理工程が化学的樹脂エ
    ッチング手段若しくはエキシマレーザー手段を用いて行
    われる請求項（２０）のＩＣ塔載用多層回路基板の製造
    法。
  22. （２２）前記層間導通部材を形成する為の工程は上記導
    電性バンプ部材と電気的に接合された導電性バンプ台座
    を形成する工程からなる請求項（２０）又は（２１）の
    ＩＣ塔載用多層回路基板の製造法。
  23. （２３）前記導電性バンプ台座が上記段状孔部に対する
    メッキ手段で段状に形成された請求項（２２）のＩＣ塔
    載用多層回路基板の製造法。
  24. （２４）前記メッキ手段が少なくとも無電解メッキ法を
    含む請求項（２３）のＩＣ塔載用多層回路基板の製造法
    。
  25. （２５）前記導電性バンプ台座を上記段状孔部に対する
    導電性部材の充填処理で形成した請求項（２２）のＩＣ
    塔載用多層回路基板の製造法。
  26. （２６）前記導電性バンプ部材が半田メッキ処理によっ
    て形成された請求項（２０）〜（２５）のいずれかのＩ
    Ｃ塔載用多層回路基板の製造法。
  27. （２７）半田メッキ処理によって形成した前記導電性バ
    ンプ部材にリフロー処理を施して回路基板から突出する
    部位を半球状に形成する請求項（２６）のＩＣ塔載用多
    層回路基板の製造法。
  28. （２８）外層の回路用導電層を除き内層の回路用導電層
    には予め所要の回路配線パターンを形成し、該内外層各
    回路用導電層に対して相互の導通を形成すべき所要部位
    に於いて上記各導電層にその孔径が漸次増大する導通用
    孔を形成した後、この内外層各回路用導電層を絶縁基材
    の介在下に相互に積層接合し、上記各導電層に相互導通
    を形成すべき対応個所の上記各絶縁基材を除去して各導
    電層部分が段状に露出する段状孔部を形成し、該段状孔
    部に半田メッキ処理を施して上記各導電層間を電気的に
    導通させると共にその半田メッキ部材の一部がこの回路
    基板外部に突出するＩＣパッド接合用導電性バンプ部材
    を形成した後、上記外層の回路用導電層に対して所要の
    回路配線パターンニング処理を施す各工程からなるＩＣ
    搭載用多層回路基板の製造法。
  29. （２９）前記各絶縁基材の除去処理工程が化学的樹脂エ
    ッチング手段若しくはエキシマレーザー手段によって行
    われる請求項（２８）のＩＣ塔載用多層回路基板の製造
    法。
  30. （３０）半田メッキ処理によって形成した前記導電性バ
    ンプ部材にリフロー処理を施して回路基板から突出する
    部位を半球状に形成する請求項（２８）〜（２９）のＩ
    Ｃ塔載用多層回路基板の製造法。
  31. （３１）外層の回路用導電層を除き内層の回路用導電層
    には予め所要の回路配線パターンを形成し、上記内外層
    回路用導電層の特定の回路用導電層に対して導通を形成
    する対応部位に於ける他の回路用導電層部分をその導通
    に関与しない大きさに除去した後、上記内外層各回路用
    導電層を絶縁基材の介在下に相互に積層接合し、次いで
    導通形成する対応個所の上記各絶縁基材を除去して上記
    特定の導電層部分を露出させる導通用孔部を形成し、こ
    の孔部に導通部材を形成した後、上記外層の回路用導電
    層に対して所要の回路配線パターンニング処理を施した
    後、この回路基板外部に突出するように上記層間導通部
    材上にＩＣパッド接合用導電性バンプ部材を形成する各
    工程からなるＩＣ搭載用多層回路基板の製造法。
  32. （３２）外層の回路用導電層を除き内層の回路用導電層
    には予め所要の回路配線パターンを形成し、上記内外層
    回路用導電層の特定の回路用導電層に対して導通を形成
    する対応部位に於ける他の回路用導電層部分をその導通
    に関与しない大きさに除去した後、上記内外層各回路用
    導電層を絶縁基材の介在下に相互に積層接合し、次いで
    導通形成する対応個所の上記各絶縁基材を除去して上記
    特定の導電層部分を露出させる導通用孔部を形成し、該
    孔部に半田メッキ処理を施して該特定の導電層部分と電
    気的に接合されたその半田メッキ部材の一部がこの回路
    基板の外部に突出するＩＣパッド接合用導電性バンプ部
    材を形成した後、上記外層の回路用導電層に対して所要
    の回路配線パターンニング処理を施す各工程を含むＩＣ
    搭載用多層回路基板の製造法。
  33. （３３）前記各絶縁基材の除去処理工程が化学的樹脂エ
    ッチング手段若しくはエキシマレーザー手段を用いて行
    われる請求項（３１）又は（３２）に記載のＩＣ塔載用
    多層回路基板の製造法。
  34. （３４）前記導通部材を形成する為の工程は上記導電性
    バンプ部材と電気的に接合した導電性バンプ台座を形成
    する工程からなる請求項（３１）に記載のＩＣ塔載用多
    層回路基板の製造法。
  35. （３５）前記導電性バンプ台座が上記導通用孔部に対す
    るメッキ手段で段状に形成された請求項（３４）のＩＣ
    塔載用多層回路基板の製造法。
  36. （３６）前記メッキ手段が少なくとも無電解メッキ法を
    含む請求項（３５）のＩＣ塔載用多層回路基板の製造法
    。
  37. （３７）前記導電性バンプ台座を上記導通用孔部に対す
    る導電性部材の充填処理で形成された請求項（３４）の
    ＩＣ塔載用多層回路基板の製造法。
  38. （３８）前記導電性バンプ部材が半田メッキ処理によっ
    て形成された請求項（３１）又は（３３）〜（３７）の
    いずれかのＩＣ塔載用多層回路基板の製造法。
  39. （３９）半田メッキ処理によって形成した前記導電性バ
    ンプ部材にリフロー処理を施して回路基板から突出する
    部位を半球状に形成する請求項（３２）又は（３８）の
    ＩＣ塔載用多層回路基板の製造法。
JP2107114A 1990-04-23 1990-04-23 Ｉｃ搭載用多層回路基板及びその製造法 Pending JPH045844A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2107114A JPH045844A (ja) 1990-04-23 1990-04-23 Ｉｃ搭載用多層回路基板及びその製造法
PCT/JP1991/000523 WO1991016726A1 (fr) 1990-04-23 1991-04-19 Carte a circuits multicouche utilisee pour monter des circuits integres et fabrication de ce produit
US07/778,178 US5260518A (en) 1990-04-23 1991-04-19 Multilayer circuit board for mounting ICs and method of manufacturing the same
US08/011,004 US5317801A (en) 1990-04-23 1993-01-29 Method of manufacture of multilayer circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2107114A JPH045844A (ja) 1990-04-23 1990-04-23 Ｉｃ搭載用多層回路基板及びその製造法

Publications (1)

Publication Number Publication Date
JPH045844A true JPH045844A (ja) 1992-01-09

Family

ID=14450831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2107114A Pending JPH045844A (ja) 1990-04-23 1990-04-23 Ｉｃ搭載用多層回路基板及びその製造法

Country Status (3)

Country Link
US (2) US5260518A (ja)
JP (1) JPH045844A (ja)
WO (1) WO1991016726A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335542A (ja) * 1991-05-10 1992-11-24 Matsushita Electric Ind Co Ltd 半導体装置の実装体
JP2003007777A (ja) * 2001-06-27 2003-01-10 Toppan Printing Co Ltd フィルムキャリア及びその製造方法

Families Citing this family (110)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6568073B1 (en) * 1991-11-29 2003-05-27 Hitachi Chemical Company, Ltd. Process for the fabrication of wiring board for electrical tests
US6133534A (en) * 1991-11-29 2000-10-17 Hitachi Chemical Company, Ltd. Wiring board for electrical tests with bumps having polymeric coating
US5544017A (en) * 1992-08-05 1996-08-06 Fujitsu Limited Multichip module substrate
JPH0828583B2 (ja) * 1992-12-23 1996-03-21 インターナショナル・ビジネス・マシーンズ・コーポレイション 多層プリント回路基板およびその製作方法、およびボール・ディスペンサ
US5369880A (en) * 1993-05-06 1994-12-06 Motorola, Inc. Method for forming solder deposit on a substrate
KR950001962A (ko) * 1993-06-30 1995-01-04 김광호 반도체 칩 범프
US5640051A (en) * 1993-12-13 1997-06-17 Matsushita Electric Industrial Co., Ltd. Chip package, a chip carrier, a terminal electrode for a circuit substrate and a chip package-mounted complex
US5834824A (en) 1994-02-08 1998-11-10 Prolinx Labs Corporation Use of conductive particles in a nonconductive body as an integrated circuit antifuse
US5917229A (en) 1994-02-08 1999-06-29 Prolinx Labs Corporation Programmable/reprogrammable printed circuit board using fuse and/or antifuse as interconnect
US5808351A (en) 1994-02-08 1998-09-15 Prolinx Labs Corporation Programmable/reprogramable structure using fuses and antifuses
US5726482A (en) 1994-02-08 1998-03-10 Prolinx Labs Corporation Device-under-test card for a burn-in board
DE4410739A1 (de) * 1994-03-28 1995-10-05 Bosch Gmbh Robert Verfahren zum elektrisch leitfähigen Verbinden von Kontakten
US5699610A (en) * 1994-04-22 1997-12-23 Nec Corporation Process for connecting electronic devices
US5542175A (en) * 1994-12-20 1996-08-06 International Business Machines Corporation Method of laminating and circuitizing substrates having openings therein
US5962815A (en) 1995-01-18 1999-10-05 Prolinx Labs Corporation Antifuse interconnect between two conducting layers of a printed circuit board
SG71838A1 (en) 1995-06-06 2000-04-18 Ibiden Co Ltd Printed circuit boards
JP3666955B2 (ja) * 1995-10-03 2005-06-29 日本メクトロン株式会社 可撓性回路基板の製造法
US5906042A (en) 1995-10-04 1999-05-25 Prolinx Labs Corporation Method and structure to interconnect traces of two conductive layers in a printed circuit board
US5767575A (en) 1995-10-17 1998-06-16 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
EP1246184B1 (en) * 1995-11-02 2005-02-02 Fujitsu Limited Carriage structure for a disk drive
US5872338A (en) 1996-04-10 1999-02-16 Prolinx Labs Corporation Multilayer board having insulating isolation rings
US6148512A (en) * 1996-04-22 2000-11-21 Motorola, Inc. Method for attaching an electronic device
JP3145331B2 (ja) * 1996-04-26 2001-03-12 日本特殊陶業株式会社 中継基板、その製造方法、基板と中継基板と取付基板とからなる構造体、基板と中継基板の接続体および中継基板と取付基板の接続体の製造方法
US6080668A (en) * 1996-05-30 2000-06-27 International Business Machines Corporation Sequential build-up organic chip carrier and method of manufacture
US5665650A (en) * 1996-05-30 1997-09-09 International Business Machines Corporation Method for manufacturing a high density electronic circuit assembly
US7062845B2 (en) 1996-06-05 2006-06-20 Laservia Corporation Conveyorized blind microvia laser drilling system
US6631558B2 (en) * 1996-06-05 2003-10-14 Laservia Corporation Blind via laser drilling system
MY125599A (en) * 1996-12-19 2006-08-30 Ibiden Co Ltd Printed circuit boards and method of producing the same
JP3633252B2 (ja) * 1997-01-10 2005-03-30 イビデン株式会社 プリント配線板及びその製造方法
DE69837840T2 (de) * 1997-02-28 2008-01-24 Ibiden Co., Ltd., Ogaki Verfahren zur herstellung einer gedruckten leiterplatte
US6207221B1 (en) * 1997-03-01 2001-03-27 Jürgen Schulz-Harder Process for producing a metal-ceramic substrate and a metal-ceramic substrate
DE19758452C2 (de) * 1997-03-01 2001-07-26 Schulz Harder Juergen Verfahren zum Herstellen eines Metall-Keramik-Substrates und Metall-Keramik-Substrat
EP1018290A4 (en) * 1997-05-23 2000-08-23 Alpine Microsystems Inc SYSTEM AND METHOD FOR PACKING INTEGRATED CIRCUITS
US6034427A (en) 1998-01-28 2000-03-07 Prolinx Labs Corporation Ball grid array structure and method for packaging an integrated circuit chip
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
JP2000106482A (ja) * 1998-07-29 2000-04-11 Sony Chem Corp フレキシブル基板製造方法
KR100855529B1 (ko) * 1998-09-03 2008-09-01 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
JP3199691B2 (ja) * 1998-11-18 2001-08-20 日東電工株式会社 フレキシブル配線板
US6462414B1 (en) * 1999-03-05 2002-10-08 Altera Corporation Integrated circuit package utilizing a conductive structure for interlocking a conductive ball to a ball pad
US6492600B1 (en) * 1999-06-28 2002-12-10 International Business Machines Corporation Laminate having plated microvia interconnects and method for forming the same
US7695644B2 (en) 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
WO2001017320A1 (en) * 1999-08-27 2001-03-08 Lex Kosowsky Current carrying structure using voltage switchable dielectric material
US7825491B2 (en) 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US7446030B2 (en) * 1999-08-27 2008-11-04 Shocking Technologies, Inc. Methods for fabricating current-carrying structures using voltage switchable dielectric materials
US7000316B2 (en) * 1999-09-15 2006-02-21 Curamik Electronics Gmbh Conductor board and method for producing a conductor board
JP3587748B2 (ja) * 1999-10-18 2004-11-10 ソニーケミカル株式会社 多層フレキシブル配線板及び多層フレキシブル配線板製造方法
US6664482B1 (en) * 2000-05-01 2003-12-16 Hewlett-Packard Development Company, L.P. Printed circuit board having solder bridges for electronically connecting conducting pads and method of fabricating solder bridges
US6623651B2 (en) * 2000-05-26 2003-09-23 Visteon Global Technologies, Inc. Circuit board and a method for making the same
JP3760731B2 (ja) * 2000-07-11 2006-03-29 ソニーケミカル株式会社 バンプ付き配線回路基板及びその製造方法
US6612025B1 (en) * 2000-09-06 2003-09-02 Visteon Global Tech., Inc. Method for creating a connection within a multilayer circuit board assembly
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
JP2002252446A (ja) * 2001-02-23 2002-09-06 Sony Chem Corp フレキシブル配線基板の製造方法
FR2823633B1 (fr) * 2001-04-12 2003-09-12 Univ Joseph Fourier Procede de connexion pour structure a electrodes implantable
DE10126655A1 (de) * 2001-06-01 2002-12-05 Endress & Hauser Gmbh & Co Kg Leiterplatte mit mindestens einem elektronischen Bauteil
DE60228343D1 (de) * 2002-10-31 2008-09-25 Martin Lehmann Verfahren und vorrichtung zur herstellung und zur ultraschallprüfung der schweissregion von versiegelten nahrungsbehältern
CN100476980C (zh) * 2003-07-18 2009-04-08 新科实业有限公司 将磁头组组件的柔性电路组件贴附于致动器臂上的改良方法
US7140531B2 (en) 2003-09-03 2006-11-28 Hewlett-Packard Development Company, L.P. Method of fabricating a substantially zero signal degradation electrical connection on a printed circuit broad
US20050257953A1 (en) * 2004-05-19 2005-11-24 Aries Electronics, Inc. Method of creating gold contacts directly on printed circuit boards and product thereof
US7446399B1 (en) 2004-08-04 2008-11-04 Altera Corporation Pad structures to improve board-level reliability of solder-on-pad BGA structures
US7190157B2 (en) * 2004-10-25 2007-03-13 Agilent Technologies, Inc. Method and apparatus for layout independent test point placement on a printed circuit board
KR100597994B1 (ko) 2005-01-27 2006-07-10 주식회사 네패스 반도체 패키지의 솔더 범프 및 그 제조 방법
CN1832658A (zh) * 2005-03-10 2006-09-13 3M创新有限公司 一种双层金属的柔性印刷电路板及其制造方法
WO2006097779A1 (en) * 2005-03-16 2006-09-21 Infineon Technologies Ag Substrate, electronic component, electronic configuration and methods of producing the same
US7745912B2 (en) * 2005-03-25 2010-06-29 Intel Corporation Stress absorption layer and cylinder solder joint method and apparatus
WO2007062122A2 (en) 2005-11-22 2007-05-31 Shocking Technologies, Inc. Semiconductor devices including voltage switchable materials for over-voltage protection
JP4728828B2 (ja) * 2006-02-09 2011-07-20 パナソニック株式会社 配線基板の製造方法
US7968010B2 (en) 2006-07-29 2011-06-28 Shocking Technologies, Inc. Method for electroplating a substrate
MY145875A (en) 2006-09-24 2012-05-15 Shocking Technologies Inc Formulations for voltage switchable dielectric material having a stepped voltage response and methods for making the same
TWI320680B (en) * 2007-03-07 2010-02-11 Phoenix Prec Technology Corp Circuit board structure and fabrication method thereof
US7793236B2 (en) 2007-06-13 2010-09-07 Shocking Technologies, Inc. System and method for including protective voltage switchable dielectric material in the design or simulation of substrate devices
TWI378544B (en) * 2007-07-19 2012-12-01 Unimicron Technology Corp Package substrate with electrically connecting structure
US8779300B2 (en) * 2007-07-19 2014-07-15 Unimicron Technology Corp. Packaging substrate with conductive structure
US8206614B2 (en) 2008-01-18 2012-06-26 Shocking Technologies, Inc. Voltage switchable dielectric material having bonded particle constituents
US8203421B2 (en) 2008-04-14 2012-06-19 Shocking Technologies, Inc. Substrate device or package using embedded layer of voltage switchable dielectric material in a vertical switching configuration
JP2012504870A (ja) 2008-09-30 2012-02-23 ショッキング テクノロジーズ インコーポレイテッド 導電コアシェル粒子を含有する電圧で切替可能な誘電体材料
US9208931B2 (en) 2008-09-30 2015-12-08 Littelfuse, Inc. Voltage switchable dielectric material containing conductor-on-conductor core shelled particles
US8362871B2 (en) 2008-11-05 2013-01-29 Shocking Technologies, Inc. Geometric and electric field considerations for including transient protective material in substrate devices
KR101022912B1 (ko) * 2008-11-28 2011-03-17 삼성전기주식회사 금속범프를 갖는 인쇄회로기판 및 그 제조방법
US8272123B2 (en) 2009-01-27 2012-09-25 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
US9226391B2 (en) 2009-01-27 2015-12-29 Littelfuse, Inc. Substrates having voltage switchable dielectric materials
US8399773B2 (en) 2009-01-27 2013-03-19 Shocking Technologies, Inc. Substrates having voltage switchable dielectric materials
WO2010110909A1 (en) 2009-03-26 2010-09-30 Shocking Technologies, Inc. Components having voltage switchable dielectric materials
US9053844B2 (en) 2009-09-09 2015-06-09 Littelfuse, Inc. Geometric configuration or alignment of protective material in a gap structure for electrical devices
US9082622B2 (en) 2010-02-26 2015-07-14 Littelfuse, Inc. Circuit elements comprising ferroic materials
US9320135B2 (en) 2010-02-26 2016-04-19 Littelfuse, Inc. Electric discharge protection for surface mounted and embedded components
US9224728B2 (en) 2010-02-26 2015-12-29 Littelfuse, Inc. Embedded protection against spurious electrical events
JP2012124452A (ja) * 2010-12-06 2012-06-28 Samsung Electro-Mechanics Co Ltd プリント基板およびその製造方法
EP2463809A1 (fr) 2010-12-07 2012-06-13 NagraID S.A. Carte électronique à contact électrique comprenant une unité électronique et/ou une antenne
US9589862B2 (en) 2013-03-11 2017-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US10015888B2 (en) * 2013-02-15 2018-07-03 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect joint protective layer apparatus and method
US9257333B2 (en) 2013-03-11 2016-02-09 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structures and methods of forming same
US9607921B2 (en) 2012-01-12 2017-03-28 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package interconnect structure
US9263839B2 (en) 2012-12-28 2016-02-16 Taiwan Semiconductor Manufacturing Company, Ltd. System and method for an improved fine pitch joint
US9368398B2 (en) 2012-01-12 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure and method of fabricating same
US9401308B2 (en) 2013-03-12 2016-07-26 Taiwan Semiconductor Manufacturing Company, Ltd. Packaging devices, methods of manufacture thereof, and packaging methods
US8642384B2 (en) 2012-03-09 2014-02-04 Stats Chippac, Ltd. Semiconductor device and method of forming non-linear interconnect layer with extended length for joint reliability
WO2013171314A1 (fr) 2012-05-16 2013-11-21 Nagraid S.A. Procede de fabrication d'une carte electronique ayant un connecteur externe et un tel connecteur externe
JP5971000B2 (ja) 2012-07-20 2016-08-17 富士通株式会社 配線基板、配線基板の製造方法、電子機器及び電子機器の製造方法
US9082776B2 (en) 2012-08-24 2015-07-14 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package having protective layer with curved surface and method of manufacturing same
US9293426B2 (en) 2012-09-28 2016-03-22 Intel Corporation Land side and die side cavities to reduce package Z-height
CN104766805A (zh) * 2013-12-06 2015-07-08 毅宝力科技有限公司 制造装配载体的系统和方法
TWI594671B (zh) * 2014-12-17 2017-08-01 Flexible circuit board micro-aperture conductive through-hole structure and manufacturing method
US9892962B2 (en) 2015-11-30 2018-02-13 Taiwan Semiconductor Manufacturing Company, Ltd. Wafer level chip scale package interconnects and methods of manufacture thereof
JP6637847B2 (ja) * 2016-06-24 2020-01-29 新光電気工業株式会社 配線基板、配線基板の製造方法
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US11289814B2 (en) * 2017-11-10 2022-03-29 Raytheon Company Spiral antenna and related fabrication techniques
US11289412B2 (en) 2019-03-13 2022-03-29 Texas Instruments Incorporated Package substrate with partially recessed capacitor
CN110769596A (zh) * 2019-11-27 2020-02-07 珠海元盛电子科技股份有限公司 一种具有新型vip孔的pcb板及pcb通孔填孔技术
US20240172372A1 (en) * 2022-06-20 2024-05-23 Conductor Analysis Technologies, Inc. Structures for Forming Printed Board Interconnects Using Solder
DE102024110075A1 (de) * 2024-04-11 2025-10-16 Ams-Osram International Gmbh Verfahren zur herstellung eines substrats für eine vielzahl elektronischer halbleiterchips und substrate für eine vielzahl elektronischer halbleiterchips

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504979A (ja) * 1972-11-06 1975-01-20

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE248239C (ja) *
US3319317A (en) * 1963-12-23 1967-05-16 Ibm Method of making a multilayered laminated circuit board
US3458925A (en) * 1966-01-20 1969-08-05 Ibm Method of forming solder mounds on substrates
JPS5010476A (ja) * 1973-05-31 1975-02-03
US3888639A (en) * 1974-01-02 1975-06-10 Teledyne Electro Mechanisms Method for connecting printed circuits
US4420364A (en) * 1976-11-02 1983-12-13 Sharp Kabushiki Kaisha High-insulation multi-layer device formed on a metal substrate
US4273859A (en) * 1979-12-31 1981-06-16 Honeywell Information Systems Inc. Method of forming solder bump terminals on semiconductor elements
JPS5797970U (ja) * 1980-12-08 1982-06-16
JPS60116191A (ja) * 1983-11-29 1985-06-22 イビデン株式会社 電子部品搭載用基板の製造方法
US4566186A (en) * 1984-06-29 1986-01-28 Tektronix, Inc. Multilayer interconnect circuitry using photoimageable dielectric
US4617730A (en) * 1984-08-13 1986-10-21 International Business Machines Corporation Method of fabricating a chip interposer
US4642160A (en) * 1985-08-12 1987-02-10 Interconnect Technology Inc. Multilayer circuit board manufacturing
JPH07112041B2 (ja) * 1986-12-03 1995-11-29 シャープ株式会社 半導体装置の製造方法
US4871608A (en) * 1986-12-10 1989-10-03 Ngk Spark Plug Co., Ltd. High-density wiring multilayered substrate
JPS6471080A (en) * 1987-09-10 1989-03-16 Nec Corp Superconductive contact
US4935584A (en) * 1988-05-24 1990-06-19 Tektronix, Inc. Method of fabricating a printed circuit board and the PCB produced
JP2761776B2 (ja) * 1989-10-25 1998-06-04 Ii Ai Deyuhon De Nimoasu Ando Co 多層回路板の製造方法
US5121299A (en) * 1989-12-29 1992-06-09 International Business Machines Corporation Multi-level circuit structure utilizing conductive cores having conductive protrusions and cavities therein
FR2659495B1 (fr) * 1990-03-06 1997-01-24 Andre Schiltz Connecteur elastomerique pour circuits integres ou analogues, et son procede de fabrication.

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS504979A (ja) * 1972-11-06 1975-01-20

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04335542A (ja) * 1991-05-10 1992-11-24 Matsushita Electric Ind Co Ltd 半導体装置の実装体
JP2003007777A (ja) * 2001-06-27 2003-01-10 Toppan Printing Co Ltd フィルムキャリア及びその製造方法

Also Published As

Publication number Publication date
US5260518A (en) 1993-11-09
US5317801A (en) 1994-06-07
WO1991016726A1 (fr) 1991-10-31

Similar Documents

Publication Publication Date Title
JPH045844A (ja) Ｉｃ搭載用多層回路基板及びその製造法
JP4444435B2 (ja) プリント配線基板及びプリント配線基板の製造方法
JP2753746B2 (ja) Ｉｃ搭載用可撓性回路基板及びその製造法
TWI507096B (zh) 多層電路板及其製作方法
US7754598B2 (en) Method for manufacturing coreless packaging substrate
TWI463931B (zh) 電路板及其製作方法
KR20030005054A (ko) 다층 회로 기판 및 그 제조 방법
JP4143609B2 (ja) 配線基板の製造方法
JPH07283538A (ja) 多層プリント配線板の製造方法
JP4841806B2 (ja) キャパシタ装置とそれを備えた半導体装置、及びキャパシタ装置の製造方法
JP2006165196A (ja) 積層配線基板及びその製造方法
JPH10303561A (ja) 多層配線基板及びその製造方法
JP3907845B2 (ja) 半導体装置
JP2002151853A (ja) 多層配線基板とその製造方法
JP2001308484A (ja) 回路基板及びその製造方法
KR101119308B1 (ko) 인쇄회로기판 및 그 제조방법
JP2004311786A (ja) 配線基板、多層配線基板、配線基板の製造方法及び多層配線基板の製造方法
JP4863076B2 (ja) 配線基板及びその製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
JP2004047587A (ja) 配線回路基板の製造方法および配線回路基板
JP2015204379A (ja) プリント配線板
JP2005252047A (ja) 半導体装置
JP3959697B2 (ja) 半導体装置及び半導体装置の製造方法並びに配線基板
JPH11284342A (ja) パッケージとその製造方法
JP4176283B2 (ja) 可撓性微細多層回路基板の製造法