DE1251365B - Einrichtung zur Ableitung eines Paritatssignals zur Fehlerprufung bei der Datenübertragung - Google Patents

Description

BUNDESREPUBLIK DEUTSCHLAND

DEUTSCHES

PATENTAMT

AUSLEGESCHRIFT

Int. CL:

H04b

H04I

Deutsche Kl.: 21 al-7/06

Nummer: 1251365

Aktenzeichen: T 31533 VIII a/21 al

Anmeldetag: 6. Juli 1966

Auslegetag: . 5. Oktober 1967

'Bei der Datenübertragung, · beispielsweise mittels Fernschreibzeichen, ergibt bereits ein einziger falsch übermittelter Schritt eine Falschlesung des betreffenden Wortes oder Datenblocks. Besteht die übermittelte Nachricht nur aus Klartext, so läßt sich der Fehler meist leicht korrigieren, da jedes Wort eine erhebliche Redundanz besitzt. Besteht die Nachricht dagegen ausschließlich aus Zahlen, wie es bei der eigentlichen Datenübertragung der Fall ist. so läßt sich der Fehler beim Lesen der übermittelten Nachricht in der Empfangsstation nicht ohne weiteres erkennen und korrigieren, da eine solche Nachricht keine oder nur wenig Redundanz enthält. Aus diesem Grund sind verschiedene Fehlerprüfsysteme entwickelt worden.

Bei einigen dieser bekannten Systeme wird ein gewichtsbelasteter Code verwendet, d. h. ein Code, bei dem ein festes Verhältnis der beiden Schrittarten in den binären Zeichen aufrechterhalten wird. Solche Systeme besitzen notwendig eine hohe Redundanz und bedeuten deshalb eine Verschwendung an Übertragungszeit. Außerdem sind diese Systeme nicht mit den üblichen Fernschreibalphabeten, insbesondere dem Fünfschrittalphabet des CCIT und dem Achtschrittalphabeth des ASCII, vereinbar. Diese genormten Alphabete müssen also erst im Sender in einen gewichtsbelasteten Code umgewandelt und im Empfänger in das genormte Alphabet zurückverwandelt werden, um die Information weiterzuverarbeiten. Das bedeutet zusätzliche Anlagekosten und einen zusätzlichen Zeitaufwand.

Mit weniger Aufwand kommt die sogenannte Querparitätsprüfung aus, bei der für jedes Zeichen ein Paritätsprüfschritt Übermittel wird, der angibt, ob die Gesamtzahl der in diesem Zeichen enthaltenen Schritte einer Art (Stromschritte oder Pausenschritte) gerade oder ungerade ist. Wenn also die Parität der Stromschritte angegeben werden soll, so wird ein Stromschritt als Paritätsprüfsignal hinzugefügt, wenn die Anzahl der Informationsstromschritte des Zeichens ungerade ist, während bei gerader Anzahl ein Pausenschritt hinzugefügt wird. Eine solche Querparitätsprüfung ermöglicht die Feststellung einer ungeraden Fehleranzahl in jedem Zeichen, versagt aber, falls die Anzahl der Fehler in einem Zeichen gerade ist. Da Übertragungsfehler meist bündelweise auftreten, sind deshalb Fehler in erheblicher Anzahl nicht ausgeschlossen.

Aus diesem Grund hat man die Paritätsprüfung durch Einführung der Längsparitätsprüfung und der Spiralparitätsprüfung verbessert. Bei der Längsparitätsprüfung werden alle Informationsschritte einer Einrichtung zur Ableitung eines Paritätssignals
zur Fehlerprüfung bei der Datenübertragung

Anmelder:

Teletype Corporation, Skokie, JU. (V. St. A.)

Vertreter:

Dipl.-Ing. G. Weinhausen, Patentanwalt,
München 22, Widenmayerstr. 46

Als Erfinder benannt:
Alfons Reszka, Northbrook, JU. (V. St. A.)

Beanspruchte Priorität:

V.St.v.Amerika vom 6.JuIi 1965 (469412) --

Art (Stromschritte oder Pausenschritte) in einer bestimmten Zeichenstelle aller Zeichen eines Nachrichtenblocks gezählt und aus dem Prüfergebnis für die einzelnen Zeichenstellen ein Prüfzeichen gebildet. Dieses System hat aber den Nachteil, daß es unwirksam wird, wenn beispielsweise die Lochstreifenabtaststifte im Sender in einer Spur ausfallen. Auch hier kann eine gerade Fehleranzahl in einer bestimmten Spur nicht erkannt werden, da das Prüfzeichen nur ausdrückt, ob die Anzahl der Schritte einer Art in der betreffenden Spur gerade oder ungerade war.

Bei der Spiralparitätsprüfung werden das erste Bit eines ersten Zeichens, das zweite Bit des darauffolgenden Zeichens, das dritte Bit des dritten Zeichens usw. zusammengefaßt und auf Parität geprüft, wobei alle Bits eines Zeichens in der gleichen Weise mit vorhergehenden und nachfolgenden Zeichen in Spiralbahnen zusammengefaßt werden, so daß die Wahrscheinlichkeit der Feststellung eines durch einen fehlerhaften Abtaststift verursachten Fehlers gesteigert wird, ohne daß die für die Längsparitätsprüfung erforderliehe Redundanz erhöht wird. Auch hier können aber noch gewisse Fehlermöglichkeiten unentdeckt bleiben, beispielsweise ein Fehler im ersten Bit des ersten Zeichens und im dritten Bit des dritten Zeichens, denn so ergibt sich längs der Spiralbahn eine gerade Fehleranzahl.

Aufgabe der Erfindung ist es, ein Paritätsprüfsystem zu schaffen, bei dem die Fehlerwahrscheinlichkeit noch weiter verringert ist.

709 650/277

Die erfindungsgemäße Einrichtung zur Ableitung eines Paritätssignals für die Datenübertragung mit binär aufgebauten Zeichen ist gekennzeichnet durch ein Paritätsprüforgan für die Schritte einer Art in einem Zeichen, ein zweites Paritätsprüforgan für die Schritte der gleichen Art in einer Zeichengruppe, aus der jedes Zeichen höchstens einen Schritt zur Prüfung beisteuert, und ein Kombinationsorgan zur Ableitung eines resultierenden Paritätssignals aus den

tive Potential 0 Volt und das negative Potential — 6 Volt betragen, oder das positive Potential beträgt + 6 Volt und das negative Potential 0 Volt.

F i g. 2 zeigt im einzelnen das Schaltbild eines bistabilen Multivibrators, wie er in jeder Stufe des Schieberegisters in Fig. 3 verwendet wird. Er besitzt vier Eingangsgates, von denen jedes einen Voreinstelleingang und einen zugeordneten Triggereingang besitzt. Diese Eingänge sind so ausgebildet,

beiden Zwischenergebnissen, derart, daß jeder Zei- io daß die Gates auch dann eine Voreinstellung zum chenschritt auf zwei verschiedenen Wegen in das Kippen des betreffenden Transistors des bistabilen

Multivibrators durchführen können, wenn der Triggerimpuls gleichzeitig mit dem Aufhören des Voreinstellpotentials eintrifft. Der bistabile Multivibrator

Gates dem Eingang des Transistors 14 zugeordnet sind.
Zur Erläuterung der Arbeitsweise sei angenommen,

Endergebnis eingeht.

Durch Kombination einer Querparitätsprüfung mit
einer Längs- oder Spiralparitätsprüfung läßt sich also
eine verbesserte Fehlerüberwachung durchführen, ob- 15 besteht aus zwei Transistoren 13 und 14, wobei zwei wohl für jedes Zeichen nur ein Paritätsprüfsignal be- Gates dem Eingang des Transistors 13 und zwei nötigt wird.

Die Zeichen und die Paritätsprüfsignale können

beispielsweise in bekannter Weise in Lochstreifen

eingestanzt sein. 20 daß eine binäre Eins durch 0 Volt und eine binäre

Ein Ausführungsbeispiel der Erfindung wird nach- Null durch — 6 Volt Gleichspannung ausgedrückt

stehend an Hand der Zeichnung beschrieben. Hierin wird. Wird eine Eins auf den Einstelleingang / und

ist eine Null (—6 Volt) auf den Triggereingang E ge-

Fig. 1 das Schaltbild eines Antivalenzgliedes (ex- geben, so nimmt das aus einem Widerstand 15 und

Musives ODER) zur Verwendung bei der Schaltungs- 25 einem Kondensator 16 bestehende i?C-Glied einen

anordnung nach F i g. 3, stationären Zustand an, bei dem 0 Volt an der Stelle

17 und — 6 Volt an der Eingangsklemme E auftreten. Die Spannung am Kondensator 16 beträgt also 6 Volt. Nun soll der Transistor 14 leitend sein. Um ihn zu sperren, muß die Spannung an der Klemme E einen Sprung von — 6 Volt auf 0 Volt (Übergang von Null auf Eins) machen. Da die Spannung am Kondensator 16 sich nicht sofort ändert und da an der Eingangsklemme E nunmehr 0 Volt auftreten, müssen + 6 Volt

Fig. 2 ein Schaltbild einer Stufe des Schieberegisters in der Schaltungsanordnung der F i g. 3 und F i g. 3 ein schematisches Schaltbild der erfindungsgemäßen Paritätsprüfeinrichtung.

Fig. 1 zeigt ein Ausführungsbeispiel eines Antivalenzgliedes, das in der Schaltungsanordnung nach
F i g. 3 benötigt wird und auch als Addierglied modulo 2 bezeichnet werden kann. Ein solches Antivalenzglied besteht aus zwei Inhibitoren 10 und 11, 35 an der Stelle 17 erscheinen. Diese positive Spannung die so miteinander verbunden sind, daß ein Eingangs- an der Stelle 17 erzeugt also einen positiven Triggersignal an der Eingangsklemme 8 des Inhibitors 10 impuls, der durch eine Diode 18 zur Basis des Trangleichzeitig auf den Inhibiteingang des Inhibitors 11 sistors 14 übertragen wird. Ist der Transistor 14 in gelangt. Ebenso wird ein an der Eingangsklemme 9 diesem Zeitpunkt leitend, so überwindet der positive des Inhibitors 11 zugeführtes Eingangssignal gleich- 40 Impuls die Basisvorspannung des Transistors 14 und zeitig auf den Inhibiteingang des Inhibitors 10 ge- sperrt ihn. Die Schaltung der Transistoren 13 und 14

entspricht dem bekannten bistabilen Eccles-Iordan-Kreis, so daß bei einem Sperrimpuls des Transistors 14 der Transistor 13 geöffnet wird, und umgekehrt. Wenn eine binäre Null (-6VoIt) an der Voreinstellklemme / und auch an der Triggerklemme E erscheint, so wird keine Spannungsdifferenz am Kondensator 16 entwickelt, und die Stelle 17 nimmt ein Potential von — 6 Volt an. Das Potential an der Stelle

wird ein negatives Ausgangssignal an der Klemme 12 50 19 beträgt dann etwa +0,5VoIt wegen der Spanauftreten, da die positiven Eingangssignale jeweils nungsteilung durch die Widerstände 20, 21 und 22 den anderen Inhibitor sperren und so den Durchgang und den leitenden Transistor 14. Die Diode 18 ist positiver Signale durch beide Gates verhindern. Wird deshalb mit 6,5 Volt in Sperrichtung beaufschlagt, dagegen ein positives Eingangssignal an die eine Ein- Ein Spannungssprung von — 6 Volt auf 0 Volt am gangsklemme und ein negatives Signal an die andere 55 Triggereingang E wird dann zu einem Impuls von Klemme gelegt, so ergibt sich ein positives Signal an 0 Volt an der Stelle 17. Dieser Spannungssprung der Ausgangsklemme 12. Dieses positive Signal wird
nämlich von demjenigen Gate, an das es angelegt ist,
durchgelassen, weil gleichzeitig ein Negativsignal am
Inhibiteingang des gleichen Gates liegt. Somit arbei- ⁶°
tet die Schaltung als Additionsglied modulo 2, da

geben.

Wird ein negatives Potential an die Eingangsklemxnen 8 und 9 beider Inhibitoren 10 und 11 angelegt, so ergibt sich ein negatives Potential an der Ausgangsklemme 12, da dies den Ruhezustand der Inhibitoren in Abwesenheit eines positiven Eingangssignal darstellt. Aber auch wenn ein positives Eingangssignal an beide Klemmen 8 und 9 angelegt wird,

zwei binäre Eingangsimpulse am Eingang eine Null (negatives Potential) am Ausgang ergeben, während "bei verschiedenen Eingangspotentialen (Null und Eins) am Ausgang eine Eins auftritt.

Mit positiven und negativen Potentialen sind hier nur relative Potentiale gemeint, ohne bestimmte Beziehung auf das Erdpotential. So kann z. B. das posi-

reicht aber nicht aus, um die Diode 18 zu öffnen, weshalb kein Triggerimpuls vorhanden ist, der den Transistor 14 sperren könnte.

Die Arbeitsweise der anderen drei Eingangsgates in F i g. 2 ist identisch mit derjenigen des soeben beschriebenen Gates. Das Gate mit den Eingängen M und C ist ebenfalls mit dem Eingang des Transistors 14 verbunden. Es hat also die gleiche Wirkung wie das Gate mit den Eingängen J und E. Die beiden anderen Gates mit den Eingängen N und D bzw. F und H sind mit der Basis des Transistors 13 verbunden und bewirken gegebenenfalls eine Sperrung des-

selben. Ferner sind in F i g. 2 zwei Ausgangsklemmen L und K vorgesehen, wobei die Ausgangsklemme L ein positives Potential führt, wenn Transistor 13 leitet, und die Ausgangsklemme K ein positives Potential führt, wenn Transistor 14 leitet. Wenn die eine dieser Ausgangsklemmen auf positivem Potential liegt, führt die andere negatives Potential.

In F i g. 3 ist die erfindungsgemäße Schaltungsanordnung zur Durchführung einer gleichzeitigen Quer- und Spiralparitätsprüfung unter Verwendung der soeben beschriebenen Schaltkreise dargestellt. Die zu prüfenden Eingangszeichen werden von einer Datenquelle geliefert, z. B. dem Lochstreifengeber im Sender oder einem Empfangsverteiler im Empfänger. Zum Zweck der Erläuterung sei angenommen, daß das Eingangssignal in Form von Fernschreibzeichen mit acht Schritten vorliegt. Ferner soll ein Stromschritt des verwendeten Alphabets durch ein positives Potential und ein Pausenschritt durch ein negatives Potential auf der entsprechenden Eingangsader ausgedrückt sein. Die in F i g. 3 gezeigte Prüfeinrichtung ist beispielsweise so ausgelegt, daß die Parität der Stromschritte geprüft wird. Wenn also eine ungerade Anzahl von Stromschritten in der betreffenden Zählrichtung auftritt, so wird ein positives Potential, d. h. ein Stromschritt, abgeleitet, und umgekehrt.

Die Eingangssignale von der Datenquelle gelangen parallel auf je einen Eingang einer Mehrzahl von UND-Gliedern 30a bis 30h mit je zwei Eingängen, wobei für jeden Zeichenschritt ein UND-Glied zur Verfügung steht. Gleichzeitig werden die Eingangssignale paarweise parallel auf Antivalenzglieder 31 α bis 31 rf gegeben. Wie die Fig. 3 zeigt, werden die Eingänge jedes Antivalenzgliedes 31 von zwei verschiedenen Schrittstellen (Bits) abgeleitet. Jedes Antivalenzglied ist, wieFig. 1 zeigt, aufgebaut. Wenn also beide Eingänge eines Antivalenzgliedes 31 positiv oder beide negativ sind, d. h. eine gerade Anzahl von Stromschritten in den beiden mit' dem Eingang verbundenen Schrittstellen auftritt, so ist der Ausgang des Antivalenzgliedes negativ. Sind dagegen die Eingangsspannungen des betreffenden Antivalenzgliedes verschieden, weil eine ungerade Anzahl von Stromschritten in den beiden am Eingang liegenden Stellen vorhanden ist, so tritt am Ausgang des Antivalenzgliedes ein positives Potential auf.

Die Ausgangssignale der Antivalenzglieder 31 α und 31 b bilden die Eingangssignale eines ebenso aufgebauten Antivalenzgliedes 32a, während die Ausgänge der Antivalenzglieder 31c und 31 d mit einem gleichartigen Antivalenzglied 32 & verbunden sind. Die Antivalenzglieder 32 a und 32 b sind ihrerseits wieder mit einem weiteren Antivalenzglied 33 verbunden. Die Antivalenzglieder 31, 32 und 33 sind also stammbaumartig verbunden und so geschaltet, daß bei einer ungeraden Anzahls von Stromschritten (binäre Einsen) auf den acht Eingängen des Stammbaumes ein negatives Signal am Ausgang des letzten Antivalenzgliedes 33 auftritt, und umgekehrt. Der Ausgang des letzten Antivalenzgliedes 33 ist mit dem einen Eingang eines weiteren Antivalenzgliedes 34 verbunden, dessen Ausgang das gesuchte Paritätsbit liefert, das dem übermittelten Zeichen bei der Aussendung beigefügt bzw. beim Empfang mit dem aufgenommenen Paritätsbit verglichen wird.

Nachdem so der Ausgangsimpuls des Antivalenzgliedes 34 ausgewertet wurde, wird ein Verschiebungsimpuls auf das Schieberegister 36 gegeben, um die Information in diesem Register um einen Schritt nach rechts zu verschieben. Nach dem Auftreten dieses Verschiebungsimpulses auf der Ader 35 wird auf die Klemme 37 ein Zeichenadditionsimpuls gegeben. Dieser Zeichenadditionsimpuls gelangt auf einen Eingang aller UND-Glieder 30 a bis 30 h und wird von jedem UND-Glied durchgelassen, an dessen anderem Eingang ein positives Potential liegt, das einen Stromschritt (binäre Eins) an der betreffenden Zeichenstelle anzeigt, der dieses UND-Glied 30 zugeordnet ist. Die von den betreffenden UND-Gliedern durchgelassenen Impulse gelangen auf die Triggereingänge D und C der betreffenden bistabilen Multivibratoren38a bis 38/z.

Die bistabilen Multivibratoren 38 α bis 38 h wurden bereits an Hand der Fig. 2 beschrieben. Ihre Eingänge und Ausgänge sind mit den gleichen Bezugszeichen wie in Fig. 2 bezeichnet. Wenn das Schieberegister 36 eine binäre Null in einer Stufe enthält, so ist deren Ausgangsklemme K positiv und die Ausgangsklemme L negativ. Enthält die Stufe eine Eins, so ist umgekehrt die Ausgangsklemme K negativ und die Ausgangsklemme L positiv. Ein positives Potential an der Ausgangsklemme K erzeugt ein Voreinstellsignal an der Eingangsklemme M des gleichen bistabilen Multivibrators sowie ein Voreinstellglied an der Eingangsklemme H des Multivibrators der nachfolgenden Stufe. Ein positives Potential an der Ausgangsklemme L einer Stufe erzeugt ein Voreinstellsignal an der Eingangsklemme N dieser Stufe sowie ein Voreinstellsignal an der Eingangsquelle / der nachfolgenden Stufe.

Wenn nun ein positiver Ausgangsimpuls von einem UND-Glied 30 a bis 30 h, das einem Stromschritt des zu prüfenden Zeichens zugeordnet ist, geliefert wird und an den Eingang C eines Multivibrators 38 gelangt, an dessen Eingang M ein positives Einstellsignal liegt, so kippt der Multivibrator 38 vom Zustand »0« in den Zustand »1«. Der Ausgang K dieser Stufe ist dann negativ und der Ausgang L positiv. Ebenso bewirkt ein positiver Impuls vom UND-Glied 30, der auf den Eingang D einer Kippstufe 38 gelangt, deren Eingang N positiv vorgespannt ist, einen Kippvorgang dieser Stufe vom Zustand »1« in den Zustand »0«.

Es sei bemerkt, daß bei einem negativen Einstellsignal am Eingang einer der beiden Kippstufen 38 a bis 38 h die Zuführung eines positiven Impulses am zugeordneten Triggereingang keinen Einfluß auf den Betriebszustand der Kippstufe hat, wie oben im Zusammenhang mit F i g. 2 gezeigt wurde.

Nachdem mittels des Verschiebeimpulses 37 die einzelnen Schritte eines Zeichens in das Schieberegister 36 eingespeist wurden, ist die Anordnung be- reits für den Empfang des nächsten Zeichens aus der Datenquelle bereit, und der früher beschriebene Zyklus wird wiederholt. Dieses nächste Zeichen wird ebenfalls in den Antivalenzgliedern 31a bis 32 & und 33 auf die Parität seiner Stromschritte überprüft. Der Ausgangsimpuls des Antivalenzgliedes 33, der, je nachdem, ob die Anzahl der Stromschritte im überprüften Zeichen gerade oder ungerade ist, ein Pausenschritt oder ein Stromschritt ist, wird wieder auf den einen Eingang des Antivalenzgliedes 34 gegeben.

Gleichzeitig wird der Ausgangsimpuls von der Ausgangsklemme K der letzten Kippstufe 38 h des Schieberegisters 36 dem anderen Eingang des Antivalenzgliedes 34 zugeführt.

Die bistabilen Kippstufen 38 α bis 38 h sind anfangs sämtlich in den Zustand »0« versetzt worden, der einer geraden Anzahl gespeicherter Stromschritte in jeder Stufe des Schieberegisters entspricht. Wenn also der Ausgang K der Kippstufe 38 h positiv ist, so bedeutet er eine gerade Anzahl von Stromschritten bei Zählung längs der Spiralbahn in dem Zeitpunkt, in welchem das Signal abgenommen wird. Tritt am Ausgang K der Kippstufe 38 h dagegen ein negativer Im-Nach der Zuführung des Verschiebungsimpulses, der die Spiralzählung im Schieberegister 36 durchführt, wird ein Zeichenaddierimpuls auf die Eingangsklemme 37 gegeben, um das nächste Zeichen parallel zu der bereits im Schieberegister 36 stehenden Information zu addieren. Der Arbeitszyklus wird dann für das nächste Zeichen wiederholt, und dieses Spiel setzt sich im Verlauf der ganzen übermittelten Nachricht fort, so daß jedem Zeichen ein Prüfbit bei

puls auf, so bedeutet er, daß eine ungerade Anzahl i₀ gefügt wird, das aus der kombinierten Querparitäts-

von Stromschritten längs der betreffenden Spiralbahn gezählt wurden.

Sind nun die am Ausgang des Antivalenzgliedes 33 festgestellte Querparität und die am Ausgang des Schieberegisters 36 festgestellte Spiralparität gleichzeitig gerade, so werden den beiden Eingängen des Antivalenzgliedes 34 positive Eingangssignale zugeführt, wodurch an dessen Ausgang sich ein negativer Impuls ergibt, der einem Pausenschritt als resultierendes Paritätssignal der Schaltungsanordnung entspricht. Dasselbe Ergebnis tritt auf, wenn die Querparität und die Spiralparität beide ungerade sind. Ist dagegen eine der beiden Paritäten gerade und die andere ungerade, so ist der eine Eingang des Antivalenzgliedes 34 positiv und der andere negativ, weshalb sich an seinem Ausgang ein positiver Impuls ergibt, der einem Stromabschnitt als Paritätssignal entspricht.

Zusammenfassend ist die Zeitfolge derart, daß die prüfung und Spiralparitätsprüfung hervorgegangen ist. Vor der Aufnahme einer neuen Nachricht wird vorzugsweise das Schieberegister 36 vollständig auf Null zurückgestellt. Dies kann in irgendeiner bekannten Weise geschehen.

Die erfindungsgemäßen Schaltungsanordnungen sind im Sender und im Empfänger identischerweise vorhanden. Im Sender wird indessen die Datenquelle von einer Eingabevorrichtung, z. B. einem Loch-Streifengeber, dargestellt, während im Empfänger die Datenquelle aus einem Empfangsverteiler besteht. Im Sender wird das erzeugte Paritätsprüfbit an das Ende jedes Zeichens angefügt und mitübermittelt, während das im Empfänger erzeugte Prüfbit mit dem empfangenen Prüfbit verglichen wird, um eine Fehlübermittlung feststellen zu können.

Die Erfindung ist selbstverständlich nicht auf ein Achtschrittalphabet beschränkt. Bei einer anderen Schrittzahl der zu prüfenden Zeichen muß nur die

Information von der Datenquelle zuerst parallel dem 30 Anzahl der Kippstufen im Schieberegister 36 entspre-Stanimbaum der Antivalenzglieder 31 bis 33 züge- chend gewählt und der Stammbaum der Antivalenzführt wird, um das Querparitätsprüfbit zu bilden. glieder entsprechend abgeändert werden.
Dieses Prüfbit wird dem Antivalenzglied 34 züge- Ferner ist es nicht erforderlich, daß die Spiralpariführt und dort mit dem Spiralparitätsprüfbit ver- tätsprüfung sich gerade über diejenigen Zeichen erglichen, das von den vorhergehenden acht Zeichen 35 streckt, die dem auf Querparität überprüften Zeichen abgeleitet ist. Der Ausgang der Kippstufe 38h stellt unmittelbar vorangehen. Die Querparitätsprüfung nämlich in diesem Zeitpunkt das Ergebnis der Spiralparitätsprüfung für die vorhergehenden acht Zeichen
dar. Das Antivalenzglied 34 bestimmt dann die Natur
desjenigen Paritätsbits, das dem Zeichen im Sender 40 Speicherelemente erforderlich würden, um das Querbeigefügt oder im Empfänger mit dem empfangenen paritätsprüfbit so lange zu speichern, bis die betreffende Spiralparitätsprüfun

könnte bei irgendeinem Zeichen, das auch der Spiralparitätsprüfung unterworfen wird, vorgenommen werden, wobei jedoch in diesem Fall zusätzliche

Paritätsbit verglichen wird. Dieses Paritätsbit läßt sich am Ausgang des Antivalenzgliedes 34 abnehmen. Nun wird ein Verschiebungsimpuls auf die Klemme 35 gegeben und den Triggereingängen E und F der Kippstufen 38 b bis 38 h sowie dem Eingang F der Stufe 38 a zugeführt. Da der Einstelleingang H der Stufe 38 α ständig an positiver Spannung liegt, wird die Stufe 38 α vom Verschiebungsimpuls stets auf die Speicherung einer binären Null zurückgestellt. Die übrigen Stufen 38 b bis 38 h werden veranlaßt, die vorher in der vorhergehenden Stufe gespeicherte Information zu übernehmen, da sie durch die Ausgänge K und L der vorhergehenden Stufe jeweils voreingestellt sind. Wenn also die vorhergehende Stufe eine Null enthält, so wird ein positives Einstellpotential an den Voreinstelleingang H der nachfolgenden Stufe angelegt. Gelangt nun der Verschiebungsimpuls auf den Triggereingang F dieser nachfolgenden Stufe, so speichert diese die vorher in der vorhergehenden Kippstufe gespeicherte binäre Null. Ebenso ist der Ausgang L einer Kippstufe, die eine binäre Eins gespeichert hat, positiv und bewirkt, daß ein Einstellpotential auf den Voreinstelleingang / der nachfolgenden Stufe gelangt. Kommt nun der Ver-Schiebungsimpuls auf den Eingang E dieser nachfolgenden Stufe, so wird er durchgelassen und bewirkt, daß diese Kippstufe eine binäre Eins speichert.

beendet ist. Obwohl bei

der Erfindung ein Fehler nicht einem bestimmten Zeichen zugeordnet werden kann, läßt sich ein festgestellter Fehler auf eine bestimmte Gruppe aufeinanderfolgender Zeichen lokalisieren, so daß eine Wiederholung der betreffenden Zeichengruppe beim Auftreten einer Unstimmigkeit im Paritätsvergleich zwischen Sender und Empfänger eingeleitet werden kann.

Offenbar ist die Spiralparitätsprüfung bei der beschriebenen Ausführungsform für die ersten sieben Zeichen einer Nachricht unvollständig. Dies beeinträchtigt aber die Arbeitsweise der Schaltungsanordnung nicht, da das System sich so verhält, als ob eine unbestimmte Anzahl von Zeichen vor dem Beginn der Übertragung nur aus Pausenschritten bestehen würde, weil das Schieberegister vor der Übertragung vollständig auf Null zurückgestellt wird.

Claims (9)

Patentansprüche:

1. Einrichtung zur Ableitung eines Paritätssignals aus binär aufgebauten Zeichen für die Datenübertragung, gekennzeichnet durch ein Paritätsprüforgan (31 bis 33) für die Schritte einer Art in einem Zeichen, ein zweites Paritäts-

prüf organ (30, 36) für die Schritte der gleichen Art'in einer Zeichengruppe, aus der jedes Zeichen höchstens einen Schritt zur Prüfung beisteuert, und ein Kombinationsorgan (34) zur Ableitung eines resultierenden Paritätssignals aus den beiden Zwischenergebnissen, derart, daß jeder Zeichenschritt auf zwei verschiedenen Wegen in das Endergebnis eingeht.

2. Einrichtung nach Anspruch 1, dadurch gekennzeichnet, daß alle Zeichen gleiche Schrittzahl haben.

3. Einrichtung nach Anspruch 2, dadurch gekennzeichnet, daß die Anzahl der Zeichen in einer Zeichengruppe gleich der Schrittzahl in einem Zeichen ist.

4. Einrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß für die zweite Paritätsprüfung die Schritte in der gleichen Binärstelle aller Zeichen in der Gruppe herangezogen werden. ao

10

5. Einrichtung nach Anspruch 2 oder 3, dadurch gekennzeichnet, daß für die zweite Paritätsprüfung die Schritte in verschiedenen Binärstellen einiger oder aller Zeichen der Gruppe herangezogen werden.

6. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die Zeichengruppe aus aufeinanderfolgenden Zeichen besteht.

7. Einrichtung nach Anspruch 6, dadurch gekennzeichnet, daß die erste Paritätsprüfung an demjenigen Zeichen durchgeführt wird, das der Zeichengruppe unmittelbar folgt.

8. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß das Kombinationsorgan aus einem Antivalenzglied (34) (exklusives ODER) besteht.

9. Einrichtung nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, daß die übermittelten Zeichen Fernschreibzeichen sind.

Bei der Bekanntmachung der Anmeldung ist ein Prioritätsbeleg ausgelegt worden.

Hierzu 1 Blatt Zeichnungen

709 650/277 9.67 © Bundesdruckerei Berlin