CH628166A5

CH628166A5 - Device for reordering the data signals of successive series of digital signals

Info

Publication number: CH628166A5
Application number: CH1281377A
Authority: CH
Inventors: Edward George Bowen; Frank William Mounts; Arun Narayan Netravali
Original assignee: Western Electric Co
Priority date: 1976-10-21
Filing date: 1977-10-20
Publication date: 1982-02-15
Also published as: DE2746934A1; JPS5352306A; GB1567990A

Description

Die Erfindung betrifft eine Vorrichtung gemäss dem Oberbegriff des Patentanspruches 1. The invention relates to a device according to the preamble of patent claim 1.

Bei üblichen Faksimile-Systemen weist ein Bild eine Vielzahl von Zeilen auf, die je eine Vielzahl von Bildelementen besitzen. Normalerweise codiertim Sender eines Faksimile-Sy-stems ein Codierer digital eine Spannung, deren Höhe sich mit dem Helligkeitsgrad von sequentiell abgetasteten Bildelementen (Pels von Picture Elements) ändert. Die codierte Spannung, die nachfolgende Pel-Signal genannt wird, wird zu einem Empfänger übertragen, dort decodiert und ein Faksimile des Bildes zusammengesetzt. In conventional facsimile systems, an image has a large number of lines, each of which has a large number of picture elements. Typically, in the transmitter of a facsimile system, an encoder digitally encodes a voltage, the magnitude of which changes with the brightness of sequentially scanned picture elements. The encoded voltage, which is called the subsequent Pel signal, is transmitted to a receiver, where it is decoded and a facsimile of the image is composed.

Häufig haben sequentielle Bildelemente die gleiche Helligkeit. Dann sind die zugehörigen, aufeinanderfolgenden Pel-Si-gnale identisch. Es wird folglich ein identisches Signal wiederholt übertragen. Diese Wiederholung von identischen Signalen, die auch als «Durchlauf» bezeichnet wird, führt zu einer schlechten Ausnutzung des Übertragungsgliedes zwischen Sender und Empfänger. Zur Überwindung einer solchen schlechten Ausnutzung sind verschiedene Durchlauflängen-Codieranordnungen bekannt. Ein typischer Durchlauflängen-Codierer überträgt zwei Datenangaben zum Empfänger, nämlich eine, die den Sequential picture elements often have the same brightness. Then the associated successive Pel-Si signals are identical. An identical signal is consequently transmitted repeatedly. This repetition of identical signals, which is also referred to as a "pass", leads to poor utilization of the transmission link between the transmitter and receiver. Various pass-length coding arrangements are known to overcome such poor utilization. A typical pass-length encoder transmits two pieces of data to the receiver, one that is the

Helligkeitsgrat und eine andere, die die Länge des Durchlaufs angibt, d.h., einen Zählwert für die Anzahl der aufeinanderfolgenden Bildelemente mit der gleichen Helligkeit. Natürlich könnte der Zählwert Eins sein, aber je grösser die Durchlauf -5 länge Wird, ist eine umso bessere Ausnutzung des Übertragungsgliedes möglich. Brightness ridge and another that indicates the length of the pass, i.e., a count for the number of successive pixels with the same brightness. Of course, the count could be one, but the longer the throughput becomes -5, the better the transmission link can be used.

Bei den bekannten Anordnungen hängt die Länge jedes Durchlaufes allein von den Eigenschaften der übertragenen Faksimile-Daten ab. Eine wirksamere Ausnutzung des Übertra-io gungsgliedes wäre jedoch möglich, wenn die zu übertragenden Signale so neu geordnet werden, dass eine Gruppierung gleicher Signale erfolgt, um die Länge der übertragenen Durchläufe zu erhöhen. In the known arrangements, the length of each pass depends solely on the properties of the facsimile data transmitted. A more effective use of the transmission link would, however, be possible if the signals to be transmitted are rearranged in such a way that the same signals are grouped in order to increase the length of the transmitted runs.

Es ist Aufgabe der Erfindung, eine Vorrichtung zu schaffen, 15 die gestattet, identische Signale in Gruppen einzuordnen, um die Dauer von direkt aufeinanderfolgenden identischen Signalen bzw. die Länge der Durchläufe zu erhöhen. It is an object of the invention to provide a device 15 which permits identical signals to be grouped in order to increase the duration of identical signals which follow one another directly or to increase the length of the runs.

Die erfindungsgemässe Vorrichtung ist durch die im kennzeichnenden Teil des Patentanspruches 1 angeführten Merkmale gekennzeichnet. The device according to the invention is characterized by the features stated in the characterizing part of patent claim 1.

Es werden also zur Erhöhung der Durchlauflänge übertragener Digitaldaten Reihen der Datensignale zuerst entsprechend einem vorgewählten Schema neu geordnet, das generell die Wirkung hat, dass Datensignale gleichen Wertes in grössere 25 Gruppen zusammengefasst werden. In order to increase the throughput length of transmitted digital data, rows of the data signals are first reorganized according to a preselected scheme, which generally has the effect that data signals of the same value are combined into larger 25 groups.

Die Massignale können zu den eingegebenen Digitalsignalen, nachstehend Pel-Signale genannt, in direkter oder indirekter Beziehung stehen. Bei einer beispielhaften Anordnung sind die Massignale die Pel-Signale selbst. Bei einer anderen bei-30 spielhaften Anordnung sind die Mässignale die Pel-Signale selbst. Bei einer anderen beispielhaften Anordnung sind die Massignale Signale, die ein Mass für die Differenzen zwischen einer augenblicklichen Reihe von Pel-Signalen (beispielsweise entsprechend einer Zeile des übertragenen Bildes) und der un-35 mittelbar vorhergehenden Reihe von Pel-Signalen sind. Ausserdem können die Massignale Signale umfassen, die ein Mass für die Differenzen zwischen der augenblicklichen Reihe von Pel-Signalen und Bezugssignalen sind, die aus einer statischen Auswertung der Pel-Signale berechnet worden sind. The measurement signals can have a direct or indirect relationship to the input digital signals, hereinafter referred to as Pel signals. In one exemplary arrangement, the measurement signals are the Pel signals themselves. In another exemplary arrangement, the measurement signals are the Pel signals themselves. In another exemplary arrangement, the measurement signals are signals that measure the differences between a current series of Pel signals (e.g. corresponding to one line of the transmitted image) and the immediately preceding row of Pel signals. In addition, the measurement signals can include signals that are a measure of the differences between the current series of Pel signals and reference signals that have been calculated from a static evaluation of the Pel signals.

Die Massignale werden immer in ihrer Anordnung oder Reihenfolge neu geordnet, und zwar entsprechend einem Neuordnungsschema unter dem Einfluss oder entsprechend dem Bezugssignal. Das Neuordnungsschema wird nachfolgend 45 beschrieben. Bei der einen Anordnung umfasst das Bezugssignal die Reihe von Pel-Signalen, die unmittelbar vor der augenblicklichen Reihe von Pel-Signalen codiert worden sind. Bei der anderen Anordnung kann das Bezugssignal das berechnete Bezugssignal sein. . The measurement signals are always reordered in their arrangement or sequence, namely according to a reordering scheme under the influence or according to the reference signal. The reordering scheme is described below 45. In one arrangement, the reference signal comprises the series of Pel signals that have been encoded just before the current series of Pel signals. In the other arrangement, the reference signal may be the calculated reference signal. .

Nachfolgend wird die Erfindung anhand der Zeichnung näher beschrieben. Es zeigen The invention is described in more detail below with reference to the drawing. Show it

Fig. 1 das schematische Blockschaltbild für ein Ausführungsbeispiel der erfindungsgemässen Vorrichtung und Fig. 1 shows the schematic block diagram for an embodiment of the inventive device and

Fig. 2 eine Zusammenfassung für ein Beispiel eines im Prozessor nach Fig. 1 verwirklichten Verfahrens. FIG. 2 shows a summary for an example of a method implemented in the processor according to FIG. 1.

Das Ausführungsbeispiel der Erfindung gemäss Fig. 1 weist eine Vorrichtung 100 mit einem Eingangsanschluss 10 auf, dem gegebenenfalls nach ihrer Durchlauflänge neu zu ordnende Digitalsignale zugeführt werden. Die Vorrichtung 100 vergrössert 60 die Länge der Durchläufe. The exemplary embodiment of the invention according to FIG. 1 has a device 100 with an input connection 10, to which digital signals that may need to be rearranged according to their length are fed. The device 100 increases 60 the length of the passes.

Bei einem ersten Ausführungsbeispiel der Erfindung sind die neu zu ordnenden Massignale die eintreffenden Digitalsignale, nachstehend auch Pel-Eingangssignale genannt, selbst. Generell wird während eines ersten Neuordnungsintervalls je-65 des an den Eingangsanschluss 10 gelieferte Pel-Signal dadurch zeitweilig gepuffert, dass es in eine Zelle eines von zwei Schreib-Lese-Speichern (RAM) 55 oder 65 geschrieben wird. Die zugehörige Zellenadresse wird über die Leitung 356 von einem Puf- In a first exemplary embodiment of the invention, the measurement signals to be rearranged are the incoming digital signals themselves, also referred to below as Pel input signals. In general, during a first reorganization interval, each of the Pel signals supplied to input terminal 10 is temporarily buffered in that it is stored in a cell of one of two random access memories (RAM) 55 or 65 is written. The associated cell address is sent via line 356 by a buffer

40 40

50 50

55 55

628 166 628 166

feradressengenerator, hier dem Schreibadressengenerator 300 geliefert. Der Generator 300 stellt eine Schreibadresse zur Verfügung, die in Abhängigkeit von einem Bezugssignal permutiert wird, das dem Generator über die Leitung 21 vom Bezugssignalgenerator 20 zugeführt wird. Als Ergebnis wird das Pel-Eingangssignal neu geordnet in den Speicher geschrieben. Später wird während eines zweiten Neuordnungsintervalls das neugeordnete Signal sequentiell aus dem Speicher gelesen, wobei die aufeinander folgenden Zellenadressen durch den Leseadressengenerator 400 über die Leitung 456 geliefert werden. Das neugeordnete, gelesene Signal wird dann zum Ausgangsan-schluss 80 zwecks Weiterleitung zu einem Durchlauflängen-Codierer bekannter Art gegeben. feradressengenerator, here the write address generator 300 supplied. The generator 300 provides a write address which is permuted as a function of a reference signal which is fed to the generator via the line 21 from the reference signal generator 20. As a result, the Pel input signal is rewritten into the memory. Later, during a second reordering interval, the reordered signal is read sequentially from memory, the successive cell addresses being provided by the read address generator 400 over line 456. The rearranged, read signal is then passed to the output port 80 for routing to a pass length encoder of a known type.

Bevor die Einzelheiten der Vorrichtung 100 genauer erläutert werden, wird ein Neuordnungsschema in Verbindung mit Fig. 2 beschrieben. Ein Neuordnungsintervall sei als eine Zeile des Bildes angenommen. Ausserdem soll die als Beispiel gewählte Bildzeile aus acht Bildelementen bestehen. Schliesslich soll jeder Speicher aus acht Zellen bestehen, und zwar jeweils eine Zelle zur Pufferung eines Pel-Signals. Beispielhafte Pel-Signale, die in der üblichen Weise bei einer Bildzeile in Spalten von links nach rechts geordnet sind, werden durch Pel-Num-mern 1 bis 8 identifiziert. Die Erfindung wird zwar auf Vielbit-Digitalsignale angewendet, zur Vereinfachung der Erläuterung wird die Erfindung jedoch in Verbindung mit einem zweistufigen Faksimile-System beschrieben. Als Beispiel für ein zweistufiges System dient die Übertragung einer zweistufigen Wetterkarte. Die Vereinfachung der Erläuterung ergibt sich zum Teil daraus, dass zweistufige Helligkeitssignale sich anhand eines einzelnen Bits für jedes Pel-Signal erläutern lassen, beispielsweise in logisches 0- oder 1-Signal, das schwarz bzw. weiss entspricht. In Fig. 2 enthalten die Zeilen 1 und 2, die mit «Bezugssignal» bzw. «Eingangssignal» beschriftet sind, zweistufige Pel-Signale für die vorhergehende Zeile bzw. die augenblickliche Zeile des Bildes. Die dritte und vierte Zeile enthalten neugeordnete zweistufige Signale für zwei unterschiedliche Ausführungsbeispiele der Erfindung. Bei dem ersten Ausführungsbeispiel steht der Schalter 40 der Vorrichtung 100 in der Stellung Sl. Ausserdem wird als zweckmässig angenommen, dass jeder Speicher 55 und 65 acht Zeilen besitzt, die man sich als Zeile mit acht Zellen vorstellen kann. Man kann dann sagen, dass ein Pel-Signal in den einen oder anderen Abschnitt des Speichers geschrieben wird, wobei dieses Einschreiben oder Neuordnen in Abhängigkeit von dem Bezugssignal auf der Leitung 21 erfolgt. Im einzelnen wird, wenn das zweistufige Bezugssignal eine logische 1 ist, das Pel-Eingangssignal beginnend am rechten Ende des Speichers eingeschrieben. Wenn das Bezugssignal eine logische 0 ist, so wird das Pel-Signal beginnend am linken Ende des Speichers eingeschrieben. Das Einschreiben setzt sich ausgehend vom linken oder rechten Ende des Speichers in Richtung zum entgegengesetzten Ende fort, d.h., in Richtung zum rechten bzw. linken Ende. Demgemäss wird in Fig. 2 das Eingangssignalbit 1, das in der zweiten Zeile als logische 1 erscheint, in Abhängigkeit von dem Bezugssignalbit 1, das in der ersten Zeile eine logische 1 ist, am rechten Ende eingeschrieben, d.h., in Zelle 8 des Speichers, wie in der dritten Zeile gezeigt. Auf entsprechende Weise wird, wenn das Schreiben für ein Bezugssignal mit einer logischen 1 am rechten Ende beginnt und sich in Richtung zum linken Ende fortsetzt, das Eingangssignalbit 2, hier ebenfalls eine logische 1, in Zelle 7 des Speichers geschrieben. Da das Bezugssignalbit 3 eine logische 0 ist, wird das Eingangssignalbit 3, ebenfalls eine logische 0, beginnend am linken Ende des Speichers eingeschrieben, d.h., in Zelle 1. Das Einschreiben geht für jedes Pel-Signal weiter, das während des Neuordnungsintervalls festgestellt wird. Der Speicher wird fortschreitend von seinen Enden aus jeweils in Richtung auf das entgegengesetzte Ende zu geladen. Als Ergebnis dieses Neuord15 Before the details of the device 100 are explained in more detail, a reordering scheme is described in connection with FIG. 2. A reordering interval is assumed to be one line of the picture. In addition, the picture line chosen as an example should consist of eight picture elements. After all, each memory should consist of eight cells, one cell for buffering a Pel signal. Exemplary Pel signals, which are arranged in the usual way in an image line in columns from left to right, are identified by Pel numbers 1 to 8. While the invention is applied to multi-bit digital signals, to simplify the explanation, the invention will be described in connection with a two-stage facsimile system. The transmission of a two-stage weather map serves as an example for a two-stage system. The simplification of the explanation results in part from the fact that two-stage brightness signals can be explained on the basis of a single bit for each Pel signal, for example in a logical 0 or 1 signal which corresponds to black or white. In FIG. 2, lines 1 and 2, which are labeled “reference signal” and “input signal”, contain two-stage pel signals for the previous line and the current line of the image, respectively. The third and fourth lines contain reordered two-stage signals for two different embodiments of the invention. In the first embodiment, switch 40 of device 100 is in position S1. In addition, it is assumed to be expedient that each memory 55 and 65 has eight rows, which can be thought of as a row with eight cells. It can then be said that a Pel signal is written in one or the other section of the memory, this writing or reordering taking place depending on the reference signal on line 21. Specifically, when the two-level reference signal is a logic 1, the Pel input signal is written starting at the right end of the memory. If the reference signal is a logic 0, the Pel signal is written starting at the left end of the memory. The writing continues from the left or right end of the memory toward the opposite end, i.e. toward the right and left ends. Accordingly, in FIG. 2, the input signal bit 1, which appears as logical 1 in the second line, is written in at the right end as a function of the reference signal bit 1, which is a logical 1 in the first line, ie in cell 8 of the memory, as shown in the third line. In a corresponding manner, if the writing for a reference signal begins with a logic 1 at the right end and continues towards the left end, the input signal bit 2, here also a logic 1, is written into cell 7 of the memory. Since the reference signal bit 3 is a logic 0, the input signal bit 3, also a logic 0, is written starting at the left end of the memory, i.e., in cell 1. The write continues for each Pel signal that is detected during the reordering interval. The memory is progressively loaded from its ends towards the opposite end. As a result of this new order15

20 20th

25 25th

nungsschemas besitzt das in Zeile 3 gezeigte, neugeordnete Signal nur drei Änderungen des logischen Zustandes im Vergleich zu vier Zustandsänderungen im Pel-Signal. Das neugeordnete Signal weist demgemäss eine gleichzeitige Zunahme der Durch-5 lauflänge auf. Scheme has the rearranged signal shown in line 3 only three changes in the logic state compared to four state changes in the Pel signal. The rearranged signal accordingly shows a simultaneous increase in the length of the pass.

Im allgemeinen führt wegen der üblichen Ähnlichkeit von Signalen in aufeinanderfolgenden Bildzeilen die Verwendung des oben beschriebenen Neuordnungsschemas zu einer besseren Gruppierung von Signalen gleichen Wertes. 10 Bei vielstufigen Helligkeitssignalen wird das gleiche Neuordnungsschema mit der Ausnahme benutzt, dass beispielsweise die Speicher 55 und 65 in eine Vielzahl von Abschnitten unterteilt werden, die der Anzahl von möglichen Helligkeitspegeln entsprechen, wobei jedes Massignal dann zu dem jeweiligen Speicherabschnitt entsprechend der speziellen Helligkeitsstufe des «anweisenden» Bezugssignals geführt wird. In general, because of the common similarity of signals in successive picture lines, the use of the reordering scheme described above leads to a better grouping of signals of the same value. 10 In the case of multi-level brightness signals, the same reordering scheme is used, with the exception that, for example, memories 55 and 65 are divided into a plurality of sections which correspond to the number of possible brightness levels, each mass signal then being sent to the respective memory section according to the special brightness level of the « instructing »reference signal.

Es sei jetzt wieder zur Erläuterung der Vorrichtung 100 übergegangen. Jedes Pel-Signal am Eingangsanschluss 10 gelangt zum Eingang des Bezugssignalgenerators 20, dem Eingang einer Steuerlogik 200 und über den Schalter 40 in der Stellung Sl (bei diesem Ausführungsbeispiel der Erfindung) sowie die Leitung 556 zu den Eingängen IN der Speicher 55 und 65. Der Bezugssignalgenerator 20 kann eine einfache Verzögerungsschaltung sein, die zur Speicherung einer Bildzeile ausreicht. Die Signale der vorhergehenden Bildzeile stellen dann das Bezugsausgangssignal des Generators 20 dar. Dieses Bezugsaus-gangssignal wird über die Leitung 21 zum Schreibadressengenerator 300 geführt und dort an einen ersten Eingang eines UND-30 Gatters 330 und einen invertierenden ersten Eingang eines UND-Gatters 310 angelegt. Ein zweites Eingangssignal jedes UND-Gatters wird von der Steuerlogik 200 über die Leitung 210 geliefert. Das zweite Eingangssignal ist ein Zeitsteuerungssignal mit einer logischen 1 bei Feststellung jedes Pel-Eingangs-35 signais am Anschluss 10. Im anderen Fall wird eine logische 0 geliefert. Danach wird, wenn das zweistufige Bezugssignal eine logische 1 ist, der Rückwärtszähler 340, der bei Beginn des Neuordnungsintervalls über den Leiter 220 in einen Anfangszustand gebracht worden ist, dass er die Zellenadresse für das 40 rechte Ende des Speichers enthält, rückwärts weitergeschaltet. Wenn andererseits das Bezugssignal eine logische 0 ist, so wird der Vorwärtszähler 320, der ebenfalls bei Beginn des Neuordnungsintervalls über den Leiter 220 in einen Anfangszustand gebracht worden ist, damit er die Adresse der Speicherzelle am 45 linken Ende enthält, nach vorwärts weitergeschaltet. Die Adresse der linken oder rechten Zelle wird von einem Ausgang des Zählers 320 bzw. 340 an den L- oder R-Eingang des Wählers 350 gegeben. Der Wähler 350 wählt die Adresse der linken oder rechten Zelle in Abhängigkeit von der Feststellung eines Bezugssignals mi| einer logischen 0 bzw. logischen 1 an seinem Wähl-Eingang, wobei das Wähl-Eingangssignal als Beispiel das Bezugssignal ist. Dadurch wird die Schreibadresse permutiert. Die permutierte Schreibadresse wird dann über die Leitung 356 an den Schreibeingang W jedes Wählers 50,60 zur Weiterlei-tung an den Adressen-Eingang eines der Speicher 55,65 angelegt. The explanation of the device 100 will now be made again. Each Pel signal at the input terminal 10 reaches the input of the reference signal generator 20, the input of a control logic 200 and via the switch 40 in the position S1 (in this exemplary embodiment of the invention) and the line 556 to the inputs IN of the memories 55 and 65 Reference signal generator 20 may be a simple delay circuit sufficient to store an image line. The signals of the preceding picture line then represent the reference output signal of the generator 20. This reference output signal is led via the line 21 to the write address generator 300 and is applied there to a first input of an AND-30 gate 330 and an inverting first input of an AND gate 310 . A second input signal to each AND gate is provided by control logic 200 over line 210. The second input signal is a timing signal with a logic 1 when each Pel input 35 signal is detected at port 10. Otherwise, a logic 0 is provided. Thereafter, if the two-level reference signal is a logic 1, the down counter 340, which has been brought into an initial state via conductor 220 at the beginning of the reordering interval to contain the cell address for the right end of the memory, is incremented. On the other hand, if the reference signal is a logic 0, the up counter 320, which was also brought into an initial state via the conductor 220 at the beginning of the reordering interval so that it contains the address of the memory cell at the left end, is advanced. The address of the left or right cell is given from an output of counter 320 or 340 to the L or R input of selector 350. The selector 350 selects the address of the left or right cell depending on the detection of a reference signal mi | a logic 0 or logic 1 at its dial input, the dial input signal being the reference signal as an example. This will permute the write address. The permuted write address is then applied via line 356 to the write input W of each selector 50, 60 for forwarding to the address input of one of the memories 55, 65.

Abhängig davon, zu welchem Speicher die permutierte Schreibadresse gegeben wird, wird einer dieser Speicher während abwechselnder Neuordnungsintervalle geschrieben oder 60 gelesen. Im einzelnen wird während eines ersten Neuordnungsintervalls beispielsweise der Speicher 55 geschrieben, während der Speicher 65 gelesen wird. Während des nächsten Intervalls sind die Rollen der Speicher dann vertauscht. Der Speicher, der geschrieben oder gelesen werden soll, wird abhängig von einem 65 Binärsignal zum Schreiben oder Lesen veranlasst, das von der Steuerlogik 200 über die Leitung 230 jedem Speichereingang R/W zugeführt wird. Natürlich muss zur Verhinderung eines Schreibens oder Lesens der falschen Speicherzelle die zeitliche Depending on which memory the permuted write address is given to, one of these memories is written or read during alternate reordering intervals. Specifically, during a first reordering interval, for example, memory 55 is written while memory 65 is being read. During the next interval, the roles of the memories are reversed. The memory to be written or read is caused to write or read in response to a binary signal which is supplied by control logic 200 via line 230 to each memory input R / W. Of course, in order to prevent the wrong memory cell from writing or reading, the timing must be correct

628166 4 628 166 4

Signalsteuerung an den Eingängen an die Anforderungen des sung» geschrieben worden ist, nur zwei Änderungen des logi- Signal control at the inputs to the requirements of the sung »has been written, only two changes in the logi

jeweils benutzten Schreib-Lesespeichers angepasst sein. Eine sehen Zustandes im Gegensatz zu den drei Zustandsänderungen solche zeitliche Signalsteuerung, die hier über die Leitung 240 bei dem ersten Ausführungsbeispiel und den vier Zustandsän- read / write memory used in each case. One state in contrast to the three state changes is such time signal control, which is shown here via line 240 in the first exemplary embodiment and the four state changes.

zu einem Eingang der ODER-Gatter 51 und 61 geht, ist jedoch derungen im Pel-Eingangssignal. Das auf diese Weise neuge- goes to an input of OR gates 51 and 61, however, is changes in the Pel input signal. The new in this way

bekannt und braucht nicht im einzelnen beschrieben zu werden, j ordnete Signal beinhaltet eine entsprechende Zunahme der um die Grundgedanken der vorliegenden Erfindung zu verste- Durchlauflänge. Known and need not be described in detail, j ordered signal includes a corresponding increase in the throughput length to understand the principles of the present invention.

hen. Generell wird ein Speicher zum Schreiben in Abhängigkeit Bei einem dritten Ausführungsbeispiel der Erfindung (nicht von der Feststellung einer logischen 1 an seinem Eingang R/W gezeigt) ist das Massignal ein Fehlersignal, das eine Differenz und zum Lesen in Abhängigkeit von einer logischen 0 veran- zwischen dem augenblicklichen Pel-Signal und einem berechne-lasst. Zur Benutzung abwechselnder Speicher wird demgemäss io ten Bezugssignal darstellt. Verfahren zur Erzeugung von Vorder Eingang R/W eines Speichers, hier des Speichers 65, mittels hersagesignalen, bzw. der berechneten Bezugssignale, sind be-eines zweiten Eingangssignals des ODER-Gatters 61 invertiert. kannt. Es sei beispielsweise hingewiesen auf einen Aufsatz von Das Binärsignal auf der Leitung 230 wird koinzident zum Wähl- j s <<The Coding of Pictorial Data>>; IRE Transactions Eingang jedes der Wähler 50,60 und 70 geführt. Dadurch ver- Qn Informatìon Xheoly, Band IT-7, Nr. 2 (April 1961), Seiten anlasst ein Signal mit einer logischen 1 auf der Leitung 230 den 15 gg_iQ^ gei einem solchen Verfahren wird eine Durchmuste-Wähler 50, die über die Leitung 356 gelieferte Schreibadresse rung von Bildern vorgenommen, die die Klasse der zu codieren-zum Adressen-Eingang des Speichers 55 zu führen, und veran- derl Bilder wiedergeben. Eine Klasse kann beispielsweise lasst den Speicher 55 mittels einer logischen 1 an seinem Ein- Schaltbilder enthalten. Eine zweite Klasse Bilder von maschinegang R/W, das Pel-Signal auf der Leitung 556 in eine Zelle am geschriebenen Manuskripten mit einfachem Abstand, usw. Der richtigen Ende des Speichers einzuschreiben. Gleichzeitig und 20 Zwe(± dej. Durchmusterung besteht darin, für jede Klasse die unter Angabe der alternativen Speicherrollen während alterna- relative Häufigkeit festzustellen, mit der ein Pel-Signal eine be-tiver Neuordnungsintervalle wird die logische 1 auf der Leitung stimmte Helligkeit hat, wenn die Helligkeit jedes Pel-Signals in 230 ausserdem zum Wähleingang des Wählers 70 geführt. Ab- der Nachbarschaft gegeben ist. Die Nachbarschaft ist üblicher-hängig davon wird dann ein Ausgangssignal des Speichers 65, weise eine im voraus festgelegte Gruppe von nahegelegenen, der dann der gelesene Speicher ist, über den Eingang M2 des 25 vorhergehenden Pel-Signalen. Beispielsweise kann bei einer Wählers 70 zum Ausgangsanschluss 80 geführt. Dabei wird die Klasse von zweistufigen Bildern die Durchmusterung die relati-Leseadresse vom Vonvärtszähler 402 des Generators 400 über ve Häufigkeit ergeben, dass ein schwarzes Pel einer bestimmten die Leitung 456 und den Wähler 60 zum Adressen-Eingang des Nachbarschaft folgt. Ein Beispiel für ein zweistufiges Bild ist ein Speichers 65 gefuhrt. Im einzelnen wird beim Beginn des maschinegeschriebenes Manuskript. Als Folge der Durchmuste-Neuordnungsmtervalls der Vorwartszähler 410 zu Anfang über 30 ^ wenn eine Nachbarschaft eines Pel-Signals und die die Leitung 210 so eingestellt, dass er die Adresse der Zelle am tatsächliche Helligkeit der Pel-Signale gegeben ist, die die linken Ende des zu lesenden Speichers enthalt, und danach m Nachbarschaft bilden, die Helligkeit mit der grössten Wahr-Abhängigkeit von jedem Zeitsteuerungssignal mit einer logi- scheinlichkeit als spezielle Voraussage des augenblicklichen Pel-schen 1 weitergeschaltet, das über die Leitung 210 zugefuhrt Signals zugeordnet wird. Beim ersten Ausführungsbeispiel wird also zwar die 35 hen. In general, a memory is used for writing in dependence. In a third exemplary embodiment of the invention (not shown by the detection of a logic 1 at its R / W input), the measurement signal is an error signal which requires a difference and for reading as a function of a logic 0. between the current pel signal and a calculate-let. For the use of alternating memories, io th reference signal is accordingly represented. Methods for generating the front input R / W of a memory, here the memory 65, by means of announcement signals or the calculated reference signals, are inverted for a second input signal of the OR gate 61. knows. For example, reference is made to an essay on The binary signal on line 230 becomes coincident with the dialing j s << The Coding of Pictorial Data >>; IRE Transactions input each of voters 50, 60 and 70. As a result, Qn Informatìon Xheoly, Volume IT-7, No. 2 (April 1961), leaves a signal with a logical 1 on the line 230 den 15 gg_iQ ^ in such a method, a screening selector 50, which over the Line 356 supplied write address made of pictures which lead the class of the code to the address input of the memory 55 and reproduce different pictures. A class can, for example, have the memory 55 contained in its circuit diagrams by means of a logical 1. A second class pictures of machine gear R / W, the Pel signal on line 556 in a cell at the written manuscripts with simple spacing, etc. The correct end of the memory. Simultaneously and 20 two (± dej. Screening consists of determining for each class the alternative storage roles during the alternative relative frequency with which a Pel signal has a active reordering interval which has the logical 1 tuned brightness on the line, if the brightness of each pel signal in 230 also leads to the dial input of the selector 70. Ab- the neighborhood is given. The neighborhood is more common-depending on it then becomes an output signal of the memory 65, assigned a predetermined group of nearby ones, which then the read memory is via the input M2 of the 25 previous pel signals, for example a selector 70 can lead to the output connection 80. The class of two-stage images will result in the screening of the relati reading address from the forward counter 402 of the generator 400 over frequency that a black pel one determined the line 456 and the dialer 60 to the address input de s neighborhood follows. An example of a two-stage image is a memory 65. In detail, at the beginning of the typewritten manuscript. As a result of the pattern reordering period, the forward counter 410 initially over 30 ^ when a neighborhood of a Pel signal and the line 210 is set to give the address of the cell at the actual brightness of the Pel signals that the left end of the contains memory to be read, and then form m neighborhood, the brightness with the greatest true dependence on each timing signal with a logical probability as a special prediction of the current Pel-1, which is assigned to the signal supplied via line 210. In the first exemplary embodiment, 35

Schreibadresse zur Eingabe des Pel-Eingangssignals in den Nachdem auf diese Weise das Vorhersagesignal, bzw. beSpeicher permutiert, die Leseadresse aber nicht permutiert. rechnete Bezugssignal, erzeugt ist, wird dieses Signal mit dem Stattdessen wird das neugeordnete Signal sequentiell aus dem augenblicklichen Pel-Signal zur Erzeugung des Fehler-Massi-Speicher gelesen und am Ausgangsanschluss 80 zur Verfügung gnals verglichen. Wenn beispielsweise das berechnete Bezugssi-gestellt. Dadurch ist das Pel-Eingangssignal in Abhängigkeit 40 gnal und das entsprechende Pel-Signal identisch sind, dann wird von dem Bezugssignal neu geordnet worden, um die Durch- ein erstes Logiksignal, beispielsweise eine logische 0 als Massi-lauflänge zu vergrössern. gnal erzeugt. Wenn andererseits das berechnete Bezugssignal und das entsprechende Pel-Signal sich unterscheiden, so wird Write address for inputting the Pel input signal in the After permuting the prediction signal or memory, but not permuting the reading address. calculated reference signal is generated, this signal is compared to the instead. The reordered signal is read sequentially from the current Pel signal to generate the error mass memory and compared at the output terminal 80. For example, if the calculated reference is set. As a result, the Pel input signal is dependent on 40 gnal and the corresponding Pel signal is identical, then the reference signal is reordered in order to increase the through a first logic signal, for example a logical 0 as a mass run length. generated. If, on the other hand, the calculated reference signal and the corresponding Pel signal differ, then

Bei einem zweiten Ausführungsbeispiel der Erfindung ist eine logische 1 als Massignal erzeugt. In a second embodiment of the invention, a logic 1 is generated as a measurement signal.

das Massignal ein Fehlersignal. Allgemein gesagt, wird die 45 the ground signal is an error signal. Generally speaking, the 45th

Durchlauf länge von Faksimile-Daten in Abhängigkeit von ei- Wie bei dem oben beschriebenen Beispiel werden die Mass-nem Bezugssignal dadurch vergrössert, dass das Fehlersignal an- signale dann neu geordnet, indem sie entsprechend dem Bestelle des Eingangssignals neu geordnet und dann das neugeord- zugssignal auf der linken oder rechten Seite des Speichers einge-nete Fehlersignal zum Ausgangsanschluss 80 gegeben wird. Das schrieben werden. Bei diesem Ausführungsbeispiel wird das Be-hier vorliegende Fehlersignal gibt eine Differenz zwischen dem 50 zugssignal als Eichsignal bezeichnet, nämlich eine statistische, Bezugssignal und dem Pel-Signal an, wobei das Bezugssignal, d.h., berechnete Bestimmung der Wahrscheinlichkeit, dass das wie bei dem vorhergehenden Beispiel, das Pel-Signal für die vorhergesagte Signal richtig ist, wenn die tatsächlichen Bedin-vorhergehende Zeile ist. Das zweite Ausführungsbeispiel liegt gungen der Pel-Signale für die relevante Nachbarschaft gegeben vor, wenn der Schalter 40 in der Stellung S2 ist. In dieser Stel- sind. Demgemäss wird abhängig von der Höhe der Wahrschein-lung werden Signale am Eingangsanschluss 10 und auf der Lei- 55 lichkeit, die einem berechneten Bezugssignal zugeordnet ist, tung 21 zum ersten bzw. zweiten Eingang eines Exklusiv- beispielsweise, ob die Wahrscheinlichkeit grösser oder kleiner ODER-Gatters 30 geführt. Der Schreibadressengenerator 300 als ein gewählter Wert ist, das entsprechende Massignal entwe-liefert eine permutierte Adresse, wie oben beschrieben. Statt der auf der rechten oder der linken Seite in den Speicher einge-jedoch das Eingangssignal vom Anschluss 10 über die Leitung schrieben. Etwas anders gesagt, es wird zuerst die statistische 556 zum Eingang der Speicher 55 und 65 zu führen, wird das 60 Wahrscheinlichkeit für die Richtigkeit einer Vorhersage für je-Fehlersignal zugeführt. Insbesondere wird über das Exklusiv- den der verschiedenen möglichen Zustände jeder Nachbarschaft ODER-Gatter 30 eine logische 0 geliefert, die in eine Speicher- oder Gruppe von Pels berechnet. Diese Information wird dann zelle einzuschreiben ist, wenn das augenblickliche und das Be- permanent gespeichert. Dann wird im Betrieb der tatsächliche zugs-Pel-Signal identisch sind. Im anderen Fall wird eine logi- Zustand der Nachbarschaft entsprechend dem augenblicklichen sehe 1 geliefert. Wie in Zeile 4 von Fig. 2 gezeigt, hat das sich 65 Pel-Signal bestimmt und dieser Zustand mit der gespeicherten ergebende neugeordnete Signal, bei dem der Fehler oder das statistischen Information verglichen, um einen Wahrscheinlich-Massignal in die rechte oder linke Seite des Speichers in Abhän- keitsfaktor entsprechend dem augenblicklichen Vorhersagesi-gigkeit von der durch das Bezugssignal angegebenen «Anwei- gnal zu liefern. Der relative Wert dieses Wahrscheinlichkeits- Passage length of facsimile data depending on a - As in the example described above, the mass reference signal is increased in that the error signal signals are then rearranged by rearranging them in accordance with the order of the input signal and then reordering. pull signal on the left or right side of the memory is an error signal to the output terminal 80. That will be written. In this embodiment, the present-present error signal indicates a difference between the train signal as a calibration signal, namely a statistical, reference signal and the Pel signal, the reference signal, ie, calculated determination of the probability that this is the same as the previous one Example, the pel signal is correct for the predicted signal if the actual bedin previous line is. The second exemplary embodiment provides the Pel signals for the relevant neighborhood given when the switch 40 is in the position S2. In this position. Accordingly, depending on the level of the probability, signals at the input connection 10 and on the lightness, which is assigned to a calculated reference signal, device 21 become the first or second input of an exclusive — for example, whether the probability is greater or less OR -Gatters 30 out. The write address generator 300 as a selected value, the corresponding measurement signal either provides a permuted address as described above. Instead of being written into the memory on the right or left side, however, the input signal from connection 10 is written via the line. In other words, it will first lead the statistical 556 to the input of the memories 55 and 65, the 60 probability for the correctness of a prediction for each error signal is supplied. In particular, by exclusive exclusive of the various possible states of each neighborhood OR gate 30, a logic 0 is provided which computes into a memory or group of pels. This information is then to be inscribed into the cell when the current and the permanent are saved. Then the actual Zugs-Pel signal will be identical in operation. In the other case, a logic state of the neighborhood corresponding to the current see 1 is provided. As shown in line 4 of Fig. 2, the 65 pel signal has determined and this condition with the stored resulting reordered signal, in which the error or statistical information is compared, to a probable mass signal in the right or left side of the Memory in dependency factor according to the current prediction accuracy of the «instruction given by the reference signal. The relative value of this probability

5 628166 5 628166

faktors dient dann als das Bezugssignal, das die Neuordnung des der Massignale erforderlich sind, entweder im voraus berechnet factor then serves as the reference signal, which requires the reordering of the measurement signals, either calculated in advance

Massignals steuert. und gespeichert werden, (d.h., die berechneten Bezugs- und Measures signals. and saved (i.e., the calculated reference and

Die neugeordneten Digitaldaten werden dann für jedes Eichsignale) oder zusammen mit den Massignalen übertragen Ausführungsbeispiel der Erfindung bezüglich ihrer Durchlauf- werden, können die neugeordneten und codierten, Übertragelänge codiert und auf die übliche Weise übertragen. Da die s nen Signale empfangsseitig zur Reproduktion der ursprüngli-gesamten Informationen, die zur Lieferung und Neuordnung chen Pel-Signale richtig decodiert werden. The reordered digital data are then transmitted for each calibration signal) or together with the mass signals. Embodiment of the invention with regard to their passage, the reordered and coded transmission length can be coded and transmitted in the usual way. Since the signals on the receiving end are used to reproduce the original, complete information, the Pel signals are correctly decoded for delivery and reordering.

C C.

1 Blatt Zeichnungen 1 sheet of drawings

Claims

628 166

PATENT CLAIMS

1. An apparatus for reordering the digital signals in each of successive series of digital signals by combining the data signals of each series of data signals into a smaller number of groups of similar data signals, with an input connection (10) for supplying the series of digital signals, characterized by a first circuit (20) for supplying reference signals which are dependent on previous digital signals arriving at the input connection or which have been calculated on the basis of statistical analyzes of digital signals, a second circuit (30, 40) for outputting mass signals which are just coming to the input connection applied digital signals of a series are dependent, and a third circuit responsive to the reference signals (300, 50, 51, 55) for reordering the measurement signals into a smaller number of groups of similar measurement signals than the number of groups of similar digital signals at the input connection ss created series of digital signals.

2. Device according to claim 1, characterized in that the first circuit for supplying reference signals is a storage device (20) for storing the respective series of digital signals previously received at the input terminal (10).

3. Device according to claim 1 or 2, characterized in that the second circuit for emitting the measurement signals has a comparator (30) for comparing the digital signals occurring at the input connection with the reference signals and for generating the measurement signals.

4. The device according to claim 1, characterized in that the first circuit (20) comprises a device for calculating the reference signals from the statistical frequency of the same signals in the digital signals.

5. The device according to claim 4, characterized in that the second circuit for emitting the measurement signals has a comparator (30) for comparing the digital signals occurring at the input connection with the calculated reference signals and for generating the measurement signals.

6. The device according to claim 4 or 5, characterized in that the device for calculating the reference signals is designed such that it additionally generates calibration signals which are a measure of the correspondence of the calculated reference signals with the digital signals occurring at the input connection.