[go: up one dir, main page]

DE112006003839T5 - Verfahren zur Herstellung eines dünnen Halbleiter-Chips - Google Patents

Verfahren zur Herstellung eines dünnen Halbleiter-Chips Download PDF

Info

Publication number
DE112006003839T5
DE112006003839T5 DE112006003839T DE112006003839T DE112006003839T5 DE 112006003839 T5 DE112006003839 T5 DE 112006003839T5 DE 112006003839 T DE112006003839 T DE 112006003839T DE 112006003839 T DE112006003839 T DE 112006003839T DE 112006003839 T5 DE112006003839 T5 DE 112006003839T5
Authority
DE
Germany
Prior art keywords
backing tape
device wafer
outer area
wafer
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE112006003839T
Other languages
English (en)
Inventor
Werner Dipl.-Phys. Kröninger
Manfred Dipl.-Ing. Kotek
Adolf Dipl.-Phys. Koller
Abdul Rahman Mohamed
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE112006003839T5 publication Critical patent/DE112006003839T5/de
Ceased legal-status Critical Current

Links

Classifications

    • H10P54/00
    • H10P72/74
    • H10P72/7412
    • H10P72/7416
    • H10P72/7418

Landscapes

  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Dicing (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)

Abstract

Ein Verfahren zur Herstellung eines Halbleiter-Chips, wobei das Verfahren die folgenden Schritte aufweist:
– Aufbringen einer Klebemittelschicht (6) am äußeren Bereich der Nutzfläche (13) eines Device-Wafers (1),
– Verbinden eines starren Körpers (3) mit der Nutzfläche (13) des Device-Wafers (1) durch die Klebemittelschicht (6),
– Dünnen des Device-Wafers (1) durch Bearbeiten einer passiven Fläche des Device-Wafers (1), welche sich auf der der Nutzfläche (13) entgegengesetzten Seite befindet,
– Verbinden eines ersten Backing-Tapes (21, 23) mit der passiven Fläche des Device-Wafers (1),
– Separieren des äußeren Bereichs (32) des starren Körpers (3) vom zentralen Bereich (33) des starren Körpers (3) und des äußeren Bereichs (12) des Device-Wafers (1) vom zentralen Bereich (14) des Device-Wafers (1),
– Entfernen des zentralen Bereichs (33) des starren Körpers (3) vom ersten Backing-Tape (21, 23),
– Entfernen des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs...

Description

  • Diese Erfindung betrifft die Herstellung von Halbleiter-Chips und insbesondere die Herstellung dünner Halbleiter-Chips.
  • Der Trend zur Miniaturisierung und zu System-in-Packages verstärkt die Nachfrage nach dünnen Halbleiter-Chips. Die Dicke der Halbleiter-Chips kann 60 μm Mikrometer (μm) für einen Wafer mit einem Durchmesser von 8 Zoll (20,32 cm) betragen. Wenn dünne Halbleiter-Chips hergestellt und gehandhabt werden, muss Vorsicht walten, um ein Brechen der Chips zu verhindern. Daraus ergibt sich die Notwendigkeit für verbesserte Verfahren und Prozeduren zum Abtrennen und Transportieren eines dünnen Chips für Großserienanwendungen.
  • Die US 6 974 721 und die US 6 297 131 schlagen vor, die Halbleiter-Chip-Ausbeute durch ein verbessertes Wafer-Dicing- bzw. Wafer-Vereinzelungs-Verfahren zu verbessern. Jedoch liefern diese Verfahren oftmals unbefriedigende Ergebnisse.
  • Es ist Aufgabe der Erfindung, ein Verfahren zur Herstellung eines Halbleiter-Chips und insbesondere eines dünnen Halbleiter-Chips anzugeben, welches eine hohe Ausbeute in der Herstellung ohne Verluste beim Durchsatz aufweist.
  • Gemäß einem Grundgedanken der Erfindung kann die Ausbeute an Halbleiter-Chips durch Entfernen des starren Stützkörpers für den Device-Wafer vor dem Wafer-Dicing bzw. vor der Wafer-Vereinzelung verbessert werden. Der starre Stützkörper verhindert, dass sich beim Dünnen des Device-Wafers Risse auf dem Device-Wafer ausbilden. Jedoch beschädigen Bruchstücke, die von dem starren Stützkörper während des Wafer-Dicings erzeugt werden, oftmals den Device-Wafer.
  • Das erfindungsgemäße Verfahren zu Herstellung eines Halbleiter-Chips weist den Schritt des Aufbringens einer Wafer-Klebemittelschicht auf dem äußeren Bereich der Nutzfläche des Device-Wafers, welche die Halbleiter-Chips aufweist, auf. Die Wafer-Klebemittelschicht besteht aus einem nichtleitenden Material. Dieses Material verhindert, dass übermäßiges Wafer-Klebemittel Kurzschlüsse zwischen elektrischen Schaltkreisen bildet, die in dem Halbleiter-Chip vorgesehen sind.
  • Als nächstes wird ein starrer Körper an der Nutzfläche des Device-Wafers durch die Klebemittelschicht angebracht. Der starre Körper kann aus einem Halbleitermaterial hergestellt sein.
  • Danach wird die passive Fläche des Device-Wafers mechanisch abgeschliffen, um den Device-Wafer zu dünnen. Der starre Körper stützt den Device-Wafer während der Wafer-Dünnung, um die Ausbildung von Rissen auf dem Device-Wafer zu verhindern. Der Bedarf an kleinen Halbleiter-Baugruppen macht einen dünnen Device-Wafer notwendig.
  • Anschließend wird ein erstes Backing-Tape bzw. Verstärkungsband an der passiven Fläche des Device-Wafers angebracht. Ein Einbaurahmen wird über dem ersten Backing-Tape platziert. Der Rahmen umgreift den Device-Wafer.
  • Als nächstes wird der äußere Bereich des starren Körpers von dem zentralen Bereich des starren Körpers getrennt. Die Trennung wird durch eine Einrichtung wie eine Wafer-Säge erreicht. Die Wafer-Säge schneidet auch den Device-Wafer und trennt den äußeren Bereich des Device-Wafers von seinem zentralen Bereich. Halbleiter-Chips sind in dem zentralen Bereich des Device-Wafers konzentriert.
  • Anschließend wird der zentrale Bereich des starren Körpers von dem ersten Backing-Tape entfernt.
  • Danach werden die äußeren Bereiche des Device-Wafers und des starren Körpers von dem ersten Backing-Tape entfernt.
  • Dann wird der zentrale Bereich des Device-Wafers in Halbleiter-Chips vereinzelt. Beim Dicing des Wafers wird nur der Device-Wafer geschnitten. Das erste Backing-Tape hält den Wafer während des Wafer-Dicings fest.
  • Beim Stand der Technik schneidet die Wafer-Säge sowohl den Device-Wafer als auch den äußeren Bereich des starren Körpers. Eine dickere Wafer-Säge ist notwendig, um sowohl den Device-Wafer als auch den äußeren Bereich zu schneiden. Die dickere Wafer-Säge reduziert die Toleranz zwischen der Wafer-Säge-Bahn und der Breite des durch die Wafer-Säge ausgeführten Schnitts. Die Wafer-Säge-Bahn ist der Raum zwischen den Halbleiter-Chips, der für das Wafer-Sägen bestimmt ist. Eine breitere Säge-Bahn kann notwendig sein, um die dickere Wafer-Säge aufzunehmen. Eine breitere Säge-Bahn reduziert den Raum, der durch den Device-Wafer für Halbleiter-Chips zugeteilt ist. Darüber hinaus erzeugt das Wafer-Dicing des starren Körpers Bruchstücke, die oftmals eine Beschädigung des Device-Wafers verursachen.
  • Die Erfindung stellt Ausgestaltungen für das Entfernen der äußeren Bereiche des starren Körpers und des Device-Wafers vom ersten Backing-Tape bereit.
  • Das Verfahren gemäß der Erfindung weist den weiteren Schritt des Schwächens der Verklebung an dem äußeren Bereich des ersten Backing-Tapes auf. Das Klebemittel wird durch Bestrahlung des Tapes mit ultraviolettem Licht geschwächt. Danach werden die äußeren Bereiche des starren Körpers und des Device-Wafers von dem ersten Backing-Tape entfernt. Das erste Backing-Tape weist ein Klebemittel des Typs auf, der in seinem Klebevermögen geschwächt wird, wenn er mit ultraviolettem Licht bestrahlt wird.
  • Gemäß der Erfindung weist das Verfahren den weiteren Schritt des Schwächens der Verklebung am äußeren Bereich des ersten Backing-Tapes durch Wärme auf. Diese Ausgestaltung der Erfindung ist ähnlich der vorstehenden Ausgestaltung. Das Klebemittel des ersten Backing-Tapes ist von der Art, die in ihrem Klebevermögen geschwächt wird, wenn sie erwärmt wird.
  • Gemäß der Erfindung weist das Verfahren den weiteren Schritt des Weglassens des Klebemittels an dem äußeren Bereich des ersten Backing-Tapes auf. Dieser Schritt wird vor dem Schritt des Anbringens des ersten Backing-Tapes auf der passiven Fläche des Device-Wafers durchgeführt. Eine Klebemittelschicht ist auf dem zentralen Bereich des ersten Backing-Tapes aufgebracht. Das Fehlen des Klebemittels an dem äußeren Bereich vereinfacht das Entfernen des äußeren Bereichs des Device-Wafers und des starren Körpers von dem ersten Backing-Tape.
  • Gemäß der Erfindung weist das Verfahren den weiteren Schritt des Aufklebens eines zweiten Backing-Tapes unter dem ersten Backing-Tapes auf. Dieser Schritt wird vor dem Schritt des Anbringens eines ersten Backing-Tapes an der passiven Fläche des Device-Wafers ausgeführt. Das Klebemittel des ersten Backing-Tapes kann von dem Klebemittel des zweiten Backing-Tapes verschieden sein.
  • Gemäß der Erfindung weist das Verfahren den weiteren Schritt des Entfernens eines zentralen Bereichs des ersten Backing-Tapes auf.
  • Dieses Entfernen wird vor dem Schritt des Aufklebens eines ersten Backing-Tapes auf die passive Fläche des Device-Wafers durchgeführt.
  • Gemäß der Erfindung weist das Verfahren den weiteren Schritt des Schneidens eines ersten Schlitzes auf dem ersten Backing-Tape auf. Der erste Schlitz umgibt den Device-Wafer. Gemäß einer weiteren Ausgestaltung der Erfindung weist das Verfahren den weiteren Schritt des Schneidens eines zweiten Schlitzes auf dem ersten Backing-Tape auf. Der erste Schlitz umgibt den zweiten Schlitz. Der Schitt des Ausbildens des ersten oder des zweiten Schlitzes wird vor dem Schritt des Entfernens des äußeren Bereichs des Device-Wafers und des starren Körpers von dem ersten Backing-Tape ausgeführt.
  • Gemäß der Erfindung weist das Verfahren den weiteren Schritt des Entfernens eines Streifens des ersten Backing-Tapes von dem zweiten Backing-Tape auf. Gemäß einer Ausgestaltung der Erfindung begrenzen der erste und der zweite Schlitz den Tape-Streifen. Der äußere Bereich des starren Körpers ist an dem Tape-Streifen befestigt. Gemäß einer weiteren Ausgestaltung der Erfindung begrenzen der Streifen, der erste Schlitz und die zentrale Vertiefung den Tape-Streifen. Der äußere Bereich des starren Körpers ist an dem Tape-Streifen befestigt. Der Schritt des Entfernens des Tape-Streifens wird zusammen mit dem Schritt des Entfernens der äußeren Bereiche des Device-Wafers und des starren Körpers von dem ersten Backing-Tape ausgeführt.
  • Gemäß der Erfindung weist das Verfahren einen weiteren Schritt zum Ablösen des Streifens des ersten Backing-Tapes von dem zweiten Backing-Tape auf. Das Ablösen dieses Streifens erfolgt durch Schwächen der Verklebung am äußeren Bereich des zweiten Backing-Tapes durch Bestrahlen des Bereichs mit ultraviolettem Licht. Das Klebemittel des zweiten Backing-Tapes ist von der Art, die geschwächt wird, wenn sie mit ultraviolettem Licht bestrahlt wird.
  • Gemäß einer weiteren Ausgestaltung der Erfindung erfolgt das Ablösen des Streifens durch Schwächen der Verklebung des äußeren Bereichs des zweiten Backing-Tapes durch Wärme. Das zweite Backing-Tape ist von dem Typ, der geschwächt wird, wenn er erwärmt wird.
  • Gemäß einer anderen Ausgestaltung der Erfindung erfolgt das Ablösen des ersten Streifens durch Weglassen des Klebemittels an dem zweiten Backing-Tape. Dies erleichtert das Entfernen des äußeren Bereichs des starren Körpers und des Device-Wafers von dem ersten Backing-Tape.
  • Die folgenden Figurenbeschreibungen und die Figuren veranschaulichen die Merkmale und Vorteile der Erfindung.
  • 1(A) bis 1(F) zeigen einen Stand der Technik für die Herstellung eines dünnen Halbleiter-Wafers,
  • 2(A) bis 2(E) zeigen eine erste Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung,
  • 3(A) bis 3(D) zeigen eine zweite Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung,
  • 4(A) bis 4(E) zeigen eine dritte Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung, und
  • 5(A) bis 5(F) zeigen eine vierte Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung.
  • 1(A) bis 1(F) zeigen im Aufriss die einzelnen Schritte 1(A) bis 1(F) eines Standes der Technik für die Herstellung eines dünnen Halbleiter-Wafers.
  • In Schritt 1(A) wird ein Device-Wafer 1 bereitgestellt. Der Device-Wafer 1 weist eine Nutzfläche 13 auf, die nach oben weist. Der Device-Wafer 1 enthält eine Mehrzahl von Halbleiter-Chips, die nicht gezeigt sind.
  • Als nächstes wird in Schritt 1(B) eine Schicht eines Klebemittels 6 auf der äußeren, oberen Fläche des Device-Wafers 1 aufgebracht. Das Klebemittel 6 enthält ein nichtleitendes Material. Dieses Merkmal verhindert, dass das Klebemittel 6 Kurzschlüsse zwischen den elektrischen Schaltkreisen bildet, die sich auf der oberen Fläche des Device-Wafer 1 befinden.
  • Als nächstes wird im Schritt 1(C) ein Träger-Wafer 3 über dem Device-Wafer 1 platziert. Der Träger-Wafer 3 bildet eine Abstützung für den Device-Wafer 1 und ist mit dem Device-Wafer 1 durch die Schicht aus Klebemittel 6 verklebt. Der Träger-Wafer 3 und der Device-Wafer 1 bilden ein Wafer-Modul 9.
  • Als nächstes wird in Schritt 1(D) der Device-Wafer 1 des Wafer-Moduls 9 gedünnt. Beim Wafer-Dünnen wird die der Nutzfläche entgegengesetzte passive Fläche des Device-Wafers 1 abgeschliffen, um die Dicke des Device-Wafers 1 zu reduzieren. Der Träger-Wafer 3 bildet eine Abstützung für den Device-Wafer 1, um Wafer-Risse zu vermeiden.
  • Als nächstes wird im Schritt 1(E) ein ringförmiger Einbaurahmen 5 über einem Backing-Tape 2 angeordnet. Eine nicht gezeigte Schicht aus Klebemittel ist auf der oberen Fläche des Backing-Tapes 2 aufgebracht. Dieses Klebemittel klebt den Rahmen 5 auf das Backing-Tape 2.
  • Dann wird das Wafer-Modul 9 über einem Backing-Tape 2 platziert. Das Backing-Tape 2 weist eine Schicht aus Klebemittel auf seiner oberen Fläche auf und klebt den Einbaurahmen 5 und den Device-Wafer 1 auf das Backing-Tape 2. Der Einbaurahmen 5 umschließt das Wafer-Modul 9.
  • Danach schneidet eine Wafer-Säge den Träger-Wafer 3 und trennt den zentralen Bereich 33 des Träger-Wafers 3 von seinem äußeren Bereich 32. Der zentrale Bereich 33 des Träger-Wafers 3 wird von dem äußeren Bereich 32 dieses Wafers 3 durch einen Spalt 31 getrennt. Der äußere Bereich 32 des Träger-Wafers 3 ist als ein Siliziumring bekannt.
  • Als nächstes wird in diesem Schritt 1(F) der zentrale Bereich 33 des Träger-Wafers 3 entfernt. Das Entfernen des zentralen Bereichs 33 des Träger-Wafers 3 legt die obere Fläche des Device-Wafers 3 für einen späteren Schritt des Wafer-Dicings frei.
  • Während des Wafer-Dicings werden die Halbleiter-Chips, die den Device-Wafer 3 bilden, voneinander getrennt. Die für das Wafer-Dicing ausgewählte Säge ist dick genug, um den Device-Wafer 1 und den an dem Device-Wafer 1 angebrachten Siliziumring zu sägen. Aufgrund der unbeständigen Klebung der Klebemittelschicht 6 können Teile des Siliziumrings während des Wafer-Dicings abbrechen und dadurch eine Beschädigung des Device-Wafers 1 verursachen.
  • 2(A) bis 2(E) zeigen im Aufriss die einzelnen Schritte 2(A) bis 2(E) bei einer ersten Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung.
  • Im Schritt 2(A) wird ein Einbaurahmen 5 über einem Backing-Tape angeordnet. Die obere Fläche des Backing-Tapes 21 ist mit einer Schicht aus Klebemittel beschichtet, die bei Bestrahlung mit einem UV-Licht (ultravioletten Licht) geschwächt wird. Die Schicht aus Klebemittel ist in der Figur nicht gezeigt.
  • Als nächstes wird im Schritt 2(B) ein Wafer-Modul 9 der 1(D) über dem Backing-Tape 21 platziert.
  • Als nächstes schneidet in dem Schritt 2(C) eine Wafer-Säge den Träger-Wafer 3. Das Wafer-Sägen ist ausreichend tief, so dass auch der Device-Wafer 1 geschnitten wird. Das Wafer- Sägen trennt den zentralen Bereich 33 des Träger-Wafers 3 durch einen Spalt 31 von seinem äußeren Bereich 32. Das Wafer-Sägen trennt auch den zentralen Bereich 14 des Device-Wafers 1 durch einen Spalt 11 von seinem äußeren Bereich 12.
  • Als nächstes wird in dem Schritt 2(D) der zentrale Bereich 33 des Träger-Wafers 3 entfernt.
  • Als nächstes wird in dem Schritt 2(E) der äußere Bereich 29 des Backing-Tapes 21, der sich unter dem äußeren Bereich 12 des Device-Wafers 1 befindet, mit UV-Licht bestrahlt. Dies schwächt die Klebung zwischen dem Backing-Tape 21 und dem äußeren Bereich 12 des Device-Wafers 1. Danach wird der äußere Bereich 12 des Device-Wafers 1 zusammen mit dem äußeren Bereich 32 des Träger-Wafers 3 von dem Backing-Tape 21 getrennt.
  • In einem späteren Schritt wird der zentrale Bereich 14 des Device-Wafers 1 vereinzelt. Halbleiter-Chips sind in dem zentralen Bereich 14 angeordnet. Das Sägeblatt, das für das Dicing bzw. die Vereinzelung des Wafers ausgewählt wird, muss dick genug sein, um den Device-Wafer 1 zu sägen. Dies unterscheidet sich vom Stand der Technik, bei dem das ausgewählte Sägeblatt dicker ist, weil es sowohl den Device-Wafer 1 als auch den Siliziumring schneiden muss.
  • 3(A) bis 3(D) zeigen im Aufriss die einzelnen Schritte 3(A) bis 3(D) bei einer zweiten Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung.
  • Im Schritt 3(A) wird ein ringförmiger Einbaurahmen 5 über einem Backing-Tape 2 angeordnet.
  • Danach wird eine Schicht aus Klebemittel 7 auf dem zentralen Bereich des Backing-Tapes 2 aufgebracht. Der äußere Bereich 54 des Backing-Tapes 2 weist kein Klebemittel auf.
  • Als nächstes wird im Schritt 3(B) das Wafer-Modul 9 der 1(D) über dem Backing-Tape 2 platziert. Das Klebemittel 7 klebt das Wafer-Modul 9 auf das Backing-Tape 2.
  • Als nächstes schneidet im Schritt 3(C) eine Wafer-Säge den Träger-Wafer 3 und den Device-Wafer 1. Das Wafer-Sägen trennt den zentralen Bereich 33 des Träger-Wafers 3 durch einen Spalt 31 von seinem äußeren Bereich 32. Das Wafer-Sägen ist ausreichend tief, so dass auch der Device-Wafer 1 geschnitten wird. Das Wafer-Sägen trennt den zentralen Bereich 14 des Device-Wafers 1 durch einen Spalt 11 von seinem äußeren Bereich 12.
  • Als nächstes werden in dem Schritt 3(D) der zentrale Bereich 33 des Träger-Wafers 3 mit den äußeren Bereichen 12 und 32 von Träger- und Device-Wafer entfernt. Der Durchmesser Da der Klebemittelschicht 7 ist kleiner als der Durchmesser Dc des zentralen Bereich 33 des Träger-Wafers 3. Dies ermöglicht es, dass die äußeren Bereiche 12 und 32 leicht entfernt werden können.
  • Verglichen mit der ersten Ausführungsform benötigt diese Ausführungsform kein Tape bzw. Band, das ein Klebemittel enthält, welches geschwächt wird, wenn es mit UV-Licht bestrahlt wird.
  • 4(A) bis 4(E) zeigen im Aufriss die einzelnen Schritte 4(A) bis 4(E) bei einer dritten Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung.
  • Im Schritt 4(A) wird eine Bahn eines ersten Backing-Tapes 23 auf einer Bahn eines zweiten Backing-Tapes 24 paziert. Ein Einbaurahmen 5 wird auf dem ersten Backing-Tape 23 platziert. Eine Schicht aus Klebemittel wird auf den oberen Flächen sowohl des ersten Backing-Tapes 23 als auch des zweiten Backing-Tapes 24 platziert. Diese Schichten aus Klebemittel sind in der Figur nicht gezeigt. Die Schicht aus Klebemittel, die sich auf dem zweiten Backing-Tape 24 befindet, ist dadurch gekennzeichnet, dass die Klebung geschwächt wird, wenn sie mit UV-Licht bestrahlt wird.
  • Als nächstes wird im Schritt 4(B) das Wafer-Modul 9 der 1(D) auf dem ersten Backing-Tape 23 platziert.
  • Als nächstes schneidet im Schritt 4(C) eine Wafer-Säge die Oberfläche des Träger-Wafers 3, des Device-Wafers 1 und des ersten Backing-Tapes 23. Das Wafer-Sägen des Träger-Wafers 3 trennt den äußeren Bereich 32 des Träger-Wafers 3 von seinem zentralen Bereich 33. Ein Spalt 31 trennt den äußeren Bereich 32 von dem zentralen Bereich 33. Das Wafer-Sägen schneidet auch sowohl den Device-Wafer 1 als auch das erste Backing-Tape 23 und bildet einen zweiten Schlitz 26 auf der oberen Fläche des Device-Wafers 1. Der zweite Schlitz 26 trennt den äußeren Bereich 12 des Device-Wafers 1 von seinem zentralen Bereich 14 und den äußeren Bereich des ersten Backing-Tapes 23 von seinem zentralen Bereich 51.
  • Danach wird das zweite Backing-Tape 24 geschnitten. Der Schnitt bildet einen ersten Schlitz 25 auf der Oberfläche des zweiten Backing-Tapes 24. Der erste Schlitz 25 wird in dem Raum zwischen dem Einbaurahmen 5 und dem Träger-Wafer 3 platziert. Der erste Schlitz 25 trennt den äußeren Bereich des ersten Backing-Tapes 23 in einen äußeren Ringstreifen 49 und einen inneren Ringstreifen 50. Der innere Ringstreifen 50 ist zwischen dem ersten Schlitz 25 und dem zweiten Schlitz 26 platziert. Der äußere Ringstreifen 49 umschließt den inneren Ringstreifen 50.
  • Als nächstes wird in dem Schritt 4(D) der zentrale Bereich 33 des Träger-Wafers 3 entfernt.
  • Als nächstes wird in dem Schritt 4(E) der äußere Bereich 47 des zweiten Backing-Tapes 21, das sich unterhalb des inneren Ringstreifens 50 befindet, mit UV-Licht bestrahlt. Diese Bestrahlung schwächt die Klebung des inneren Ringstreifens 50 mit dem zweiten Backing-Tape 24.
  • Anschließend werden der innere Ringstreifen 50, der äußere Bereich 32 des Träger-Wafers 3 und der äußere Bereich 12 des Device-Wafers 1 von dem ersten Backing-Tape 23 entfernt.
  • Verglichen mit der ersten Ausführungsform, benötigt diese Ausführungsform eine zusätzliche Bahn eines Backing-Tapes und mehr Verfahrensschritte.
  • 5(A) bis 5(F) zeigen im Aufriss die einzelnen Schritte 5(A) bis 5(F) bei einer vierten Ausführungsform des Verfahrens für die Herstellung eines dünnen Halbleiter-Wafers gemäß der Erfindung.
  • Im Schritt 5(A) wird ein erstes Backing-Tape 23 über einem zweiten Backing-Tape 24 platziert. Ein Einbaurahmen 5 wird auf dem ersten Backing-Tape 23 angeordnet. Sowohl das erste als auch das zweite Backing-Tape 23 und 24 haben eine Schicht aus Klebemittel auf ihrer oberen Fläche. Die Schicht aus Klebemittel ist in der Figur nicht gezeigt. Die Schicht aus Klebemittel, die sich auf dem zweiten Backing-Tape 24 befindet, lässt in der Verklebungsstärke nach, wenn sie mit UV-Licht bestrahlt wird.
  • Als nächstes wird im Schritt 5(B) das erste Backing-Tape 23 geschnitten, um den zentralen Bereich 48 des ersten Backing-Tapes 23 von seinem äußeren Bereich 46 zu trennen.
  • Als nächstes wird in dem Schritt 5(C) die Rückfläche 51 des zweiten Backing-Tapes 24, das sich unter dem zentralen Bereich 48 des ersten Backing-Tape 23 befindet, mit UV-Licht bestrahlt. Das UV-Licht schwächt die Verklebungsstärke zwischen dem zentralen Bereich des ersten Backing-Tapes 23 und des zweiten Backing-Tapes 24.
  • Anschließend wird der zentrale Bereich 48 des ersten Backing-Tapes 23 entfernt. Dies bildet eine zentrale Vertiefung 53 auf dem ersten Backing-Tape 23.
  • Als nächstes wird im Schritt 5(D) das Wafer-Modul 9 der 1(D) auf dem ersten Backing-Tape 23 platziert. Das zweite Backing-Tape 24 wird leicht gedehnt, um an der Rückfläche des Device-Wafers 1 kleben zu bleiben.
  • Als nächstes schneidet im Schritt 5(E) eine Wafer-Säge den Träger-Wafer 3 und den Device-Wafer 1. Das Wafer-Sägen trennt den äußeren Bereich 32 des Träger-Wafers 3 durch einen Spalt 31 von seinem zentralen Bereich 33. Das Wafer-Sägen bildet auch einen zweiten Schlitz 26 in dem Device-Wafer 1. Der zweite Schlitz 26 trennt den äußeren Bereich 12 des Device-Wafers 1 von seinem zentralen Bereich 14.
  • Danach wird der äußere Bereich 46 des ersten Backing-Tapes 23 geschnitten. Der äußere Bereich 46 wird in dem Raum zwischen dem Einbaurahmen 5 und dem Träger-Wafer 3 geschnitten. Der Schnitt bildet einen ersten Schlitz 25 auf der Oberfläche des äußeren Bereichs 46. Der erste Schlitz 25 trennt den äußeren Bereich 46 in einen äußeren Ringstreifen 27 und einen inneren Ringstreifen 28.
  • Als nächstes wird im Schritt 5(F) der zentrale Bereich 33 des Träger-Wafers 3 entfernt.
  • Danach wird der äußere Bereich 47 des zweiten Backing-Tapes 24, der sich unter dem äußeren Bereich 12 des Device-Wafers 1 und dem inneren Ringstreifen 28 befindet, mit UV-Licht bestrahlt. Das UV-Licht schwächt die Verklebung des inneren Ringstreifens 28 und des äußeren Bereichs 12 mit dem zweiten Backing-Tape 24.
  • Anschließend werden der innere Ringstreifen 28 und die äußeren Bereiche 32 und 12 des Device-Wafers und des Träger-Wafers entfernt.
  • Verglichen mit der ersten Ausführungsform benötigt diese Ausführungsform eine weitere Bahn eines Backing-Tapes und mehr Verfahrensschritte.
  • Jedoch ist der äußere Bereich 12 des Device-Wafers 1 nicht vollständig an dem zweiten Backing-Tape 24 angebracht und kann leicht entfernt werden.
  • Zusammenfassung
  • Ein Verfahren zur Herstellung eines dünnen Halbleiter-Chips
  • Ein Verfahren zur Herstellung eines Halbleiter-Chips, wobei das Verfahren den Schritt des Aufbringens einer Klebemittelschicht (6) auf dem äußeren Bereich der Nutzfläche (13) eines Device-Wafers (1) aufweist. Als nächstes wird ein starrer Körper (3) an der Nutzfläche (13) des Device-Wafers (1) durch die Klebemittelschicht (6) angebracht. Danach wird der Device-Wafer (1) durch Bearbeitung der passiven Fläche des Device-Wafers (1), welche sich auf der der Nutzfläche (13) entgegengesetzten Seite befindet, gedünnt. Anschließend wird ein erstes Backing-Tape (21, 23) mit der passiven Fläche des Device-Wafers (1) verbunden. Dann wird der äußere Bereich (32) des starren Körpers (3) vom zentralen Bereich (33) des starren Körpers (3) getrennt. Zusätzlich wird der äußere Bereich (12) des Device-Wafers (1) vom zentralen Bereich (14) des Device-Wafers (1) getrennt. Danach wird der zentrale Bereich (33) des starren Körpers (3) vom ersten Backing-Tape (21, 23) entfernt. Als nächstes wird der äußere Bereich (12) des Device-Wafers (1) und der äußere Bereich (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) entfernt. Danach wird der Device-Wafer (1) in Halbleiter-Chips vereinzelt.
  • 1
    Device-Wafer
    2
    Backing-Tape
    3
    Träger-Wafer
    5
    Einbaurahmen
    6
    Klebemittelschicht
    7
    Klebemittelschicht
    9
    Wafer-Modul
    11
    Spalt
    12
    äußerer Bereich
    13
    Nutzfläche
    14
    zentraler Bereich
    20
    zentraler Bereich
    21
    Backing-Tape
    23
    erstes Backing-Tape
    24
    zweites Backing-Tape
    25
    erster Schlitz
    26
    zweiter Schlitz
    27
    äußerer Ringstreifen
    28
    innerer Ringstreifen
    29
    äußerer Bereich
    31
    Spalt
    32
    äußerer Bereich
    33
    zentraler Bereich
    45
    Spalt
    46
    äußerer Bereich
    47
    äußerer Bereich
    48
    zentraler Bereich
    49
    äußerer Ringstreifen
    50
    innerer Ringstreifen
    51
    zentraler Bereich
    52
    äußerer Bereich
    53
    zentrale Vertiefung
    54
    äußerer Bereich
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • - US 6974721 [0003]
    • - US 6297131 [0003]

Claims (13)

  1. Ein Verfahren zur Herstellung eines Halbleiter-Chips, wobei das Verfahren die folgenden Schritte aufweist: – Aufbringen einer Klebemittelschicht (6) am äußeren Bereich der Nutzfläche (13) eines Device-Wafers (1), – Verbinden eines starren Körpers (3) mit der Nutzfläche (13) des Device-Wafers (1) durch die Klebemittelschicht (6), – Dünnen des Device-Wafers (1) durch Bearbeiten einer passiven Fläche des Device-Wafers (1), welche sich auf der der Nutzfläche (13) entgegengesetzten Seite befindet, – Verbinden eines ersten Backing-Tapes (21, 23) mit der passiven Fläche des Device-Wafers (1), – Separieren des äußeren Bereichs (32) des starren Körpers (3) vom zentralen Bereich (33) des starren Körpers (3) und des äußeren Bereichs (12) des Device-Wafers (1) vom zentralen Bereich (14) des Device-Wafers (1), – Entfernen des zentralen Bereichs (33) des starren Körpers (3) vom ersten Backing-Tape (21, 23), – Entfernen des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) von dem ersten Backing-Tape (21, 23), und – Vereinzeln des Device-Wafers (1) in Halbleiter-Chips.
  2. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 1, wobei das Verfahren den weiteren Schritt des Schwächens der Klebung am äußeren Bereich (29) des ersten Backing-Tapes (21, 23) durch Bestrahlen des äußeren Bereichs (29) mit ultraviolettem Licht vor dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) aufweist, wobei das besagte Tape (21, 23) ein Klebemittel aufweist, das bei Bestrahlung mit ultraviolettem Licht geschwächt wird.
  3. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 1, wobei das Verfahren den weiteren Schritt des Schwächens der Klebung am äußeren Bereich (29) des ersten Backing-Tapes (21, 23) durch Erwärmen des äußeren Bereichs (29) vor dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) von dem ersten Backing-Tape (21, 23) aufweist, wobei dieses Tape (21, 23) ein Klebemittel aufweist, das bei Erwärmen geschwächt wird.
  4. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 1, wobei das Verfahren den weiteren Schritt des Weglassens des Klebemittels am äußeren Bereich (29) des ersten Backing-Tape (21, 23) vor dem Schritt des Aufklebens des ersten Backing-Tapes (21, 23) auf die passive Fläche des Device-Wafers (1) aufweist.
  5. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 1, wobei das Verfahren den weiteren Schritt des Aufklebens eines zweiten Backing-Tapes (24) unterhalb des ersten Backing-Tapes (21, 23) vor dem Schritt des Aufklebens eines ersten Backing-Tapes (21, 23) auf die passive Fläche des Device-Wafers (1) aufweist.
  6. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 5, wobei das Verfahren den weiteren Schritt des Entfernens eines zentralen Bereichs (48) des ersten Backing-Tapes (21, 23) vor dem Schritt des Aufklebens eines ersten Backing-Tapes (21, 23) auf die passive Fläche des Device-Wafers (1) aufweist.
  7. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 5 oder 6, wobei das Verfahren den weiteren Schritt des Schneidens eines ersten Schlitzes (25) am ersten Backing-Tape (21, 23) vor dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) aufweist, wobei der erste Schlitz den Device-Wafer umschließt.
  8. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 7, wobei das Verfahren den weiteren Schritt des Schneidens eines zweiten Schlitzes (26) am ersten Backing-Tape (21, 23) vor dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) aufweist, wobei der erste Schlitz den zweiten Schlitz umschließt.
  9. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 7, wobei das Verfahren den weiteren Schritt des Entfernens eines Streifens (28, 50) des ersten Backing-Tapes (21, 23), der sich zwischen den ersten und zweiten Schlitzen (25) und (26) befindet, mit dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) aufweist.
  10. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 7, wobei das Verfahren den weiteren Schritt des Entfernens des Streifens (28, 50) des ersten Backing-Tapes (21, 23), der sich zwischen dem ersten Schlitz (25) und der zentralen Vertiefung (53) befindet, mit dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußerer Bereichs (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) aufweist.
  11. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 9 oder 10, wobei das Verfahren den weiteren Schritt des Schwächens der Verklebung am äußeren Bereich (47) des zweiten Backing-Tapes (24) durch Bestrahlen des Bereichs mit ultraviolettem Licht vor dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) aufweist, wobei das besagte Tape (24) ein Klebemittel aufweist, das bei Bestrahlung mit ultraviolettem Licht geschwächt wird.
  12. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 9 oder 10, wobei das Verfahren den weiteren Schritt des Schwächens der Verklebung am äußeren Bereich (47) des zweiten Backing-Tapes (24) durch Erwärmung vor dem Schritt des Entfernens des äußeren Bereichs (12) des Device-Wafers (1) und des äußeren Bereichs (32) des starren Körpers (3) vom ersten Backing-Tape (21, 23) aufweist, wobei das besagte Tape (24) ein Klebemittel aufweist, das bei Erwärmung geschwächt wird.
  13. Das Verfahren zur Herstellung des Halbleiter-Chips nach Anspruch 9 oder 10, wobei das Verfahren den weiteren Schritt des Weglassens des Klebemittels am äußeren Bereich (47) des zweiten Backing-Tapes (24) vor dem Schritt des Aufklebens des zweiten Backing-Tapes (24) unterhalb des ersten Backing-Tapes (21, 23) aufweist.
DE112006003839T 2006-04-21 2006-04-21 Verfahren zur Herstellung eines dünnen Halbleiter-Chips Ceased DE112006003839T5 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/IB2006/000966 WO2007122438A1 (en) 2006-04-21 2006-04-21 A method for producing a thin semiconductor chip

Publications (1)

Publication Number Publication Date
DE112006003839T5 true DE112006003839T5 (de) 2009-02-26

Family

ID=37622115

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112006003839T Ceased DE112006003839T5 (de) 2006-04-21 2006-04-21 Verfahren zur Herstellung eines dünnen Halbleiter-Chips

Country Status (3)

Country Link
US (1) US7863104B2 (de)
DE (1) DE112006003839T5 (de)
WO (1) WO2007122438A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009013726A1 (de) * 2009-03-20 2010-09-30 Mtu Aero Engines Gmbh Vorrichtung zur Fixierung von Werkstücken an einem Werkstückträger und Verfahren zur Bearbeitung von Werkstücken
US10529612B2 (en) 2016-07-14 2020-01-07 Infineon Technologies Ag Method for processing one semiconductor wafer or a plurality of semiconductor wafers and protective cover for covering the semiconductor wafer

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007122438A1 (en) * 2006-04-21 2007-11-01 Infineon Technologies Ag A method for producing a thin semiconductor chip
US8068011B1 (en) 2010-08-27 2011-11-29 Q Street, LLC System and method for interactive user-directed interfacing between handheld devices and RFID media
CN102751266B (zh) * 2011-04-21 2016-02-03 精材科技股份有限公司 芯片封装体及其形成方法
US10043701B2 (en) * 2013-05-15 2018-08-07 Infineon Technologies Ag Substrate removal from a carrier
US9076724B1 (en) 2013-09-26 2015-07-07 Stats Chippac Ltd. Integrated circuit system with debonding adhesive and method of manufacture thereof
US9478453B2 (en) 2014-09-17 2016-10-25 International Business Machines Corporation Sacrificial carrier dicing of semiconductor wafers
EP4300557A1 (de) * 2022-06-30 2024-01-03 Infineon Technologies AG Herstellungsverfahren für eine halbleitervorrichtung

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297131B1 (en) 1999-04-22 2001-10-02 Fujitsu Limited Semiconductor device manufacturing method for grinding and dicing a wafer from a back side of the wafer
US6974721B2 (en) 2002-09-26 2005-12-13 Shinko Electric Industries Co., Ltd. Method for manufacturing thin semiconductor chip

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3521099B2 (ja) * 1994-11-29 2004-04-19 リンテック株式会社 ダイシング用リングフレームへの接着剤の付着防止用粘着シートおよび該粘着シートを備えたウェハ加工用シート
US6312800B1 (en) * 1997-02-10 2001-11-06 Lintec Corporation Pressure sensitive adhesive sheet for producing a chip
JPH11204551A (ja) * 1998-01-19 1999-07-30 Sony Corp 半導体装置の製造方法
JP2003218063A (ja) * 2002-01-24 2003-07-31 Canon Inc ウエハ貼着用粘着シート及び該シートを利用する加工方法
EP1484792A4 (de) * 2002-03-14 2006-08-02 Disco Corp Verfahren zum schleifen der rückseite eines halbleiterwafers
JP4312419B2 (ja) * 2002-05-09 2009-08-12 リンテック株式会社 半導体ウエハの加工方法
US20050224978A1 (en) * 2002-06-24 2005-10-13 Kohichiro Kawate Heat curable adhesive composition, article, semiconductor apparatus and method
DE10301245A1 (de) * 2003-01-15 2004-07-29 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
JP4462997B2 (ja) * 2003-09-26 2010-05-12 株式会社ディスコ ウェーハの加工方法
JP4443962B2 (ja) * 2004-03-17 2010-03-31 日東電工株式会社 ダイシング・ダイボンドフィルム
DE102004018250A1 (de) * 2004-04-15 2005-11-03 Infineon Technologies Ag Wafer-Stabilisierungsvorrichtung und Verfahren zu dessen Herstellung
DE102004018249B3 (de) * 2004-04-15 2006-03-16 Infineon Technologies Ag Verfahren zum Bearbeiten eines Werkstücks an einem Werkstückträger
JP4751634B2 (ja) * 2005-03-31 2011-08-17 富士通セミコンダクター株式会社 半導体装置の製造方法
WO2007122438A1 (en) * 2006-04-21 2007-11-01 Infineon Technologies Ag A method for producing a thin semiconductor chip
US7569421B2 (en) * 2007-05-04 2009-08-04 Stats Chippac, Ltd. Through-hole via on saw streets
TWI473183B (zh) * 2007-06-19 2015-02-11 英維瑟斯公司 可堆疊的積體電路晶片的晶圓水平表面鈍化

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6297131B1 (en) 1999-04-22 2001-10-02 Fujitsu Limited Semiconductor device manufacturing method for grinding and dicing a wafer from a back side of the wafer
US6974721B2 (en) 2002-09-26 2005-12-13 Shinko Electric Industries Co., Ltd. Method for manufacturing thin semiconductor chip

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009013726A1 (de) * 2009-03-20 2010-09-30 Mtu Aero Engines Gmbh Vorrichtung zur Fixierung von Werkstücken an einem Werkstückträger und Verfahren zur Bearbeitung von Werkstücken
US10529612B2 (en) 2016-07-14 2020-01-07 Infineon Technologies Ag Method for processing one semiconductor wafer or a plurality of semiconductor wafers and protective cover for covering the semiconductor wafer

Also Published As

Publication number Publication date
WO2007122438A1 (en) 2007-11-01
US7863104B2 (en) 2011-01-04
US20090098684A1 (en) 2009-04-16

Similar Documents

Publication Publication Date Title
DE10312662B4 (de) Halbleitereinrichtungsherstellungsanordnung und Halbleitereinrichtungsherstellungsverfahren zum Bilden von Halbleiterchips durch Teilen von Halbleiterwafern
EP1192657B1 (de) Verfahren zum vereinzeln eines wafers
DE102011002546B4 (de) Verfahren zum Herstellen einer mehrschichtigen Struktur mit Trimmen nach dem Schleifen
DE69636338T2 (de) Verfahren zur herstellung einer halbleitervorrichtung
DE102014210285B4 (de) Wafer-Bearbeitungsverfahren
DE2504944C2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE102019204741A1 (de) Verfahren zum Herstellen eines Wafers
DE102004006494A1 (de) Halbleiterwafer und Verfahren zur Herstellung einer Halbleitervorrichtung
DE102019214897B4 (de) Diamantsubstratherstellungsverfahren
CH655907A5 (de) Verfahren zur herstellung einer ausweiskarte.
DE2511925A1 (de) Verfahren zum herstellen einer vielzahl von halbleiterbauteilen
DE102008045747A1 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich dem Vereinzeln eines Halbleiter-Wafers
EP1310002B1 (de) Verfahren zur herstellung einer vielzahl von halbleiterchips
DE102013112797B4 (de) Anordnung mit halbleitervorrichtung einschliesslich eines chipträgers, halbleiterwafer und verfahren zum herstellen einer halbleitervorrichtung
DE102019212840A1 (de) SiC-SUBSTRATBEARBEITUNGSVERFAHREN
EP2359398B1 (de) Verfahren zum ablösen und entnehmen eines halbleiterchips von einer folie
DE112006001506T5 (de) Platinenstruktur und Verfahren zu ihrer Herstellung
DE102020205233A1 (de) Bearbeitungsverfahren für einen verbundwafer
DE112006003839T5 (de) Verfahren zur Herstellung eines dünnen Halbleiter-Chips
DE102014117245B4 (de) Verfahren zum Herstellen eines Halbleiterelements mit Substratadapter und damit hergestelltes Halbleiterelement mit Substratadapter und Verfahren zum Kontaktieren dieses Halbleiterelements
DE102014111977A1 (de) Trennen von Chips auf einem Substrat
EP3167481A1 (de) Verfahren zum herstellen eines substratadapters, substratadapter und verfahren zum kontaktieren eines halbleiterelements
DE102007043902A1 (de) Verfahren zum Vereinzeln metallisierter Halbleiterbauelemente
DE10355728B4 (de) Verbinden von Halbleiterscheiben gleichen Durchmessers zum Erhalt einer gebondeten Scheibenanordnung
DE102020206233B3 (de) Verfahren zum herstellen eines substrats und system zum herstellen eines substrats

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R016 Response to examination communication
R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R082 Change of representative

Representative=s name: WESTPHAL, MUSSGNUG & PARTNER PATENTANWAELTE MI, DE

R016 Response to examination communication
R002 Refusal decision in examination/registration proceedings
R003 Refusal decision now final