DE2511925A1 - Verfahren zum herstellen einer vielzahl von halbleiterbauteilen - Google Patents
Verfahren zum herstellen einer vielzahl von halbleiterbauteilenInfo
- Publication number
- DE2511925A1 DE2511925A1 DE19752511925 DE2511925A DE2511925A1 DE 2511925 A1 DE2511925 A1 DE 2511925A1 DE 19752511925 DE19752511925 DE 19752511925 DE 2511925 A DE2511925 A DE 2511925A DE 2511925 A1 DE2511925 A1 DE 2511925A1
- Authority
- DE
- Germany
- Prior art keywords
- metal film
- strips
- metal
- semiconductor
- semiconductor components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D8/00—Diodes
- H10D8/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
-
- H10P50/691—
-
- H10W40/10—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/928—Front and rear surface processing
Landscapes
- Dicing (AREA)
- Weting (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Dipl.-lng. H. Sauenland · Dr.-lng. R. König · Dipl.-lng. K. Bergen
Patentanwälte ■ 4ood Düsseldorf 30 · Cecilienallee 7S · Telefon 43273s
18ο März 1975
29 874 B
RCA Corporation, 30 Rockefeller Plaza, New York, N0Y. 10020 (V0St.A0)
"Verfahren zum Herstellen einer Vielzahl von Halbleiterbauteilen"
Die Erfindung bezieht sich auf das Zerlegen von Halbleitern, insbesondere auf ein Verfahren zum Zerlegen eines
Halbleiterscheibchens in einzelne Halbleiterbauteile gewünschter geometrischer Formo
Das Zerlegen von Halbleiterscheibchen, die aus einem Rohling aus einkristallinem Material wie Silizium, Germanium
od.dglo geschnitten sind, ist als solches bekannte Zu den
bisher zu diesem Zwecke durchgeführten Verfahren gehört Zerlegen mit einer Diamantsäge, mit Ultraschall, mittels
Sandstrahlen, durch Ätzen, mit Laser und durch Anreißen mit anschließendem Brechen.
Das diesen bekannten Verfahren gemeinsame Problem besteht abgesehenen den für die jeweilige Ausrüstung
erforderlichen kosten darin, daß zufolge der Beschädigungen entlang der Kanten der herzustellenden Bauteile
nur geringe Ausbeuten möglich sind; die Beschädigungen entlang der Kanten werden durch die verschiedenen Anreiß-,
Säge- und Ätz-Techniken sowie durch ungewolltes Brechen des Bauteils selbst hervorgerufen,, Ein ungewolltes
Brechen kann als Folge unzureichenden Anreißens oder Ätzens der gewünschten Bruchlinien eintreten,,
Diese Bruchlinien wurden bisher im Halbleiter-
S09883/0618
fu
material selbst vorgesehen.
Aufgabe der vorliegenden Erfindung ist es, ein Verfahren vorzuschlagen, das die Nachteile bekannter Verfahren
nicht aufweist, insbesondere bei geringeren Ausrüstungskosten eine größere Ausbeute liefert. Diese Aufgabe wird
erfindungsgemäß dadurch gelöst, daß auf eine Seite des
Scheibchens ein Metallfilm aufgebracht wird, auf dem sich kreuzende Streifen aus Abdeckmaterial vorgesehen
werden, daß innerhalb der durch die Streifen begrenzten Bereiche auf dem Metallfilm eine Metallschicht vorgesehen
wird, die dicker als der Metallfilm ist, daß sodann von der gegenüberliegenden Seite des Scheibchens
bestimmte Bereiche entfernt werden, und zwar bis zum Metallfilm unterhalb der sich kreuzenden Streifen des
Abdeckmaterials, und daß unter Einwirkung einer relativ geringen Kraft die derart angelegten Halbleiterbauteile
von der Gesamtanordnung entlang der Streifen abgebrochen
werden»
Mit den Maßnahmen nach der Erfindung ist es möglich, eine Anordnung von Halbleiterbauteilen herzustellen,
die miteinander nur durch einen dünnen Metallfilm verbunden sind, und zwar entlang durch die Streifen des
Abdeckmaterials definierten Linien. Damit ist der Vorteil verbunden, daß bereits eine geringe Kraft genügt,
um die Bauteilanordnung so in Einzelbauteile zu zerlegen, daß der dünne Metallfilm entlang der genannten
Linien bricht; das bedeutet gleichzeitig, daß es ohne Schwierigkeiten möglich ist, einzelne Bauteile von
der Gesamtanordnung zu trennen0
Anhand der Zeichnungen, in denen eine bevorzugte Ausführungsform dargestellt ist, wird die Erfindung näher
erläutert«, Es zeigen:
S09883/06ia
Fig« 1 anhand eines Querschnitts einige vorbereitende Verfahrensschritte zur Herstellung einer Vielzahl
von Halbleiterbauteilen;
Figo 2 eine Seite eines Halbleiterscheibchens mit darauf
gebildetem Quadratmuster, in Druafsieht;
Fig. 3, 4 und 5 anhand von Querschnitten weitere Schritte
des erfindungsgemäßen Verfahrens;
Figo 6 die andere Seite des Halbleiterplättchens mit darauf gebildetem Punktmuster, in Draufsicht;
Fig. 7 und 8 anhand von Querschnitten abschließende Bearbeitungsschritte des erfindungsgemäßen Verfahrens
; und
Fig. 9 ein einzelnes Halbleiterbauteil, das mit Hilfe des erfindungsgemäßen Verfahrens hergestellt wurde,
in vergrößerter Querschnit tsdarstellungo
Die folgende Beschreibung der bevorzugten Ausführung des erfindungsgemäßen Verfahrens bezieht sich auf die Herstellung
einer Vielzahl von Dioden.
In Figo 1 ist ein Scheibchen 10 aus Halbleitermaterial,
wie Silizium, dargestellt, das eine erste Seite 12 und eine zweite Seite 14 besitzt«, Im hier beschriebenen
und dargestellten Fall wird das Scheibchen 10 einer Diffusionsbehandlung mit einem Dotierstoff unterzogen,
um einen PN-Übergang zu schaffen. Nach Beendigung des Einbaus vom Fremdatomen wird ein erster Metallfilm 16
auf der Oberfläche der ersten Seite 12 des Halbleiterscheibchens 10 niedergeschlagen, wobei bekannte Verfahren
zur Anwendung kommen, beispielsweise mit Hilfe von Vakuum, Sprühen oder Ionenbeschuß. Der erste Metallfilm
16 kann eine Mischung aus Titan-Palladium-
509883/061 8
Gold oder Chrom-Gold oder irgendeine andere metallische Substanz sein, die eine gute Haftung an der Oberfläche
des Halbleiterscheibchens gewährleistete Die Dicke des ersten Metallfilms 16 beträgt vorzugsweise ungefähr
4000 &Ό
Nach Anbringen des ersten Metallfilms 16 wird eine Schicht aus lichtempfindlichem Maskiermaterial 18, Z0B, Dyanachem
Index HS, auf dem ersten Metallfilm 16 angebracht, wobei bekannte Fotoresisttechniken benutzt werden. Diese Schicht
hat vorzugsweise eine Dicke von ungefähr 0,175 bis 0,2 mmo
Wenngleich nicht unbedingt erforderlich, so ist es doch erwünscht, daß das lichtempfindliche Abdeck- bzw0 Maskiermaterial zumindest in minimalem Umfang Haftvermögen
besitzt. Der Grund dafür wird aus der weiteren Beschreibung der Herstellung gemäß einem bevorzugten Ausführungsbeispiel deutlich werden. Als nächstes wird die Abdeckschicht
18 belichtet, und zwar im vorliegenden Beispiel mit einem Quadratmaschenmuster, durch das eine Vielzahl
von Quadraten umrandet wird, von denen jedes eine Seitenlänge von annähernd 1,5 mm mit einem Abstand von
ungefähr 0,25 mm zwischen benachbarten Quadraten hat«, Das Abdeckmaterial wird entwickelt und die unbelichteten
Bereiche weggewaschen, wodurch ein Muster von sich kreuzenden Streifen 20 aus belichtetem Material auf
dem ersten Metallfilm 16 zurückbleibt, wie dies aus Fig. 2 hervorgeht. Jeder Streifen 20 hat demgemäß
eine Breite von 0,25 mm und eine Höhe von 0,175 bis 0,2 mm. An dieser Stelle sei darauf hingewiesen, daß
zwar die zuvor beschriebenen Verfahrensschritte unter Verwendung eines negativen Fotoresists erläutert wur~
den, diese Maßnahmen jedoch in gleicher Weise und mit gleichgutem Erfolg unter Verwendung eines positiven,
lichtempfindlichen Abdeckmaterials durchgeführt werden können, ohne daß dies eine Beeinträchtigung der
erfindungsgemäßen Lehre bedeuten würde. Fig. 3 stellt
509883/0618
einen Querschnitt entlang der Linie IH-III der Fig. 2 dar iind zeigt die Streifen 20 aus belichtetem Abdeckmaterial
auf dem ersten Metallfilm 16„
Gemäß Fig. 4 wird sodann auf den ersten Metallfilm 16
in jedem durch die Streifen 20 aus Abdeckmaterial begrenzten Bereich eine Schicht 22 gebracht, die aus einem
Metall mit guter thermischer und elektrischer Leitfähigkeit, z.B. aus Kupfer, besteht. Diese Schichten werden
unter Anwendung bekannter Elektroplattierverfahren aufgebracht und bis zu einer Dicke plattiert, die der Höhe
der Streifen 20 entspricht, also bis annähernd 0,175 bis 0,2 mm. Obgleich die nominelle Dicke der Metallschichten
nicht kritisch ist, sollten sie jedoch nicht so dick plattiert werden, daß sich ein Überstehen oder
Überhängen ergibt, woraus Berührungen benachbarter Metallschichten über die Streifen 20 resultieren könnten.
Als nächstes wird, wie durch die Bezugsziffer 24 in Fig. 5 angedeutet, das Halbleitermaterial auf der zweiten
Seite 14 des Scheibchens 10 bis zu einer Dicke von ungefähr 0,025 mm weggeätzte Danach wird ein zweiter
Metallfilm 26 auf der zweiten Seite 14 des Halbleiterscheibchens 10 niedergeschlagen, wobei wiederum bekannte
Techniken zur Anwendung kommen, zoB. Vakuum, Sprühen
oder Ionenbeschuß. Die Zusammensetzung des zweiten Metallfilms 26 kann dieselbe sein, wie sie für den ersten
Metallfilm 16 vorgesehen ist, d.h. eine Mischung aus Titan-Palladium-Gold oder Chrom-Gold oder irgendeine
andere metallische Substanz, die eine gute Verbindung mit der Oberfläche des Halbleiterscheibchens
10 bildet. Die Dicke des zweiten Metallfilms 26 beträgt vorzugsweise ungefähr 4000 äO
509883/0618
Nunmehr wird eine Schicht 28 aus lichtempfindlichem, ätzbeständigem Material auf dem zweiten Metallfilm
26 vorgesehen. Diese Schicht 28 wird einem aus Punkten gebildetem Lichtmuster ausgesetzt. Die Anordnung der
Punkte ist so ausgerichtet, daß jeder Punkt völlig innerhalb eines Quadrates liegt, dessen Begrenzungen
durch die Streifen 20 gegeben sind, die auf dem ersten Metallfilm 16 gebildet wurden und in Fig. 6 durch gestrichelte
Linien dargestellt sind. Vorzugsweise beträgt der Durchmesser jedes Punktes ungefähr 0,75 mm.
Die Schicht 28 wird sodann entwickelt und die nicht belichteten Bereiche entfernt, so daß das belichtete,
ätzbeständige Material in Form einer aus Punkten 30 gebildeten, dem verwendeten Lichtmuster entsprechenden
Anordnung zurückbleibt. Auch an dieser Stelle sei nochmals darauf hingewiesen, daß trotz der Beschreibung
des erfindungsgemäßen Verfahrens unter Verwendung eines negativen, lichtempfindlichen, ätzbeständigen Materials
selbstverständlich auch positives,, lichtempfindliches,
ätzbeständiges Material im Rahmen der vorliegenden Erfindung zur Anwendung kommen kann. In Fig. 7 ist ein
Schnitt entlang der Linie VII - VII in Fig. 6 gezeigt, wobei die Punkte 30 aus belichtetem, ätzbeständigem
Material erkennbar sind, die auf dem zweiten Metallfilm 26 verbleiben.,
Nun wird der zweite Metallfilm 26 weggeätzt, so daß ein Muster aus metallischen Punkten 32 zurückbleibt, von
denen jeder durch einen Punkt 30 aus ätzbeständigem Material abgedeckt ist. Die Punkte 30 werden sodann
aufgelöst, so daß das Muster aus freigelegten metallischen Punkten 32 verbleibt, wie dies in Fig0 8 gezeigt
isto Das die metallischen Punkte 32 umgebende Halbleitermaterial
wird danach bis zum ersten Metallfilm
50988 3/061 B
16 runtergeätzt. Dieser Vorgang führt zu einer Vielzahl
von Halbleiterbauteilen, die in Figo 8 mit der Bezugsziffer 34 bezeichnet sind und miteinander durch den
ersten Metallfilm 16 in Verbindung stehen, der eine Dicke von annähernd 4000 2. aufweist, sowie durch die Hafteigenschaften
der belichteten, lichtempfindlichen Abdeckstreifen 20. Wie bereits erwähnt, ist es wünschenswert,
jedoch nicht unbedingt erforderlich, eine lichtempfindliche Abdeckschicht zu verwenden, die zumindest geringfügige
Hafteigenschaften besitzt, da das Haftvermögen sehr effektiv dazu beitragen kann, zusätzliche Verbindungshilfe
für die Bauteile der Anordnung zu liefern«, Nunmehr kann jedes Bauteil aus der Anordnung in einfacher
Weise dadurch herausgebrochen werden, daß das Bauteil mit einer Pinzette gehalten und entlang der
durch den ersten Metallfilm und die Abdeck- bzw. Maskierschicht gebildeten Begrenzungen gebrochen wird.
Die Verwendung einer Pinzette ist selbstverständlich im vorliegenden Zusammenhang mehr zur Illustration erwähnt
worden; jedes mehr oder weniger verfeinerte Werkzeug oder Gerät kann natürlich zum Trennen einzelner
Bauteile von der erfindungsgemäß hergestellten Anordnung zum Einsatz kommen.
In Fig. 9 ist vergrößert ein Querschnitt eines Halbleiterbauteils 34 dargestellt, das von einer erfindungsgemäß
hergestellten Bauteilanordnung abgebrochen worden ist. Die Bruchlinien 36 stellen sich sowohl im
relativ weichen Material der Streifen 20 als auch im relativ dünnen ersten Metallfilm 16 ein. Jed.es Halbleiterbauteil
des hier beschriebenen Ausführungsbeispiels besteht, nachdem es von der Anordnung abgebrochen ist,
aus einer ersten Elektrode 38, die durch einen metallischen Punkt 32 gebildet wird, einem Übergangsbereich
40, der aus dem Teil des Halbleitermaterials 10 be-
509883/0618
steht, das nach dem Ätzvorgang zurückbleibt, einer zweiten Elektrode 42, die aus einem Teil des ersten
Metallfilms 16 besteht, und einer Wärmesenke 44, die aus einer Metallschicht 22 besteht, die zwischen den
Streifen 20 auf den ersten Metallfilm 16 plattiert wurde ο Es ist darauf hinzuweisen, daß die Metallschicht
22 mindestens drei Funktionen erfüllt. Zunächst dient sie dazu, Wärme von dem Ubergangsbereich 40 während
des Betriebes des Bauteils abzuführen. Außerdem gibt die Metallschicht 22 aufgrund ihrer relativen Dicke,
vorzugsweise 0,175 bis 0,2 mm, eine für die Handhabung
des Bauteils vorteilhafte bauliche Unterstützung. Schließlich dient sie wiederum aufgrund ihrer relativen
Dicke dazu, die Trennung des Bauteils von der Anordnung tatsächlich entlang äsr durch die Streifen 20 definierten
Linien geschehen zu lassen. Der Grund dafür liegt darin, daß bei Einwirken der Trennkraft der relativ
dünne (ungefähr 4000 Ä) erste Metallfilm 16 in den Bereichen brechen wird, die nicht mit der Metallschicht
22 belegt sind. Daraus folgt, daß die Abmessungen des abgetrennten Bauteils exakt den Abmessungen
der plattierten Metallschicht 22 entsprechen, die ihrerseits kontrolliert und gesteuert werden können
durch die Anordnung bzw. das Layout der lichtempfindlichen Abdeckstreifen 20 auf dem ersten Metallfilm 16.
5098 8 3/0618
Claims (2)
1. Verfahren zum Zerlegen eines Halbleiterscheibchens in
einzelne Halbleiterbauteile gewünschter geometrischer Form, dadurch gekennzeichnet ,
daß auf eine Seite (12) des Scheibchens (10) ein Metallfilm
(16) aufgebracht wird, auf dem sich kreuzende Streifen (20) aus Abdeckmaterial (18) vorgesehen werden,
daß innerhalb der durch die Streifen (20) begrenzten Bereiche auf dem Metallfilm (16) eine Metallschicht
(22) vorgesehen wird, die dicker als der Metallfilm (16) ist, daß sodann von der gegenüberliegenden Seite (14)
des Scheibchens (10) bestimmte Bereiche entfernt werden, und zwar bis zum Metallfilm (16) unterhalb der
sich kreuzenden Streifen (20) des Abdeckmaterials, und daß unter Einwirkung einer relativ geringen Kraft die
derart angelegten Halbleiterbauteile von der Gesamtanordnung entlang der Streifen (20) abgebrochen werden,,
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet , daß auf der zweiten Seite
(14) des Scheibchens (10) ein Muster von Metallpunkten
(32) vorgesehen wird, von denen jeder Punkt (32) innerhalb des auf der ersten Seite (12) durch die Streifen
(20) definierten Bereichs liegt, und daß das die Metallpunkte (32) umgebende Halbleitermaterial bis zum
Metallfilm (16) hinunter weggeätzt wird, so daß vor der Trennung in Einzelteile eine Anordnung von mesaförmigen
Halbleiterbauteilen (34) entstehto
509883/0618
/0
Leerseite
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US484084A US3897627A (en) | 1974-06-28 | 1974-06-28 | Method for manufacturing semiconductor devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE2511925A1 true DE2511925A1 (de) | 1976-01-15 |
Family
ID=23922675
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19752511925 Pending DE2511925A1 (de) | 1974-06-28 | 1975-03-19 | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US3897627A (de) |
| JP (1) | JPS531630B2 (de) |
| BE (1) | BE827022A (de) |
| DE (1) | DE2511925A1 (de) |
| FR (1) | FR2276692A1 (de) |
| GB (1) | GB1476585A (de) |
| IT (1) | IT1032591B (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211391A1 (de) * | 1982-03-27 | 1983-09-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer halbleiteranordnung |
Families Citing this family (35)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4023260A (en) * | 1976-03-05 | 1977-05-17 | Bell Telephone Laboratories, Incorporated | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits |
| US4023258A (en) * | 1976-03-05 | 1977-05-17 | Bell Telephone Laboratories, Incorporated | Method of manufacturing semiconductor diodes for use in millimeter-wave circuits |
| US4080722A (en) * | 1976-03-22 | 1978-03-28 | Rca Corporation | Method of manufacturing semiconductor devices having a copper heat capacitor and/or copper heat sink |
| FR2420208A1 (fr) * | 1978-03-17 | 1979-10-12 | Thomson Csf | Procede de realisation collective d'une source d'ondes millimetriques de type preaccorde et source ainsi realisee |
| US4237600A (en) * | 1978-11-16 | 1980-12-09 | Rca Corporation | Method for fabricating stacked semiconductor diodes for high power/low loss applications |
| US4384400A (en) * | 1979-12-06 | 1983-05-24 | The United States Of America As Represented By The Secretary Of The Army | Method of fabricating monolithically interconnected series-parallel avalanche diodes |
| US4276098A (en) * | 1980-03-31 | 1981-06-30 | Bell Telephone Laboratories, Incorporated | Batch processing of semiconductor devices |
| US4498229A (en) * | 1982-10-04 | 1985-02-12 | Becton, Dickinson And Company | Piezoresistive transducer |
| US4605919A (en) * | 1982-10-04 | 1986-08-12 | Becton, Dickinson And Company | Piezoresistive transducer |
| DE3435306A1 (de) * | 1984-09-26 | 1986-04-03 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur herstellung von laserdioden mit jutierter integrierter waermesenke |
| JPH0215652A (ja) * | 1988-07-01 | 1990-01-19 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
| KR100287919B1 (ko) * | 1992-01-06 | 2001-05-02 | 사토 게니치로 | 더미 패턴을 갖는 반도체 칩 |
| JP2836334B2 (ja) * | 1992-01-23 | 1998-12-14 | 三菱電機株式会社 | 高出力半導体装置の製造方法 |
| US5580831A (en) * | 1993-07-28 | 1996-12-03 | Fujitsu Limited | Sawcut method of forming alignment marks on two faces of a substrate |
| US5413659A (en) * | 1993-09-30 | 1995-05-09 | Minnesota Mining And Manufacturing Company | Array of conductive pathways |
| US5882988A (en) * | 1995-08-16 | 1999-03-16 | Philips Electronics North America Corporation | Semiconductor chip-making without scribing |
| JPH09172223A (ja) * | 1995-12-19 | 1997-06-30 | Sony Corp | 半導体装置と半導体装置の製造方法 |
| DE19710375C2 (de) * | 1997-03-13 | 2002-11-07 | Micronas Semiconductor Holding | Verfahren zum Herstellen von räumlich strukturierten Bauteilen |
| AU2003263727A1 (en) * | 2003-09-19 | 2005-04-11 | Tinggi Technologies Private Limited | Fabrication of semiconductor devices |
| US20080210970A1 (en) * | 2003-09-19 | 2008-09-04 | Tinggi Technologies Private Limited | Fabrication of Conductive Metal Layer on Semiconductor Devices |
| US20050133891A1 (en) * | 2003-12-23 | 2005-06-23 | Tessera, Inc. | System and method for increasing the ball pitch of an electronic circuit package |
| US8039363B2 (en) * | 2003-12-23 | 2011-10-18 | Tessera, Inc. | Small chips with fan-out leads |
| ATE533187T1 (de) * | 2004-03-15 | 2011-11-15 | Tinggi Technologies Private Ltd | Fabrikation von halbleiterbauelementen |
| JP2007533133A (ja) * | 2004-04-07 | 2007-11-15 | ティンギ テクノロジーズ プライベート リミテッド | 半導体発光ダイオード上での反射層の作製 |
| SG130975A1 (en) * | 2005-09-29 | 2007-04-26 | Tinggi Tech Private Ltd | Fabrication of semiconductor devices for light emission |
| SG131803A1 (en) * | 2005-10-19 | 2007-05-28 | Tinggi Tech Private Ltd | Fabrication of transistors |
| SG133432A1 (en) * | 2005-12-20 | 2007-07-30 | Tinggi Tech Private Ltd | Localized annealing during semiconductor device fabrication |
| SG140473A1 (en) | 2006-08-16 | 2008-03-28 | Tinggi Tech Private Ltd | Improvements in external light efficiency of light emitting diodes |
| SG140512A1 (en) * | 2006-09-04 | 2008-03-28 | Tinggi Tech Private Ltd | Electrical current distribution in light emitting devices |
| US7759201B2 (en) | 2007-12-17 | 2010-07-20 | Sandisk 3D Llc | Method for fabricating pitch-doubling pillar structures |
| US7981592B2 (en) * | 2008-04-11 | 2011-07-19 | Sandisk 3D Llc | Double patterning method |
| US7713818B2 (en) | 2008-04-11 | 2010-05-11 | Sandisk 3D, Llc | Double patterning method |
| US7786015B2 (en) | 2008-04-28 | 2010-08-31 | Sandisk 3D Llc | Method for fabricating self-aligned complementary pillar structures and wiring |
| US8026178B2 (en) | 2010-01-12 | 2011-09-27 | Sandisk 3D Llc | Patterning method for high density pillar structures |
| DE102012111358A1 (de) | 2012-11-23 | 2014-05-28 | Osram Opto Semiconductors Gmbh | Verfahren zum Vereinzeln eines Verbundes in Halbleiterchips und Halbleiterchip |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3820236A (en) * | 1969-06-20 | 1974-06-28 | Texas Instruments Inc | Method of making metal semiconductor diodes having plated heat sink members |
| FR2100997B1 (de) * | 1970-08-04 | 1973-12-21 | Silec Semi Conducteurs | |
| US3720997A (en) * | 1971-01-11 | 1973-03-20 | Motorola Inc | Eutectic plating and breaking silicon wafers |
| BE791930A (fr) * | 1971-12-02 | 1973-03-16 | Western Electric Co | Dispositif electroluminescent et procede pour sa fabrication |
-
1974
- 1974-06-28 US US484084A patent/US3897627A/en not_active Expired - Lifetime
-
1975
- 1975-03-19 DE DE19752511925 patent/DE2511925A1/de active Pending
- 1975-03-20 FR FR7508687A patent/FR2276692A1/fr not_active Withdrawn
- 1975-03-21 BE BE154625A patent/BE827022A/xx unknown
- 1975-03-21 GB GB1189575A patent/GB1476585A/en not_active Expired
- 1975-03-24 JP JP3602175A patent/JPS531630B2/ja not_active Expired
- 1975-04-01 IT IT7567845A patent/IT1032591B/it active
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3211391A1 (de) * | 1982-03-27 | 1983-09-29 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren zum herstellen einer halbleiteranordnung |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2276692A1 (fr) | 1976-01-23 |
| JPS531630B2 (de) | 1978-01-20 |
| IT1032591B (it) | 1979-06-20 |
| US3897627A (en) | 1975-08-05 |
| JPS50131459A (de) | 1975-10-17 |
| GB1476585A (en) | 1977-06-16 |
| BE827022A (fr) | 1975-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2511925A1 (de) | Verfahren zum herstellen einer vielzahl von halbleiterbauteilen | |
| DE2153103C3 (de) | Verfahren zur Herstellung integrierter Schaltungsanordnungen sowie nach dem Verfahren hergestellte integrierte Schaltungsanordnung | |
| DE2718894C2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE1282196B (de) | Halbleiterbauelement mit einer Schutzvorrichtung fuer seine pn-UEbergaenge | |
| DE102014114517A1 (de) | Verfahren zum Bearbeiten eines Wafers und Waferstruktur | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE69401243T2 (de) | Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung | |
| DE2101028C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
| EP0477600A1 (de) | Verfahren zum Befestigen eines mit wenigstens einem Halbleiterbauelement versehenen Halbleiterkörpers auf einem Substrat | |
| DE2422120B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2340142A1 (de) | Verfahren zum herstellen von halbleiteranordnungen | |
| DE69029936T2 (de) | Diodenmatrixtrennung | |
| DE1018555B (de) | Verfahren zur Herstellung einer Halbleiteranordnung, insbesondere einer Kristalldiode oder eines Transistors, deren halbleitender Koerper mit wenigstens einer aufgeschmolzenen Elektrode versehen ist | |
| DE1814747C2 (de) | Verfahren zum Herstellen von Feldefekttransistoren | |
| DE2753207C2 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE19501558A1 (de) | Halbleitervorrichtung und Verfahren zu deren Herstellung | |
| DE2608813C3 (de) | Niedrigsperrende Zenerdiode | |
| DE2536108A1 (de) | Kantenbegrenzung bei halbleiterscheibchen | |
| DE2718781C2 (de) | Verfahren zum Herstellen einer Mehrzahl von Halbleiterbauelementen | |
| DE1564136C3 (de) | Verfahren zum Herstellen von Halbleiterbauelementen | |
| DE69219280T2 (de) | Verfahren zur Ätzung eines tiefen Grabens | |
| DE2453528A1 (de) | Maskierungsverfahren | |
| WO2012152307A1 (de) | Bauelementträgerverbund mit einer bauelementträgerbereiche abtrennenden grabenstruktur und verfahren zur herstellung einer mehrzahl von bauelementträgerbereichen | |
| DE2801271A1 (de) | Verfahren zum implantieren von ionen in ein halbleitersubstrat | |
| DE102008038750A1 (de) | Optoelektronisches Bauelement und Verfahren zu dessen Herstellung |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OHN | Withdrawal |