[go: up one dir, main page]

DE1106098B - Schaltungsanordnung fuer Halbaddierer - Google Patents

Schaltungsanordnung fuer Halbaddierer

Info

Publication number
DE1106098B
DE1106098B DES54975A DES0054975A DE1106098B DE 1106098 B DE1106098 B DE 1106098B DE S54975 A DES54975 A DE S54975A DE S0054975 A DES0054975 A DE S0054975A DE 1106098 B DE1106098 B DE 1106098B
Authority
DE
Germany
Prior art keywords
transistors
core
electrodes
switching unit
half adder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DES54975A
Other languages
English (en)
Inventor
John Presper Eckert Jun
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Unisys Corp
Original Assignee
Sperry Rand Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sperry Rand Corp filed Critical Sperry Rand Corp
Publication of DE1106098B publication Critical patent/DE1106098B/de
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/50Adding; Subtracting
    • G06F7/501Half or full adders, i.e. basic adder cells for one denomination
    • G06F7/502Half adders; Full adders consisting of two cascaded half adders
    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/383Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using magnetic or similar elements
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/082Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
    • H03K19/084Diode-transistor logic
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/16Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using saturable magnetic devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Description

DEUTSCHES
kl. 42 m 14
INTERNAT. KL. G 06 f
PATENTAMT
ANMELDETAG:
B EKANNTMACHUNG
DER ANMELDUNG
UND AUSGABE DER
AUS LE GE S CHRIFT:
S 54975 IX/42m
3. SEPTEMBER 1957
4. MAI 1961
Es ist bereits bekannt, zur Ausführung verschiedener logischer Operationen mit wenigen, identisch gleichen Baueinheiten auszukommen. Die Erfindung bezweckt, einen Halbaddierer mit Transistoren aufzubauen und hierbei nur eine relativ einfache Einheit von Bauelementen zu verwenden. Dies erreicht die Erfindung dadurch, daß die unter sich austauschbaren drei Schalteinheiten des Halbaddierers je aus einem einzigen magnetischen Kern mit einer Eingangswicklung und zwei Sekundärwicklungen und zwei Transistoren besteht, deren erste und zweite Elektroden jeweils an den Enden einer Sekundärwicklung angeschlossen sind und daß je eine Steuerstromquelle mit der Eingangswicklung des Kernes der ersten und der zweiten Schalteinheit verbunden ist, so daß jede dieser Steuerstromquellen individuell die Leitfähigkeit eines anderen Paares von Transistoren steuert und daß schließlich die zweiten und dritten Elektroden von Transistoren, die verschiedenen Kernen zugeordnet sind, in Reihe geschaltet sind und an die Eingangswicklung des Kernes der dritten Schalteinheit angeschlossen sind, so daß dieser Stromkreis, dessen Leitfähigkeit gemeinschaftlich von beiden Steuerstromquellen gesteuert wird, als Signalstromquelle zur Beeinflussung des leitfähigen Zustandes der Transistoren der dritten Schalteinheit dient.
Die Erfindung verwendet somit zum Aufbau eines Halbaddierers äußerst einfach ausgebildete Schalteinheiten, welche wenig Platz beanspruchen. Jede Schalteinheit besteht aus einem Transformator, dessen Kern eine Eingangswicklung und zwei Sekundärwicklungen trägt, die je mit einem Transistor verbunden sind. Infolge der transformatorischen Steuerung der beiden Transistoren jeder Schalteinheit besteht für die Ausbildung des Eingangskreises jeder Schalteinheit weitgehende Freiheit.
Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt. Es zeigt
Fig. 1 ein als binärer Halbaddierer ausgebildetes elektrisches Netzwerk und
Fig. 2 ein Diagramm zur Erläuterung der Wirkungsweise der Fig. 1.
Die Wirkungsweise eines Halbaddierers besteht darin, eine Summe »1« und einen tibertrag »0« zu bilden, wenn nur einer der möglichen Eingänge beschickt wird. Bei gleichzeitiger Abwesenheit der beiden möglichen Eingänge wird die Summe »0« und der Übertrag »0« erzeugt. Bei gleichzeitiger Anwesenheit der beiden möglichen Eingänge wird eine Summe »0« und ein Übertrag »1« erzeugt. Der Halbaddierer nach Fig. 1 umfaßt die Kerne40, 41 und 42, welche die Eingangswicklungen 43, 44 und 45 tragen. Die Eingangswicklungen 43 und 44 sind mit den Eingabeanschlüssen 46 α und 46 b verbunden, welche die mit Λ Schaltungsanordnung für Halbaddierer
Anmelder:
Sperry Rand Corporation,
New York, N. Y. (V. St. A.)
Vertreter: Dipl.-Ing. E. Weintraud, Patentanwalt,
Frankfurt/M., Mainzer Landstr. 134-146
Beanspruchte Priorität:
V. St. v. Amerika vom 21. September 1956
John Presper Eckert jun., Gladwyne, Pa. (V. St. A.),
ist als Erfinder genannt worden
und B bezeichneten Eingänge des Halbaddierers bilden, Der Kern 40 trägt ein Paar Ausstoßwicklungen 47 und 48, welche mit Transistoren 49 und 50 verbunden sind. Der Kern 41 trägt ein Paar Ausstoßwicklungen 51 und 52, die mit Transistoren 53 und 54 verbunden sind, und der Kern 42 trägt ein Paar Ausstoßwicklungen 55 und 56, die mit den Transistoren 57 und 58 verbunden sind.
Die Transistoren 50 und 54 der ersten und zweiten Schalteinrichtung sind parallel geschaltet, so daß die Transistoren 50 und 54 einen Puffer bilden, der mit einem Ende einer Summenlast 59 verbunden ist. Die Transistoren 49 und 53 der ersten und zweiten Schalteinheit sind in Reihe miteinander geschaltet, so daß die beiden Transistoren 49 und 53 als Schleuse arbeiten, deren Ausgang über eine Leitung 60 mit der Eingangswicklung 45 der dritten Schalteinheit verbunden ist. Der Transistor 57 der dritten Schalteinheit ist der Summenlast 59 parallel geschaltet, während der Transistor 58 der dritten. Schalteinheit mit der Übertraglast 61 verbunden ist. Eine Stromquelle 62 ist vorgesehen, deren Wirkungsweise nachstehend erläutert wird.
Angenommen, keine Eingangssignale werden an einen der Eingangsanschlüsse 46 α und 46 h eingegeben. In diesem Falle sind alle Transistoren 49-50, 53-54 und 57-58 nichtleitend, so daß weder an der Last 59 noch an der Last 61 ein Signal erscheint. Damit ist der Fall 1 der Tabelle nach Fig. 3 B verwirklicht. Bei
109.579/206
Eingabe eines Eingangssignals an dem Anschluß A 46 a werden beide Transistoren 49 und 50 leitend. Über den Transistor 49 gelangt kein Signal zu der Eingangswicklung 45, weil der Transistor 53, der in Reihe mit dem Transistor 49 liegt, nichtleitend ist. Die Leitfähigkeit des Transistors 50 bewirkt die Schließung eines Reihenstromkreises, welcher die Stromquelle 62, einen Strombegrenzungswiderstand R, die Summenlast 59 und den Transistor 50 enthält, so daß ein Signal an der Summenlast 59 erscheint. An der Übertraglast 61 erscheint jedoch kein Signal, weil der Transistor 58 nichtleitend ist, und infolgedessen ist der Fall 2 der Tabelle 3 B verwirklicht. Die entsprechende Wirkung tritt ein, wenn an dem »^«-Eingang des Anschlusses 46 b ein Signal angelegt wird. In diesem Fall ist der Transistor 54 leitend und vervollständigt den Stromkreis zu der Summenlast 59, so daß der Fall 3 der Tabelle nach Fig. 2 verwirklicht ist.
Bei der gleichzeitigen Eingabe von »Λ«- und »ß«- Signalen an den Anschlüssen 46 a und 46 & werden alle Transistoren 49, 50, 53 und 54 leitend. Der Schleusenausgang, der durch die gleichzeitige Leitfähigkeit der Transistoren 49 und 53 zustande kommt, bewirkt ein Signal in der Eingangswicklung 45, wodurch die Transistoren 57 und 58 auch leitend gemacht werden. Die Leitfähigkeit der Transistoren 50 und 54 ist bestrebt, einen Stromkreis über die Summenlast 59 zustande zu bringen. Da aber der Transistor 57 jetzt leitend ist, bildet dieser Transistor 57 einen Kurzschluß zu der Summenlast 59, so daß der Strom von der Stromquelle 62 durch den Transistor 57 an der Last 59 vorbeigeleitet wird. Dadurch erscheint kein Signal an der Summenlast 59. Die Leitfähigkeit des Transistors 58 vervollständigt einen Reihenstromkreis von der Stromquelle 62 über die Übertraglast 61, wodurch ein Signal an der Übertraglast 61 erscheint. Infolgedessen "ist der Fall 4 der Tabelle nach Fig. 2 verwirklicht.
Wie ersichtlich, kann der logische Stromkreis eines Halbaddierers in einfacher Weise durch die Verbindung der Schalteinheiten nach der Erfindung verwirklicht werden. Dieser logische Stromkreis ist durch geeignete Verbindung identischer Schalteinheiten zustande gekommen, wobei die miteinander verbundenen Schalteinheiten sowohl eine Schleusen-wie eine Pufferfunktion ausüben. Diese Tatsache, nämlich die Gleichartigkeit der Schalteinheiten, welche miteinander verbunden werden, um die gewünschten logischen Funktionen auszuüben, stellt einen beträchtlichen Vorteil gegenüber anderen Einrichtungen dar, bei denen mehrere verschiedene Schaltkreiskonstruktionen erforderlich waren, um den gewünschten logischen Effekt hervorzurufen.
In den beschriebenen Beispielen der Erfindung sind Transistoren der PNP-Type verwendet worden. Dies ist jedoch für die Verwirklichung der Erfindung nicht zwingend. Es können ebensogut NPN-Transistoren verwendet werden bei geeigneter Anpassung der verschiedenen Potentiale. Darüber hinaus ist in den verschiedenen Stromkreisen die Ausstoßwicklung mit dem Emitter und der Basis jedes Transistors verbunden worden, während die schließenden Kontaktpunkte die Emitter und Kollektor des Transistors umfassen. Obwohl diese besondere Ausbildung der Schaltung in hohem Maße wünschenswert ist, sind doch Abwandlungen der einzelnen Verbindungen der Transistorelektroden und der Schaltpunkte und Wicklungen möglich, ohne aus dem Rahmen der Erfindung zu fallen.
Die Beschreibung der Ausführungsbeispiele dient nur zur Illustration der Erfindung und beschränkt die Erfindung nicht auf die dargestellten Ausführungsformen.

Claims (3)

Patentansprüche:
1. Halbaddierer mit Transistoren, deren leitfähiger Zustand durch Signale gesteuert wird, welche individuell an die ersten und zweiten Elektroden jedes der Transistoren angelegt werden und deren zweite und dritte Elektroden in Ausgangskreisen liegen, die entsprechend der auszuführenden logischen Funktion geschaltet sind, dadurch gekennzeichnet, daß der Halbaddierer aus drei unter sich identischen Schalteinheiten aufgebaut ist, die gegeneinander austauschbar sind und von denen jede der Schalteinheiten aus einem einzigen magnetischen Kern mit einer Eingangswicklung (43, 44, 45) und zwei Sekundärwicklungen (47,48; 51,52; 55,56) und zwei Transistoren (49, 50; 53, 54; 57, 58) besteht, deren erste und zweite Elektroden jeweils an den Enden einer Sekundärwicklung angeschlossen sind, daß je eine Steuerstromquelle (46 a, 46 b) mit der Eingangswicklung des Kernes der ersten und der zweiten Schalteinheit verbunden ist, so daß jede dieser Steuerstromquellen individuell die Leitfähigkeit eines anderen Paares von Transistoren steuert und daß die zweiten und dritten Elektroden von Transistoren (49, 53), die verschiedenen Kernen zugeordnet sind, in Reihe geschaltet sind, so daß die Leitfähigkeit dieses Stromkreises gemeinschaftlich von beiden Steuerstromquellen gesteuert wird und diese in Reihe liegenden Transistoren an die Eingangswicklung (45) des Kernes der dritten Schalteinheit angeschlossen sind und als Signalstromquelle zur Beeinflussung des leitfähigen Zustandes der Transistoren (57, 58) dieser Schalteinheit dienen.
2. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Transformator einen Kern aus einem magnetisierbaren Material mit einer im wesentlichen rechteckigen Hysteresisschleife enthält.
3. Schaltungsanordnung nach Anspruch 1, dadurch gekennzeichnet, daß jeder Transformator einen Kern aus magnetisierbarem Material mit einer praktisch linearen Hysteresissehleife enthält.
In Betracht gezogene Druckschriften:
»Arithmetic Operations in Digital Computers«, D. van Nostrand Comp., New York, 1955, S. 85;
»Proc. I.R.E.«, Januar 1956, S. 43 bis 55; Februar 1956, S. 154 bis 162; Juni 1953, S. 721; Oktober 1953, S. 1300 bis 1313;
»Electronics«, Heft Juni 1955, S. 132 bis 136; »Electronics«, Heft Juli 1956, S. 138 bis 139;
»Waveforus« MIT Rad. Lab. Series, McGran Hill Book Comp., New York 1949, S. 375 bis 376;
»Computer Development at the National Bureau of Standards Washington DC«, 1955, insbesondere S. bis 32.
In Betracht gezogene ältere Patente: DBP 1 021 603.
Hierzu 1 Blatt Zeichnungen
© 109579/206 4.61
DES54975A 1956-09-21 1957-09-03 Schaltungsanordnung fuer Halbaddierer Pending DE1106098B (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US611254A US2959687A (en) 1956-09-21 1956-09-21 Switching devices

Publications (1)

Publication Number Publication Date
DE1106098B true DE1106098B (de) 1961-05-04

Family

ID=24448278

Family Applications (1)

Application Number Title Priority Date Filing Date
DES54975A Pending DE1106098B (de) 1956-09-21 1957-09-03 Schaltungsanordnung fuer Halbaddierer

Country Status (4)

Country Link
US (1) US2959687A (de)
DE (1) DE1106098B (de)
FR (1) FR1179881A (de)
GB (1) GB845687A (de)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3037130A (en) * 1959-03-02 1962-05-29 Gen Dynamics Corp Pulse amplifier utilizing the storage effect of a transistor to form a square pulse out from a differentiated pulse input
US3071699A (en) * 1959-03-23 1963-01-01 Square D Co Control circuit
US3033997A (en) * 1959-05-20 1962-05-08 Lenkurt Electric Company Inc Push-pull sequencing gate driven from magnetic core circuit
US3100887A (en) * 1960-04-04 1963-08-13 Bell Telephone Labor Inc Ferroelectric shift register
US3277317A (en) * 1964-01-16 1966-10-04 Square D Co Control circuit
US3482112A (en) * 1965-04-21 1969-12-02 Siemens Ag Coincidence gate circuit with low-ohmic load
DE3275798D1 (en) * 1981-10-21 1987-04-23 Elxsi Bus system

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1021603B (de) 1953-07-30 1957-12-27 Ibm Deutschland Magnetostatischer íÀODERíÂ-Kreis

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB172350A (en) * 1920-07-06 1921-12-06 John Scott Taggart Improvements in modulation systems for wireless signalling and the like
GB705478A (en) * 1949-01-17 1954-03-17 Nat Res Dev Electronic computing circuits
US2594449A (en) * 1950-12-30 1952-04-29 Bell Telephone Labor Inc Transistor switching device
US2644892A (en) * 1952-06-02 1953-07-07 Rca Corp Transistor pulse memory circuits
NL195255A (de) * 1954-04-06
US2773200A (en) * 1954-10-22 1956-12-04 Westinghouse Electric Corp Direct current transformation device
US2808990A (en) * 1956-10-31 1957-10-08 Roland L Van Allen Polarity responsive voltage computing means

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1021603B (de) 1953-07-30 1957-12-27 Ibm Deutschland Magnetostatischer íÀODERíÂ-Kreis

Also Published As

Publication number Publication date
GB845687A (en) 1960-08-24
FR1179881A (fr) 1959-05-28
US2959687A (en) 1960-11-08

Similar Documents

Publication Publication Date Title
DE1200356B (de) Schaltungsanordnung zur elektronischen Nachbildung eines Telegrafenrelais fuer Doppelstrombetrieb
DE2345116A1 (de) Polaritaetswaechter
DE1283572B (de) Schaltungsanordnung zur Anschaltung einer von mehreren Informationsquellen an einen gemeinsamen Anschlusspunkt
DE1106098B (de) Schaltungsanordnung fuer Halbaddierer
DE2416534B2 (de) Transistorschaltung zum umkehren der stromrichtung in einem verbraucher
DE1814213C3 (de) J-K-Master-Slave-Flipflop
DE2422123A1 (de) Schaltverzoegerungsfreie bistabile schaltung
DE1050810B (de) Bistabile Schaltung mit Flächentransistoren
DE1083579B (de) Logisches Schaltelement
EP0046878A2 (de) Rückgekoppelter Verstärker oder Schwellwertschalter für eine stromgespeiste Differenzstufe
DE1057171B (de) Elektrisches Netzwerk fuer logische Operationen
DE1143045B (de) Schaltungsanordnung zur UEbertragung von Daten in Zahlenform
EP0088135B1 (de) Integrierte Isolierschicht-Feldeffekttransistor-Schaltung für ein Eins-aus-n-System
DE1135039B (de) Kippschaltung mit einem Transistorsystem
DE2554865A1 (de) Gleichrichter
DE1275198B (de) Transistorbrueckenwechselrichter
DE2740954C2 (de) Basisgekoppelte bistabile Logikschaltung
DE1135958B (de) Transistor-Schaltungsanordnung mit zwei stabilen Zustaenden
DE1102813B (de) Magnetisches Zaehlelement, das nach Empfang einer bestimmten Anzahl von Eingangsimpulsen ein Ausgangssignal liefert
DE2058753C3 (de) Bistabile, die Stromrichtung in einem Verbraucher umschaltende Kippschaltung
DE1074128B (de) Phasenempfindliche Regelschaltung mit einem Verstärk«
DE1055598B (de) Bistabile Kippschaltung mit mehrfacher Ansteuerung
DE1152144B (de) Elektronische Waehlerschaltung
DE3125783A1 (de) Schaltungsanordnung fuer logische verknuepfungsglieder eines ternaeren zahlensystems
DE1069189B (de) Schaltungsanordnung zum schrittweisen Magnetisieren magnetischer Speicher- oder Zählerelemienlte durch quantifizierte Impulse