DE1193169B - Verfahren zur Herstellung von Silizium-Halbleiteranordnungen - Google Patents
Verfahren zur Herstellung von Silizium-HalbleiteranordnungenInfo
- Publication number
- DE1193169B DE1193169B DEN21646A DEN0021646A DE1193169B DE 1193169 B DE1193169 B DE 1193169B DE N21646 A DEN21646 A DE N21646A DE N0021646 A DEN0021646 A DE N0021646A DE 1193169 B DE1193169 B DE 1193169B
- Authority
- DE
- Germany
- Prior art keywords
- production
- silicon semiconductor
- silicon
- semiconductor devices
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/611—Combinations of BJTs and one or more of diodes, resistors or capacitors
- H10D84/613—Combinations of vertical BJTs and one or more of diodes, resistors or capacitors
-
- H10P10/128—
-
- H10W10/011—
-
- H10W10/10—
-
- H10W99/00—
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/012—Bonding, e.g. electrostatic for strain gauges
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/085—Isolated-integrated
Landscapes
- Bipolar Transistors (AREA)
Description
DEUTSCHES
PATENTAMT
AUSLEGESCHRIFT
Int. Cl.:
Nummer:
Aktenzeichen:
Anmeldetag:
Auslegetag:
Aktenzeichen:
Anmeldetag:
Auslegetag:
HOIl
Deutsche Kl.: 21g -11/02
N 21646 VIII c/21g
30. Mai 1962
20. Mai 1965
30. Mai 1962
20. Mai 1965
Die Erfindung betrifft ein Verfahren zur Herstellung von integrierten Silizium-Halbleiteranordnungen.
Bei festen elektronischen Schaltungen ist es wünschenswert, möglichst an einem einzigen Halbleiterkristall
viele elektrische Bauelemente herzustellen. Es ist jedoch fertigungstechnisch schwierig, einen
n-p-n- und einen p-n-p-Transistor an einem einzigen Kristall zu bilden, und noch schwieriger, ein zusammengesetztes
Halbleiterelement komplizierten Aufbaus mit kleinen Abmessungen herzustellen. Das
erfindungsgemäße Verfahren zur Herstellung integrierter Silizium-Halbleiteranordnungen ist dadurch
gekennzeichnet, daß zwei oder mehrere fertige, nebeneinander oder übereinander angeordnete einzelne
Halbleiterelemente durch Erhitzung in oxydierender Atmosphäre über Siliziumdioxydschichten
miteinander verbunden werden.
Bei dem erfindungsgemäßen Verfahren werden also Halbleiterbauelemente, die jedes für sich relativ
einfach im Aufbau sind, horizontal oder vertikal zusammengesetzt und dann über eine isolierende
Zwischenschicht von Siliziumoxyd miteinander verbunden, so daß der Raum, den sie einnehmen, so
klein wie möglich wird. Dabei werden die Elemente in den gleichen Zustand und sowohl atmosphärisch
als auch thermisch unter gleiche Bedingungen gebracht, was für den Verbindungsvorgang vorteilhaft
ist.
Wird zum Verbinden ein organisches Bindemittel, z. B. ein zum Verbinden von Metallen od. dgl. bekanntes
Kunstharz, verwendet, so führt dieses meist zu nachteiligen, durch die Unterschiede der thermischen
Ausdehnungskoeffizienten des Siliziumkristalls und des Bindemittels hervorgerufenen Wirkungen,
wie z. B. Verformungen, Verziehen oder Rißbildungen, oder zu einer durch aus dem Bindemittel
ausdampfende Substanzen verursachten Verschlechterung der elektrischen Charakteristik der
Halbleiterbauelemente und Verminderung ihrer Zuverlässigkeit.
Für die erfindungsgemäße Verbindung wird daher keines der üblichen Bindemittel verwendet, sondern
der Siliziumkristall als aktives Element benutzt. Zwei oder mehr Halbleiterbauelemente befinden sich bei
der Oxydation dicht nebeneinander und werden beim Wachsen der oxydierten Oberflächen miteinander
verbunden. Bei dieser Verbindung der Si-Halbleiterbauelemente
entstehen keine Verzerrungen, weil der thermische Ausdehnungskoeffizent des so gebildeten
Siliziumoxyds, das gleichzeitig als Isolator dient, mit dem des Siliziums übereinstimmt. Das Verbinden mit
Silizium bzw. Siliziumoxyd führt außerdem nicht zu Verfahren zur Herstellung von Silizium-Halbleiteranordnungen
Anmelder:
Nippon Electric Company Limited, Tokio
Vertreter:
Dipl.-Ing. M. Bunke, Patentanwalt,
Stuttgart S, Danneckerstr. 7
Als Erfinder benannt:
Tetsuro Nakamura, Tokio
Tetsuro Nakamura, Tokio
Beanspruchte Priorität:
Japan vom 26. Juli 1961 (26 869)
einer Verschlechterung der Charakteristik der Bauelemente, wie es bei Verwendung üblicher Bindemittel
der Fall ist, sondern fördert im Gegensatz zu ihnen die Stabilität.
Weitere Einzelheiten der Erfindung werden an Hand der Zeichnungen erläutert, die beispielsweise
Ausführungsformen der erfindungsgemäßen Siliziumhalbleiteranordnung darstellen. Es zeigen
F i g. 1 und 2 eine aus zwei miteinander verbundenen Transistoren bestehende Anordnung, wobei
die Verbindungsfläche in Fig. 1 vertikal, in Fig. 2
schräg verläuft, und
F i g. 3 eine Anordnung, bei der eine Diode und ein Transistor miteinander verbunden sind.
Die Anordnungen sind in den F i g. 1, (a), 2, (μ)
und 3, (α) in Vorderansicht, in den Fig. 1, (&), 2, (b)
und 3, (b) perspektivisch dargestellt.
In F i g. 1 sind ein p-n-p-Mesatransistor 11 und ein n-p-n-Mesatransistor 12 miteinander verbunden. Die
Kristalle werden so nebeneinandergebracht, daß eine Seitenfläche eines Kristalls eine Seitenfläche des
anderen Kristalls ganz berührt und dann oxydiert. Während der Bildung von Siliziumoxyd auf allen
Oberflächen werden die beiden Kristalle durch die dabei entstehende Zwischenschicht 13 aus Siliziumoxyd
miteinander verbunden. Die Emitter sind mit 4 und 4', die Basisbereiche mit 5 und 5' und Kollektoren
mit 6 und 6' bezeichnet.
Die Oxydierung kann beispielsweise durch eine einstündige Behandlung bei 650° in mit bei 80° C
gesättigtem Dampf beladenem Sauerstoff von einigen
509 570/283
Atmosphären Druck vorgenommen werden. Die dabei entstehende Verbindungsschicht beeinflußt die
Charakteristik und die Lage der p-n-Übergänge in den Kristallen kaum. Infolgedessen arbeiten die
beiden Halbleiterbauelemente stabil ohne von ihrer Verbindung herrührende Schwankungen der Kennlinien
und auf Grund der zwischen ihnen befindlichen isolierenden Siliziumoxydschicht stabil ohne gegenseitige
Beeinflussung.
Die verbindende Oxydierung kann auch durch einstündige Behandlung bei etwa 1000 bis 1200° C
in mit bei 80° C gesättigtem Dampf beladenem Sauerstoff von normalem Druck durchgeführt werden.
In diesem Fall kann sich jedoch die Lage der p-n-Übergänge durch Diffusion von Aktivatoren
infolge der hohen Temperatur etwas verschieben. Wird dieses jedoch im voraus in Betracht gezogen,
so können Halbleiteranordnungen mit jeder gewünschten Charakteristik hergestellt werden.
Bei den beiden angeführten Beispielen für die Bildung der Oxydschicht wurde die Behandlung in
mit Dampf beladenem Sauerstoff genannt. Die Behandlung kann aber auch in mit Dampf beladenem
Inertgas oder in nicht dampfhaltigem Sauerstoff durchgeführt werden, ohne daß sich die Wirkung der
Bindung wesentlich ändert.
Da — wie in F i g. 2 gezeigt — ein Mesatransistor im allgemeinen nach der Ätzbehandlung die Form 21
annimmt, erhält in der Praxis der andere mit ihm horizontal zu verbindende Mesatransistor durch die
Ätzbehandlung auf seiner Rückseite die Form 22, was für die Verbindung beider auf gleicher Höhe
durch die schräg verlaufende Zwischenschicht 23 günstig ist. Die Emitter-, Basis- bzw. Kollektorbereiche
der beiden Transistoren sind hier mit 24 und 24', 25 und 25' bzw. 26 und 26' bezeichnet.
F i g. 3 zeigt als weiteres Beispiel eine Diode 32 mit dem p-n-Übergang 37 auf einem Transistorkristall
31 mit Emitter 34, Basis 35 und Kollektor 36. Durch die Oxydierungsbehandlung sind die Diode 32
und der Transistor 31 durch eine horizontale Zwischenschicht 33 aus Siliziumoxyd miteinander verbunden.
Durch Anwendung dieser Verfahren zum Verbinden von Silizium-Halbleiterbauelementen in horizontaler
oder vertikaler Richtung wird der Raum, den die Bauelemente einnehmen, so klein wie möglich
gehalten, wobei gleichzeitig die Elemente fest miteinander verbunden werden.
Auch andere Silizium-Halbleiterbauelemente als Mesatransistoren können erfindungsgemäß miteinander
verbunden sein.
Claims (1)
- Patentanspruch:Verfahren zur Herstellung von integrierten Silizium-Halbleiteranordnungen, dadurch gekennzeichnet, daß zwei oder mehrere fertige, nebeneinander oder übereinander angeordnete einzelne Halbleiterelemente durch Erhitzung in oxydierender Atmosphäre über Siliziumdioxydschichten miteinander verbunden werden.Hierzu 1 Blatt Zeichnungen509 570/283 5.65 © Bundesdruckerei Berlin
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2686961 | 1961-07-26 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE1193169B true DE1193169B (de) | 1965-05-20 |
Family
ID=12205283
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DEN21646A Pending DE1193169B (de) | 1961-07-26 | 1962-05-30 | Verfahren zur Herstellung von Silizium-Halbleiteranordnungen |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US3239908A (de) |
| DE (1) | DE1193169B (de) |
| NL (2) | NL122607C (de) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1230915B (de) * | 1965-03-26 | 1966-12-22 | Siemens Ag | Verfahren zum Herstellen von integrierten Halbleiterbauelementen |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3320485A (en) * | 1964-03-30 | 1967-05-16 | Trw Inc | Dielectric isolation for monolithic circuit |
| US3393349A (en) * | 1964-04-30 | 1968-07-16 | Motorola Inc | Intergrated circuits having isolated islands with a plurality of semiconductor devices in each island |
| US3383760A (en) * | 1965-08-09 | 1968-05-21 | Rca Corp | Method of making semiconductor devices |
| US3355636A (en) * | 1965-06-29 | 1967-11-28 | Rca Corp | High power, high frequency transistor |
| US3387193A (en) * | 1966-03-24 | 1968-06-04 | Mallory & Co Inc P R | Diffused resistor for an integrated circuit |
| JPS6051700A (ja) * | 1983-08-31 | 1985-03-23 | Toshiba Corp | シリコン結晶体の接合方法 |
| EP0161740B1 (de) * | 1984-05-09 | 1991-06-12 | Kabushiki Kaisha Toshiba | Verfahren zur Herstellung eines Halbleitersubstrates |
| US4649627A (en) * | 1984-06-28 | 1987-03-17 | International Business Machines Corporation | Method of fabricating silicon-on-insulator transistors with a shared element |
| JPS6173345A (ja) * | 1984-09-19 | 1986-04-15 | Toshiba Corp | 半導体装置 |
| JPH0770474B2 (ja) * | 1985-02-08 | 1995-07-31 | 株式会社東芝 | 化合物半導体装置の製造方法 |
| JP2559700B2 (ja) * | 1986-03-18 | 1996-12-04 | 富士通株式会社 | 半導体装置の製造方法 |
| US4704785A (en) * | 1986-08-01 | 1987-11-10 | Texas Instruments Incorporated | Process for making a buried conductor by fusing two wafers |
| US5266135A (en) * | 1990-02-07 | 1993-11-30 | Harris Corporation | Wafer bonding process employing liquid oxidant |
| EP0441270B1 (de) * | 1990-02-07 | 1995-11-15 | Harris Corporation | Löten von Wafern unter Verwendung von eingeschlossenem oxydierendem Dampf |
| US5747857A (en) * | 1991-03-13 | 1998-05-05 | Matsushita Electric Industrial Co., Ltd. | Electronic components having high-frequency elements and methods of manufacture therefor |
| US5668057A (en) * | 1991-03-13 | 1997-09-16 | Matsushita Electric Industrial Co., Ltd. | Methods of manufacture for electronic components having high-frequency elements |
| US6909146B1 (en) | 1992-02-12 | 2005-06-21 | Intersil Corporation | Bonded wafer with metal silicidation |
| JPH06291587A (ja) * | 1992-07-08 | 1994-10-18 | Matsushita Electric Ind Co Ltd | 圧電振動子 |
| JPH06350371A (ja) * | 1993-06-10 | 1994-12-22 | Matsushita Electric Ind Co Ltd | 圧電デバイスの製造方法 |
| US5521434A (en) * | 1994-10-17 | 1996-05-28 | International Business Machines Corporation | Semiconductor chip and electronic module with integrated surface interconnects/components |
| US6525335B1 (en) | 2000-11-06 | 2003-02-25 | Lumileds Lighting, U.S., Llc | Light emitting semiconductor devices including wafer bonded heterostructures |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2996799A (en) * | 1953-05-21 | 1961-08-22 | Hans Sickinger | Method of manufacturing multi-layered tube |
| BE559732A (de) * | 1956-10-31 | 1900-01-01 | ||
| US2995686A (en) * | 1959-03-02 | 1961-08-08 | Sylvania Electric Prod | Microelectronic circuit module |
| US2990500A (en) * | 1959-03-16 | 1961-06-27 | Square D Co | Electronic module |
| US3050843A (en) * | 1959-04-15 | 1962-08-28 | Bell Telephone Labor Inc | Method of bonding metallic members |
| US3091849A (en) * | 1959-09-14 | 1963-06-04 | Pacific Semiconductors Inc | Method of bonding materials |
-
0
- NL NL281360D patent/NL281360A/xx unknown
- NL NL122607D patent/NL122607C/xx active
-
1962
- 1962-05-30 DE DEN21646A patent/DE1193169B/de active Pending
- 1962-07-03 US US207242A patent/US3239908A/en not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE1230915B (de) * | 1965-03-26 | 1966-12-22 | Siemens Ag | Verfahren zum Herstellen von integrierten Halbleiterbauelementen |
Also Published As
| Publication number | Publication date |
|---|---|
| NL281360A (de) | 1900-01-01 |
| NL122607C (de) | 1900-01-01 |
| US3239908A (en) | 1966-03-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1193169B (de) | Verfahren zur Herstellung von Silizium-Halbleiteranordnungen | |
| DE1222166B (de) | Epitaxial-Transistor | |
| DE1289191B (de) | ||
| DE1232931B (de) | Verfahren zum teilweisen Dotieren von Halbleiterkoerpern | |
| DE2449012C2 (de) | Verfahren zur Herstellung von dielektrisch isolierten Halbleiterbereichen | |
| DE2128884A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE2133184A1 (de) | Verfahren zum Herstellen von Halbleiterbauteilen | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE1087704B (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit wenigstens einem p-n-UEbergang | |
| DE1293905B (de) | Verfahren zum Herstellen eines npn-Galliumarsenid-Transistors | |
| DE2059116A1 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes | |
| DE2236897A1 (de) | Verfahren zur herstellung von halbleiterbauteilen | |
| DE2219696A1 (de) | Verfahren zur Isolationsbereichsbildung | |
| DE1225766B (de) | Verfahren zum Herstellen von diffundierten UEbergaengen in Halbleiterkoerpern | |
| DE2527076A1 (de) | Integriertes schaltungsbauteil | |
| DE2627922A1 (de) | Halbleiterbauteil | |
| DE1464921B2 (de) | Verfahren zum herstellen einer halbleiteranordnung | |
| DE1769271C3 (de) | Verfahren zum Herstellen einer Festkörperschaltung | |
| DE2120832B2 (de) | Verfahren zum Herstellen eines monolithischen, einen integrierten Schaltkreis bildenden Bauteils mit einem Halbleiterkörper | |
| DE2104776A1 (de) | Halbleitervorrichtung mit einem Halb leiterbauelement in einer isolierten Halb leiterzone | |
| DE2541161A1 (de) | Verfahren zur herstellung monolithischer komplementaerer transistoren | |
| DE1639355C3 (de) | Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung | |
| DE1544327C3 (de) | ||
| DE2038283C3 (de) | Halbleiterbauelement | |
| DE1282795B (de) | Verfahren zum Herstellen von Halbleiteranordnungen |