DE1639355C3 - Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung - Google Patents

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer monolithisch integrierten Halbleitervorrichtung entsprechend dem Oberbegriff des Hauptanspruches.

Bei der Herstellung solcher monolithisch integrierter Halbleiteranordnungen kann man auf einfache Weise NPN- oder PNP-Transistorstrukturen herstellen; dahingegen bereitet die Herstellung von Anordnungen mit wenigstens einem PNP-Transistor und wenigstens einem NPN-Transistor große Schwierigkeiten.

In der FR-PS 14 04 680 ist eine Halbleiieranordnung mit zwei zueinander komplementären Transistoren beschrieben, bei der der erste eine diffundierte Basis und einen diffundierten Emitter und der zweite einen diffundierten Emitter und einen diffundierten Kollektor aufweist, wobei der diffundierte Kollektor ringförmig ist, so daß er den Emitter des zweiten Transistors umgibt

Bei der Herstellung dieser bekannten Halbleiteranordnung werden die beiden Inseln, die je einen der Transistoren enthalten, durch eine Isolationsdiffusion getrennt, dann werden drei Zonen eines Leitungstyps, der dem der Inseln entgegengesetzt ist, diffundiert Die drei Zonen bilden die Basis des ersten Transistors, sowie den Kollektor und den Emitter des zweiten Transistors. In einem dritten Vorgang werden der Emitter des ersten Transistors und die Kontaktzonen diffundiert.

Da der Emitter und der Kollektor des zweiten Transistors aus auf gleiche Weise erhaltenen diffundierten Oberflächen!-inen bestehen, weist der zweite Transistor nur eine geringe Verstärkung auf.

Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren der eingangs genannten Art zu schaffen, bei dem ein Transistor mit einem diffundierten Emitter und einem diffundierten Kollektor mit besserer Verstärkung erhalten werden kann.

Diese Aufgabe wird durch das Verfahren nach dem Hauptanspruch gelöst.

Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen beschrieben.

Es sei noch bemerkt, daß die Bildung von Isolierzonen in z. B. integrierten Schaltungen durch Diffusion von Dotierstoffen, die an der Oberseite und der Unterseite der epitaktischen Schicht angebracht sind, in entgegengesetzte Richtungen aus der NL-OS 64 11 372 an sich bekannt ist. Dabei werden die Isolierzonen gleichzeitig mit aktiven Zonen von Schaltungselementen, z. B. mit der Basiszone eines Transistors, diffundiert.

Das Verfahren nach der Erfindung weist zahlreiche Vorteile auf, die zum Erhöhen der Verstärkung des Transistors mit diffundiertem Emitter und Kollektor, die bei der oben beschriebenen bekannten Anordnung niedrig ist, beitragen.

Mit dem Verfahren nach der Erfindung ist es möglich, für den Emitier des Transistors mit diffundiertem Emitter und Kollektor einen hohen Dotierstoffgehalt zu erhalten, der viel höher ist (z. B 100 mal) als der Dotierstoffgehalt der Kollektorzone; es ist bekannt, daß ein solcher Unterschied im Dotierstoffgehalt des Emitters und Kollektors die Verstärkung vergrößert. Bei dem oben beschriebenen bekannten Verfahren nach der FR PS 14 04 680 haben der Emitter und Kollektor, die gleichzeitig hergestellt werden, den gleichen Dotiefstöffgehalt.

Da der Emitter und Kollektor des Transistors mit diffundiertem Emitter und Kollektor bei dem erfindungsgemäßen Verfahren demgegenüber in zwei verschiedenen Diffusiönsvorgängen hergestellt werden, kann der Abstand zwischen diesen beiden Gebieten klein sein, wobei die Schwierigkeiten, die bei gleichzeiti-

ger Öffnung in der Oxidschicht von nahe zueinander liegenden Fenstern auftreten, vermieden werden.

Es wird bemerkt, daß bei dem Verfahren nach der Erfindung die verschiedenen Diffusionsbehandlungen für den Emitter und Kollektor die Gesamtanzahl der Arbeitsvorgänge nicht erhöhen, da der Emitter gleichzeitig mit den Isolierzonen diffundiert wird. Die Isolierzonen haben gewöhnlich einen hohen Dotierstoffgehalt

Außerdem geht bei dem Verfahren nach der Erfindung die Diffusion des Emitters des Transistors mit diffundiertem Emitter und Kollektor während einer viel längeren Zeit weiter, da sie bei der Isolierdiffusion beginnt und während der folgenden Diffusionsbearbeitungen andauert; darum ist die Lateraldiffusion dieser Zonen groß, wodurch der Abstand vom Emitter zum Kollektor kleiner sein kann und wodurch die Verstärkung noch verbessert wird.

Ein Ausführungsbeispiel der Erfindung wird anhand der Zeichnung näher erläutert

Die F i g. 1 bis 7 zeigen verschiedene Stufen bei der Herstellung einer integrierten Kalbleiteranordnung nach dem Verfahren der Erfindung.

Eine einkristalline Halbleiterscheibe 1 nach Fig. 1 bildet die Halbleiterunterlage. Diese Scheibe ist vom P-Leitungstyp, kann aber auch vom N-Leitungstyp sein, wobei dann der Leitungstyp jeder der späteren Diffusionen auf entsprechende und bekannte Weise angepaßt werden muß.

An einer bestimmten Anzahl von Stellen der Fläche F dieser Halbleiterunterlage 1 (siehe Fig. 2) werden Schichten 2a eines stark konzentrierten Dotierelementes vorgesehen, die dazu bestimmt sind, die spätere.ι Isolierzonen vom gleichen Leitungstyp wie die HaIbleilerunterlage, aber mit hoher Dotierstoffkonzentration , die in der Figur mit P+ bezeichnet ist, zu bilden. Die Schichten 2a haben die Form von Bändern, die ein gitterförmiges Muster auf der Unterlage bilden.

Dann (siehe F i g. 3) wird auf der gleichen Fläche F der Halbleiterunterlage und auf den Schichten 2a eine epilaktisch; Halbleiterschicht 3 von einem Leitungstyp niedergeschlagen, der dem der Halbleiterunterlage entgegengesetzt ist und in der dann die Schaltungselemente erzeugt werden.

An einer bestimmten Anzahl von Stellen dieser epitaktischen Halbleiterschicht 3 bringt man dann Schichte!. 2b des gleichen Dotijrelementes und in entsprechender Konzentration wie die der Schichten 2a an. Die Schichten 2b sind also vom gleichen Typ wie die Schichten 2a und außerdem entsprechen sie den Schichten 2a in der Anordnung, d. h. die Schichten 2b liegen genau über den Schichten 2a. Auf der epitaktischen Halbleiterjchicht 3 wird weiter wenigstens eine örtliche Schicht 4 vom P+ -Typ angebracht, die zur Bildung des Emitters des Transistors mit diffundiertem Emitter und Kollektor bestimmt ist (siehe F. g. 4).

Die nächste Stufe des Verfahrens besteht aus einer ersten Diffusionsbehandlung, während der die Schichten 2a und 2ftdie Isolierzonen 6 bilden, die die epitaktische Halbleiterschicht 3 in eine Anzahl von Inseln 5a, 5έ>,. . teilen. Gleichzeitig diffundiert die Schicht 4 und erzeugt das Gebiet 7 mit starker Dotierung. Dieses Gebiet 7 wird der Emitter des Transistors mit diffundiertem Emitter und Kollektor.

Die Struktur der Scheibe nach dieser Bearbeitung ist in Fig.5a dargestellt, in der mit 6a die Diffusionsfront der Gebiete 6 in der Uc'.erlage 1 angedeutet ist. F i g. 5b entspricht Fig.5a, wobei jedoch die Diffusionsfronten 6a nicht dargestellt sind. Diese sind auch nicht in den F i g. 6 und 7 dargestellt

Die nächste Stufe besteht aus einer zweiten Diffusionsbehandlung, um Gebiete 8 und 9 vom gleichen Leitungstyp wie die Gebiete 6 und 7 vorzusehen, die jedoch einen weniger hohen Dotierstoffgehalt aufweisen. In F i g. 6 sind diese Gebiete dargestellt Das in de. Insel 5a erzeugte Gebiet 8 ist dazu bestimmt, die Basis

lü des Transistors Tl mit diffundiertem Emitter und diffundierter Basis zu bilden. Das ringförmige Gebiet 9 in der Insel 5b, das den Emitter 7 umgibt, ist dazu bestimmt, den Kollektor des Transistor? T2 mit diffundiertem Emitter und Kollektor zu bilden.

Dann wird eine dritte Diffusionsbehandlung durchgeführt, während der Gebiete vom gleichen Leitungstyp wie die epitaktische Halbleiterschicht, die jedoch einen hohen Dotierstoffgehalt aufweisen und dazu bestimmt sind, den Emitter 10 des Transistors mit diffundierter Basis und diffundiertem Emitter zu bilden, und die Kontaktzonen 11 und 12 der Gpbiete vom gleichen Leitungstyp, aber mit einem vier niedrigeren Dotierstoffgehait, erzeugt werden. Das Gebiet 11 ist die Kollektorkontaktzone des Transistors mit diffundierter

^i Basis und diffundiertem Emitter, und das Gebiet 12 ist die Basiskontaktzone des Transistors mit diffundiertem Emitier und Kollektor.

Während der Diffusionsbehandlungen wird auf übliche Weise eine maskierende Siliciumoxidschicht

in angeordnet, die deutlichkeitshalber nicht dargestellt ist. Schließlich wird diese Siliciumoxidschicht geöffnet, wobei die Kontaktzonen freigelegt werden, die z. B. durch Metallisieren mit einer leitenden Schicht bedeckt werden.

>' Auf diese Weise werden zwei komplementäre Transistoren erhalten.

Es wird bemerkt, daß neben den obenbeschriebenen Vorteilen durch die gesonderten Diffusionsbearbeitungen für den Emitter und den Kollektor mit diesem

4ii Verfahren eine bessere Einstellung der Kenngrößen des Transistors mit diffundiertem Emitter und Kollektor erhalten werden kann. Selbstverständlich kann eine größere Anzahl von komplementären Transistoren vorgesehen werden.

r> Die Herstellung der beiden Transistoren Tl und T2 wird jetzt näher beschrieben. Es ist einleuchtend, daß man auf einer Halbleiterscheibe eine größere Anzahl von Transistoren anordnen kann. Da die Verfahren zur Maskierung, Epitakte und Diffusion allgemein bekannt

'>» sind, werden keine diesbezüglichen Einzelheiten beschrieben.

Die Siliciumsciieibe 1 (Fig. 1) ist eine einkristalline Unterlage von P-Typ mit einem spezifischen Widerstand von etwa 10 Ω cm und einer Dicke von etwa ΙΟΟμ.

■>^r> Auf der Seite der Fläche Fwerden durch Vordiffusion auf übliche Weise Borschichten 2a (Fig. 2) bei einer Temperatur von z. B. 1000⁰C angeordnet, um eine hohe P+Oberflächenkonzentratuon von etwa 10²⁰ Atomen/cm¹ zu erhalten.

" Auf der gleichen Fläche F der Unterlage 1 wird epitaktisch bei einer Temperatur von etwa 12ü0°C mit einem üblichen Verfahren eine N-leitende Siliciumschicht mit einer Stärke vom 10μ und einem spezifischen Widerstand von etwa 1/2 Ω cm niedergeschlagen. Diese

" Schicht, die in Fig.3 mit 3 bezeichnet ist, bildet den Kollektor des ^ansistors Tl und die Basis des Transistors T2.
Auf dieser epitaktischen Halbleiterschicht 3 werden

durch Vordiffusion die Borschichten 2b gegenüber den Sehiehten 2a angebraeht, auf gleiche Weise und mit den gleichen Eigenschaften wie die Schichten 2a. Gleichzeitig wird eine örtliche Schicht 4 angebracht, die zur Bildung des Emitters 7 des Transistors T2 bestimmt ist. -, Diese Schichten 2b und 4, die stark P + dotiert sind, sind in Fig.4dargestellt.

Dann wird eine erste Diffusionsbehandlung bei einer Temperatur von 1200°C in einer neutralen Atmosphäre! durchgeführt. Aus den Schichten 2a und 2b bilden sich in die Isolierzonen 6, während aus der Schicht 4 der Emitter 7 des Tansistors T2 gebildet wird. Die Gebiete. 6 und 7 sind stark P+ dotiert. Die Gebiete 6 haben Diffusionsfronlen 6a in der Halbleiterunterlage 1. Diese. Diffusionsfronten sind in den nächsten Figuren, in denen nur die Übergänge dargestellt sind, nicht dargestellt

Darauf wird auf übliche Weise bei einer Temperatur von 900⁰C eine Vordiffusion von Bor durchgeführt, um P^Schichten zu bilden, in denen die Öberflächenkonzen' tration des Bors etwa 10¹⁸ Atome/cm³ bis 10^ls Atome/cm 3 beträgt.

Diese Vordiffusionsgebiete sind in den Figuren nicht dargestellt, aber befinden sich an solchen Stellen, daß sie während der nächsten Bearbeitung die Zonen 8 und 9 der Fig. 6bilden. 2·;

Nach dieser Vordiffusionsbehandlung wird eine zweite Diffusion des Bors bei einer Temperatur von etwa 1200°C durchgeführt, wodurch die P-leitenden Gebiete 8 (Basis des Transistors Ti) und 9 (Kollektor des Transistors T2) erhalten werden, die viel schwächer dotiert sind (z.B. von 10¹⁸ — IO¹⁹ Atome/cm³) als die Gebiete 6 und 7 (z. B. von 10¹⁹ -10²⁰ Atome/cm³), wobei das Verhältnis zwischen den Konzentrationen der Dotiersloffe zwischen 5 :1 und 50 : i liegen kann. Es wird bemerkt, daß das Gebiet 9 das Gebiet 7 umgibt.

Schließlich wird eine Vordiffusionsbehandlung mit Phosphor bei einer Temperatur von HOO⁰C durchgeführt um N⁺-Schichten zu bilden, in denen die Phosphorkonzentration etwa 10²² Atome/cm³ beträgt. Nach dieser Vordiffusionsbearbeitung wird bei einer dritten Diffusionsbehandlung der Phosphor bei einer Temperatur über HOO⁰C weiter diffundiert, so daß die Gebiete 10, U, 12 (Fig. 7) entstehen, die stark N⁺-dotiert sind. Das Gebiet 10 bildet den Emitief des Transistors Tl.

Alle Diffusionsbehändlungen werden auf übliche Weise durch Fenster in einer Siliciumöxidschicht durchgeführt. Zum Erzeugen von Kontaktelektroden auf den Gebieten 7, 8, 9, 10, Il und 12 werden zum letzten Mal Fenster in der Oxidschicht vorgesehen, worauf im Vakuum auf die gesamte Oberfläche der Halbleiterscheibe Aluminium aufgedampft Wird. Daraufhin wird das Aluminium außer von den Stellen, an denen die genannten Kontakte gebildet werden sollen, wieder entfernt.

Hierzu 2 Blatt Zeichnungen

Claims (7)

Patentansprüche:

1. Verfahren zur Herstellung einer monolithisch integrierten Halbleiteranordnung mit in einem Halbleiterkörper angeordneten Inseln eines bestimmten Leitungstyps, die durch diffundierte Isolierzonen des entgegengesetzten Leitungstyps elektrisch voneinander getrennt sind, bei dem in wenigstens einer Insel ein erster Transistor mit einer diffundierten Basiszone des zu dem der Inseln entgegengesetzten Leitungstyps und einer diffundierten Emitterzone des einen Leitungstyps gebildet wird, während in wenigstens einer anderen Insel ein gegenüber dem ersten Transistor komplementärer zweiter Transistor mit einer diffundierten Emitterzone und einer diffundierten Kollektorzone gebildet wird, dadurch gekennzeichnet, daß die Isolierzonen (6) und die Emitterzone (7) des zweiten Transistors (T2) gleichzeitig eindiffundiert werden, bevor die Diffusionen zum Erhalten der Basiszone (8) des erei ·;η Transistors (T I), der Kollektorzone (9) des zweiten Transistors (T2), der Emitterzone (10) und der Kollektorkontaktzone (11) des ersten Transistors (Ti) und der Basiskontaktzone (12) des zweiten Transistors (T2) durchgeführt werden.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Basiszone (8) des ersten Transistors (Tl) und die Kollektorzone (9) des zweiten Transistors (T2) gleichzeitig gebildet werden.

3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die Emitterzone (10) und die Kollektorknniaktzone (11) des ersten Transistors (Tl) und die Basiskontaktzone (12) des zweiten Transistors (T2) greichze.dg gebildet werden, nachdem die Basiszone (8) des ersten Transistors (Tl) und die Kollektorzoi.; (9) des zweiten Transistors (T2) gebildet worden sind.

4. Verfahren nach einem oder mehreren der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Inseln (5a, 5b,...) der integrierten Halbleiteranordnung in einer epitaktischen Halbleiterschicht (3) gebildet werden, die auf einer Halbleiterunterlage (1) angeordnet ist, deren Leitungstyp dem der genannten Schicht (3) entgegengesetzt ist.

5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die Isolierzonen (6) dadurch gebildet werden, daß Dotierstoffe (2a), die auf der Halbleiter-Unterlage (1), und Dotierstoffe (2b), die auf der Oberfläche der epitaktischen Halbleiterschicht (3) zusammen mit Dotierstoffen (4) zum Erzeugen der Emitterzone (7) des zweiten Transistors (Tl) angebracht sind, in entgegengesetzte Richtungen diffundiert werden.

6. Verfahren nach einem der vorangehenden Ansprüche, dadurch gekennzeichnet, daß die Emitterzone (7) des /weiten Transistors (Tl) eine höhere Oberflächenkonzentration an Dotierstoffen aufweist als die Kollektorzone (9) dieses Transistors

7 Verfahren nach Anspruch 6, dadurch gekenn zeichnet, daß das Verhältnis /wischen den Oberflä chenkonzentrationen der Emitterzone (7) und der Kollektorzbrie (9) des zweiten Transistors (T2) zwischen 5 :1 und 50 :1 liegt.