DE1164715B

DE1164715B - Circuit arrangement for multiplying binary numbers

Info

Publication number: DE1164715B
Application number: DES81587A
Authority: DE
Inventors: Dipl-Ing Herbert Wilhelm; Dr-Ing Karl Euler; Dipl-Ing Alfred Falter; Dipl-Ing Hartmut Gebhardt
Original assignee: Siemens Corp
Current assignee: Siemens Corp
Priority date: 1962-09-21
Filing date: 1962-09-21
Publication date: 1964-03-05

Description

Schaltungsanordnung zum Multiplizieren von Binärzahlen Die Erfindung bezieht sich auf eine Schaltungsa nordnung zum Multiplizieren von Binärzahlen und insbesondere auf eine aus Magnetkernen mit rechteckiger Hystereseschleife bestehende Schaltungsanordnung.Circuit arrangement for multiplying binary numbers The invention relates to a circuit arrangement for multiplying binary numbers and in particular one consisting of magnetic cores with a rectangular hysteresis loop Circuit arrangement.

Im allgemeinen wird eine Multiplikation als wiederholte Addition des Multiplikanden ausgeführt. Wie oft dabei der Multiplikand als Summand zu berücksichtigen ist, gibt der Multiplikator an. Im Dezimalsystem wird dazu zunächst der Multiplikand so oft als Summand verwendet, wie die niedrigste Stelle des Multiplikators angibt, d. h., die niedrigste Stelle des Multiplikators wird mit dem Multiplikanden multipliziert und dieses Teilprodukt festgehalten. Dann wird in gleicher Weise die zweite Stelle des Multiplikators mit dem Multiplikanden multipliziert und das dabei entstehende Teilprodukt um eine Stelle nach links geschoben. So wird fortgefahren, bis alle Stellen des Multiplikators verarbeitet sind. Die Summe aller auf diese Weise gebildeten und um jeweils eine Stelle nach links verschobenen Teilprodukte ist das Ergebnis der Multiplikation.In general, multiplication is carried out as repeated addition of the multiplicand. The multiplier indicates how often the multiplicand is to be taken into account as a summand. In the decimal system, the multiplicand is first used as a summand as often as the lowest digit of the multiplier indicates, i.e. In other words, the lowest digit of the multiplier is multiplied by the multiplicand and this partial product is recorded. Then the second digit of the multiplier is multiplied by the multiplicand in the same way and the resulting partial product is shifted one digit to the left. This continues until all digits of the multiplier have been processed. The sum of all partial products formed in this way and each shifted one place to the left is the result of the multiplication.

Beim Rechnen mit Binärzahlen vereinfacht sich die Multiplikation außerordentlich, da die Ziffern des Multiplikators nur den Wert »Null« oder »Eins« haben können und damit das Teilprodukt entweder gleich Null oder identisch mit dem Multiplikanden ist. Im wesentlichen sind also bei Durchführung einer Multiplikation mit Binärzahlen zwei Operationen notwendig, nämlich erstens das jeweilige Verschieben einer Zahl um eine Stelle nach links und zweitens die Durchführung einer Addition.When calculating with binary numbers, the multiplication is extremely simplified, because the digits of the multiplier can only have the value "zero" or "one" and so that the partial product is either zero or identical to the multiplicand is. So essentially when performing a multiplication with binary numbers two operations are necessary, namely firstly the respective shifting of a number one place to the left and, secondly, the execution of an addition.

In der Technik der elektronischen Rechenmaschinen ist das Addieren verhältnismäßig einfach, wenn die Summe lediglich aus zwei Summanden zu bilden ist. Deshalb -wird das obengenannte Multiplikationsverfahren hier so abgewandelt, daß das zweite Teilprodukt zu dem ersten addiert wird, sobald es um eine Stelle nach links verschoben worden ist. Zu der so erhaltenen Summe wird dann jedes folgende Teilprodukt in gleicher Weise addiert.In the technology of electronic calculating machines, this is adding relatively easy if the sum can only be formed from two summands. Therefore, the above-mentioned multiplication method is modified here in such a way that the second partial product is added to the first as soon as it is one digit behind has been moved to the left. Then each of the following becomes to the sum thus obtained Partial product added in the same way.

Aus diesen bekannten Verfahren ergibt sich zwangläufig der Grundaufbau und die prinzipielle Wirkungsweise eines binären Multiplizierers. Er benötigt zunächst drei Register, nämlich ein Multiplikandenregister, ein Multiplikatorregister und ein akkumulatives Register. Im Multiplikanden- und Multiplikatorregister befinden sich die beiden zu verarbeitender Zahlen, und in dem akkumulativen Register stehen während der Durchführung der Rechenoperationen die aufsummierten Teilprodukte und am Schluß das Ergebnis der Multiplikation. Die in dem Multiplikandenregister gespeicherte Zahl wird abhängig von der jeweiligen Multiplikatorstelle zu dem jeweils im akkumulativen Register vorhandenen Teilprodukt addiert und das entstehende neue Teilprodukt ohne Stellenverschiebung wieder in das akkumulative Register eingegeben. Die im Multiplikandenregister stehende Zahl, d. h. der Multiplikand, wird dagegen nach jeder Addition, um eine Stelle nach links verschoben, wieder in das Multiplikandenregister eingegeben. Die zugeordnete Stelle des Multiplikators wird zu Beginn eines jeden Zyklus abgefragt. Unter Zyklus ist hier das einmalige vollständige Abfragen des Multiplikanden aus dem Multiplikandenregister, seine Addition bzw. Nichtaddition zu dein Inhalt des akkumulativen Registers und seine Wiedereinspeicherung in das Multiplikandenregister sowie die Wiedereinspeicherung des Teilproduktes in das akkumulative Register verstanden. Die abgefragte Multiplikatorstelle gibt dabei je- weils an, ob zum Inhalt des akkumulativen Registers der Multiplikand oder Null addiert werden soll. Die während eines Zyklus bereitgestellte Stelle des Multiplikators wird nach Ausführung der Operation nicht mehr benötigt und muß deshalb auch nicht wieder in das Multiplikatorregister eingegeben werden, sondem kann vernichtet werden. Nach jedem Zyklus wird die nächsthöhere Multiplikatorstelle abgefragt. Die Multiplikation ist beendet, wenn rIle Stellen des Multipiikatorregisters verarbeitet sind.These known methods inevitably result in the basic structure and the principle mode of operation of a binary multiplier. It first needs three registers, namely a multiplicand register, a multiplier register and an accumulative register. The two numbers to be processed are in the multiplicand and multiplier registers, and the accumulated partial products are in the accumulative register while the arithmetic operations are being carried out and, at the end, the result of the multiplication. The number stored in the multiplicand register is added to the partial product present in the accumulative register, depending on the respective multiplier position, and the resulting new partial product is re-entered into the accumulative register without shifting the position. The number in the multiplicand register, i.e. H. the multiplicand, on the other hand, is re-entered into the multiplicand register after each addition, shifted one place to the left. The assigned position of the multiplier is queried at the beginning of each cycle. Cycle is understood here as the one-time complete query of the multiplicand from the multiplicand register, its addition or non-addition to the content of the accumulative register and its re-storage in the multiplicand register and the re-storage of the partial product in the accumulative register. The polled multiplier digit indicates in each case whether to be added to the contents of the accumulative register the multiplicand or zero. The position of the multiplier made available during a cycle is no longer required after the operation has been carried out and therefore does not have to be re-entered into the multiplier register, but can be destroyed. The next higher multiplier digit is queried after each cycle. The multiplication is finished when all positions of the multiplier register have been processed.

D*c Steuerung der Addition dcs N4ult;Pli-!<anden bzw. des Wertes Null zum Inhalt des akkumulativen Registers wird im allgemeinen mit Hilfe eines Sperrgatters erreicht, dessen einem Eingang der Multiplikand und dessen sperrenden Eingang die entsprechende Stelle des Multiplikators zugeführt wird. Dabei ist erforderlich, daß die jeweilige Multiplikatorstelle dem sperrenden Eingang des Sperr-C aatters über einen Inverter zugeführt wird, wenn die binäre Information »Eins« durch einen Impuls und die binäre Information »Null« durch das Fehlen eines Impulses dargestellt ist. Rechenschaltungen, die in dieser Weise arbeiten, lassen sich natürlich nicht nur mit Hilfe von bistabilen Kippstufen und Richtleitergattern, sondern auch irit Magnetkernen rechteckiger Hystereseschleife aufbauen. Auch der Addierer läßt sich in bekannter Weise aus solchen Magnetkernen aufbauen. Einen zusätzlichen und unerwünschten Aufwand stellt bei einem Multiplizierer aus Magnetkernen das für die Steuerung der Addition des Multiplikanden zum Inhalt des akkumulativen Registers erforderliche Sperrgatter dar. Ani Ausgang des Sperrgatters, welches an sich einfach auszuführen wäre, muß nämlich zusätzlich noch ein Verstärker vorgesehen werden, der das von dern INlagnetkern des Sperrgatters abgegebene kurze Si(Y -,nal auf einen zur Ansteuerung des Addierers ausreichenden Wert bringt.D * c Control of the addition dcs N4ult; Pli -! <Anden or the value Zero to the contents of the accumulative register is generally determined with the help of a Reached locking gate, one input of which is the multiplicand and its blocking Input the corresponding digit of the multiplier is supplied. It is necessary to that the respective multiplier position the blocking input of the blocking C aatters is supplied via an inverter when the binary information "one" is replaced by a Impulse and the binary information "zero" represented by the absence of an impulse is. Computing circuits that work in this way, of course, can not only with the help of bistable flip-flops and directional ladder gates, but also irit Build magnetic cores of rectangular hysteresis loop. The adder can also be used build in a known manner from such magnetic cores. An additional and undesirable one In the case of a multiplier made up of magnetic cores, the effort involved in controlling the It is necessary to add the multiplicand to the contents of the accumulative register Blocking gate. Ani output of the blocking gate, which is easy to carry out in itself would, namely, an amplifier must also be provided that of the INlagnetkern of the locking gate output short Si (Y -, nal to one for control of the adder brings sufficient value.

Aufgabe der Erfindung ist es deshalb, eine Schal-& Z, 'funasanordnung zu schaffen, bei der dieses Sperrgatter sowie der dafür erforderliche Verstärker nicht mehr benötigt werden. Gemäß der Erfindung wird dies dadurch erreicht, daß die Magnetkerne d-,--s Addierers eingangsseitig außer mit einer Taktwicklune sowie einer Eingangswicklung für den Mult,-plikanden, den Inhalt des akkumulativen Registers und den bei der Addition eventuell auftretenden übertrag noch mit einer Wicklung zur Zuführung je einer Stelle des Multiplikators so verbunden sind, daß am Ausgang des Addierers der Inhalt des akkumulativen Registers unverändert wieder abgegeben wird, wenn der jeweilige Stellenwert des Multiplikators »Null« ist, bzw. um den Wert des Multipli-kanden erhöht wird, wenp der Stellenwert des Multiplikators »Eins« ist. Die zur Durchführung der Multiplikation erforderliche Addition des Multiplikanden zum Inhalt des akkumulativen Registers kann auf diese Weise durch direkte Steuerung des Addierers erfolgen und das bei den bekannten Schaltungsanordnungen erforderliche Sperrgatter entfallen.The object of the invention is therefore to create a scarf & Z, 'funasanordnung in which this lock gates and the required for this amplifier are no longer needed. According to the invention, this is achieved in that the magnetic cores d -, - s adder on the input side except with a clock winding and an input winding for the mult, -plikand, the content of the accumulative register and the transfer that may occur during the addition with one winding to supply one digit of the multiplier each are connected in such a way that the content of the accumulative register is returned unchanged at the output of the adder if the respective place value of the multiplier is "zero", or is increased by the value of the multiplier, wenp the value of the multiplier is "one". The addition of the multiplicand to the content of the accumulative register required to carry out the multiplication can in this way be carried out by direct control of the adder and the blocking gate required in the known circuit arrangements can be dispensed with.

Weitere Einzelheiten der Erfindung werden an Hand der Zeichnungen näher erläutert.Further details of the invention are based on the drawings explained in more detail.

F i g. 1 zeigt ein Blockschaltbild einer Ausführungsform der Schaltungsanordnung gemäß der Erfindung,und F i g. 2 und 3 zeigen Wickelschemen für zwei Ausführungsformen des Addierers.F i g. 1 shows a block diagram of an embodiment of the circuit arrangement according to the invention, and FIG. 2 and 3 show winding schemes for two embodiments of the adder.

Die in F i g. 1 dargestellte Schaltungsanordnung züm Multiplizieren von Binärzahlen besteht inn wesentlichen aus einem Multiplikandenregister MDR, einem Multiplikatorregister MRR und einem akkumulativen Reeister AR sowie einem Adtlierer A. Die Ab'rage der in den Registern gespeicherten Zahlen ,o#-, e ihre Wiedereinspeicherung nach der Verarbeitung erfolgt mit Hilfe der von einem Taktverteiler TV abgegebenen Taktimpulse. Darüber hinaus ist noch ein Verzögerungsglied V vorgesehen, welches in jedem Zyklus den Multiplikanden um eine Stelle nach links verschiebt. Da die Register sowie der Addierer aus Magnetkemen bestehen sollen, sind am Ausgang eines jeden Registers sowie des Addierers Verstärker VI bis V4 vorgesehen, die die von den Magnetkernen abgegebenen Signale auf eine für die weitere Verarbeitung ausreichende Größe und Dauer verstärken. Da bekanntlich die in einem Magnetkern gespeicherte Information nur im Moment der Abfrage des Magnetkernes zur Verfügung steht, ist es weiterhin erforderlich, am Ausgang des Multiplikatorregisters MRR eine Anordnung vorzusehen, die die jeweils zu verarbeitende Stelle des Multiplikators über einen ganzen Zyklus hinweg, d. h. während einer ganzen Addition, bereitstellt. Bei der in F i g. 1 dargestellten Anordnung dient dazu ein sogenannter Impulswiederholer IW, in den die jeweils zu verarbeitende Multiplikatorstelle bei Beginn des Zyklus eingegeben wird und trotz fortlaufender Ab- frage bis zum Ende des Zyklus gespeichert bleibt. Jeweils nach Ablauf eines Zyklus wird der Impulswiederholer gelöscht und zu Beginn des nächsten Zyklus die nächste zu verarbeitende Multiplikatorstelle wieder eingespeichert.The in F i g. 1 shown circuit arrangement for multiplying binary numbers consists essentially of a multiplicand register MDR, a multiplier register MRR and an accumulative Reeister AR as well as an Adtlierer A. The numbers stored in the registers are queried, o # -, e are stored again after processing with the help of the clock pulses emitted by a clock distributor TV. In addition, a delay element V is also provided, which shifts the multiplicand by one place to the left in each cycle. Since the registers and the adder should consist of magnetic cores, amplifiers VI to V4 are provided at the output of each register and the adder, which amplify the signals emitted by the magnetic cores to a size and duration sufficient for further processing. Since, as is well known, the information stored in a magnetic core is only available at the moment the magnetic core is queried, it is furthermore necessary to provide an arrangement at the output of the multiplier register MRR which records the respective digit of the multiplier to be processed over an entire cycle, i.e. H. during a whole addition. In the case of the in FIG. 1 , a so-called pulse repeater IW is used for this purpose, into which the respective multiplier digit to be processed is entered at the beginning of the cycle and remains stored until the end of the cycle despite continuous interrogation. The pulse repeater is deleted after each cycle and the next multiplier digit to be processed is stored again at the beginning of the next cycle.

Die in F i g. 1 dargestellte Anordnung arbeitet wie folgt: Mit Hilfe des von dem Taktverteiler TV abgegebenen ersten Taktimpulses Tl werden gleichzeitig die niedrigste Stelle des Multiplikandenregisters, die niedrigste Stelle des Multiplikatorregisters und die niedrigste Stelle des akkumulativen Registers abgefragt. Dabei gelangt die niedrigste §telle des Multiplikanden in den Verstärker V1, die niedrigste Stelle des Multiplikators in den Impulswiederholer IW und die niedrigste Stelle der im akkumulativen Register stehenden Zahl in den Verstärker V2. Mit dem nächsten Taktimpuls werden die in den beiden Verstärkern VI und V2 zwischengespeicherten Informationseinheiten in den AddiererA übernommen und dort zueinander addiert. Gleichzeitig gelangt je- weils die nächste Stelle aus dem MultiplikandenregisterMDR und aus dem akkumulativen Register AR in die beiden Verstärker VI und V2. Ebenso wie bei der Verarbeitung der ersten Stellen des Multiplikanden bzw. des akkumulativen Registers liefert der ImpulswiederholerIW auch bei der Verarbeitung aller weiteren Stellen ein der ersten Stelle des Multiplikators entsprechendes Signal an den Addierer A. War die niedrigstwertige Stelle eine »Null«, dann wird der Inhalt des akkumulativen RegistersAR unverändert wieder aus dem Addierer ausgegeben, war dagegen die niedrigstwertige Stelle des Multiplikators eine »Eins«, dann wird der Inhalt des Multiplikandenregisters MDR zu dem Inhalt des akkumulativen Registers A R addiert. Die Summe der beiden Zahlen wird dann mit Hilfe des Verstärkers V3 wieder in das akkumulative Register AR eingespeichert. Dazu ist der Ausgang des Verstärkers V3 mit dem Eingang des akkumulativen Registers AR verbunden. Außerdem ist der Ausgang des Verstärkers V 1 über ein Verzögerungsglied VZ, welches eine Verzögerung um eine Taktzeit hervorruft, mit dem Eingang des Multiplikandenregisters MDR verbunden. Auf diese Weise wird erreicht, daß der Multiplikand nach Ausführung der Addition, um eine Stelle nach links verschoben, wieder in das Multiplikandenregister MDR eingespeichert wird.The in F i g. 1 works as follows: With the aid of the first clock pulse T1 emitted by the clock distributor TV, the lowest digit of the multiplicand register, the lowest digit of the multiplier register and the lowest digit of the accumulative register are queried at the same time. The lowest §telle passes the multiplicand in the amplifier V1, the lowest digit of the multiplier in the pulse repeater IW and the lowest point of the standing in the accumulative number of registers in the amplifier V2. With the next clock pulse, the information units temporarily stored in the two amplifiers VI and V2 are transferred to the adder A and added to one another there. At the same time, the next position in each case from the multiplicand register MDR and from the accumulative register AR reaches the two amplifiers VI and V2. Just as when processing the first digits of the multiplicand or the accumulative register, the pulse repeaterIW also sends a signal corresponding to the first digit of the multiplier to adder A when processing all other digits. If the lowest digit was a "zero", then the The contents of the accumulative register AR are output unchanged from the adder, but if the least significant digit of the multiplier was a "one", then the contents of the multiplicand register MDR are added to the contents of the accumulative register AR. The sum of the two numbers is then stored again in the accumulative register AR with the aid of the amplifier V3. For this purpose, the output of the amplifier V3 is connected to the input of the accumulative register AR. In addition, the output of the amplifier V 1 is connected to the input of the multiplicand register MDR via a delay element VZ, which causes a delay of one clock time. What is achieved in this way is that after the addition has been carried out, the multiplicand, shifted by one place to the left, is stored again in the multiplicand register MDR.

Nach Ablauf des ersten Zyklus wird durch den letzten von dem Taktverteiler TV abgegebenen Taktimpuls der Innpulswiederholer IW stillgesetzt. Erst mit Beginn des nächsten Zyklus, d. h. mit dem erneuten Auftreten eines Taktimpulses von dem Taktverteiler TV wird die nächste Stelle des Multiplikators aus dem Multiplikatorregister MRR abgefragt und in den Impulswiederholer IW übernommen. Je nac - dem, welchen Wert diese Stelle des Multiplikators besitzt, wird wiederum eine Addition des Multiplikanden zum Inhalt des akkumulativen Registers AR durchgeführt oder der Inhalt des akkumulativen Registers AR unverändert aus dem Addierer A ausgegeben. So wird Stelle um Stelle des Multiplikators aus dem Multiplikatorregister MRR abgefragt und verarbeitet. Nach Abfrage der letzten Stelle des Multiplikators und der entsprechenden Verarbeitung des Multiplikanden mit dem Inhalt des akkumulativen Registers mit Hilfe des Addierers A ist die Multiplikation beendet. Das Ergebnis der Multiplikation steht dann in dem akkumulativen Register AR.After the first cycle has elapsed, the last clock pulse emitted by the clock distributor TV stops the pulse repeater IW. Only at the beginning of the next cycle, i. H. When a clock pulse occurs again from the clock distributor TV, the next digit of the multiplier is queried from the multiplier register MRR and transferred to the pulse repeater IW. Depending nac - the what value this job has the multiplier, the multiplicand in turn, an addition is performed, or the contents of the accumulative register AR, the contents of register AR accumulative output unchanged from the adder A. In this way, digit by digit, the multiplier is queried from the multiplier register MRR and processed. After the last digit of the multiplier has been queried and the multiplicand has been processed accordingly with the content of the accumulative register with the aid of the adder A , the multiplication is ended. The result of the multiplication is then in the accumulative register AR.

In F i g. 2 ist eine erfindungsgemäße Schaltungsanordnung zur Durchführung der bei der Multiplikation erforderlichen Addition dargestellt. Sie besteht aus den vier Magnetkernen K 1, K 2, K 3 und K4. Diese Magnetkerne sind mit einer Reihe von Wicklungen verkettet, die folgende Funktion erfüllen: über die Wicklung MD wird der Multiplikand, über die Wicklung IA der Inhalt des akkumulativen -7.-',-9"isters, über die Wicklung ÜE der während einer Addition eventuell auftretende übertrag und über die Wicklung IVIRS ein der jeweils zu verarbeitenden Multiplikatorstelle entsprechendes Signal zugeführt. An die Taktwicklung T wird zu jeder Taktzeit und an die Rückstellwicklung R jeweils zum Zeitpunkt der Abfrage ein Impuls angelegt. An der Wicklung S kann die Summe und an der Wicklung üA der übertrag abgenommen werden. Die Verknüpfung dieser Wicklungen mit den Magnetkernen Kl, K2, K3 und K4 ist in dem in F i g. 2 dargestellten Fall so gewählt, daß der Wicklung MRS jeweils der invertierte Wert der zu verarbeitenden Multipliktorstelle zugeführt wird. Es sind aber auch Schaltungsanordnungen möglich, bei denen jeweils der direkte Wert der zu verarbeitenden Multiplikatorstelle eingegeben wird. F i gl. 3 zeigt eine solche Anordnung. Diese Anordnung besteht zwar im Gegensatz zu der in F i g. 2 dargestellten Anordnung aus sechs Magnetkernen. Bezieht man aber die Summenwicklung S, wie bei der Schaltungsanordnung nach F i g. 2, mit in die logischen Verknüpfungen ein, dann kann die Anzahl der Magnetkerne für eine mit dem direkten Wert der jeweiligen Multiplikatorstelle arbeitende Schaltungsanordnung ebenfalls wesentlich verringert werden.In Fig. 2 shows a circuit arrangement according to the invention for performing the addition required for multiplication. It consists of the four magnetic cores K 1, K 2, K 3 and K4. These magnetic cores are linked with a series of windings that fulfill the following function: the multiplicand is added via the winding MD, the contents of the accumulative -7 .- ', - 9 "isters via the winding IA, and the during addition via the winding ÜE any possible carryover and fed to a top of each respective processed multiplier location signal via the winding IVIRS. to the clock winding T is respectively applied to each cycle time and to the reset coil R at the time of the query pulse. at the winding S, the sum and the winding UEA the carry be removed. the linkage of these windings with the magnetic cores Kl, K2, K3 and K4 is in the g in F i. 2 illustrated case that the winding MRS each of the inverted value is supplied to be processed Multipliktorstelle so selected. However, circuit arrangements are also possible in which the direct value of the multiplier digit to be processed is entered in each case i Gl. 3 shows such an arrangement. This arrangement is in contrast to that in FIG. 2 shown arrangement of six magnetic cores. But if you refer to the total winding S, as in the circuit arrangement according to FIG. 2, also in the logic operations, then the number of magnetic cores for a circuit arrangement working with the direct value of the respective multiplier point can also be significantly reduced.

Zum besseren Verständnis der Wirkungsweise der Schaltungsanordnung nach F i g. 2 werden an Hand der nachfolgenden Tabelle, die alle Kombinationsmöglichkeiten der Eingangsgrößen und die bei Durchführung der Addition entstehenden Ergebnisse aufzeigt, einige Fälle erläutert. Dabei wird vorausgesetzt, daß der Taktwicklung T zu jeder Taktzeit ein Impuls zugeführt wird.For a better understanding of the mode of operation of the circuit arrangement according to FIG. 2, some cases are explained on the basis of the following table, which shows all possible combinations of the input variables and the results that arise when the addition is carried out. It is assumed that the clock winding T is supplied with a pulse at each clock time.

Im Fall der Zeile 1 erscheint auf jeder der Leitungen MD, IA und üE ein Impuls, während auf MD JA UE MRS S ÜA Eingab.# Ausgabe 2. 1 1 0 0 0 3. 1 0 1 0 0 4. 1 0 0 0 1 5. 0 1 1 0 0 6. 0 1 0 0 1 0 7. 0 0 1 0 1 0 8. 0 0 0 0 0 0 9. 1 1 1 1 1 0 10. 1 1 0 1 1 0 11. 1 0 1 1 0 0 12. 1 0 0 1 0 0 13. 0 1 1 1 1 0 14. 0 1 0 1 1 0 15. 0 0 1 1 0 0 16. 0 0 0 1 0 0 der Leitung MRS kein Impuls vorhanden ist. Auf der Leitung MRS sind immer dann keine Impulse vorhanden, wenn der zu verarbeitende Stellenwert des Multiplikators eine Eins ist, d. h., wenn zu dem Inhalt des akkumulativen Registers der Multiplikand zu addieren ist. Jeder der Impulse auf den Leitungen MD, LA und VE ruft in dem Magnetkern K 1 ein positives Magnetfeld hervor. Die Wicklung MRS, die keinen Impuls erhält, trägt in diesem Fall und in den Fällen der Zeilen 1 bis 8 der Tabelle nicht zur Magnetisierung eines der Keine bei. Dem positiven Magnetfeld von drei Impulsen steht deshalb nur ein negatives Magnetfeld von einem Impuls, hervorgerufen durch die Taktwicklung T entgegen. Auf Grund dessen wird der Magnetkern Kl ummagnetisiert. Dabei gibt er an der Wicklung üA einen Impuls ab. Gleichzeitig wird auch in der Wicklung S des Magnetkernes Kl eine Spannung induziert. Diese Spannung kann aber an den Klemmen der Wicklung S nicht zur Wirkung kommen, da der Magnetkern K2 eine Spannung entgegengesetzter Richtung in der Wicklung S induziert. Dies kommt daher, daß die Wicklung S des Magnetkernes K2 entgegengesetzt gepolt ist wie die entsprechende Wicklung des Magnetkernes Kl und der Magnetkein K2 in dem betrachteten Fall (Zeile 1) ebenso ummagnetisiert wird wie der Magnetkem Kl. In ihm wird nämlich durch die beiden Wicklungen IA und üE ein positives Magnetfeld hervorgerufen, dem ein negatives Feld nur einer Wicklung entgegensteht. In dem Magnetkern K3 ist, hervorgerufen durch die Wicklungen IA und die zweifach mit diesem Kern verknüpfte Wicklung MD, ein positives Magnetfeld dreifacher Größe wirksam, dem nur das durch die Taktwicklung T hervorgerufene negative Magnetfeld entgegensteht. Es überwiegt also das positive Magnetfeld, und der Magnetkern K3 wird unimagnetisiert. Er induziert dabei in der Wicklung S eine Spannung. Im Gegensatz zur Ausgangsspannung der Magnetkerne K 1 und K 2, die sich einander kompensieren, wird diese Spannung an den Ausgangsklemmen wirksam, da durch den Magnetkern K4 keine Ausgangsspannung in der Wicklung S induziert wird. Das von der Wicklung IA im Magnetkern K4 hervorgerufene positive Magnetfeld wird nämlfich durch das negative Magnetfeld der Taktwicklung T gerade aufgehoben. Der Magnetkern K 4 verbleibt also im Ruhezustand. Insgesamt wird also im betrachteten Fall (Zeile 1 der Tabelle) sowohl an der übertragswicklung üA als auch an der Summenwicklung S ein Impuls abgegeben. Dies ist in den Spalten S und üA der Zeile 1 durch je eine 1 angedeutet. Untersucht man in gleicher Weise die Wirkung der in F i g. 2 dargestellten Schaltungsanordnung bei den in den Spalten 2 bis 8 angegebenen Kombinationen der Eingangsgrößen, so sieht man, daß an der Wicklung S gerade die Summe der Eingangsgrößen MD, IA und üE erscheint und die übertragswicklung üA die bei der Addition auftretenden überträge abgibt.In the case of line 1 , a pulse appears on each of the lines MD, IA and üE while on MD YES UE MRS S ÜA Input. # Output 2. 1 1 0 0 0 3. 1 0 1 0 0 4. 1 0 0 0 1 5. 0 1 1 0 0 6. 0 1 0 0 1 0 7. 0 0 1 0 1 0 8. 0 0 0 0 0 0 9. 1 1 1 1 1 0 10. 1 1 0 1 1 0 11. 1 0 1 1 0 0 12. 1 0 0 1 0 0 13. 0 1 1 1 1 0 14. 0 1 0 1 1 0 15. 0 0 1 1 0 0 16. 0 0 0 1 0 0 there is no pulse on the MRS line. There are always no pulses on the MRS line when the value of the multiplier to be processed is a one, i. i.e., when the multiplicand is to be added to the contents of the accumulative register. Each of the pulses on the lines MD, LA and VE causes a positive magnetic field in the magnetic core K 1. In this case and in the cases in lines 1 to 8 of the table, the MRS winding that receives no pulse does not contribute to the magnetization of one of the none. The positive magnetic field of three pulses is therefore only opposed by a negative magnetic field of one pulse, caused by the clock winding T. Because of this, the magnet core Kl is magnetized around. In doing so, it emits an impulse on the winding üA. At the same time, a voltage is induced in the winding S of the magnetic core Kl. However, this voltage cannot take effect at the terminals of the winding S , since the magnetic core K2 induces a voltage in the winding S in the opposite direction. This is due to the fact that the winding S of the magnetic core K2 is polarized in the opposite way to the corresponding winding of the magnetic core Kl and the Magnetkein K2 in the case under consideration (line 1) is also remagnetized as the Magnetkem Kl. In it is namely through the two windings IA and üE produced a positive magnetic field, which is opposed to a negative field only in one winding. In the magnetic core K3, caused by the windings IA and the winding MD, which is twofold linked to this core, a positive magnetic field of three times magnitude is effective, which is only opposed by the negative magnetic field caused by the clock winding T. So the positive magnetic field predominates, and the magnetic core K3 is unimagnetized. It induces a voltage in the winding S. In contrast to the output voltage of the magnetic cores K 1 and K 2, which compensate each other, this voltage is effective at the output terminals, since no output voltage is induced in the winding S by the magnetic core K4. The positive magnetic field caused by the winding IA in the magnetic core K4 is in fact canceled out by the negative magnetic field of the clock winding T. The magnetic core K 4 thus remains in the idle state. Overall, in the case under consideration (line 1 of the table), a pulse is emitted both at the transfer winding UA and at the sum winding S. This is indicated by a 1 in each of the columns S and üA of line 1. If one examines in the same way the effect of the in FIG. 2 with the combinations of input variables given in columns 2 to 8 , it can be seen that the sum of the input variables MD, IA and UE appears on the winding S and the transmission winding UA emits the transmissions that occur during the addition.

In Zeile 9 bis 16 der Tabelle sind die gleichen Kombinationen der Eingangsgrößen MD, IA und üE wiedergegeben wie in den Zeilen 1 bis 8. Im Gegensatz zu den Zeilen 1 bis 8 ist aber die Eingangsgröße MRS, d. h. der invertierte Wert der zu verarbeitenden Multiplikatorstelle, gleich 1. Dies bedeutet, daß der echte Wert der zu verarbeitenden Multiplikatorstelle 0 ist und eine Addition des Multiplikanden zum Inhalt des akkumulativen Registers unterbunden und der Inhalt des akkumulativen Registers unverändert an der Summenwicklung S wieder ausgegeben werden muß. Betrachtet man die Zeile 9, so sieht man, daß auf jeder der vier Eingangsleitungen MD, JA, üE und MRS ein Impuls erscheint. Da die Wicklungen MD, IA und üE je ein positives Magnetfeld in dem Magnetkern Kl hervorrufen, die Taktwicklung T und die zweifach mit diesem Kern verknüpfte Wicklung MRS insgesamt aber gerade ein negatives Magnetfeld der gleichen Größe entgegensetzen, heben sich die Magnetisierungen in dem Magnetkern Kl auf, und er bleibt in der Ruhelage. Es wird also weder an der übertragswicklung VA noch in der Summenwicklung S ein Impuls abgegeben. Für die übertragswicklung üA gilt dies auch für alle weiteren Kombinationen der Eingangsgrößen, wie sie in den Zeilen 10 bis 16 dargestellt sind. In all diesen Fällen ist nämlich in dem Magnetkern K 1, hervorgerufen durch die Taktwicklung T und durch die Wicklung MRS, das gleiche negative Magnetfeld wirksam. In dem Magnetkern Kl kann also in keinem der noch zu betrachtenden Fälle ein positives Magnetfeld überwiegen, so daß der Magnetkern in seine andere Remanenzlage übergehen könnte. In keinem der zu betrachtenden Fälle tritt also ein übertragsimpuls auf. In dem Magnetkern K2 heben sich die positiven Magnetfelder der Wicklungen IA und üE gerade gegen die negativen Magnetfelder der Wicklungen MD und MRS auf. Der Magnetkern K2 bleibt also ebenfalls in der Ruhelage und gibt an der Wicklung S keinen Impuls ab. Anders ist dies jedoch bei den Magnetkernen K 3 und K 4. In beiden Fällen überwiegt nämlich die Größe der positiven Magnetfelder die Größe der negativen. Sowohl der Magnetkern K3 als auch der Magnetkern K4 werden also unimagnetisiert und geben an den Klemmen der Ausgangswicklung S einen Impuls ab. Da die beiden Wicklungen gleichsinnig hintereinandergeschaltet sind und die Impulse zur gleichen Zeit auftreten, erscheint aber an den Ausgangsklemmen der Wicklung S nur ein Impuls. Vergleicht man das Ergebnis der durchgeführten Operation (Spalte S) mit der Spalte MRS, so sieht man, daß an der Ausgangswicklung S der Anordnung jeweils genau der Wert der entsprechenden Stelle des Inhalts des akkumulativen Registers abgegeben wird. Das gleiche gilt für die in den Zeilen 10 bis 16 aufgeführten Kombinationen der Eingangsgrößen, wie leicht durch Vergleich festgestellt werden kann. In den Fällen der Zeilen 1 bis 8 gilt also die dargestellte Anordnung jeweils die Summe der Eingangsgrößen und in den Fällen der Zeilen 9 bis 16 den unveränderten Inhalt des akkumulativen Registers ab.In lines 9 to 16 of the table, the same combinations of the input variables MD, IA and üE are shown as in lines 1 to 8. In contrast to lines 1 to 8 , however, the input variable MRS, ie. H. the inverted value of the multiplier digit to be processed, equal to 1. This means that the real value of the multiplier digit to be processed is 0 and an addition of the multiplicand to the content of the accumulative register must be prevented and the content of the accumulative register must be output unchanged at the cumulative winding S. . If you look at line 9, you can see that a pulse appears on each of the four input lines MD, JA, üE and MRS. Since the windings MD, IA and UE each produce a positive magnetic field in the magnetic core Kl, but the clock winding T and the winding MRS, which is twofold linked to this core, oppose a negative magnetic field of the same size, the magnetizations in the magnetic core Kl cancel each other out , and he remains in the rest position. A pulse is therefore not emitted either at the transfer winding VA or in the summation winding S. For the transfer winding UA, this also applies to all other combinations of the input variables, as shown in lines 10 to 16 . In all these cases, the same negative magnetic field is effective in the magnetic core K 1, caused by the clock winding T and by the winding MRS. A positive magnetic field cannot predominate in the magnetic core Kl in any of the cases yet to be considered, so that the magnetic core could move into its other remanence position. In none of the cases under consideration does a transmission pulse occur. In the magnetic core K2, the positive magnetic fields of the windings IA and UE cancel each other out against the negative magnetic fields of the windings MD and MRS. The magnetic core K2 thus also remains in the rest position and does not emit any pulse on the winding S. This is different, however, with the magnetic cores K 3 and K 4. In both cases the size of the positive magnetic fields outweighs the size of the negative ones. Both the magnetic core K3 and the magnetic core K4 are therefore unimagnetized and emit a pulse at the terminals of the output winding S. Since the two windings are connected in series in the same direction and the pulses occur at the same time, only one pulse appears at the output terminals of the winding S. If one compares the result of the operation carried out (column S) with the column MRS, one sees that exactly the value of the corresponding position of the contents of the accumulative register is output at the output winding S of the arrangement. The same applies to the combinations of input variables listed in lines 10 to 16 , as can easily be determined by comparison. In the cases of lines 1 to 8 , the arrangement shown applies in each case to the sum of the input variables and in the cases of lines 9 to 16 the unchanged content of the accumulative register.

Mit einer der in F i g. 2 oder 3 dargestellten Anordnung zum Addieren von Binärzahlen lassen sich also Schaltungsanordnungen zum Multiplizieren aufbauen, bei denen zur Steuerung der jeweils erforderlichen Addition kein Sperrgatter mehr erforderlich ist. Dabei ist es nicht erforderlich, daß die übrigen Teile einer solchen Anordnung, wie der Addierer, aus Magnetkernen bestehen. Sie können vielmehr genausogut in der bekannten Kippstufentechnik ausgeführt sein.With one of the in FIG. 2 or 3 shown arrangement for adding binary numbers can thus build circuit arrangements for multiplying, in which no locking gate is required to control the addition required in each case. It is not necessary that the other parts of such an arrangement, such as the adder, consist of magnetic cores. Rather, they can just as well be designed using the known flip-flop technology.

Claims

Claim: Circuit arrangement for multiplying binary numbers in series by forming partial products and adding them, in which an adder consisting of magnetic cores with a rectangular hysteresis loop is provided for carrying out the addition, characterized in that the magnetic cores of the adder on the input side except with a clock winding and one each The input winding for the multiplicand, the content of the accumulative register and the transfer that may occur during addition are connected to a winding for supplying one digit of the multiplier each so that the content of the accumulative register is output unchanged at the output of the adder when the respective place value of the multiplier is »zero«, or is increased by the value of the multiplicand if the place value of the multiplier is »one«.