DE10392377T5 - Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer - Google Patents
Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer Download PDFInfo
- Publication number
- DE10392377T5 DE10392377T5 DE10392377T DE10392377T DE10392377T5 DE 10392377 T5 DE10392377 T5 DE 10392377T5 DE 10392377 T DE10392377 T DE 10392377T DE 10392377 T DE10392377 T DE 10392377T DE 10392377 T5 DE10392377 T5 DE 10392377T5
- Authority
- DE
- Germany
- Prior art keywords
- copper
- semiconductor die
- bumps
- semiconductor
- bump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H10W72/20—
-
- H10W72/00—
-
- H10D64/011—
-
- H10P50/00—
-
- H10W72/012—
-
- H10W72/01225—
-
- H10W72/251—
-
- H10W72/252—
-
- H10W72/255—
-
- H10W72/5522—
-
- H10W72/90—
-
- H10W72/9415—
-
- H10W72/9445—
-
- H10W74/00—
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
- Electroplating Methods And Accessories (AREA)
Abstract
Verfahren
umfassend, dass:
(a) eine Vielzahl von Kupfer-Kontakthöckern an einem Halbleiter-Die durch Verwendung eines Plattierungsprozesses ausgebildet wird, wobei der Halbleiter-Die eine Halbleitervorrichtung umfasst;
(b) eine Haftlage an jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird; und
(c) eine oxidationsbeständige Lage auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird, wobei sich die Haftlage zwischen der oxidationsbeständigen Lage und dem Kupfer-Kontakthöcker befindet.
(a) eine Vielzahl von Kupfer-Kontakthöckern an einem Halbleiter-Die durch Verwendung eines Plattierungsprozesses ausgebildet wird, wobei der Halbleiter-Die eine Halbleitervorrichtung umfasst;
(b) eine Haftlage an jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird; und
(c) eine oxidationsbeständige Lage auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird, wobei sich die Haftlage zwischen der oxidationsbeständigen Lage und dem Kupfer-Kontakthöcker befindet.
Description
- QUERVERWEIS AUF VERWANDTE ANMELDUNGEN
- Diese Anmeldung beansprucht ihre Priorität aus der U. S. Patentanmeldung Nr.
, die am 12. März 2002 eingereicht wurde. Diese U.S. Provisional-Patentanmeldung ist hier vollständig durch Bezugnahme eingeschlossen.60/363,789 - HINTERGRUND DER ERFINDUNG
- Es existiert eine Vielzahl von Arten, leitende Kontakthöcker (engl. "bumps") an einem Halbleiter-Die (geschnittenes Halbleiter-Waferplättchen) auszubilden (engl. "bumping").
- Ein Verfahren umfasst die Verwendung eines Drahtbondprozesses über BSOB (Ball Stitch on Bonding). Diese Technik wird für das Bonden von Die an Die weit verbreitet verwendet. Sie betrifft das Anordnen wie auch Bonden eines Goldkugelkontakthöckers (engl. "gold ball bump") an einem Ende eines Drahtes auf einen Bondanschlussbereich bzw. -metallisierungusbereich (engl. "bond pad"), der auf einem Silizium-Die angeordnet ist. Eine andere Goldkugel (engl. "gold ball") an dem anderen Ende des Drahtes wird an einen Leitungsrahmen unter Verwendung von Ultraschallenergie gebondet, wobei anschließend ein Keilbondprozess bzw. Wedgebondingprozess an dem oberen Bereich des Gold-Kontakthöckers ausgeführt wird.
- Mit dem BSOB-Prozess existieren einige Probleme. Zunächst ist der BSOB-Prozess langsam und schwierig auszuführen. Zweitens bewirkt die hohe mechanische Spannung des Ball-Bumping-Prozesses ein "Cratering" bzw. eine Bond-Kraterbildung. Eine Kraterbildung ist ein Defekt, bei dem ein Anteil eines Dies durch eine übergroße Ultraschallenergie zum Drahtbonden gelockert bzw. losgerissen wird. Drittens ist es schwierig, beständig gleichmäßig geformte Gold-Balls zu erzeugen.
- Ein anderes Verfahren umfasst, dass ein gegen Stoß gepolsterter stiftartiger bzw. säulenförmiger Kupfer-Kontakthöcker (engl. "copper stud bump") auf einem Silizium-Die ausgebildet wird. Der gegen Stoß gepolsterte stiftartige oder auch scheibenartige Kontakthöcker aus Kupfer verhindert, dass der Silizium-Die während des Prozesses zum Formen des stiftartigen Kupfer-Kontakthöckers bricht bzw. reißt. Dieser Prozess verwendet einen Kupferdraht, um die stiftartigen Kontakthöcker aus Kupfer an dem Silizium-Die auszubilden.
- Es existieren einige Probleme in Verbindung mit dem Prozess zur Ausbildung von gegen Stoß gepolsterten stiftartigen Kontakthöckern aus Kupfer. Zunächst ist ähnlich dem oben beschriebenen Gold-Ball-Prozess dieser Bumpingprozess langsam und schwierig auszuführen. Zweitens ist der Kupferstift bzw. Kupferstud, der ausgebildet wird, ungeschützt und anfällig für Oxidation. Die Anwesenheit von Kupferoxid in dem stiftartigen Kontakthöcker aus Kupfer erhöht die Gefahr einer übermäßigen Bildung intermetallischer Verbindungen, wenn der Kupferstift mit einem bleifreien Lot verwendet wird.
- Ein anderes Verfahren ist in Strandford et al. "Low Cost Wafer Bumping Process for Flip Chip Applications (Electroless Nickel-Gold/Stencil Printing)" beschrieben. In diesem Artikel ist ein kostengünstiges Verfahren zum Ausbilden von Lötkontakthöckern auf Wafern beschrieben. Ein lötbarer Nickelfilm wird stromlos über einer Aluminiumanschlussfläche abgeschieden. Nickel wird auf eine gewünschte Höhe aufgebracht bzw. plattiert, und die Nickellage wird mit einer dünnen Eintauchlage aus Gold beschichtet.
- Es existieren einige Probleme mit diesem kostengünstigen Wafer-Bumping-Prozess. Zunächst wird bei diesem Prozess Nickel als ein Kontakthöckermaterial verwendet. Es ist ein höherer Widerstand zu erwarten, da Nickel einen höheren elektrischen Widerstand als Kupfer aufweist. Nickel ist auch härter als Kupfer, und daher besteht bei den in Strandford et al. beschriebenen Ausführungsformen eher die Gefahr einer Bond-Kraterbildung während des Drahtbondens.
- Ausführungsformen der Erfindung sind auf diese Probleme wie auch andere Probleme gerichtet.
- ZUSAMMENFASSUNG DER ERFINDUNG
- Ausführungsformen der Erfindung sind auf mit Kontakthöckern versehene Halbleiter-Dies und Verfahren zum Herstellen von mit Kontakthöckern versehenen Halbleiter-Dies gerichtet.
- Eine Ausführungsform der Erfindung ist auf ein Verfahren gerichtet, das umfasst: (a) dass eine Vielzahl von Kupfer-Kontakthöckern auf einem Halbleiter-Die unter Verwendung eines Plattierungsprozesses ausgebildet wird, wobei der Halbleiter-Die eine Halbleitervorrichtung umfasst; (b) eine Haftlage an jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird; und (c) eine Edelmetalllage auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer- Kontakthöckern ausgebildet wird, wobei die Haftlage zwischen der Edelmetalllage und dem Kupfer-Kontakthöcker angeordnet ist.
- Eine weitere Ausführungsform ist auf ein Verfahren gerichtet, dass umfasst, dass: (a) eine Vielzahl von Kupfer-Kontakthöckern auf einem Halbleiter-Die unter Verwendung eines Plattierungsprozesses ausgebildet wird, wobei der Halbleiter-Die eine Halbleitervorrichtung umfasst; (b) eine Haftlage, die Nickel umfasst, auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird; (c) eine oxidationsbeständige Lage, die Gold umfasst, auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird, wobei die Haftlage zwischen der oxidationsbeständigen Lage und dem Kupfer-Kontakthöcker angeordnet ist, um einen beschichteten Kupfer-Kontakthöcker zu bilden; und (d) der beschichtete Kupfer-Kontakthöcker an einen leitenden Bereich eines Schaltungssubstrates unter Verwendung von Lot gebondet wird.
- Eine andere Ausführungsform der Erfindung ist auf eine Halbleiter-Die-Packung bzw. -baugruppe gerichtet, mit: (a) einem Halbleiter-Die, der eine Halbleitervorrichtung umfasst; (b) einem plattierten Kupfer-Kontakthöcker an dem Halbleiter-Die, wobei der plattierte Kupfer-Kontakthöcker eine obere Fläche aufweist; (c) einer Haftlage an zumindest der oberen Fläche; und (d) einer oxidationsbeständigen Lage an der Haftlage.
- Diese und andere Ausführungsformen der Erfindung sind nachfolgend detaillierter beschrieben.
- ZEICHNUNGSKURZBESCHREIBUNG
-
1 zeigt eine perspektivische Ansicht eines mit stiftartigen Kupfer-Kontakthöckern versehenen Halbleiter-Dies gemäß einer Ausführungsform der Erfindung. -
2 zeigt eine Seitenansicht des mit stiftartigen Kupfer-Kontakthöckern versehenen Halbleiter-Dies, der in1 gezeigt ist. -
3 zeigt eine Schnittansicht eines beschichteten stiftartigen Kupfer-Kontakthöckers. -
4 zeigt eine Schnittansicht eines beschichteten stiftartigen Kontakthöckers aus Kupfer, der mit Lot an einem leitenden Bereich eines Schaltungssubstrates verbunden ist. - DETAILLIERTE BESCHREIBUNG
- Eine Ausführungsform der Erfindung ist auf einen mit Kontakthöckern versehenen Halbleiter-Die gerichtet. Der Halbleiter-Die umfasst eine Halbleitervorrichtung. Ein galvanisch oder chemisch plattierter Kupfer-Kontakthöcker befindet sich auf dem Halbleiter-Die und besitzt eine obere Fläche. Eine Haftlage befindet sich auf zumindest der oberen Fläche des plattierten Kupfer-Kontakthöckers, und eine oxidationsbeständige Lage befindet sich auf der Haftlage. Gemeinsam können die oxidationsbeständige Lage, die Haftlage wie auch der plattierte Kupfer-Kontakthöcker einen beschichteten Kupfer-Kontakthöcker bilden. Es können viele beschichtete Kupfer-Kontakthöcker an dem Halbleiter-Die vorhanden sein.
- Die
1 und2 zeigen einen mit Kontakthöckern versehenen Halbleiter-Die100 gemäß einer Ausführungsform der Erfindung. Der mit Kontakthöckern versehene Halbleiter-Die100 umfasst eine Vielzahl beschichteter Kupfer-Kontakthöckern30 auf einem Halbleiter-Die18 . Jeder beschichtete Kupfer-Kontakthöcker30 umfasst einen plattierten Kupfer-Kontakthöcker, eine Haftlage wie auch eine oxidationsbeständige Lage. Jeder der beschichteten Kupfer-Kontakthöckers30 der1 und2 besitzt eine zylindrische Form, jedoch könnten die beschichteten Kupfer-Kontakthöcker bei anderen Ausführungsformen der Erfindung auch andere Formen haben. - Der Halbleiter-Die
18 kann ein beliebiges geeignetes Material umfassen (beispielsweise Silizium, Galliumarsenid) und kann eine beliebige geeignete aktive oder passive Halbleitervorrichtung umfassen. Beispielsweise kann der Halbleiter-Die einen Metalloxid-Halbleiter-Feldeffekttransistor (MOSFET) umfassen, wie beispielsweise einen Leistungs-MOSFET. Der MOSFET kann ein planares oder vertieftes (engl. "trenched") Gate besitzen. Vertiefte Gates sind bevorzugt. Transistorzellen mit vertieften Gates sind schmaler als planare Gates. Zusätzlich kann der MOSFET ein vertikaler MOSFET sein. Bei einem vertikalen MOSFET liegen der Source-Bereich und der Drain-Bereich auf gegenüberliegenden Seiten des Halbleiter-Dies, so dass der Strom in dem Transistor vertikal durch den Halbleiter-Die bzw. Halbleiterchip fließt. Beispielsweise kann, wie in den1 und2 gezeigt ist, ein beschichteter Kupfer-Kontakthöcker12(a) einem Gate-Bereich eines vertikalen MOSFET in dem Halbleiter-Die18 entsprechen, während die anderen beschichteten Kupfer-Kontakthöcker12(b) den Source-Bereichen des vertikalen MOSFET entsprechen können. Der Drain-Bereich des MOSFET kann sich an der Seite des Halbleiter-Dies18 befinden, die den beschichteten Kupfer-Kontakthöckern12(a) ,12(b) gegenüberliegt. - Wie nachfolgend detaillierter beschrieben ist, kann, nachdem der mit Kontakthöckern versehene Halbleiter-Die
100 ausgebildet ist, dieser weiter in eine Halbleiter-Die-Packung verarbeitet werden, die beispielsweise eine Packung vom BGA-Typ oder eine Packung ist, die ein Sonden von Drähten verwendet. Bei einem Beispiel einer Halbleiter-Die-Packung kann der mit Kontakthöckern versehene Halbleiter-Die100 an einem Leitungsrahmen befestigt sein, so dass der Drain-Bereich eines MOSFET in dem Halbleiter-Die mit einem Die-Befestigungsanschlussbereich (engl. "die attach pad") des Leitungsrahmens in Kontakt kommt. Es können Drähte dazu verwendet werden, die beschichteten Kupfer-Kontakthöcker entsprechend den Source- und Gate-Bereichen des MOSFET an innere Abschnitte verschiedener Leitungen in dem Leitungsrahmen zu bonden. Anschließend können die Drähte, der mit Kontakthöckern versehene Halbleiter-Die100 wie auch ein Innenabschnitt des Leiterrahmens in einer Formverbindung eingekapselt werden, um eine Halbleiter-Die-Packung zu bilden. Bei einem zweiten Beispiel einer Halbleiter-Die-Packung kann der mit Kontakthöckern versehene Halbleiter-Die100 gekippt werden und an einem Trägersubstrat mit Lot befestigt werden, um eine Halbleiter-Die-Packung zu bilden. Das Trägersubstrat kann eine beliebige Anzahl von Eingangs- und Ausgangsverbindungen aufweisen. -
3 zeigt einen beschichteten Kupfer-Kontakthöcker30 an einem Halbleiter-Die18 . In dem Halbleiter-Die18 sind eine Passivierungslage16 wie auch ein leitender Anschlussbereich bzw. eine leitende Anschlussinsel32 vorhanden. Der leitende Anschlussbereich32 kann beispielsweise Aluminium oder eine seiner Legierungen umfassen, während die Passivierungslage16 ein beliebiges geeignetes dielektrisches Material umfassen kann. - Der beschichtete Kupfer-Kontakthöcker
30 umfasst einen plattierten Kupfer-Kontakthöcker22 , eine Haftlage24 wie auch eine oxidationsbeständige Lage26 . Die Haftlage24 befindet sich zwischen der oxidationsbeständigen Lage26 und dem plattierten Kupfer-Kontakthöcker22 . Wie in3 zu sehen ist, kann der plattierte Kupfer-Kontakthöcker22 eine obere Fläche wie auch Seitenflächen aufweisen. Die Haftlage24 wie auch die oxidationsbeständige Lage26 können zumindest die obere Fläche des plattierten Kupfer-Kontakthöckers bedecken. In3 bedecken die Haftlage24 wie auch die oxidationsbeständige Lage26 sowohl die obere Fläche als auch die Seitenflächen des plattierten Kupfer-Kontakthöckers22 . - Der plattierten Kupfer-Kontakthöcker
22 wird unter Verwendung eines Plattierungsprozesses ausgeführt. Beispielhafte Plattierungsprozesse (engl. "plating process") umfassen ein galvanisches Beschichten oder auch ein chemisches bzw. stromloses Beschichten. Geeignete Verarbeitungsbedingungen zum galvanischen Beschichten wie auch zum chemischen bzw. stromlosen Beschichten sind für Fachleute in der Technik gut bekannt. Der plattierte Kupfer-Kontakthöcker22 kann eine Kupferlegierung umfassen oder im Wesentlichen aus reinem Kupfer bestehen. Der plattierte Kupfer-Kontakthöcker22 kann bei einigen Ausführungsformen eine Dicke von größer als etwa 25 Mikrometer aufweisen (beispielsweise eine Dicke von größer als 30 oder etwa 50 Mikrometer). - Die Haftlage
24 kann ein Metall umfassen, wie beispielsweise Nickel (oder eine Nickellegierung), und die Dicke der Haftlage kann bei einigen Ausführungsformen im Bereich von etwa 1 bis etwa 4 Mikrometer liegen. Andere geeignete Materialien, die in der Haftlage vorhanden sein können, können umfassen: Cr, Ti, Ti/W, Pd und Mo (und deren Legierungen). - Die oxidationsbeständige Lage
26 kann ein Metall umfassen, wie beispielsweise ein Edelmetall (beispielsweise Au, Ag, Pd, Pt und deren Legierungen). Bei einigen Ausführungsformen kann die oxidationsbeständige Lage26 eine Dicke zwischen etwa 400 Angström bis etwa 2 Mikrometer aufweisen. Die oxidationsbeständige Lage26 ist lötbar und nicht oxidationsanfällig. - Wenn der mit Kontakthöckern versehene Halbleiter-Die
100 mit einem Schaltungssubstrat verwendet werden soll, kann der mit Kontakthöckern versehene Halbleiter-Die100 gekippt werden und mit Lot an leitenden Bereichen des Schaltungssubstrates befestigt werden. Beispielsweise kann, wie in den3 und4 gezeigt ist, nachdem der beschichtete Kontakthöcker30 an dem Halbleiter-Die18 ausgebildet ist, der mit Kontakthöckern versehene Halbleiter-Die100 gekippt und dann an einem Schaltungssubstrat40 befestigt werden, das einen leitenden Bereich32 und eine Basis38 umfasst. Die Basis38 kann eine oder mehrere dielektrische und leitende Lagen umfassen (nicht gezeigt). Das Schaltungssubstrat40 könnte ein Chipträger oder eine Leiterplatte sein. Das Lot34 steht mit dem leitenden Bereich32 und dem beschichteten Kupfer-Kontakthöcker30 in Kontakt. - Bei anderen Ausführungsformen könnte der mit Kontakthöckern versehene Halbleiter-Die
100 an einem Leitungsrahmen (nicht gezeigt) unter Verwendung von Lot befestigt sein. Der Boden des mit Kontakthöckern versehenen Halbleiter-Dies100 kann an einer Die-Befestigungsanschlussfläche des Leitungsrahmens befestigt sein, während Eingangs- und Ausgangsanschlüsse an der oberen Seite des mit Kontakt höckern versehenen Halbleiter-Dies100 mit den Innenabschnitten der Leitungen des Leitungsrahmens (beispielsweise unter Verwendung von Golddrähten) gekoppelt sind. Dann kann der innere Abschnitt des Leitungsrahmens und der mit Kontakthöckern versehene Halbleiter-Die100 mit einer Formverbindung eingekapselt werden, um eine mit Leitungen versehene Halbleiter-Die-Packung zu bilden. Die Außenabschnitte der Leitungen in dem Leitungsrahmen erstrecken sich seitlich weg von der Formverbindung. Dies stellt ein Beispiel einer mit Leitungen versehenen Halbleiter-Die-Packung dar. - Ein Verfahren zum Bilden des mit Kontakthöckern versehenen Halbleiter-Dies
100 umfasst, dass (a) eine Vielzahl von Kupfer-Kontakthöckern an einem Halbleiter-Die unter Verwendung eines Plattierungsprozesses ausgebildet wird, (b) eine Haftlage an jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird; und (c) eine oxidationsbeständige Lage an jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird, wobei sich die Haftlage zwischen der oxidationsbeständigen Lage und dem Kupfer-Kontakthöcker befindet. - Bei einem beispielhaften Prozess wird eine Kristallkeimlage (engl. "seed layer") auf einem Wafer, der eine Vielzahl von Halbleiter-Dies umfasst, abgeschieden. Jeder Halbleiter-Die kann Halbleitervorrichtungen wie auch Aluminiumbondanschlussbereiche bzw. Aluminiumbondblöcke oder -elemente umfassen. Die Bondanschlussbereiche können durch Öffnungen in einer Passivierungslage freiliegen. Die Halbleitervorrichtungen können Leistungs-MOSFETs (Metalloxid-Halbleiter-Feldeffekttransistoren) umfassen. Anschließend wird ein Photoresist-Muster auf dem Wafer ausgebildet, das die Aluminiumbondanschlussbereiche in jedem der Halbleiter-Dies freilegt.
- Anschließend werden Kupfer-Kontakthöcker an den Aluminiumbondanschlussbereichen unter Verwendung eines Galvanisierungsprozesses ausgebildet (das Galvanisieren ist in der Technik gut bekannt). Nachdem die Kupfer-Kontakthöcker ausgebildet sind, wird eine Decklage aus einem Haftmaterial, wie beispielsweise Nickel, an dem Wafer ausgebildet. Diese Lage kann unter Verwendung von Aufdampfen, Galvanisieren, chemischem Beschichten bzw. stromlosen Beschichten,. Sputtern, etc. ausgebildet werden. Infolgedessen wird eine Haftlage (beispielsweise mit einer Dicke zwischen etwa 1 bis 4 Mikrometern), die beispielsweise Nickel umfasst, auf jedem plattierten Kupfer-Kontakthöcker ausgebildet. Anschließend wird eine Decklage aus einem oxidationsbeständigen Material, das beispielsweise Gold umfasst, über dem Haftmaterial ausgebildet. Diese Lage kann unter Verwendung von Bedampfen, Galvanisieren, chemischen bzw. stromlosen Beschichten, Sputtern, etc. ausgebildet werden. Infolgedessen wird über jedem plattierten Kupfer-Kontakthöcker eine oxidationsbeständige Lage ausgebildet. Die Dicke der oxidationsbeständigen Lage liegt zwischen etwa 400 Angström und etwa 2 Mikrometern. Die oxidationsbeständige Lage auf jedem plattierten Kupfer-Kontakthöcker ist lötbar wie auch oxidationsbeständig.
- Nachdem die beschichteten Kontakthöcker ausgebildet sind, kann die Photoresist-Lage entfernt werden, und Anteile der oxidationsbeständigen Lage wie auch Anteile der Haftlage um die plattierten Kupfer-Kontakthöcker herum können zusammen mit dem entfernten Photoresist entfernt werden. Nach dem Entfernen des Photoresists können dann die freiliegenden Abschnitte der vorher abgeschiedenen Kristallkeimlage angeätzt werden. Nach dem Anätzen kann der Wafer zerteilt werden, um einzelne Dies zu bilden. Dann können die einzelnen Halbleiter-Dies gepackt werden, wie oben beschrieben ist.
- Es können auch andere Verfahren, wie beispielsweise Subtraktiv-Ätzprozesse wie auch Photolithographie verwendet werden, um den mit Kontakthöckern versehenen Halbleiter-Die
100 , der in3 gezeigt ist, zu bilden. Subtraktiv-Ätzprozesse wie auch Photolithographieprozesse sind in der Technik gut bekannt und werden dazu verwendet, leitende Muster zu bilden. Beispielsweise kann eine Deckhaftlage auf einer Vielzahl plattierter Kupfer-Kontakthöcker abgeschieden werden, und die Deckhaftlage kann unter Verwendung von Photolithographie und Ätzprozessen, die in der Technik gut bekannt sind, verarbeitet werden, um einzelne Haftlagen auf jedem beschichteten Kupfer-Kontakthöcker zu bilden. - Die Ausführungsformen der Erfindung besitzen verschiedene Vorteile. Einige Ausführungsformen der Erfindung können ein Minimum von 30 Mikrometern galvanisiertem Kupfer verwenden, um einen stiftartigen Kontakthöcker aus Kupfer zu bilden. Der plattierte stiftartige Kontakthöcker aus Kupfer kann direkt an der Aluminiummetallisierung in einem Halbleiter-Die befestigt werden. Er wird dann mit zwei oder mehr dünnen Lagen geschützt, die beispielsweise Nickel und Gold umfassen. Durch Verwendung von Ausführungsformen der Erfindung können schwierige wie auch langsame Drahtbondtechniken, wie beispielsweise BSOB, beseitigt werden, während immer noch ein niedrigerer Ein-Widerstand für eine nachfolgend gebildete elektronische Packung erreicht wird. Der Ein-Widerstand oder RdSon ist der Widerstand, der mit dem Schalten beispielsweise eines MOSFET von einem Aus-Zustand in einen Ein-Zustand in Verbindung steht. Bei einigen Ausführungsformen kann die Herstellgeschwindigkeit im Vergleich zu einem BSOB-Prozess um 36% oder mehr gesteigert werden. Auch würde eine Verteilung der beschichteten stiftartigen Kontakthöcker aus Kupfer über die Seite des Halbleiter-Dies einen geringeren Schichtwiderstand erleichtern, wie auch eine ge naue Bondung an Bereichen des Halbleiter-Dies zulassen. Dies würde auch die Umverteilung von Strom auf den dünnen oberen Metalllagen ermöglichen, wodurch der Metallwiderstand verringert wird und einen geringeren RdSon für eine nachfolgend gebildete Packung zur Folge hat. Die auf Waferniveau angeordneten stiftartigen Kontakthöcker aus Kupfer (engl. "wafer-level copper stud bumps") verbessern auch die Herstellbarkeit durch Verbesserung eines Drahtbondlayouts. Ausführungsformen der Erfindung verhindern oder verringern auch die Wahrscheinlichkeit einer Kraterbildung des Silizium-Dies, da der beschichtete stiftartige Kontakthöcker aus Kupfer den größten Teil der mechanischen Spannung während eines Drahtbondprozesses aufnimmt, der zur Bildung einer Halbleiter-Die-Packung verwendet werden könnte. Die Ausführungsformen der Erfindung sind auch mit einem Kupferbonden kompatibel, das eine kostensparende Möglichkeit darstellt. Zusätzlich können auf Waferniveau angeordnete stiftartige Kontakthöcker aus Kupfer als eine Plattform für einige Lötkontakthöckeranwendungen verwendet werden (beispielsweise in einer MOSFET-BGA-Anwendung). Überdies sehen die stiftartigen Kontakthöcker aus Kupfer eine realisierbare Pb-freie Lösung für existierende Die-Packungen vor, da die Menge an Blei, die in einer Packung verwendet wird, im Vergleich zu Packungen verringert ist, die nur Lot verwenden, um einen Halbleiter-Die mit einem Leitungsrahmen oder einem Schaltungssubstrat zu verbinden.
- Die Ausführungsformen der Erfindung besitzen eine Anzahl anderer Vorteile. Zunächst verwenden die Ausführungsformen der Erfindung keine Goldkugel-Kontakthöcker, die unter Verwendung eines Drahtbonders gemacht werden. Wenn ein Drahtbondprozess verwendet wird, kann ein einfacherer Drahtbondprozess verwendet werden, im Vergleich zu einem Prozess, der nicht die beschichteten stiftartigen Kontakthöcker aus Kupfer gemäß den Ausführungsformen der vorliegenden Erfindung verwendet. Zweitens verwenden die Ausführungsformen der Erfindung galvanisiertes Kupfer. Es liegt weniger mechanische Spannung an einem Die im Vergleich zur Ausbildung von Kupfer-Kontakthöckern unter Verwendung eines Drahtbondprozesses an. Bei Ausführungsformen der Erfindung wird, wenn ein Drahtbondprozess verwendet wird, der größte Teil der mechanischen Spannung, die ausgeübt wird, durch die beschichteten stiftartigen Kontakthöcker aus Kupfer absorbiert, anstatt durch den Halbleiter-Die selbst. Drittens ist die oben beschriebene Methode für auf Waferniveau angeordnete stiftartige Kontakthöcker aus Kupfer flexibel und kann in herkömmlichen drahtgebondeten Packungen wie auch mit Kontakthöckern versehenen Packungen verwendet werden. Viertens wird Kupfer als ein Kontakthöckermaterial verwendet, das einen geringeren elektrischen Widerstand besitzt und weicher als beispielsweise Nickel ist. Dies verringert den elektrischen Widerstand einer gebildeten Packung und verringert die Gefahr einer Kraterbildung in einem Silizium-Die. Fünftens verhindert die Haftlage an jedem Kupfer-Kontakthöcker, dass der Kupfer-Kontakthöcker oxidiert. Dies verringert die Gefahr der Bildung von intermetallischen Verbindungen, wenn Lot verwendet wird, um den Kupfer-Kontakthöcker mit irgendeinem anderen leitenden Bereich zu verbinden.
- Die Begriffe und Ausdrücke, die hier verwendet worden sind, sind als Beschreibungsbegriffe und nicht als Beschränkung anzusehen, und es ist mit der Verwendung derartiger Begriffe und Ausdrücke nicht beabsichtigt, Äquivalente der gezeigten und beschriebenen Merkmale oder Anteilen derselben auszuschließen, wobei anzumerken ist, dass verschiedene Abwandlungen innerhalb des beanspruchten Schutzumfangs der Erfindung möglich sind. Überdies können ein oder mehrere Merkmale von einer oder mehreren Ausführungsformen der Erfindung mit einem oder mehreren Merkmalen anderer Ausführungsformen der Erfindung kombiniert werden, ohne vom Schutzumfang der Erfindung abzuweichen.
- Alle Veröffentlichungen, Patentanmeldungen wie auch Patente, die oben erwähnt sind, sind hier zu allen Zwecken durch Bezugnahme eingeschlossen. Keine derselben ist als "Stand der Technik" zu betrachten.
- Zusammenfassung
- Es ist ein Verfahren zum Bilden einer Halbleiter-Die-Packung offenbart. Bei einer Ausführungsform umfasst das Verfahren, dass ein Halbleiter-Die, der eine Halbleitervorrichtung umfasst, ausgebildet wird. Es wird eine Vielzahl von Kupfer-Kontakthöckern an dem Halbleiter-Die unter Verwendung eines Plattierungsprozesses ausgebildet. An jedem der Kupfer-Kontakthöcker wird eine Haftlage ausgebildet, und an jedem der Kupfer-Kontakthöcker wird eine Edelmetalllage ausgebildet.
Claims (17)
- Verfahren umfassend, dass: (a) eine Vielzahl von Kupfer-Kontakthöckern an einem Halbleiter-Die durch Verwendung eines Plattierungsprozesses ausgebildet wird, wobei der Halbleiter-Die eine Halbleitervorrichtung umfasst; (b) eine Haftlage an jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird; und (c) eine oxidationsbeständige Lage auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird, wobei sich die Haftlage zwischen der oxidationsbeständigen Lage und dem Kupfer-Kontakthöcker befindet.
- Verfahren nach Anspruch 1, wobei die Halbleitervorrichtung ein Leistungs-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) ist.
- Verfahren nach Anspruch 1, wobei die oxidationsbeständige Lage und die Haftlage eine obere Fläche und eine Seitenfläche von jedem Kupfer-Kontakthöcker beschichten.
- Verfahren nach Anspruch 1, wobei jeder Kupfer-Kontakthöcker eine Dicke von größer als etwa 25 Mikrometer besitzt.
- Verfahren nach Anspruch 1, wobei sich der Halbleiter-Die in einem Halbleiterwafer befindet, und wobei das Verfahren ferner umfasst, dass: der Halbleiterwafer zerteilt wird, um einzelne Halbleiter-Dies zu bilden.
- Verfahren nach Anspruch 1, ferner umfassend, dass: der Halbleiter-Die nach (c) gepackt wird.
- Verfahren nach Anspruch 1, wobei die oxidationsbeständige Lage ein Edelmetall umfasst.
- Verfahren nach Anspruch 1, wobei die oxidationsbeständige Lage ein Edelmetall umfasst, wobei das Edelmetall Gold oder eine Goldlegierung umfasst.
- Verfahren umfassend, dass: (a) eine Vielzahl von Kupfer-Kontakthöckern auf einem Halbleiter-Die unter Verwendung eines Plattierungsprozesses ausgebildet wird, wobei der Halbleiter-Die eine Halbleitervorrichtung umfasst; (b) eine Haftlage, die Nickel umfasst, auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird; (c) eine oxidationsbeständige Lage, die Gold umfasst, auf jedem Kupfer-Kontakthöcker in der Vielzahl von Kupfer-Kontakthöckern ausgebildet wird, wobei sich die Haftlage zwischen der oxidationsbeständigen Lage und dem Kupfer-Kontakthöcker befindet, um einen beschichteten Kupfer-Kontakthöcker zu bilden; und (d) der beschichtete Kupfer-Kontakthöcker an einen leitenden Bereich eines Schaltungssubstrates unter Verwendung von Lot gebondet wird.
- Verfahren nach Anspruch 9, wobei die Halbleitervorrichtung einen vertikalen Leistungs-MOSFET umfasst.
- Mit Kontakthöckern versehener Halbleiter-Die, mit: (a) einem Halbleiter-Die, der eine Halbleitervorrichtung umfasst; (b) einem plattierten Kupfer-Kontakthöcker an dem Halbleiter-Die, wobei der plattierte Kupfer-Kontakthöcker eine obere Fläche aufweist; (c) einer Haftlage an zumindest der oberen Fläche des plattierten Kupfer-Kontakthöckers; und (d) einer oxidationsbeständigen Lage an der Haftlage.
- Mit Kontakthöckern versehener Halbleiter-Die nach Anspruch 11, wobei die Halbleitervorrichtung ein Leistungs-MOSFET (Metalloxid-Halbleiter-Feldeffekttransistor) ist.
- Mit Kontakthöckern versehener Halbleiter-Die nach Anspruch 11, wobei der plattierte Kupfer-Kontakthöcker galvanisiert ist.
- Mit Kontakthöckern versehener Halbleiter-Die nach Anspruch 11, wobei die Haftlage Nickel umfasst, und wobei die oxidationsbeständige Lage Gold umfasst.
- Mit Kontakthöckern versehener Halbleiter-Die nach Anspruch 11, wobei die oxidationsbeständige Lage ein Edelmetall umfasst.
- Mit Kontakthöckern versehener Halbleiter-Die nach Anspruch 11, wobei der Halbleiter-Die einen Source-Bereich und einen Gate-Bereich auf einer Seite des Halbleiter-Dies und einen Drain-Bereich auf einer gegenüberliegenden Seite des Halbleiter-Dies umfasst.
- Halbleiter-Die-Packung, die den mit Kontakthöckern versehenen Halbleiter-Die von Anspruch 11 umfasst.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US36378902P | 2002-03-12 | 2002-03-12 | |
| US60/363,789 | 2002-03-12 | ||
| PCT/US2003/007421 WO2003079407A2 (en) | 2002-03-12 | 2003-03-10 | Wafer-level coated copper stud bumps |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE10392377T5 true DE10392377T5 (de) | 2005-05-12 |
Family
ID=28041811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE10392377T Withdrawn DE10392377T5 (de) | 2002-03-12 | 2003-03-10 | Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6731003B2 (de) |
| JP (1) | JP2005520339A (de) |
| KR (1) | KR20040111395A (de) |
| CN (1) | CN100474539C (de) |
| AU (1) | AU2003218085A1 (de) |
| DE (1) | DE10392377T5 (de) |
| TW (1) | TWI258822B (de) |
| WO (1) | WO2003079407A2 (de) |
Families Citing this family (127)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6642136B1 (en) | 2001-09-17 | 2003-11-04 | Megic Corporation | Method of making a low fabrication cost, high performance, high reliability chip scale package |
| US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
| US6720642B1 (en) * | 1999-12-16 | 2004-04-13 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package and method of manufacture thereof |
| US6870254B1 (en) * | 2000-04-13 | 2005-03-22 | Fairchild Semiconductor Corporation | Flip clip attach and copper clip attach on MOSFET device |
| US6989588B2 (en) * | 2000-04-13 | 2006-01-24 | Fairchild Semiconductor Corporation | Semiconductor device including molded wireless exposed drain packaging |
| US6661082B1 (en) * | 2000-07-19 | 2003-12-09 | Fairchild Semiconductor Corporation | Flip chip substrate design |
| US6798044B2 (en) * | 2000-12-04 | 2004-09-28 | Fairchild Semiconductor Corporation | Flip chip in leaded molded package with two dies |
| US6753605B2 (en) * | 2000-12-04 | 2004-06-22 | Fairchild Semiconductor Corporation | Passivation scheme for bumped wafers |
| US6469384B2 (en) | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
| US6815324B2 (en) * | 2001-02-15 | 2004-11-09 | Megic Corporation | Reliable metal bumps on top of I/O pads after removal of test probe marks |
| US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US8158508B2 (en) * | 2001-03-05 | 2012-04-17 | Megica Corporation | Structure and manufacturing method of a chip scale package |
| TWI313507B (en) | 2002-10-25 | 2009-08-11 | Megica Corporatio | Method for assembling chips |
| US7099293B2 (en) * | 2002-05-01 | 2006-08-29 | Stmicroelectronics, Inc. | Buffer-less de-skewing for symbol combination in a CDMA demodulator |
| TWI245402B (en) * | 2002-01-07 | 2005-12-11 | Megic Corp | Rod soldering structure and manufacturing process thereof |
| US7122884B2 (en) * | 2002-04-16 | 2006-10-17 | Fairchild Semiconductor Corporation | Robust leaded molded packages and methods for forming the same |
| DE10258093B3 (de) * | 2002-12-11 | 2004-08-26 | Infineon Technologies Ag | Anordnung zum Schutz von 3-dimensionalen Kontaktstrukturen auf Wafern |
| US7217594B2 (en) | 2003-02-11 | 2007-05-15 | Fairchild Semiconductor Corporation | Alternative flip chip in leaded molded package design and method for manufacture |
| US7008867B2 (en) * | 2003-02-21 | 2006-03-07 | Aptos Corporation | Method for forming copper bump antioxidation surface |
| US6933171B2 (en) * | 2003-10-21 | 2005-08-23 | Intel Corporation | Large bumps for optical flip chips |
| US7394161B2 (en) | 2003-12-08 | 2008-07-01 | Megica Corporation | Chip structure with pads having bumps or wirebonded wires formed thereover or used to be tested thereto |
| US20050151268A1 (en) * | 2004-01-08 | 2005-07-14 | Boyd William D. | Wafer-level assembly method for chip-size devices having flipped chips |
| US20050161815A1 (en) * | 2004-01-27 | 2005-07-28 | Joseph Sun | Package of a semiconductor device with a flexible wiring substrate and method for the same |
| US7303400B2 (en) * | 2004-01-27 | 2007-12-04 | United Microelectronics Corp. | Package of a semiconductor device with a flexible wiring substrate and method for the same |
| US7196313B2 (en) * | 2004-04-02 | 2007-03-27 | Fairchild Semiconductor Corporation | Surface mount multi-channel optocoupler |
| US20050245059A1 (en) * | 2004-04-30 | 2005-11-03 | Yuan Yuan | Method for making an interconnect pad |
| US8067837B2 (en) * | 2004-09-20 | 2011-11-29 | Megica Corporation | Metallization structure over passivation layer for IC chip |
| TWI237364B (en) * | 2004-12-14 | 2005-08-01 | Advanced Semiconductor Eng | Flip chip package with anti-floating mechanism |
| US7256479B2 (en) * | 2005-01-13 | 2007-08-14 | Fairchild Semiconductor Corporation | Method to manufacture a universal footprint for a package with exposed chip |
| US8294279B2 (en) * | 2005-01-25 | 2012-10-23 | Megica Corporation | Chip package with dam bar restricting flow of underfill |
| US7271496B2 (en) | 2005-02-04 | 2007-09-18 | Stats Chippac Ltd. | Integrated circuit package-in-package system |
| US7767493B2 (en) | 2005-06-14 | 2010-08-03 | John Trezza | Post & penetration interconnection |
| US7838997B2 (en) | 2005-06-14 | 2010-11-23 | John Trezza | Remote chip attachment |
| US8456015B2 (en) | 2005-06-14 | 2013-06-04 | Cufer Asset Ltd. L.L.C. | Triaxial through-chip connection |
| US7781886B2 (en) * | 2005-06-14 | 2010-08-24 | John Trezza | Electronic chip contact structure |
| US7989958B2 (en) * | 2005-06-14 | 2011-08-02 | Cufer Assett Ltd. L.L.C. | Patterned contact |
| US7687400B2 (en) | 2005-06-14 | 2010-03-30 | John Trezza | Side stacking apparatus and method |
| US20060281303A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Tack & fuse chip bonding |
| US7786592B2 (en) | 2005-06-14 | 2010-08-31 | John Trezza | Chip capacitive coupling |
| US7560813B2 (en) * | 2005-06-14 | 2009-07-14 | John Trezza | Chip-based thermo-stack |
| US20060278996A1 (en) * | 2005-06-14 | 2006-12-14 | John Trezza | Active packaging |
| US7851348B2 (en) | 2005-06-14 | 2010-12-14 | Abhay Misra | Routingless chip architecture |
| KR101297645B1 (ko) * | 2005-06-30 | 2013-08-20 | 페어차일드 세미컨덕터 코포레이션 | 반도체 다이 패키지 및 그의 제조 방법 |
| US20070075406A1 (en) * | 2005-09-30 | 2007-04-05 | Yueh-Se Ho | Wafer-level method for metallizing source, gate and drain contact areas of semiconductor die |
| US7285849B2 (en) * | 2005-11-18 | 2007-10-23 | Fairchild Semiconductor Corporation | Semiconductor die package using leadframe and clip and method of manufacturing |
| US20090057852A1 (en) * | 2007-08-27 | 2009-03-05 | Madrid Ruben P | Thermally enhanced thin semiconductor package |
| US7371616B2 (en) * | 2006-01-05 | 2008-05-13 | Fairchild Semiconductor Corporation | Clipless and wireless semiconductor die package and method for making the same |
| US20070164428A1 (en) * | 2006-01-18 | 2007-07-19 | Alan Elbanhawy | High power module with open frame package |
| US7868432B2 (en) * | 2006-02-13 | 2011-01-11 | Fairchild Semiconductor Corporation | Multi-chip module for battery power control |
| JP4863746B2 (ja) * | 2006-03-27 | 2012-01-25 | 富士通株式会社 | 半導体装置およびその製造方法 |
| US7768075B2 (en) * | 2006-04-06 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die packages using thin dies and metal substrates |
| US7618896B2 (en) * | 2006-04-24 | 2009-11-17 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple dies and a common node structure |
| US7541681B2 (en) * | 2006-05-04 | 2009-06-02 | Infineon Technologies Ag | Interconnection structure, electronic component and method of manufacturing the same |
| US7757392B2 (en) | 2006-05-17 | 2010-07-20 | Infineon Technologies Ag | Method of producing an electronic component |
| US7476978B2 (en) * | 2006-05-17 | 2009-01-13 | Infineon Technologies, Ag | Electronic component having a semiconductor power device |
| US7656024B2 (en) | 2006-06-30 | 2010-02-02 | Fairchild Semiconductor Corporation | Chip module for complete power train |
| US7564124B2 (en) * | 2006-08-29 | 2009-07-21 | Fairchild Semiconductor Corporation | Semiconductor die package including stacked dice and heat sink structures |
| US7700475B1 (en) | 2006-10-05 | 2010-04-20 | Marvell International Ltd. | Pillar structure on bump pad |
| US7768105B2 (en) * | 2007-01-24 | 2010-08-03 | Fairchild Semiconductor Corporation | Pre-molded clip structure |
| US8106501B2 (en) * | 2008-12-12 | 2012-01-31 | Fairchild Semiconductor Corporation | Semiconductor die package including low stress configuration |
| US7821116B2 (en) * | 2007-02-05 | 2010-10-26 | Fairchild Semiconductor Corporation | Semiconductor die package including leadframe with die attach pad with folded edge |
| KR101391925B1 (ko) * | 2007-02-28 | 2014-05-07 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 이를 제조하기 위한 반도체 패키지 금형 |
| KR101489325B1 (ko) | 2007-03-12 | 2015-02-06 | 페어차일드코리아반도체 주식회사 | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 |
| US7659531B2 (en) * | 2007-04-13 | 2010-02-09 | Fairchild Semiconductor Corporation | Optical coupler package |
| JP5355915B2 (ja) * | 2007-04-18 | 2013-11-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
| US7683463B2 (en) * | 2007-04-19 | 2010-03-23 | Fairchild Semiconductor Corporation | Etched leadframe structure including recesses |
| US7902657B2 (en) * | 2007-08-28 | 2011-03-08 | Fairchild Semiconductor Corporation | Self locking and aligning clip structure for semiconductor die package |
| US7737548B2 (en) | 2007-08-29 | 2010-06-15 | Fairchild Semiconductor Corporation | Semiconductor die package including heat sinks |
| US20090057855A1 (en) * | 2007-08-30 | 2009-03-05 | Maria Clemens Quinones | Semiconductor die package including stand off structures |
| US7911803B2 (en) * | 2007-10-16 | 2011-03-22 | International Business Machines Corporation | Current distribution structure and method |
| SG152101A1 (en) | 2007-11-06 | 2009-05-29 | Agency Science Tech & Res | An interconnect structure and a method of fabricating the same |
| US20090140266A1 (en) * | 2007-11-30 | 2009-06-04 | Yong Liu | Package including oriented devices |
| US7589338B2 (en) * | 2007-11-30 | 2009-09-15 | Fairchild Semiconductor Corporation | Semiconductor die packages suitable for optoelectronic applications having clip attach structures for angled mounting of dice |
| US7781872B2 (en) * | 2007-12-19 | 2010-08-24 | Fairchild Semiconductor Corporation | Package with multiple dies |
| US20090174069A1 (en) * | 2008-01-04 | 2009-07-09 | National Semiconductor Corporation | I/o pad structure for enhancing solder joint reliability in integrated circuit devices |
| US7791084B2 (en) | 2008-01-09 | 2010-09-07 | Fairchild Semiconductor Corporation | Package with overlapping devices |
| US8106406B2 (en) * | 2008-01-09 | 2012-01-31 | Fairchild Semiconductor Corporation | Die package including substrate with molded device |
| US7626249B2 (en) * | 2008-01-10 | 2009-12-01 | Fairchild Semiconductor Corporation | Flex clip connector for semiconductor device |
| US20090194856A1 (en) * | 2008-02-06 | 2009-08-06 | Gomez Jocel P | Molded package assembly |
| KR101524545B1 (ko) * | 2008-02-28 | 2015-06-01 | 페어차일드코리아반도체 주식회사 | 전력 소자 패키지 및 그 제조 방법 |
| US8018054B2 (en) * | 2008-03-12 | 2011-09-13 | Fairchild Semiconductor Corporation | Semiconductor die package including multiple semiconductor dice |
| US7768108B2 (en) | 2008-03-12 | 2010-08-03 | Fairchild Semiconductor Corporation | Semiconductor die package including embedded flip chip |
| KR101519062B1 (ko) * | 2008-03-31 | 2015-05-11 | 페어차일드코리아반도체 주식회사 | 반도체 소자 패키지 |
| US20090278241A1 (en) * | 2008-05-08 | 2009-11-12 | Yong Liu | Semiconductor die package including die stacked on premolded substrate including die |
| US7951648B2 (en) | 2008-07-01 | 2011-05-31 | International Business Machines Corporation | Chip-level underfill method of manufacture |
| DE102008042107A1 (de) * | 2008-09-15 | 2010-03-18 | Robert Bosch Gmbh | Elektronisches Bauteil sowie Verfahren zu seiner Herstellung |
| US9524945B2 (en) | 2010-05-18 | 2016-12-20 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with L-shaped non-metal sidewall protection structure |
| US8193618B2 (en) | 2008-12-12 | 2012-06-05 | Fairchild Semiconductor Corporation | Semiconductor die package with clip interconnection |
| US7973393B2 (en) * | 2009-02-04 | 2011-07-05 | Fairchild Semiconductor Corporation | Stacked micro optocouplers and methods of making the same |
| US8222718B2 (en) * | 2009-02-05 | 2012-07-17 | Fairchild Semiconductor Corporation | Semiconductor die package and method for making the same |
| TWI455263B (zh) * | 2009-02-16 | 2014-10-01 | 財團法人工業技術研究院 | 晶片封裝結構及晶片封裝方法 |
| US8377816B2 (en) * | 2009-07-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of forming electrical connections |
| US8841766B2 (en) | 2009-07-30 | 2014-09-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US8324738B2 (en) | 2009-09-01 | 2012-12-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Self-aligned protection layer for copper post structure |
| US8476757B2 (en) * | 2009-10-02 | 2013-07-02 | Northrop Grumman Systems Corporation | Flip chip interconnect method and design for GaAs MMIC applications |
| TW201113962A (en) * | 2009-10-14 | 2011-04-16 | Advanced Semiconductor Eng | Chip having metal pillar structure |
| TWI445147B (zh) * | 2009-10-14 | 2014-07-11 | 日月光半導體製造股份有限公司 | 半導體元件 |
| US8093707B2 (en) * | 2009-10-19 | 2012-01-10 | National Semiconductor Corporation | Leadframe packages having enhanced ground-bond reliability |
| US20110095410A1 (en) * | 2009-10-28 | 2011-04-28 | Fairchild Semiconductor Corporation | Wafer level semiconductor device connector |
| US20110095417A1 (en) * | 2009-10-28 | 2011-04-28 | Fairchild Semiconductor Corporation | Leadless semiconductor device terminal |
| TWI502706B (zh) * | 2009-10-29 | 2015-10-01 | 台灣積體電路製造股份有限公司 | 積體電路結構 |
| US8659155B2 (en) | 2009-11-05 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps |
| US8610270B2 (en) | 2010-02-09 | 2013-12-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device and semiconductor assembly with lead-free solder |
| US8441124B2 (en) | 2010-04-29 | 2013-05-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall protection structure |
| US9142533B2 (en) * | 2010-05-20 | 2015-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Substrate interconnections having different sizes |
| US9018758B2 (en) * | 2010-06-02 | 2015-04-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Cu pillar bump with non-metal sidewall spacer and metal top cap |
| US8405199B2 (en) * | 2010-07-08 | 2013-03-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conductive pillar for semiconductor substrate and method of manufacture |
| US8546254B2 (en) | 2010-08-19 | 2013-10-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Mechanisms for forming copper pillar bumps using patterned anodes |
| TWI478303B (zh) | 2010-09-27 | 2015-03-21 | 日月光半導體製造股份有限公司 | 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構 |
| TWI451546B (zh) | 2010-10-29 | 2014-09-01 | 日月光半導體製造股份有限公司 | 堆疊式封裝結構、其封裝結構及封裝結構之製造方法 |
| JP2012114173A (ja) * | 2010-11-23 | 2012-06-14 | Shinko Electric Ind Co Ltd | 半導体装置の製造方法及び半導体装置 |
| US8421204B2 (en) | 2011-05-18 | 2013-04-16 | Fairchild Semiconductor Corporation | Embedded semiconductor power modules and packages |
| US8508054B2 (en) * | 2011-06-16 | 2013-08-13 | Broadcom Corporation | Enhanced bump pitch scaling |
| JP6035714B2 (ja) * | 2011-08-17 | 2016-11-30 | ソニー株式会社 | 半導体装置、半導体装置の製造方法、及び、電子機器 |
| US9105552B2 (en) | 2011-10-31 | 2015-08-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package devices and methods of packaging semiconductor dies |
| US8823180B2 (en) | 2011-12-28 | 2014-09-02 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package devices and methods of packaging semiconductor dies |
| US9425136B2 (en) | 2012-04-17 | 2016-08-23 | Taiwan Semiconductor Manufacturing Company, Ltd. | Conical-shaped or tier-shaped pillar connections |
| US9299674B2 (en) | 2012-04-18 | 2016-03-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump-on-trace interconnect |
| US9171790B2 (en) | 2012-05-30 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Package on package devices and methods of packaging semiconductor dies |
| US8884443B2 (en) | 2012-07-05 | 2014-11-11 | Advanced Semiconductor Engineering, Inc. | Substrate for semiconductor package and process for manufacturing |
| US9111817B2 (en) | 2012-09-18 | 2015-08-18 | Taiwan Semiconductor Manufacturing Company, Ltd. | Bump structure and method of forming same |
| US8686568B2 (en) | 2012-09-27 | 2014-04-01 | Advanced Semiconductor Engineering, Inc. | Semiconductor package substrates having layered circuit segments, and related methods |
| US9034694B1 (en) | 2014-02-27 | 2015-05-19 | Freescale Semiconductor, Inc. | Embedded die ball grid array package |
| KR102534735B1 (ko) * | 2016-09-29 | 2023-05-19 | 삼성전자 주식회사 | 필름형 반도체 패키지 및 그 제조 방법 |
| JP7231382B2 (ja) * | 2018-11-06 | 2023-03-01 | ローム株式会社 | 半導体装置 |
| EP3703129B1 (de) * | 2019-02-28 | 2021-10-20 | Detection Technology Oy | Strahlungssensorelement und verfahren dazu |
| CN115458515B (zh) * | 2022-10-24 | 2025-02-11 | 成都赛力康电气有限公司 | 一种功率mosfet模块及生产方法 |
Family Cites Families (23)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2428373C2 (de) * | 1974-06-12 | 1982-05-27 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum Herstellen von weichlötbaren Anschlußkontakten auf einer Halbleiteranordnung |
| US4188438A (en) * | 1975-06-02 | 1980-02-12 | National Semiconductor Corporation | Antioxidant coating of copper parts for thermal compression gang bonding of semiconductive devices |
| US4000842A (en) * | 1975-06-02 | 1977-01-04 | National Semiconductor Corporation | Copper-to-gold thermal compression gang bonding of interconnect leads to semiconductive devices |
| US5334804A (en) * | 1992-11-17 | 1994-08-02 | Fujitsu Limited | Wire interconnect structures for connecting an integrated circuit to a substrate |
| WO1996013728A1 (en) * | 1994-10-28 | 1996-05-09 | Nitto Denko Corporation | Probe structure |
| US5789809A (en) | 1995-08-22 | 1998-08-04 | National Semiconductor Corporation | Thermally enhanced micro-ball grid array package |
| US5637916A (en) | 1996-02-02 | 1997-06-10 | National Semiconductor Corporation | Carrier based IC packaging arrangement |
| KR100234694B1 (ko) * | 1996-10-29 | 1999-12-15 | 김영환 | 비지에이 패키지의 제조방법 |
| US6082610A (en) * | 1997-06-23 | 2000-07-04 | Ford Motor Company | Method of forming interconnections on electronic modules |
| JP3549714B2 (ja) * | 1997-09-11 | 2004-08-04 | 沖電気工業株式会社 | 半導体装置 |
| US6133634A (en) | 1998-08-05 | 2000-10-17 | Fairchild Semiconductor Corporation | High performance flip chip package |
| JP3303791B2 (ja) * | 1998-09-02 | 2002-07-22 | 株式会社村田製作所 | 電子部品の製造方法 |
| JP3346320B2 (ja) * | 1999-02-03 | 2002-11-18 | カシオ計算機株式会社 | 半導体装置及びその製造方法 |
| TWI248842B (en) * | 2000-06-12 | 2006-02-11 | Hitachi Ltd | Semiconductor device and semiconductor module |
| KR100398716B1 (ko) * | 2000-06-12 | 2003-09-19 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체 모듈 및 반도체 장치를 접속한 회로 기판 |
| JP4609617B2 (ja) * | 2000-08-01 | 2011-01-12 | 日本電気株式会社 | 半導体装置の実装方法及び実装構造体 |
| JP2002151551A (ja) * | 2000-11-10 | 2002-05-24 | Hitachi Ltd | フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法 |
| US20020063314A1 (en) * | 2000-11-30 | 2002-05-30 | Read Mathew S. | Tapeless micro-leadframe |
| US6469384B2 (en) | 2001-02-01 | 2002-10-22 | Fairchild Semiconductor Corporation | Unmolded package for a semiconductor device |
| US6818545B2 (en) * | 2001-03-05 | 2004-11-16 | Megic Corporation | Low fabrication cost, fine pitch and high reliability solder bump |
| US20020151164A1 (en) * | 2001-04-12 | 2002-10-17 | Jiang Hunt Hang | Structure and method for depositing solder bumps on a wafer |
| JP2003068806A (ja) * | 2001-08-29 | 2003-03-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| US6566749B1 (en) | 2002-01-15 | 2003-05-20 | Fairchild Semiconductor Corporation | Semiconductor die package with improved thermal and electrical performance |
-
2003
- 2003-03-10 JP JP2003577307A patent/JP2005520339A/ja active Pending
- 2003-03-10 DE DE10392377T patent/DE10392377T5/de not_active Withdrawn
- 2003-03-10 AU AU2003218085A patent/AU2003218085A1/en not_active Abandoned
- 2003-03-10 KR KR10-2004-7014230A patent/KR20040111395A/ko not_active Ceased
- 2003-03-10 CN CNB038106442A patent/CN100474539C/zh not_active Expired - Fee Related
- 2003-03-10 WO PCT/US2003/007421 patent/WO2003079407A2/en not_active Ceased
- 2003-03-11 US US10/386,621 patent/US6731003B2/en not_active Expired - Fee Related
- 2003-03-11 TW TW092105254A patent/TWI258822B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW200306631A (en) | 2003-11-16 |
| US20030173684A1 (en) | 2003-09-18 |
| CN1653603A (zh) | 2005-08-10 |
| US6731003B2 (en) | 2004-05-04 |
| JP2005520339A (ja) | 2005-07-07 |
| AU2003218085A8 (en) | 2003-09-29 |
| WO2003079407A2 (en) | 2003-09-25 |
| TWI258822B (en) | 2006-07-21 |
| AU2003218085A1 (en) | 2003-09-29 |
| CN100474539C (zh) | 2009-04-01 |
| WO2003079407A3 (en) | 2004-07-01 |
| KR20040111395A (ko) | 2004-12-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE10392377T5 (de) | Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer | |
| DE112004000360T5 (de) | Zweimetallisches Stud-Bumping für Flipchip-Anwendungen | |
| DE102011013225B4 (de) | Weiterentwickeltes Wafer-Level-Packaging (WLP) für verbesserte Temperaturwechsel,- Fallversuchs- und Hochstromanwendung | |
| DE102012107760B4 (de) | Bauelement und Verfahren für Lötverbindungen | |
| DE102009025570B4 (de) | Elektronische Anordnung und Verfahren zu ihrer Herstellung | |
| DE102005028951B4 (de) | Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung | |
| DE10393441T5 (de) | Verfahren zum Beibehalten der Lötmitteldicke bei Flip-Chip-Befestigungspackaging-Verfahren | |
| DE10101948B4 (de) | Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein | |
| DE10392228T5 (de) | Halbleiterplättchenpackung mit Halbleiterplättchen mit seitlichem elektrischen Anschluss | |
| DE102011053149C5 (de) | Die-Anordnung und Verfahren zum Prozessieren eines Dies | |
| DE10295972T5 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung | |
| DE102011016361A1 (de) | Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern | |
| DE102016110235A1 (de) | Halbleitervorrichtung mit Clipvorrichtung | |
| DE102007007142A1 (de) | Nutzen, Halbleiterbauteil sowie Verfahren zu deren Herstellung | |
| DE102010061573B4 (de) | Verfahren zur Herstellung eines Halbleiterbauelements | |
| DE102011082715A1 (de) | Große Klebschichtdicke für Halbleitervorrichtungen | |
| DE102013105084B4 (de) | Bump-on-trace-verbindungsstruktur für flip-chip-gehäuse | |
| DE102010000092A1 (de) | Halbleiterpackage mit wedge-gebondetem Chip | |
| DE112006003633T5 (de) | Klemmenlose und drahtlose Halbleiterchipbaugruppe und Verfahren zum Herstellen derselben | |
| DE102022103210B4 (de) | Chippackage und Verfahren zum Bilden eines Chippackages | |
| DE102014114004A1 (de) | Metallumverdrahtungsschicht für geformte Substrate | |
| DE102006036798B4 (de) | Elektronisches Bauteil und Verfahren zum Herstellen | |
| DE102014019169A1 (de) | Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle | |
| DE102018124497B4 (de) | Halbleitervorrichtung und Verfahren zum Bilden einer Halbleitervorrichtung | |
| DE102009050743A1 (de) | Halbleitervorrichtung und Herstellungsverfahren |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| 8141 | Disposal/no request for examination |