[go: up one dir, main page]

TWI478303B - 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構 - Google Patents

具有金屬柱之晶片及具有金屬柱之晶片之封裝結構 Download PDF

Info

Publication number
TWI478303B
TWI478303B TW099132517A TW99132517A TWI478303B TW I478303 B TWI478303 B TW I478303B TW 099132517 A TW099132517 A TW 099132517A TW 99132517 A TW99132517 A TW 99132517A TW I478303 B TWI478303 B TW I478303B
Authority
TW
Taiwan
Prior art keywords
wafer
metal
opening
diameter
central axis
Prior art date
Application number
TW099132517A
Other languages
English (en)
Other versions
TW201214642A (en
Inventor
施孟鎧
李長祺
Original Assignee
日月光半導體製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日月光半導體製造股份有限公司 filed Critical 日月光半導體製造股份有限公司
Priority to TW099132517A priority Critical patent/TWI478303B/zh
Priority to US13/084,879 priority patent/US8698307B2/en
Publication of TW201214642A publication Critical patent/TW201214642A/zh
Application granted granted Critical
Publication of TWI478303B publication Critical patent/TWI478303B/zh

Links

Classifications

    • H10W74/137—
    • H10W72/20—
    • H10W70/69—
    • H10W72/07227—
    • H10W72/07254—
    • H10W72/222—
    • H10W72/224—
    • H10W72/244—
    • H10W72/247—
    • H10W72/252—
    • H10W72/29—
    • H10W72/923—
    • H10W72/9415—
    • H10W72/952—
    • H10W74/012—
    • H10W74/15—
    • H10W90/724—

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
本發明係關於一種晶片及具有晶片之封裝結構，詳言之，係關於一種具有金屬柱之晶片及具有金屬柱之晶片之封裝結構。
參考圖1，顯示習知封裝結構之剖面示意圖。該封裝結構1包括一基板12、至少一導接銲料13、一晶片10及一底膠(Underfill)14。該基板12係為一有機基板，其具有一上表面121、至少一基板銲墊122及一防銲層123。該防銲層123具有開口以顯露部分該基板銲墊122。該導接銲料13位於該銲墊122上。該晶片10係覆晶接合於該基板12上，且包括一晶片本體11、一晶片銲墊115、一介電層112、一保護層113、至少一球下金屬層(Under Ball Metal,UBM)114。
該晶片本體11具有一表面111且其材質係為矽。該介電層112係位於該晶片本體11之表面111。該介電層112通常被分類為：一般介電常數(Standard k)(4.5<k<10)、低介電常數(Low k)(k<3.0)、極低介電常數(Ultra Low k,ULK)(2.0<k<2.5)及超低介電常數(Extreme Low k,ELK)(k<2.0)。由於該晶片10上導線的寬度及電路的密度不斷縮小，需要通過降低該介電層112的介電常數，來降低電路的漏電電流、導線之間的電容效應以及電路發熱等問題，因而需要採用極低介電常數或超低介電常數的介電層112。常見作法是使該介電層112具有奈米等級空孔等微結構。
該保護層113之材質係為聚亞醯胺(PI)，其位於該介電層112上。該保護層113具有至少一開口1131，以顯露該晶片銲墊115。
該球下金屬層(UBM)114係位於該開口1131且覆蓋部分該保護層113。該導接銲料13係位於該球下金屬層(UBM)114上，且對應該開口1131。該底膠(Underfill)14係位於該基板12上表面121及該晶片本體11表面111之間，用以保護該導接銲料13。
然而傳統採用該導接銲料13的結構中，基板銲墊122與晶片銲墊115之間需要保持一定的距離，避免該導接銲料13在回銲(Reflow)時產生短路的缺陷，而導致該封裝結構1無法微小化。
因此，有必要提供一種封裝結構以解決上述問題。
本發明提供一種具有金屬柱之晶片，其包括一晶片本體、一晶片銲墊、一保護層及至少一金屬柱。該晶片本體具有一表面。該晶片銲墊係位於該表面。該保護層係鄰接於該晶片本體之表面，該保護層具有至少一開口，該開口具有一第一直徑並曝露出該晶片銲墊。該金屬柱對應該保護層之開口且與該晶片銲墊電性連接，該金屬柱具有一第二直徑，其中該第二直徑/第一直徑之比值係大於或等於2。
藉此，該金屬柱之拉應力分佈不會產生如習知技術二個峰值之疊加，而可減少該金屬柱外側之拉應力之最大值。
本發明另提供一種封裝結構，其包括上述晶片。
本發明另提供一種具有金屬柱之晶片，其包括一晶片本體、複數個晶片銲墊、一保護層及複數個金屬柱。該晶片本體具有一表面。該等晶片銲墊係位於該表面。該保護層係鄰接於該晶片本體之表面，該保護層具有複數個開口，該等開口並曝露出該等晶片銲墊。該等金屬柱對應該等開口，其中距離該晶片本體中央越遠之金屬柱之中心軸與其所對應之該開口之中心軸之偏移量越大，且該開口之中心軸係位於該金屬柱之中心軸與該晶片本體中央之間。
本發明另提供一種封裝結構，其包括上述晶片。
參考圖2，顯示本發明封裝結構之第一實施例之剖面示意圖。該封裝結構2包括一基板22、至少一電性連接體24(例如：導接銲料)、一晶片20及一底膠(Underfill)25。該基板22具有一上表面221、至少一基板銲墊222及一防銲層223。該防銲層223具有開口以顯露部分該基板銲墊222。在本實施例中，該基板22較佳為一有機基板。該基板銲墊222及該電性連接體24係鄰接於該基板22之上表面221，且該電性連接體24係位於該基板銲墊222上。
該晶片20係位於該電性連接體24上。在本實施例中，該晶片20係覆晶接合於該電性連接體24上。該晶片20包括一晶片本體21、一晶片銲墊23、一介電層212、一保護層213、至少一球下金屬層(Under Ball Metal,UBM)214、至少一金屬柱215及至少一表面處理層216。
該晶片本體21具有一表面211，且其材質係為矽。該介電層212係位於該晶片本體21之表面211，其具有奈米等級空孔等微結構。該介電層212通常被分類為：一般介電常數(Standard k)(4.5<k<10)、低介電常數(Low k)(k<3.0)、極低介電常數(Ultra Low k,ULK)(2.0<k<2.5)及超低介電常數(Extreme Low k,ELK)(k<2.0)。在本實施例中，該介電層212係為一極低介電常數(ULK)介電層或一超低介電常數(ELK)介電層，其介電常數係小於2.5。
該保護層213之材質較佳為聚亞醯胺(PI)或其他絕緣材料，其位於該介電層212上。該保護層213具有至少一開口2131，以顯露該晶片銲墊23。該開口2131具有一第一直徑D1 。可以理解的是，如果該晶片20不具有該介電層212，則該保護層213係鄰接於該晶片本體21之表面211。
該球下金屬層(UBM)214係位於該開口2131且覆蓋部分該保護層213。在本實施例中，該球下金屬層(UBM)214之材質較佳為鈦銅(TiCu)合金。該金屬柱215係位於該球下金屬層(UBM)214上，且對應該開口2131。在本實施例中，該金屬柱215較佳為一銅柱(Copper Pillar)，具有一第二直徑D2 。
由於具有奈米等級空孔等微結構的介電層212非常脆弱，故在設計上需要特別考慮應力集中的問題。由於該基板22與該晶片本體21之熱膨脹係數(CTE)有差距，加上該介電層212之存在，因此在回銲(Reflow)或熱循環製程後，會在該金屬柱215之外側(遠離該晶片本體21中心軸217之一側)產生拉應力，而且距離該晶片本體21中心軸217越遠之金屬柱215之拉應力越大。以金屬柱215為例，該拉應力之分佈在區域A及區域B各有一個峰值，而且該區域A及區域B之拉應力因距離接近而容易產生疊加作用而形成更大的峰值，如此會導致該介電層212之破壞或脫層。藉由該第二直徑/第一直徑(D2 /D1 )之比值係大於或等於2，該金屬柱215之拉應力分佈不會產生二個峰值之疊加，而可減少該金屬柱215外側之拉應力之最大值。如此該介電層212所承受之拉應力可以減少約42%以上，而可避免其破壞或脫層。
可以理解的是，如果該晶片20不具有該球下金屬層(UBM)214，則該金屬柱215係位於該開口2131且覆蓋部分該保護層213。
該表面處理層216之材質較佳為鎳(Ni)，係位於該金屬柱215之一端面，且電性連接該電性連接體24。該電性連接體24之融點較該金屬柱215為低。該底膠(Underfill)25係位於該基板22上表面221及該晶片本體21表面211之間，用以保護該電性連接體24及該金屬柱215。
參考圖3，顯示本發明封裝結構之第二實施例之剖面示意圖。本實施例之封裝結構3與第一實施例之封裝結構2(圖2)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例不同處在於，該晶片20更包括一內填銲料27，位於該金屬柱215之一開口內。亦即，先於該金屬柱215之一端開設該開口，之後再填入該內填銲料27。藉由該內填銲料27較該金屬柱215軟的特性，也可以改善應力集中的問題。
參考圖4，顯示本發明封裝結構之第三實施例之剖面示意圖。本實施例之封裝結構4與第一實施例之封裝結構2(圖2)大致相同，其中相同之元件賦予相同之編號。該封裝結構4包括一基板22、至少一電性連接體24(例如：導接銲料)、一晶片30及一底膠(Underfill)25。
該晶片30包括一晶片本體31、複數個晶片銲墊(第一晶片銲墊33及第二晶片銲墊33a)、一介電層312、一保護層313、複數個球下金屬層(UBM)314、複數個金屬柱(第一金屬柱315及第二金屬柱315a)及複數個表面處理層316。
該晶片本體31具有一表面311，且其材質係為矽。該介電層312係位於該晶片本體31之表面311，其具有奈米等級空孔等微結構。在本實施例中，該介電層312係為一極低介電常數(ULK)介電層或一超低介電常數(ELK)介電層。
該保護層313之材質較佳為聚亞醯胺(PI)或其他絕緣材料，其位於該介電層312上。該保護層313具有複數個開口(第一開口3131及第二開口3131a)，以顯露該等晶片銲墊(第一晶片銲墊33及第二晶片銲墊33a)。可以理解的是，如果該晶片30不具有該介電層312，則該保護層313係鄰接於該晶片本體31之表面311。
該等球下金屬層(UBM)314係位於該等開口(第一開口3131及第二開口3131a)且覆蓋部分該保護層313。在本實施例中，該等球下金屬層(UBM)314之材質較佳為鈦銅(TiCu)合金，且該等金屬柱較佳為銅柱(Copper Pillar)。該等金屬柱(第一金屬柱315及第二金屬柱315a)係位於該等球下金屬層(UBM)314上，且對應該等開口(第一開口3131及第二開口3131a)，其中距離該晶片本體中央越遠之金屬柱之中心軸與其所對應之該開口之中心軸之偏移量越大，且該開口之中心軸係位於該金屬柱之中心軸與該晶片本體中央之間。舉例而言，該第一金屬柱315係對應該第一開口3131，該第二金屬柱315a係對應該第二開口3131a，第一金屬柱315之中心軸317與該第一開口3131之中心軸318間具有一第一偏移量P1 ，第二金屬柱315a之中心軸317a與該第二開口3131a之中心軸318a間具有一第二偏移量P2 。該第二金屬柱315a係位於該第一金屬柱315與該晶片本體31中心軸319之間，且該第一偏移量P1 係大於第二偏移量P2 。
較佳地，該第一開口3131及該第二開口3131a具有第一直徑，該第一金屬柱315及該第二金屬柱315a具有第二直徑，且該第二直徑/第一直徑之比值係大於或等於2。
該等表面處理層316係位於該等金屬柱(第一金屬柱315及第二金屬柱315a)之端面，且電性連接該電性連接體24。該底膠(Underfill)25係位於該基板22上表面221及該晶片本體31表面311之間，用以保護該電性連接體24及該等金屬柱(第一金屬柱315及第二金屬柱315a)。
在該封裝結構4中，由於該第一偏移量P1 及該第二偏移量P2 之作用，該等金屬柱(第一金屬柱315及第二金屬柱315a)之拉應力分佈不會產生如習知技術二個峰值之疊加，而可減少該等金屬柱(第一金屬柱315及第二金屬柱315a)外側之拉應力之最大值。如此該介電層312所承受之拉應力可以減少約8%以上，而可避免其破壞或脫層。
參考圖5，顯示本發明封裝結構之第四實施例之剖面示意圖。本實施例之封裝結構5與第三實施例之封裝結構4(圖4)大致相同，其中相同之元件賦予相同之編號。本實施例與第一實施例不同處在於，該晶片30更包括複數個內填銲料27，位於該等金屬柱(第一金屬柱315及第二金屬柱315a)之開口內。亦即，先於該等金屬柱(第一金屬柱315及第二金屬柱315a)之一端開設該開口，之後再填入該內填銲料27。
惟上述實施例僅為說明本發明之原理及其功效，而非用以限制本發明。因此，習於此技術之人士對上述實施例進行修改及變化仍不脫本發明之精神。本發明之權利範圍應如後述之申請專利範圍所列。
1．．．習知封裝結構
2．．．本發明封裝結構之第一實施例
3．．．本發明封裝結構之第二實施例
4．．．本發明封裝結構之第三實施例
5．．．本發明封裝結構之第四實施例
10．．．晶片
11．．．晶片本體
12．．．基板
13．．．導接銲料
14．．．底膠
20．．．晶片
21．．．晶片本體
22．．．基板
23．．．晶片銲墊
27．．．內填銲料
24．．．電性連接體
25．．．底膠
30．．．晶片
31．．．晶片本體
33．．．第一晶片銲墊
33a．．．第二晶片銲墊
111．．．晶片本體之表面
112．．．介電層
113．．．保護層
114．．．球下金屬層
115．．．銅柱
116．．．表面處理層
117．．．晶片本體中心軸
121．．．基板上表面
122．．．銲墊
211．．．晶片本體之表面
212．．．介電層
213．．．保護層
214．．．球下金屬層
215．．．金屬柱
216．．．表面處理層
217．．．晶片本體中心軸
221．．．基板上表面
222．．．基板銲墊
223．．．防銲層
311．．．晶片本體之表面
312．．．介電層
313．．．保護層
314．．．球下金屬層
315．．．第一金屬柱
315a．．．第二金屬柱
316．．．表面處理層
317．．．第一金屬柱之中心軸
317a．．．第二金屬柱之中心軸
318．．．第一開口之中心軸
318a．．．第二開口之中心軸
319．．．晶片本體中心軸
1131．．．開口
2131．．．開口
3131．．．第一開口
3131a．．．第二開口
P1 ．．．第一偏移量
P2 ．．．第二偏移量
圖1顯示習知封裝結構之剖面示意圖；
圖2顯示本發明封裝結構之第一實施例之剖面示意圖；
圖3顯示本發明封裝結構之第二實施例之剖面示意圖；
圖4顯示本發明封裝結構之第三實施例之剖面示意圖；及
圖5顯示本發明封裝結構之第四實施例之剖面示意圖。
2．．．本發明封裝結構之第一實施例
20．．．晶片
21．．．晶片本體
22．．．基板
23．．．晶片銲墊
24．．．電性連接體
25．．．底膠
211．．．晶片本體之表面
212．．．介電層
213．．．保護層
214．．．球下金屬層
215．．．金屬柱
216．．．表面處理層
217．．．晶片本體中心軸
221．．．基板上表面
222．．．基板銲墊
223．．．防銲層
2131．．．開口

Claims (20)

  1. 一種具有金屬柱之晶片，包括：一晶片本體，具有一表面；一晶片銲墊，位於該表面；一保護層，鄰接於該晶片本體之表面，該保護層具有至少一開口，該開口具有一第一直徑並曝露出該晶片銲墊；及至少一金屬柱，對應該保護層之開口與該晶片銲墊電性連接，該金屬柱具有一第二直徑，其中該第二直徑/第一直徑之比值係大於或等於2。
  2. 如請求項1之晶片，更包括一介電層，位於該晶片本體之表面及該保護層之間，其中該介電層之介電常數小於2.5。
  3. 如請求項2之晶片，其中該介電層具有奈米等級空孔之微結構。
  4. 如請求項1之晶片，更包括一球下金屬層(UBM)，位於該保護層之開口，且該金屬柱係位於該球下金屬層上；一表面處理層，位於該金屬柱之一端面，且與一電性連接體連接，該電性連接體之融點較金屬柱為低。
  5. 如請求項1之晶片，更包括一內填銲料，位於該金屬柱之一開口內。
  6. 一種具有金屬柱之晶片，包括：一晶片本體，具有一表面；複數個晶片銲墊，位於該表面；一保護層，鄰接於該晶片本體之表面，該保護層具有複數個開口，該等開口並曝露出該等晶片銲墊；及複數個金屬柱，對應該等開口，其中距離該晶片本體中央越遠之金屬柱之中心軸與其所對應之該開口之中心軸之偏移量越大，且該開口之中心軸係位於該金屬柱之中心軸與該晶片本體中央之間。
  7. 如請求項6之晶片，更包括一介電層，位於該晶片本體之表面及該保護層之間，其中該介電層之介電常數小於2.5。
  8. 如請求項7之晶片，其中該介電層具有奈米等級空孔之微結構。
  9. 如請求項6之晶片，更包括複數個球下金屬層(UBM)，位於該等開口，且該等金屬柱係位於該等球下金屬層上。
  10. 如請求項6之晶片，更包括複數個內填銲料，位於每一金屬柱之一開口內。
  11. 如請求項6之晶片，其中該等開口包括一第一開口及一第二開口，該等金屬柱包括一第一金屬柱及一第二金屬柱，該第一金屬柱係對應該第一開口，該第二金屬柱係對應該第二開口，第一金屬柱之中心軸與該第一開口之中心軸間具有一第一偏移量，第二金屬柱之中心軸與該第二開口之中心軸間具有一第二偏移量，該第二金屬柱係位於該第一金屬柱與該晶片本體中央之間，且該第一偏移量係大於第二偏移量。
  12. 如請求項6之晶片，其中每一開口具有一第一直徑，每一金屬柱具有一第二直徑，且該第二直徑/第一直徑之比值係大於或等於2。
  13. 一種具有金屬柱之晶片之封裝結構，包括：一基板，具有一上表面及一基板銲墊鄰接於該基板之上表面；至少一導接銲料，位於該基板銲墊上；及一晶片，位於該導接銲料上，該晶片包括：一晶片本體，具有一表面；一晶片銲墊，位於該表面；一保護層，鄰接於該晶片本體之表面，該保護層具有至少一開口，該開口具有一第一直徑並曝露出該晶片銲墊；及至少一金屬柱，對應該保護層之開口且電性連接該導接銲料及該晶片銲墊，該金屬柱具有一第二直徑，其中該第二直徑/第一直徑之比值係大於或等於2。
  14. 如請求項13之封裝結構，其中該晶片更包括一介電層，位於該晶片本體之表面及該保護層之間，其中該介電層之介電常數小於2.5。
  15. 如請求項14之封裝結構，其中該介電層具有奈米等級空孔之微結構。
  16. 一種具有金屬柱之晶片之封裝結構，包括：一基板，具有一上表面及一基板銲墊鄰接於該基板之上表面；複數個導接銲料，鄰接於該基板之上表面；及一晶片，位於該等導接銲料上，該晶片包括：一晶片本體，具有一表面；複數個晶片銲墊，位於該表面；一保護層，鄰接於該晶片本體之表面，該保護層具有複數個開口並曝露出該等晶片銲墊；及複數個金屬柱，對應該等開口且電性連接該等導接銲料及該等晶片銲墊，其中距離該晶片本體中央越遠之金屬柱之中心軸與其所對應之該開口之中心軸之偏移量越大，且該開口之中心軸係位於該金屬柱之中心軸與該晶片本體中央之間。
  17. 如請求項16之封裝結構，其中該晶片更包括一介電層，位於該晶片本體之表面及該保護層之間，其中該介電層之介電常數小於2.5。
  18. 如請求項17之封裝結構，其中該介電層具有奈米等級空孔之微結構。
  19. 如請求項17之封裝結構，其中該等開口包括一第一開口及一第二開口，該等金屬柱包括一第一金屬柱及一第二金屬柱，該第一金屬柱係對應該第一開口，該第二金屬柱係對應該第二開口，第一金屬柱之中心軸與該第一開口之中心軸間具有一第一偏移量，第二金屬柱之中心軸與該第二開口之中心軸間具有一第二偏移量，該第二金屬柱係位於該第一金屬柱與該晶片本體中央之間，且該第一偏移量係大於第二偏移量。
  20. 如請求項17之封裝結構，其中每一開口具有一第一直徑，每一金屬柱具有一第二直徑，且該第二直徑/第一直徑之比值係大於或等於2。
TW099132517A 2010-09-27 2010-09-27 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構 TWI478303B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW099132517A TWI478303B (zh) 2010-09-27 2010-09-27 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
US13/084,879 US8698307B2 (en) 2010-09-27 2011-04-12 Semiconductor package with integrated metal pillars and manufacturing methods thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW099132517A TWI478303B (zh) 2010-09-27 2010-09-27 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構

Publications (2)

Publication Number Publication Date
TW201214642A TW201214642A (en) 2012-04-01
TWI478303B true TWI478303B (zh) 2015-03-21

Family

ID=45869802

Family Applications (1)

Application Number Title Priority Date Filing Date
TW099132517A TWI478303B (zh) 2010-09-27 2010-09-27 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構

Country Status (2)

Country Link
US (1) US8698307B2 (zh)
TW (1) TWI478303B (zh)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI445147B (zh) 2009-10-14 2014-07-11 日月光半導體製造股份有限公司 半導體元件
TWI451546B (zh) 2010-10-29 2014-09-01 日月光半導體製造股份有限公司 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8980694B2 (en) * 2011-09-21 2015-03-17 Powertech Technology, Inc. Fabricating method of MPS-C2 package utilized form a flip-chip carrier
US8729699B2 (en) 2011-10-18 2014-05-20 Taiwan Semiconductor Manufacturing Company, Ltd. Connector structures of integrated circuits
US20130299989A1 (en) * 2012-05-10 2013-11-14 International Business Machines Corporation Chip connection structure and method of forming
US8624404B1 (en) * 2012-06-25 2014-01-07 Advanced Micro Devices, Inc. Integrated circuit package having offset vias
US8884443B2 (en) 2012-07-05 2014-11-11 Advanced Semiconductor Engineering, Inc. Substrate for semiconductor package and process for manufacturing
US8686568B2 (en) 2012-09-27 2014-04-01 Advanced Semiconductor Engineering, Inc. Semiconductor package substrates having layered circuit segments, and related methods
US10014248B2 (en) * 2014-06-27 2018-07-03 Sony Corporation Semiconductor device with less positional deviation between aperture and solder
JP6544354B2 (ja) * 2014-06-27 2019-07-17 ソニー株式会社 半導体装置の製造方法
US10468363B2 (en) 2015-08-10 2019-11-05 X-Celeprint Limited Chiplets with connection posts
US10103069B2 (en) 2016-04-01 2018-10-16 X-Celeprint Limited Pressure-activated electrical interconnection by micro-transfer printing
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US10643965B2 (en) 2016-05-25 2020-05-05 Taiwan Semiconductor Manufacturing Company, Ltd. Structure and method of forming a joint assembly
US10222698B2 (en) 2016-07-28 2019-03-05 X-Celeprint Limited Chiplets with wicking posts
US11064609B2 (en) 2016-08-04 2021-07-13 X Display Company Technology Limited Printable 3D electronic structure
US10756040B2 (en) 2017-02-13 2020-08-25 Mediatek Inc. Semiconductor package with rigid under bump metallurgy (UBM) stack
US11749616B2 (en) 2017-10-05 2023-09-05 Texas Instruments Incorporated Industrial chip scale package for microelectronic device
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
KR102743042B1 (ko) * 2020-02-24 2024-12-16 에스케이하이닉스 주식회사 적층 반도체 칩을 포함하는 반도체 패키지 및 그 제조 방법
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
US12334463B2 (en) * 2022-06-30 2025-06-17 Nanya Technology Corporation Semiconductor structure having copper pillar within solder bump and manufacturing method thereof

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071573B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar
US20080088019A1 (en) * 2001-03-05 2008-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US20080308934A1 (en) * 2007-04-23 2008-12-18 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance
US7579694B2 (en) * 2003-02-18 2009-08-25 Unitive International Limited Electronic devices including offset conductive bumps

Family Cites Families (90)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2032872B2 (de) 1970-07-02 1975-03-20 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zum Herstellen weichlötfähiger Kontakte zum Einbau von Halbleiterbauelementen in Gehäuse
JPS54128669A (en) 1978-03-29 1979-10-05 Nippon Denso Co Ltd Flip chip element
US4341594A (en) 1981-02-27 1982-07-27 General Electric Company Method of restoring semiconductor device performance
JPS60217646A (ja) 1984-04-13 1985-10-31 Toshiba Corp バンプ電極形半導体装置の製造方法
JPH0697663B2 (ja) 1986-01-10 1994-11-30 沖電気工業株式会社 半導体素子の製造方法
US4845542A (en) 1987-03-19 1989-07-04 Unisys Corporation Interconnect for layered integrated circuit assembly
JPH01123440A (ja) 1987-11-07 1989-05-16 Mitsubishi Electric Corp 半導体装置
JPH04144143A (ja) 1990-10-05 1992-05-18 Oki Electric Ind Co Ltd 半導体素子の接続方法
JP3198555B2 (ja) 1991-10-14 2001-08-13 株式会社デンソー 半導体装置の実装方法
JP2869907B2 (ja) 1991-11-28 1999-03-10 カシオ計算機株式会社 半導体装置の接続構造
JP3120566B2 (ja) 1992-05-12 2000-12-25 株式会社デンソー 半導体装置におけるバンプ電極形成方法
JP2716336B2 (ja) 1993-03-10 1998-02-18 日本電気株式会社 集積回路装置
US5466635A (en) 1994-06-02 1995-11-14 Lsi Logic Corporation Process for making an interconnect bump for flip-chip integrated circuit including integral standoff and hourglass shaped solder coating
US5503286A (en) 1994-06-28 1996-04-02 International Business Machines Corporation Electroplated solder terminal
US5656858A (en) 1994-10-19 1997-08-12 Nippondenso Co., Ltd. Semiconductor device with bump structure
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JPH0982760A (ja) 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
JP2751912B2 (ja) 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US5790377A (en) 1996-09-12 1998-08-04 Packard Hughes Interconnect Company Integral copper column with solder bump flip chip
JPH10125685A (ja) 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
US6013571A (en) 1997-06-16 2000-01-11 Motorola, Inc. Microelectronic assembly including columnar interconnections and method for forming same
JPH1174413A (ja) 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6642136B1 (en) 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US5943597A (en) 1998-06-15 1999-08-24 Motorola, Inc. Bumped semiconductor device having a trench for stress relief
JP3420703B2 (ja) 1998-07-16 2003-06-30 株式会社東芝 半導体装置の製造方法
US6103552A (en) 1998-08-10 2000-08-15 Lin; Mou-Shiung Wafer scale packaging scheme
US6998711B1 (en) 1998-08-14 2006-02-14 Micron Technology, Inc. Method of forming a micro solder ball for use in C4 bonding process
JP3516592B2 (ja) 1998-08-18 2004-04-05 沖電気工業株式会社 半導体装置およびその製造方法
JP2000091371A (ja) 1998-09-11 2000-03-31 Seiko Epson Corp 半導体装置およびその製造方法
GB2344550A (en) 1998-12-09 2000-06-14 Ibm Pad design for electronic package
JP3346320B2 (ja) 1999-02-03 2002-11-18 カシオ計算機株式会社 半導体装置及びその製造方法
JP2000269387A (ja) 1999-03-15 2000-09-29 Fujitsu Ltd 半導体封止用樹脂及びこれを用いた半導体装置
JP3446825B2 (ja) 1999-04-06 2003-09-16 沖電気工業株式会社 半導体装置およびその製造方法
KR100345035B1 (ko) 1999-11-06 2002-07-24 한국과학기술원 무전해 도금법을 이용한 고속구리배선 칩 접속용 범프 및 ｕｂｍ 형성방법
US6281106B1 (en) 1999-11-25 2001-08-28 Delphi Technologies, Inc. Method of solder bumping a circuit component
JP4144143B2 (ja) 2000-01-14 2008-09-03 凸版印刷株式会社 反射防止フィルムもしくはシート
US6578754B1 (en) 2000-04-27 2003-06-17 Advanpack Solutions Pte. Ltd. Pillar connections for semiconductor chips and method of manufacture
US6592019B2 (en) 2000-04-27 2003-07-15 Advanpack Solutions Pte. Ltd Pillar connections for semiconductor chips and method of manufacture
US6362087B1 (en) 2000-05-05 2002-03-26 Aptos Corporation Method for fabricating a microelectronic fabrication having formed therein a redistribution structure
US6378759B1 (en) 2000-07-18 2002-04-30 Chartered Semiconductor Manufacturing Ltd. Method of application of conductive cap-layer in flip-chip, COB, and micro metal bonding
JP2002043352A (ja) 2000-07-27 2002-02-08 Nec Corp 半導体素子とその製造方法および半導体装置
US6818545B2 (en) 2001-03-05 2004-11-16 Megic Corporation Low fabrication cost, fine pitch and high reliability solder bump
JP3939504B2 (ja) 2001-04-17 2007-07-04 カシオ計算機株式会社 半導体装置並びにその製造方法および実装構造
US6732913B2 (en) 2001-04-26 2004-05-11 Advanpack Solutions Pte Ltd. Method for forming a wafer level chip scale package, and package formed thereby
US6599775B2 (en) 2001-05-18 2003-07-29 Advanpack Solutions Pte Ltd Method for forming a flip chip semiconductor package, a semiconductor package formed thereby, and a substrate therefor
US6510976B2 (en) 2001-05-18 2003-01-28 Advanpack Solutions Pte. Ltd. Method for forming a flip chip semiconductor package
US6413851B1 (en) 2001-06-12 2002-07-02 Advanced Interconnect Technology, Ltd. Method of fabrication of barrier cap for under bump metal
TW544901B (en) * 2001-06-13 2003-08-01 Matsushita Electric Industrial Co Ltd Semiconductor device and manufacture thereof
US6683375B2 (en) 2001-06-15 2004-01-27 Fairchild Semiconductor Corporation Semiconductor die including conductive columns
US6550666B2 (en) 2001-08-21 2003-04-22 Advanpack Solutions Pte Ltd Method for forming a flip chip on leadframe semiconductor package
US20030116860A1 (en) 2001-12-21 2003-06-26 Biju Chandran Semiconductor package with low resistance package-to-die interconnect scheme for reduced die stresses
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
TW530402B (en) 2002-03-01 2003-05-01 Advanced Semiconductor Eng Bump process
JP2005520339A (ja) 2002-03-12 2005-07-07 フェアチャイルド セミコンダクター コーポレーション ウエハレベルのコーティングされた銅スタッドバンプ
US6740577B2 (en) 2002-05-21 2004-05-25 St Assembly Test Services Pte Ltd Method of forming a small pitch torch bump for mounting high-performance flip-flop devices
US6756671B2 (en) 2002-07-05 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Microelectronic device with a redistribution layer having a step shaped portion and method of making the same
US6929981B2 (en) 2002-09-06 2005-08-16 Advanpack Solutions Pte, Ltd. Package design and method of manufacture for chip grid array
US6734039B2 (en) 2002-09-06 2004-05-11 Advanpack Solutions Pte Ltd. Semiconductor chip grid array package design and method of manufacture
US6750082B2 (en) 2002-09-13 2004-06-15 Advanpack Solutions Pte. Ltd. Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP4126389B2 (ja) 2002-09-20 2008-07-30 カシオ計算機株式会社 半導体パッケージの製造方法
US7087458B2 (en) 2002-10-30 2006-08-08 Advanpack Solutions Pte. Ltd. Method for fabricating a flip chip package with pillar bump and no flow underfill
US7008867B2 (en) 2003-02-21 2006-03-07 Aptos Corporation Method for forming copper bump antioxidation surface
US7276801B2 (en) 2003-09-22 2007-10-02 Intel Corporation Designs and methods for conductive bumps
JP4119866B2 (ja) * 2004-05-12 2008-07-16 富士通株式会社 半導体装置
US7361990B2 (en) 2005-03-17 2008-04-22 Taiwan Semiconductor Manufacturing Company, Ltd. Reducing cracking of high-lead or lead-free bumps by matching sizes of contact pads and bump pads
CN100382291C (zh) 2005-05-17 2008-04-16 矽品精密工业股份有限公司 半导体装置及其制法
US7391112B2 (en) 2005-06-01 2008-06-24 Intel Corporation Capping copper bumps
US7314819B2 (en) 2005-06-30 2008-01-01 Intel Corporation Ball-limiting metallurgies, solder bump compositions used therewith, packages assembled thereby, and methods of assembling same
KR101134168B1 (ko) 2005-08-24 2012-04-09 삼성전자주식회사 반도체 칩 및 그 제조 방법과, 그를 이용한 표시 패널 및그 제조 방법
TW200711154A (en) 2005-09-08 2007-03-16 Advanced Semiconductor Eng Flip-chip packaging process
TWI295498B (en) 2005-09-30 2008-04-01 Siliconware Precision Industries Co Ltd Semiconductor element with conductive bumps and fabrication method thereof
TWI287846B (en) 2006-03-17 2007-10-01 Advanced Semiconductor Eng Method for forming metal bumps
JP2006279062A (ja) 2006-05-25 2006-10-12 Nec Corp 半導体素子および半導体装置
JP2008047667A (ja) 2006-08-14 2008-02-28 Fujifilm Corp 固体撮像素子及びその製造方法並びに固体撮像素子用半導体ウェハ
EP2122682B1 (en) 2006-12-21 2019-05-08 ABB Research LTD Semiconductor module
US7727876B2 (en) 2006-12-21 2010-06-01 Stats Chippac, Ltd. Semiconductor device and method of protecting passivation layer in a solder bump process
US20080308932A1 (en) * 2007-06-12 2008-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor package structures
US7855397B2 (en) 2007-09-14 2010-12-21 Nextreme Thermal Solutions, Inc. Electronic assemblies providing active side heat pumping
US8269345B2 (en) 2007-10-11 2012-09-18 Maxim Integrated Products, Inc. Bump I/O contact for semiconductor device
US7642135B2 (en) 2007-12-17 2010-01-05 Skyworks Solutions, Inc. Thermal mechanical flip chip die bonding
JP5315339B2 (ja) 2008-04-30 2013-10-16 クラリオン株式会社 地図表示装置および地図表示方法
US20090289360A1 (en) 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing
JP5109820B2 (ja) 2008-06-06 2012-12-26 タイヨーエレック株式会社 遊技機システム
JP2010109032A (ja) * 2008-10-29 2010-05-13 Fujitsu Microelectronics Ltd 半導体装置の製造方法
US7982311B2 (en) 2008-12-19 2011-07-19 Intel Corporation Solder limiting layer for integrated circuit die copper bumps
US8143098B2 (en) 2009-03-25 2012-03-27 Stats Chippac Ltd. Integrated circuit packaging system with interposer and method of manufacture thereof
TW201113962A (en) 2009-10-14 2011-04-16 Advanced Semiconductor Eng Chip having metal pillar structure
TWI445147B (zh) 2009-10-14 2014-07-11 日月光半導體製造股份有限公司 半導體元件
JP5152376B2 (ja) 2011-07-27 2013-02-27 Ｊｆｅスチール株式会社 小径電縫鋼管の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7071573B1 (en) * 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar
US20080088019A1 (en) * 2001-03-05 2008-04-17 Megica Corporation Structure and manufacturing method of a chip scale package
US7579694B2 (en) * 2003-02-18 2009-08-25 Unitive International Limited Electronic devices including offset conductive bumps
US20080308934A1 (en) * 2007-04-23 2008-12-18 Flipchip International, Llc Solder bump interconnect for improved mechanical and thermo-mechanical performance

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Packaging assessment of porous ultra low-k materials; Michelle Rasco, et al; pp.113-115; IEEE 2002 JSR LKD-5109; Low k challenges beyond 100nm; NCAVS-TFUG; Oct. 16, 2000 *

Also Published As

Publication number Publication date
US8698307B2 (en) 2014-04-15
US20120074532A1 (en) 2012-03-29
TW201214642A (en) 2012-04-01

Similar Documents

Publication Publication Date Title
TWI478303B (zh) 具有金屬柱之晶片及具有金屬柱之晶片之封裝結構
US8957524B2 (en) Pillar structure for use in packaging integrated circuit products and methods of making such a pillar structure
CN102456664B (zh) 用于低应力芯片封装件的向心布局
TWI499021B (zh) 半導體元件及其製造方法
CN107808855A (zh) 芯片封装结构及其制造方法
CN102915986B (zh) 芯片封装结构
US8431478B2 (en) Solder cap bump in semiconductor package and method of manufacturing the same
CN103094260A (zh) 层叠封装器件及封装半导体管芯的方法
CN102903689A (zh) 新凸块结构
TW201417198A (zh) 半導體元件的接合結構及半導體元件的製造方法
US9356008B2 (en) Semiconductor package and fabrication method thereof
TWI451546B (zh) 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
CN102931101B (zh) 芯片封装方法
JP2018129475A (ja) 半導体装置及びその製造方法
CN104282637B (zh) 倒装芯片半导体封装结构
CN104022090B (zh) 半导体接合结构及方法，以及半导体芯片
CN105428251A (zh) 半导体堆叠封装方法
CN102931158A (zh) 芯片封装结构
TWI500129B (zh) 半導體覆晶接合結構及方法
TWI741090B (zh) 半導體裝置及其製造方法
JP2010040782A (ja) 半導体装置及びその製造方法
CN102064135B (zh) 具有金属柱的芯片及具有金属柱的芯片的封装结构
CN102064162A (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法
TW202010078A (zh) 電子封裝件及其製法
CN1996564A (zh) 封装方法及其结构