[go: up one dir, main page]

DE10344641B4 - Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät - Google Patents

Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät Download PDF

Info

Publication number
DE10344641B4
DE10344641B4 DE10344641A DE10344641A DE10344641B4 DE 10344641 B4 DE10344641 B4 DE 10344641B4 DE 10344641 A DE10344641 A DE 10344641A DE 10344641 A DE10344641 A DE 10344641A DE 10344641 B4 DE10344641 B4 DE 10344641B4
Authority
DE
Germany
Prior art keywords
signal
interface
external
semiconductor device
comparison
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10344641A
Other languages
English (en)
Other versions
DE10344641A1 (de
Inventor
Thorsten Bucksch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE10344641A priority Critical patent/DE10344641B4/de
Priority to US10/948,741 priority patent/US7317323B2/en
Publication of DE10344641A1 publication Critical patent/DE10344641A1/de
Application granted granted Critical
Publication of DE10344641B4 publication Critical patent/DE10344641B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31901—Analysis of tester Performance; Tester characterization
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G01R31/3191—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen (103a, 103b, 103c, 103d), welches die Schritte aufweist:
a) Anlegen eines Signals (Ue), dessen Qualität getestet werden soll, an einen Anschluß (4a) eines Halbleiter-Bauelements (103a, 103b, 103c, 103d);
b) Anlegen eines einen bestimmten Spannungspegel aufweisenden Vergleichssignals (Vinterface,external) an einen weiteren Anschluß (14b) des Halbleiter-Bauelements (103a, 103b, 103c, 103d);
c) Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external);
d) Ändern der Höhe des Spannungspegels des Vergleichssignals (Vinterface,external);
e) Erneutes Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external);
f) Ändern der Höhe des Spannungspegels des Vergleichssignals (Vinterface,external) auf eine von der bei den Schritten b) und d) verwendeten Vergleichssignal-Spannungspegel-Höhe unterschiedliche Höhe;
g) Erneutes Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external).

Description

  • Die Erfindung betrifft ein Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie ein Test-Gerät zur Durchführung des Verfahrens.
  • Halbleiter-Bauelemente, z.B. entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise, Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) und Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMs, insbesondere SRAMs und DRAMs), etc. werden im Verlauf des Herstellprozesses umfangreichen Tests unterzogen.
  • Zur gemeinsamen Herstellung von jeweils einer Vielzahl von (i.A. identischen) Halbleiter-Bauelementen wird jeweils ein sog. Wafer (d.h. eine dünne, aus einkristallinem Silizium bestehende Scheibe) verwendet. Der Wafer wird entsprechend bearbeitet (z.B. nacheinander einer Vielzahl von Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und Implantations-Prozess-Schritten, etc. unterzogen), und daraufhin z.B. zersägt (oder z.B. geritzt, und gebrochen), so dass dann die einzelnen Bauelemente zur Verfügung stehen.
  • Bei der Herstellung von Halbleiter-Bauelementen (z.B. von DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher), insbesondere von DDR-DRAMs (Double Data Rate – DRAMs bzw. DRAMs mit doppelter Datenrate)) können – noch bevor am Wafer sämtliche gewünschten, o.g. Bearbeitungsschritte durchgeführt wurden – (d.h. bereits in einem halbfertigen Zustand der Halbleiter-Bauelemente) an einer oder mehreren Test-Stationen mit Hilfe eines oder mehrerer Testgeräte die (noch auf dem Wafer befindlichen, halbfertigen) Bauelemente entsprechenden Testverfahren unterzogen werden (z.B. sog. Kerf-Messungen am Waferritzrahmen).
  • Nach der Fertigstellung der Halbleiter-Bauelemente (d.h. nach der Durchführung sämtlicher der o.g. Wafer-Bearbeitungsschritte) werden die Halbleiter-Bauelemente an einer oder mehreren (weiteren) Test-Stationen weiteren Testverfahren unterzogen – beispielsweise können mit Hilfe entsprechender (weiterer) Testgeräte die – noch auf dem Wafer befindlichen, fertiggestellten – Bauelemente entsprechend getestet werden („Scheibentests").
  • Nach dem Zersägen (bzw. dem Ritzen, und Brechen) des Wafers werden die – dann einzeln zur Verfügung stehenden – Bauelemente jeweils einzeln in sog. Carrier (d.h. eine entsprechende Umverpackung) geladen, woraufhin die – in die Carrier geladenen – Halbleiter-Bauelemente an einer oder mehreren (weiteren) Test-Stationen entsprechenden weiteren Testverfahren unterzogen werden können.
  • Auf entsprechende Weise können ein oder mehrere weitere Tests (an entsprechenden weiteren Test-Stationen, und unter Verwendung entsprechender, weiterer Testgeräte) z.B. nach dem Einbau der Halbleiter-Bauelemente in die entsprechenden Halbleiter-Bauelement-Gehäuse durchgeführt werden, und/oder z.B. nach dem Einbau der Halbleiter-Bauelement-Gehäuse (samt den darin jeweils eingebauten Halbleiter-Bauelementen) in entsprechende elektronische Module (sog. Modultests).
  • Beim Testen von Halbleiter-Bauelementen (z.B. bei den o.g. Scheibentests, beim Test von in entsprechende Gehäuse eingebauten Bauelementen, bei den o.g. Modultests, etc., etc.) können z.B. jeweils sog. „DC-Test", und/oder z.B. sog. „AC-Tests" eingesetzt werden.
  • Bei einem DC-Test kann vom jeweiligen Testgerät als Testsignal an einen entsprechenden Anschluß eines zu testenden Halbleiter-Bauelements eine Spannung (oder Strom) bestimmter – insbesondere gleichbleibender – Höhe angelegt werden, und dann vom Testgerät die Höhe von – sich ergebenden – Strömen (bzw. Spannungen) gemessen werden – insbesondere überprüft werden, ob diese Ströme (bzw. Spannungen) innerhalb vorbestimmter, gewünschter Grenzwerte liegen.
  • Demgegenüber können bei einem AC-Test vom jeweiligen Testgerät als Testsignal an entsprechende Anschlüsse eines Halbleiter-Bauelements beispielsweise – in der Höhe wechselnde – Spannungen (oder Ströme) angelegt werden, insbesondere entsprechende Test-Muster-Signale, mit deren Hilfe am jeweiligen Halbleiter-Bauelement entsprechende Funktionstest durchgeführt werden können.
  • Mit Hilfe der o.g. Testverfahren können defekte Halbleiter-Bauelemente identifiziert, und dann aussortiert (oder teilweise auch repariert) werden.
  • Dabei muß – insbesondere bei der Verwendung hochfrequenter (AC-)Testsignale – sichergestellt sein, dass die vom jeweiligen Testgerät ausgegebenen, mittels einer entsprechenden Test-Leitung dem jeweiligen Halbleiter-Bauelement-Anschluß zugeführten Signale nicht durch z.B. Reflexionen, Übersprechen, durch die Kontakt-Induktivität hervorgerufene Signal-Verformung, etc. (zu stark) verfälscht sind, d.h., dass die Qualität der Testsignale den jeweiligen Anforderungen genügt.
  • Die Überprüfung der Signalqualität des am jeweiligen Halbleiter-Bauelement-Anschluß anliegenden Testsignals ist schwierig.
  • Signal-Test-Verfahren sind bspw. aus der US 2003 0046 624 A1 und der DE 101 07 180 A1 bekannt.
  • Wird das am jeweiligen Halbleiter-Bauelement-Anschluß anliegende, vom jeweiligen Testgerät ausgegebene Testsignal zur Beurteilung der Signalqualität z.B. mittels einer zusätzlichen, externen Prüfleitung einem entsprechenden Signal-Messgerät zugeführt (oder z.B. an das Testgerät rückgeführt), werden durch die – zusätzliche – Prüfleitung (und das daran angeschlossene Gerät) die elektrischen Eigenschaften des Halbleiter-Bauelement-Anschlusses verändert, und damit das zu messende bzw. zu beurteilende Testsignal verfälscht.
    •
  • Die Erfindung hat zur Aufgabe, ein neuartiges Signal-Test-Verfahren sowie ein neuartiges Test-Gerät zum Testen von Halbleiter-Bauelementen zur Verfügung zu stellen.
  • Sie erreicht dieses und weitere Ziele durch die Gegenstände der Ansprüche 1 und 11.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Gemäß einem Grundgedanken der Erfindung wird ein Signal-Test-Verfahren, insbesondere zur Verwendung beim Test von Halbleiter-Bauelementen bereitgestellt, welches den Schritt aufweist:
    • a) Anlegen eines Signals (Ue), dessen Qualität getestet werden soll, an einen Anschluß eines Halbleiter-Bauelements, dadurch gekennzeichnet, dass das Verfahren zusätzlich die Schritte aufweist:
    • b) Anlegen eines einen bestimmten Spannungspegel aufweisenden Vergleichssignals (Vinterface,external) an einen weiteren Anschluß des Halbleiter-Bauelements;
    • c) Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external);
    • d) Ändern der Höhe des Spannungspegels des Vergleichssignals (Vinterface,external); und
    • e) Erneutes Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external);
    • f) Ändern der Höhe des Spannungspegels des Vergleichssignals (Vinterface,external) auf eine von der bei den Schritten b) und d) verwendeten Vergleichssignal-Spannungspegel-Höhe unterschiedliche Höhe;
    • g) Erneutes Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external)
  • Vorteilhaft wird beim Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external) jeweils ermittelt, ob die Höhe des Vergleichssignals-Spannungspegels größer oder kleiner ist als die Höhe des Spannungspegels des Signals (Ue).
  • Bevorzugt werden – insbesondere bei zunächst im wesentlichen konstanter Spannungspegel-Höhe des Signals (Ue) – eine Vielzahl weiterer, den Schritten d) und e) bzw. f) und g) entsprechende Verfahrensschritte durchgeführt.
  • Entsprechend werden dann, wenn sich der Zustand des am Anschluß des Halbleiter-Bauelements angelegten Signals (Ue) – ggf. mehrfach – geändert hat (d.h. bei geänderter Spannungspegel-Höhe des Signals (Ue)) den o.g. Schritten d) und e) bzw. f) und g) entsprechende Verfahrensschritte durchgeführt, etc.
  • Dadurch kann auf exakte Weise der Signalverlauf des am o.g. Anschluß des Halbleiter-Bauelements anliegenden Signals (Ue) ermittelt bzw. gemessen werden, ohne dass durch die Messung die elektrischen Eigenschaften des Halbleiter-Bauelement-Anschlusses verändert, und damit das zu messende bzw. zu beurteilende Signal (Ue) verfälscht werden.
  • Im folgenden wird die Erfindung anhand eines Ausführungsbeispiels und der beigefügten Zeichnung näher erläutert. In der Zeichnung zeigt:
  • 1 eine schematische Darstellung einer auf einem Halbleiter-Bauelement angeordneten Schaltungs-Einrichtung zum Durchführen eines Signal-Test-Verfahrens gemäß einem Ausführungsbeispiel der Erfindung;
  • 2a eine schematische Darstellung von bei der Halbleiter-Bauelement-Fertigung von entsprechenden Halbleiter-Bauelementen durchlaufenen Stationen, und mehreren, an den jeweiligen Stationen vorgesehenen Testgeräten;
  • 2b eine schematische Darstellung von weiteren bei der Halbleiter-Bauelement- Fertigung von entsprechenden Halbleiter-Bauelementen durchlaufenen Stationen, und mehreren weiteren an den weiteren Stationen vorgesehenen Testgeräten;
  • 3 eine schematische Darstellung eines an dem Halbleiter-Bauelement anliegenden Signals (Ue), dessen Qualität mit dem Signal-Test-Verfahren gemäß dem Ausführungsbeispiel der Erfindung, bzw. mit der in 1 gezeigten Schaltungs-Einrichtung, sowie einem der in den 2a und 2b gezeigten Testgeräte überprüft werden soll;
  • 4 eine schematische Darstellung des bei der Durchführung des Signal-Test-Verfahrens ermittelten Ergebnis-Signals (Ua), bei verschiedenen Spannungspegeln des – zu überprüfenden – Signals (Ue), und verschiedenen Spannungspegeln des jeweils verwendeten Vergleichs-Signals (Vinterface,external); und
  • 5 eine schematische Darstellung eines Bildschirms, an welchem die mit dem Signal-Test-Verfahren erzielten Ergebnisse visualisiert werden.
    •
  • In 2a und 2b sind – auf schematische Weise – einige (von einer Vielzahl weiterer, hier nicht dargestellter) bei der Fertigung von Halbleiter-Bauelementen 103a, 103b, 103c, 103d (bzw. elektronischen Modulen) von entsprechenden Halbleiter-Bauelementen 103a, 103b, 103c, 103d durchlaufenen Stationen A, B, C, D, E, F, G gezeigt.
  • Bei den Halbleiter-Bauelementen 103a, 103b, 103c, 103d kann es sich z.B. um entsprechende, integrierte (analoge bzw. digitale) Rechenschaltkreise handeln, und/oder um Halbleiter-Speicherbauelemente wie z.B. Funktionsspeicher-Bauelemente (PLAs, PALs, etc.) oder Tabellenspeicher-Bauelemente (z.B. ROMs oder RAMS), insbesondere um SRAMs oder DRAMs (hier z.B. um DRAMs (Dynamic Random Access Memories bzw. dynamische Schreib-Lese-Speicher) mit doppelter Datenrate (DDR-DRAMs = Double Data Rate – DRAMs), vorteilhaft um High-Speed DDR-DRAMs).
  • Bei der Herstellung der Halbleiter-Bauelemente 103a, 103b, 103c, 103d wird eine entsprechende Silizium-Scheibe bzw. ein entsprechender Wafer 102 – z.B. an der in 2a gezeigten Station A vor- und nachgeschalteten Stationen (z.B. der – der Station A nachgeschalteten – Station B, sowie einer Vielzahl weiterer, hier nicht dargestellten (der Station A vor- und nachgeschalteten) Stationen) – entsprechenden, herkömmlichen Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und/oder Implantations-Prozess-Schritten, etc. unterzogen.
  • Die Station A dient dazu, die – noch auf dem Wafer 102 befindlichen – Halbleiter-Bauelemente 103a, 103b, 103c, 103d mittels eines Testgeräts 106 einem oder mehreren Testverfahren – z.B. sog. Kerf-Messungen am Waferritzrahmen – zu unterziehen (und zwar – wie aus den Ausführungen oben hervorgeht – noch bevor am Wafer 102 sämtliche gewünschten, o.g. Bearbeitungsschritte durchgeführt wurden (d.h. bereits in einem halbfertigen Zustand der Halbleiter-Bauelemente 103a, 103b, 103c, 103d).
  • Die an der Station A zum Testen der Halbleiter-Bauelemente 103a, 103b, 103c, 103d auf dem Wafer 2 benötigten Spannungen/Ströme bzw. Test-Signale werden von dem Testgerät 106 erzeugt, und mittels einer mit dem Testgerät 106 verbundenen Halbleiter-Bauelement-Testkarte 108 bzw. probecard 108 (genauer: mittels entsprechender, an der probecard 018 vorgesehener Kontakt-Nadeln 109a, 109b) an entsprechende Anschlüsse der Halbleiter-Bauelemente 103a, 103b, 103c, 103d angelegt.
  • Von der Station A aus wird der Wafer 102 (insbesondere auf vollautomatisierte Weise) an die Station B (und von dort aus ggf. an eine Vielzahl weiterer – hier nicht dargestellter – Stationen) weitertransportiert, wo – wie bereits oben erwähnt wurde – der Wafer 102 entsprechenden, weiteren Bearbeitungsschritten (insbesondere entsprechenden Beschichtungs-, Belichtungs-, Ätz-, Diffusions-, und/oder Implantations-Prozess-Schritten, etc.) unterzogen wird, und/oder – entsprechend ähnlich wie an der Station A – entsprechenden, weiteren Testverfahren.
  • Nach der Fertigstellung der Halbleiter-Bauelemente (d.h. nach der Durchführung sämtlicher der o.g. Wafer-Bearbeitungsschritte) wird der Wafer 102 von der entsprechenden – letzten – Bearbeitungs-Station aus (z.B. der Station B, oder den – dieser nachgeschalteten – weiteren Stationen) – insbesondere auf vollautomatisierte Weise – an die nächste Station C weitertransportiert.
  • Die Station C dient dazu, die – noch auf dem Wafer 102 befindlichen, fertigen – Halbleiter-Bauelemente 103a, 103b, 103c, 103d mittels eines Testgeräts 116 einem oder mehreren – weiteren – Testverfahren zu unterziehen (z.B. sog. Scheibentests).
  • Die an der Station C zum Testen der Halbleiter-Bauelemente 103a, 103b, 103c, 103d auf dem Wafer 102 benötigten Spannungen/Ströme bzw. Test-Signale werden von dem Testgerät 116 erzeugt, und mittels einer mit dem Testgerät 116 verbundenen Halbleiter-Bauelement-Testkarte 118 bzw. probecard 118 (genauer: mittels entsprechender, an der probecard 118 vorgesehener Kontakt-Nadeln 119a, 119b) an entsprechende Anschlüsse der Halbleiter-Bauelemente 103a, 103b, 103c, 103d angelegt.
  • Von der Station C aus wird der Wafer 102 (insbesondere auf vollautomatisierte Weise) an die nächste Station D weitertransportiert, und dort (nachdem der Wafer 102 auf an sich bekannte Weise mit einer Folie beklebt wurde) mittels einer entsprechenden Maschine 107 zersägt (oder z.B. geritzt, und gebrochen), so dass dann die Halbleiter-Bauelemente 103a, 103b, 103c, 103d – einzeln – zur Verfügung stehen.
  • Vor dem Weitertransport an die Station D kann der Wafer 102 – bzw. die auf diesem befindlichen Bauelemente 103a, 103b, 103c, 103d – noch an einer oder mehreren – der Station C entsprechenden – Stationen einem oder mehreren, weiteren Testverfahren unterzogen werden.
  • Nach dem Zersägen des Wafers 102 an der Station D wird jedes einzelne Bauelement 103a, 103b, 103c, 103d dann (insbesondere – wiederum – vollautomatisch) in einen entsprechenden Carrier 111a, 111b, 111c, 111d bzw. eine entsprechende Umverpackung 111a, 111b, 111c, 111d geladen, und die – in die Carrier 111a, 111b, 111c, 111d geladenen – Halbleiter-Bauelemente 103a, 103b, 103c, 103d an einer oder mehreren (weiteren) Test-Stationen – z.B. der in 2a gezeigten Station E – einem oder mehreren weiteren Testverfahren unterzogen (z.B. sog. Carriertests).
  • Hierzu werden die Carrier 111a, 111b, 111c, 111d in entsprechende – über entsprechende Leitungen 129a, 129b, 129c, 129d mit einem (oder mehreren) entsprechenden Testgerät(en) 126a, 126b, 126c, 126d verbundene – Carrier-Sockel bzw. Carrier-Adapter eingeführt.
  • Die an der Station E zum Testen der Halbleiter-Bauelemente 103a, 103b, 103c, 103d in den Carriern 111a, 111b, 111c, 111d benötigten Spannungen/Ströme bzw. Test-Signale werden von dem (den) Testgerät(en) 126a, 126b, 126c, 126d erzeugt, und über die über die Leitungen 129a, 129b, 129c, 129d mit dem (den) Testgerät(en) 126a, 126b, 126c, 126d verbundenen Carrier-Sockel, und die an diese angeschlossenen Carrier 111a, 111b, 111c, 111d an entsprechende Anschlüsse der Halbleiter-Bauelemente 103a, 103b, 103c, 103d angelegt.
  • Von der Station E aus werden die Halbleiter-Bauelemente 103a, 103b, 103c, 103d (insbesondere auf vollautomatisierte Weise) an eine oder mehrere – hier nicht dargestellte – Station(en) weitertransportiert, wo die Halbleiter-Bauelemente 103a, 103b, 103c, 103d in entsprechende Gehäuse 112a, 112b, 112c, 112d (z.B. entsprechende steck- oder oberflächen-montierbare Bauelement-Gehäuse, etc.) eingebaut werden.
  • Wie in 2b gezeigt ist, werden die – in die Gehäuse 112a, 112b, 112c, 112d montierten – Halbleiter-Bauelemente 103a, 103b, 103c, 103d dann an eine (oder mehrere) weitere Test-Stationen – z.B. die in 2b gezeigte Station F – weitertransportiert, und dort einem oder mehreren weiteren Testverfahren unterzogen.
  • Hierzu werden die Halbleiter-Bauelement-Gehäuse 112a, 112b, 112c, 112d in entsprechende – über entsprechende Leitungen 139a, 139b, 139c, 139d mit einem (oder mehreren) entsprechenden Testgerät(en) 136a, 136b, 136c, 136d verbundene – Bauelement-Gehäuse-Sockel bzw. Bauelement-Gehäuse-Adapter eingeführt.
  • Die an der Station F zum Testen der – in die Gehäuse 112a, 112b, 112c, 112d montierten – Halbleiter-Bauelemente 103a, 103b, 103c, 103d benötigten Spannungen/Ströme bzw. Test-Signale werden von dem (den) Testgerät(en) 136a, 136b, 136c, 136d erzeugt, und über die über die Leitungen 139a, 139b, 139c, 139d mit dem (den) Testgerät(en) 136a, 136b, 136c, 136d verbundenen Gehäuse-Sockel, und die an diese angeschlossenen Bauelement-Gehäuse 112a, 112b, 112c, 112d an entsprechende Anschlüsse der Halbleiter-Bauelemente 103a, 103b, 103c, 103d angelegt.
  • Von der Station F aus können die in die Gehäuse 112a, 112b, 112c, 112d montierten Halbleiter-Bauelemente 103a, 103b, 103c, 103d dann – optional – an eine oder mehrere – hier nicht dargestellte – weitere Station(en) weitertransportiert werden, wo ein entsprechendes Halbleiter-Bauelemente-Gehäuse (z.B. das Gehäuse 112a, mit samt dem darin montierten Halbleiter-Bauelement 103a) – zusammen mit weiteren Bauelementen (analogen bzw. digitalen Rechenschaltkreisen, und/oder Halbleiter-Speicherbauelementen, z.B. PLAs, PALs, ROMs, RAMS, insbesondere SRAMs oder DRAMs, etc.) – an ein entsprechendes elektronisches Modul 113 – z.B. eine Leiterplatte – angeschlossen wird.
  • Wie in 2b gezeigt ist, kann das elektronische Modul 113 (und damit auch die – an das elektronische Modul 113 angeschlossenen (in ein entsprechendes Gehäuse 112a montierten) – Halbleiter-Bauelemente 103a) dann – optional – an eine (oder mehrere) weitere Test-Stationen – z.B. die in 2b gezeigte Station G – weitertransportiert werden, und dort einem oder mehreren weiteren Testverfahren (insbesondere sog. Modultests) unterzogen werden.
  • Die an der Station G zum Testen des Moduls 113 (und damit der darin montierten Halbleiter-Bauelemente 103a) benötigten Spannungen/Ströme bzw. Test-Signale werden z.B. von einem Testgerät 146 erzeugt, und über eine Leitung 149 an das elektronische Modul 113, und somit an die entsprechenden Anschlüsse der entsprechenden darin montierten Halbleiter-Bauelemente 103a angelegt.
  • Bei den o.g. zum Testen der Halbleiter-Bauelemente 103a, 103b, 103c, 103d (z.B. an der Station A, und/oder der Station C, und/oder der Station E, und/oder der Station F, und/oder der Station G, und/oder weiteren – in den Figuren nicht dargestellten – Stationen) verwendeten Testverfahren, bzw. bei den von dem Testgerät 106 und/oder 116, und/oder den Testgeräten 126a, 126b, 126c, 126d und/oder 136a, 136b, 136c, 136d, und/oder dem Testgerät 146, und/oder entsprechenden weiteren – nicht dargestellten – Testgeräten durchgeführten Testverfahren (Kerf-Messungen, Scheibentests, Carriertests, Modultests, etc.) kann es sich jeweils um sog. „DC-Tests", und/oder z.B. jeweils um sog. „AC-Tests" handeln.
  • Mit Hilfe der o.g. Testverfahren können defekte Halbleiter-Bauelemente identifiziert, und dann aussortiert (oder teilweise auch repariert) werden.
  • Dabei muß – insbesondere bei der Verwendung hochfrequenter (AC-) Testsignale – sichergestellt sein, dass die vom jeweiligen Testgerät 106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146 ausgegebenen, an einen entsprechenden Anschluß des des jeweiligen Halbleiter-Bauelements 103a, 103b, 103b angelegten Signale nicht durch z.B. Reflexionen, Übersprechen, durch die Kontakt-Induktivität hervorgerufene Signal-Verformung, etc. (zu stark) verfälscht sind, d.h., dass die Qualität der Testsignale den jeweiligen Anforderungen genügt.
  • In 1 ist eine schematische Darstellung einer auf einem der in den 2a und 2b gezeigten Halbleiter-Bauelemente 103a, 103b, 103 angeordneten Schaltungs-Einrichtung zum Durchführen eines Signal-Test-Verfahrens, insbesondere eines Verfahrens zum Überprüfung der Signalqualität des am jeweiligen Halbleiter-Bauelement-Anschluß anliegenden Testsignals gezeigt.
  • Die Schaltungs-Einrichtung weist einen Signal-Receiver-Schaltungsabschnitt 1 auf, der entsprechend ähnlich wie herkömmliche Signal-Receiver-Schaltungs-Abschnitte von herkömmlichen Halbleiter-Bauelementen aufgebaut ist, und beim vorliegenden Ausführungsbeispiel eine Komparator-Schaltung 2, und eine Signal-Durchschalt-Schaltung 3 aufweist.
  • Ein erster Eingang der Komparator-Schaltung 2 ist über eine Leitung 4a an einen externen Anschluß des Halbleiter-Bauelements 103a, 103b, 1030 angeschlossen (z.B. an ein entsprechendes Pad des Halbleiter-Bauelements 103a, 103b, 103c).
  • An dem Anschluß wird – beim späteren Normalbetrieb des Halbleiter-Bauelements 103a, 103b, 103c – ein herkömmliches, z.B. vom Halbleiter-Bauelement 103a, 103b, 103c entsprechend weiterzuverarbeitendes Eingangssignal (Spannung Ue) angelegt, oder – bei einem Testbetrieb des Halbleiter-Bauelements – ein von einem entsprechenden Testgerät (z.B. den o.g. Testgeräten 106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146) bereitgestelltes Testsignal (Spannung Ue), dessen Qualität mit Hilfe des hier beschriebenen Signal-Test-Verfahrens beurteilt werden kann.
  • Die Komparator-Schaltung 2 weist zwei – parallelgeschaltete – Transistoren 5a, 5b (hier: zwei n-Kanal-MOSFETs 5a, 5b) auf, sowie – in Reihe mit den n-Kanal-MOSFETs 5a, 5b geschaltet – eine (Konstant-) Strom-Quellen-Einrichtung 6, und zwei Widerstände 7a, 7b, die jeweils in Reihe mit einem entsprechenden der zwei n-Kanal-MOSFETs 5a, 5b geschaltet sind.
  • Wie aus 1 weiter hervorgeht, ist der o.g. Halbleiter-Bauelement-Anschluß (bzw. das o.g. Halbleiter-Bauelement-Pad) – über die o.g. Leitung 4a – an ein Gate des n-Kanal-MOSFETs 5a angeschlossen (d.h. an den ersten Eingang der Komparator-Schaltung 2).
  • Der Drain des n-Kanal-MOSFETs 5a ist über eine Leitung 8a an den o.g. – dem n-Kanal-MOSFET 5a zugeordneten – Widerstand 7a angeschlossen.
  • Auf entsprechende Weise ist auch der Drain des – zweiten – n-Kanal-MOSFETs 5b an den entsprechenden, diesem zugeordneten Widerstand 7b angeschlossen (und zwar über eine Leitung 8b).
  • Der Widerstand 7a ist – über eine Leitung 11a -, und der Widerstand 7b ist – über eine Leitung 11b – an eine Leitung 11c angeschlossen, die an einen Plus-Eingang einer Gleichspannungs-Quellen-Einrichtung 12 angeschlossen ist, die eine – z.B. aus einer externen Versorgungsspannung gewonnene – Gleichspannung V_DC bestimmter Höhe, z.B. V_DC = 1,8 V, bereitstellt.
  • Wie aus 1 weiter hervorgeht, sind die Bulk-Anschlüsse der beiden n-Kanal-MOSFETs 5a, 5b über eine Leitung 9a miteinander verbunden, und über eine mit der Leitung 9a verbundene: Leitung 9b an das Masse-Potential angeschlossen.
  • Die Source des n-Kanal-MOSFETs 5a ist über eine Leitung 10a, und eine mit dieser verbundenen Leitung 10c an die Strom-Quellen-Einrichtung 6 angeschlossen.
  • Auf entsprechende Weise ist auch die Source des n-Kanal-MOSFETs 5b mit der Strom-Quellen-Einrichtung 6 verbunden (und zwar über eine Leitung 10b, und die mit dieser verbundene Leitung 10c).
  • Die Strom-Quellen-Einrichtung 6 ist – über eine Leitung 10d – mit dem Masse-Potential verbunden.
  • Das Gate des n-Kanal-MOSFETs 5b (d.h. der zweite Eingang der Komparator-Schaltung 2) ist – wie im folgenden noch genauer erläutert wird – über eine Leitung 4b an eine Umschalt-Einrichtung 13 angeschlossen, mit welcher – wahlweise (und z.B. in Abhängigkeit von einem vom jeweiligen Testgerät bereitgestellten, an einem hier nicht dargestellten Steuereingang der Umschalt-Einrichtung 13 angelegten Steuersignal) – ein elektrischer Kontakt zwischen entweder der Leitung 4b, und einer Leitung 14b, oder zwischen der Leitung 4b, und einer Leitung 14a hergestellt werden kann.
  • Im Normalbetrieb des Halbleiter-Bauelements 103a, 103b, 103b ist – entsprechend dem in 1 veranschaulichten Zustand der Umschalt-Einrichtung 13 – die Leitung 4b (und damit der zweite Eingang der Komparator-Schaltung 2) über die Umschalt-Einrichtung 13 elektrisch mit der Leitung 14a verbunden (und die Leitung 4b elektrisch von der Leitung 14b getrennt).
  • An der Leitung 14a liegt eine – z.B. aus der o.g. externen Versorgungsspannung gewonnene – Gleichspannung Vinterface,internal bestimmter Höhe, z.B. Vinterface,internal = 0,9 V, an (welche – im Normalbetrieb des Halbleiter-Bauelements – über die Umschalt-Einrichtung 13, und die Leitung 4b an den o.g. zweiten Eingang der Komparator-Schaltung 2 weitergeleitet, und dort als – mit der am ersten Eingang der Komparator-Schaltung 2 anliegenden Spannung Ue zu vergleichende – Referenzspannung Vref verwendet wird).
  • Die Höhe der an der Leitung 14a anliegenden Spannung Vinterface,internal ist geringer, z.B. ca. halb so groß, wie die Höhe der an der o.g. Leitung 11c anliegenden, von der Gleichspannungs-Quellen-Einrichtung 12 bereitgestellten Spannung V_DC.
  • Beim Testbetrieb des Halbleiter-Bauelements 103a, 103b, 103b wird – z.B. mittels eines entsprechenden, vom jeweiligen Testgerät 106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146 an den o.g., hier nicht dargestellten Steuereingang der Umschalt-Einrichtung 13 angelegten Steuersignals – die Umschalt-Einrichtung 13 von dem in 1 veranschaulichten Zustand in einen Zustand umgeschaltet, bei der – über die Umschalt-Einrichtung 13 – die Leitung 4b (und damit der zweite Eingang der Komparator-Schaltung 2) elektrisch mit der Leitung 14b verbunden, und die Leitung 4b elektrisch von der Leitung 14a getrennt ist.
  • Die Leitung 14b ist einen weiteren externen Anschluß des Halbleiter-Bauelements 103a, 103b, 103c angeschlossen (bzw. an ein weiteres Halbleiter-Bauelement-Pad).
  • An der Leitung 14b wird, wie im folgenden noch genauer erläutert wird, eine – vom o.g. Testgerät 106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146 (oder alternativ z.B. von einem weiteren, separaten Messgerät) bereitgestellte – Spannung Vinterface,external bestimmter, während der Durchführung des Signal-Test-Verfahrens gezielt wechselnder Höhe Vinterface,external angelegt (z.B. – wie in 4 veranschaulicht – eine Spannung mit zwischen Vinterface,external = 0,5 V und Vinterface,external = 1,5 V variierender Höhe (z.B. zunächst Vinterface,external = 0,50 V, dann Vinterface,external = 0,55 V, dann Vinterface,external = 0,60 V, etc., etc.)).
  • Die an der Leitung 14b anliegende Spannung Vinterface,external wird – beim Testbetrieb des Halbleiter-Bauelements 103a, 103b, 103c, und gemäß den Ausführungen unten – über die Umschalt-Einrichtung 13, und die Leitung 4b an den o.g. zweiten Eingang der Komparator-Schaltung 2 weitergeleitet, und dort dann als – mit der am ersten Eingang der Komparator-Schaltung 2 anliegenden Spannung Ue zu vergleichende – Referenzspannung Vref verwendet.
  • Wie in 1 weiter veranschaulicht ist, ist die mit dem Drain des n-Kanal-MOSFETs 5a verbundene Leitung 8a (und damit der (erste) Ausgang der Komparator-Schaltung 2) über eine Leitung 15 an eine – mit entsprechenden, in der Signal-Durchschalt-Schaltung 3 vorgesehenen Transistoren 17a, 17b (hier: einem p-Kanal-MOSFET 17a, und einem n-Kanal-MOSFET 17b) verbundenen – Leitung 16 angeschlossen (und damit an den Eingang der Signal-Durchschalt-Schaltung 3).
  • Die Leitung 16 ist mit dem Gate des n-Kanal-MOSFETs 17b verbunden, und mit dem Gate des p-Kanal-MOSFETs 17a.
  • Die Source des n-Kanal-MOSFETs 17b ist über eine Leitung 18b an das Masse-Potential angeschlossen, und der Drain des n-Kanal-MOSFETs 17b – über eine Leitung 18c – an den Drain des p-Kanal-MOSFETs 17a.
  • Der Bulk-Anschluß des n-Kanal-MOSFETs 17b ist über eine Leitung 18d mit dem Masse-Potential verbunden.
  • Wie in 1 weiter gezeigt ist, ist die Source des p-Kanal-MOSFETs 17a über eine Leitung 18a (und entsprechend auch der Bulk-Anschluß des p-Kanal-MOSFETs 17a (und zwar über eine Leitung 18e)) an die o.g. Leitung 11c angeschlossen (und damit an die o.g. Gleichspannungs-Quellen-Einrichtung 12).
  • Die – an die Drains der n- und p-Kanal-MOSFETs 17b, 17a angeschlossene – Leitung 18c (und damit der Ausgang der Signal-Durchschalt-Schaltung 3) ist mit einer Leitung 19 verbunden, mit der das von der Signal-Durchschalt-Schaltung 3 (bzw. vom Signal-Receiver-Schaltungsabschnitt 1) an der Leitung 18c ausgegebene Ausgangsignal (Spannung Ua) – zur Weiterverarbeitung – an entsprechende weitere, hier nicht dargestellte, im Halbleiter-Bauelement vorgesehene Schaltungen weitergeleitet wird.
  • Beim Normalbetrieb des Halbleiter-Bauelements 103a, 103b, 103c wird das an der o.g. Leitung 4a (d.h. am Eingang des Signal-Receiver-Schaltungsabschnitts 1 bzw. am (ersten) Eingang der Komparator-Schaltung 2) anliegende Eingangsignal (Spannung Ue) – durch die Komparator-Schaltung 2 – mit der an der Leitung 14a anliegenden, wie oben erläutert beim Normalbetrieb des Halbleiter-Bauelements 103a, 103b, 103c über die Umschalt-Einrichtung 13 an den (zweiten) Eingang der Komparator-Schaltung 2 weitergeleiteten Spannung Vinterface,internal verglichen.
  • Je nachdem, ob die Spannung Ue größer oder kleiner als die – als Referenzspannung Vref verwendete – Spannung Vinterface,internal ist, wird am Ausgang der Komparator-Schaltung 2 (d.h. an der o.g. Leitung 8a, und damit auch an der – mit der Signal-Durchschalt-Schaltung 3 verbundenen – Leitung 15) ein Ausgangs-Signal mit relativ hohem, oder mit relativ niedrigem Pegel ausgegeben (wobei der Pegel des an den Leitungen 8a, 15 ausgegebenen Ausgangs-Signals umso größer bzw. kleiner ist, je größer der Unterschied zwischen den durch die Komparator-Schaltung 2 miteinander verglichenen Spannungen Ue und Vref (bzw. Vinterface,internal) ist.
  • Wie bereits oben erläutert, wird das von der Komparator-Schaltung 2 an der Leitung 8a ausgegebene Ausgangs-Signal – über die Leitung 15 – dem Eingang der Signal-Durchschalt-Schaltung 3 zugeführt.
  • Je nachdem, ob der Pegel des von der Komparator-Schaltung 2 an den Leitungen 8a, 15 angelegten (und – über die Leitung 16 – den Gates der Transistoren 17a, 17b der Signal-Durchschalt-Schaltung 3 zugeführten) Ausgangs-Signals größer, oder kleiner ist, als ein vorbestimmter Schwellwert, wird am Ausgang der Signal-Durchschalt-Schaltung 3 (d.h. an den Leitungen 18c, 19) ein „logisch hohes", oder ein „logisch niedriges" Ausgangsignal (Spannung Ua) ausgegeben (da – abhängig davon, ob das den Gates der Transistoren 17a, 17b zugeführte Ausgangs-Signal der Komparator-Schaltung 2 größer oder kleiner als der vorbestimmte Schwellwert ist – entweder der n-Kanal-MOSFET 17b in einen leitenden, und der p-Kanal-MOSFET 17a in einen gesperrten, oder – umgekehrt – der n-Kanal-MOSFET 17b in einen gesperrten, und der p-Kanal-MOSFET 17a in einen leitenden Zustand gebracht wird).
  • Dadurch wird sichergestellt, dass das am Ausgang der Signal-Durchschalt-Schaltung 3 ausgegebene (gegenüber dem am Eingang der Signal-Durchschalt-Schaltung 3 anliegenden Signal invertierte) Ausgangsignal (Spannung Ua) jeweils „sauber" entweder einen „logisch hohen", oder einen „logisch niedrigen" Signal-Pegel aufweist (und nicht etwa – wie es beim von der Komparator-Schaltung 2 ausgegebenen Ausgangs-Signal 2 der Fall sein kann – einen zwischen einem „logisch hohen" und einem „logisch niedrigen" Pegel liegenden Pegel).
  • Wie bereits oben erläutert, wird – beim Testbetrieb des Halbleiter-Bauelements 103a, 103b, 103c – ein von einem entsprechenden Testgerät 106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146 (bzw. einer entsprechenden Signalausgabeeinrichtung des jeweiligen Testgeräts 106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146) bereitgestelltes Testsignal (Spannung Ue), dessen Qualität mit Hilfe des hier beschriebenen Signal-Test-Verfahrens beurteilt werden kann, an den mit der Leitung 4a verbundenen Anschluß des Halbleiter-Bauelements 103a, 103b, 103c angelegt.
  • Des weiteren wird – beim Testbetrieb des Halbleiter-Bauelements 103a, 103b, 103c – an den mit der Leitung 14b verbundenen weiteren externen Anschluß des Halbleiter-Bauelements 103a, 103b, 103c das o.g. – beim hier beschriebenen Signal-Test-Verfahren als Vergleichs-Signals verwendete – Signal (Vinterface,external) angelegt (z.B. – ebenfalls – vom o.g. Testgerät 106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146 (bzw. einer entsprechenden, weiteren Testgerät-Signalausgabeeinrichtung), oder – alternativ – z.B. von dem bereits oben erwähnten, zusätzlich bereitgestellten, separaten Messgerät), und zwar – wie ebenfalls oben bereits kurz erwähnt – ein Signal mit einem Spannungspegel Vinterface,external bestimmter, während der Durchführung des Signal-Test-Verfahrens gezielt wechselnder Höhe (z.B. – wie in 4 veranschaulicht – eine Spannung mit zwischen Vinterface,external = 0,5 V und Vinterface,external = 1,5 V variierender Höhe).
  • Beispielsweise kann vom entsprechenden Testgerät am o.g. Anschluß zunächst (und wie z.B. in 3 und 4 veranschaulicht z.B. zu einem Zeitpunkt t1,0) eine Spannung Vinterface,external = 0,50 V angelegt werden, und dann (und wie ebenfalls z.B. in 3 und 4 veranschaulicht z.B. zu einem Zeitpunkt t1,1) eine Spannung Vinterface,external = 0,75 V, später dann (z.B. zu einem Zeitpunkt t1,2) eine Spannung Vinterface,external = 1,00 V, daraufhin (z.B. zu einem Zeitpunkt t1,3) eine Spannung Vinterface,external = 1,25 V, und schließlich (z.B. zu einem Zeitpunkt t1,4) eine Spannung Vinterface,external = 1,50 V) – d.h. die Höhe der Spannung Vinterface,external wird z.B. jeweils zu zeitlich äquidistant voneinander beabstandeten Zeitpunkten t1,0, t1,1, t1,2, t1,3, t1,4 etc. geändert (z.B. jeweils erhöht (oder verringert)), und zwar z.B. jeweils schrittweise um im wesentlichen den gleichen Betrag (z.B. um jeweils 0,25 V, oder – vorteilhaft – um jeweils geringere Beträge, z.B. um jeweils weniger als 0,2 V, 0,1 V, oder 0,05 V, etc.).
  • Zu jedem der o.g. Zeitpunkte t1,0, t1,1, t1,2, t1,3, t1,4 wird – entsprechend wie oben für den Normalbetrieb des Halbleiter-Bauelements 103a, 103b, 103c beschrieben – von der Komparator-Schaltung 2 die Höhe der – an der Leitung 4a (d.h. dem ersten Eingang der Komparator-Schaltung 2) anliegenden – Spannung Ue mit der Höhe der über die Umschalt-Einrichtung 13 beim Testbetrieb entsprechend wie oben erläutert an den (zweiten) Eingang der Komparator-Schaltung 2 (d.h. die Leitung 4b) weitergeleiteten Spannung Vinterface,external verglichen.
  • Je nachdem, ob die Spannung Ue größer oder kleiner als die – dann als Referenzspannung Vref verwendete – Spannung Vinterface,external ist, wird am Ausgang der Komparator-Schaltung 2 (d.h. an der o.g. Leitung 8a, und damit auch an der – mit der Signal-Durchschalt-Schaltung 3 verbundenen – Leitung 15) ein Ausgangs-Signal mit relativ hohem, oder mit relativ niedrigem Pegel ausgegeben (wobei der Pegel des an den Leitungen 8a, 15 ausgegebenen Ausgangs-Signals umso größer bzw. kleiner ist, je größer der Unterschied zwischen den durch die Komparator-Schaltung 2 miteinander verglichenen Spannungen Ue und Vref (bzw. Vinterface,internal) ist.
  • Wie bereits oben erläutert, wird das von der Komparator-Schaltung 2 an der Leitung 8a ausgegebene Ausgangs-Signal – über die Leitung 15 – dem Eingang der Signal-Durchschalt-Schaltung 3 zugeführt.
  • Je nachdem, ob der Pegel des von der Komparator-Schaltung 2 an den Leitungen 8a, 15 angelegten (und – über die Leitung 16 – den Gates der Transistoren 17a, 17b der Signal-Durchschalt-Schaltung 3 zugeführten) Ausgangs-Signals größer, oder kleiner ist, als ein vorbestimmter Schwellwert, wird am Ausgang der Signal-Durchschalt-Schaltung 3 (d.h. an den Leitungen 18c, 19) ein „logisch hohes", oder ein „logisch niedriges" Ausgangsignal (Spannung Ua) ausgegeben (da – abhängig davon, ob das den Gates der Transistoren 17a, 17b zugeführte Ausgangs-Signal der Komparator-Schaltung 2 größer oder kleiner als der vorbestimmte Schwellwert ist – entweder der n-Kanal-MOSFET 17b in einen leitenden, und der p-Kanal-MOSFET 17a in einen gesperrten, oder – umgekehrt – der n-Kanal-MOSFET 17b in einen gesperrten, und der p-Kanal-MOSFET 17a in einen leitenden Zustand gebracht wird).
  • Dadurch wird sichergestellt, dass das am Ausgang der Signal-Durchschalt-Schaltung 3 ausgegebene (gegenüber dem am Eingang der Signal-Durchschalt-Schaltung 3 anliegenden Signal invertierte) Ausgangsignal (Spannung Ua) jeweils „sauber" entweder einen „logisch hohen", oder einen „logisch niedrigen" Signal-Pegel aufweist (und nicht etwa – wie es beim von der Komparator-Schaltung 2 ausgegebenen Ausgangs-Signal 2 der Fall sein kann – einen zwischen einem „logisch hohen" und einem „logisch niedrigen" Pegel liegenden Pegel).
  • Je nachdem, ob am Ausgang der Signal-Durchschalt-Schaltung 3 ein „logisch hohes", oder „logisch niedriges" Ausgangsignal („Ergebnis"-Signal Ua) ausgegeben wird, war – zum jeweiligen Messzeitpunkt t1,0, t1,1, t1,2, t1,3, t1,4 – die Höhe der am ersten Eingang der Komparator-Schaltung 2 anliegenden Spannung Ue größer bzw. kleiner als die Höhe der am (zweiten) Eingang der Komparator-Schaltung 2 anliegende Spannung Vinterface,external.
  • Wie in 3 veranschaulicht ist, bleibt die Spannung Ue während des – die o.g. Messzeitpunkte t1,0, t1,1, t1,2, t1,3, t1,4 – umfassenden, relativ kurzen (ersten) Mess-Intervalls t1 im wesentlichen konstant.
  • Als „Messergebnis" für die Spannung Ue kann beispielsweise also näherungsweise eine Spannung Ue,ergebnis angesehen werden, die zwischen denjenigen zwei Spannungen Vinterface,external liegt, bei denen die Spannung Ua den Zustand von „logisch hoch" auf „logisch niedrig" gewechselt hat (bzw. genauer, eine Spannung Ue,ergebnis, die zwischen der niedrigsten, verwendeten Spannung Vinterface,external liegt, bei der die Spannung Ua (gerade noch) „logisch hoch" (bzw. logisch niedrig) war, und der höchsten, verwendeten Spannung Vinterface,external, bei der die Spannung Ua (gerade noch) „logisch niedrig" (bzw. logisch hoch) war).
  • Beispielsweise kann dann, wenn bei einer Spannung Vinterface,external von 1,00 V (und auch bei höheren Spannungen Vinterface,external) die Spannung Ua „logisch hoch" (bzw. logisch niedrig) war, und bei einer Spannung Vinterface,external von 0,75 V (und auch bei niedrigeren Spannungen Vinterface,external) die Spannung Ua „logisch niedrig" (bzw. logisch hoch) war, angenommen werden, dass die „tatsächliche" Spannung Ue zwischen 0,75 V und 1,00 V lag, so dass als „Messergebnis" für die Spannung Ue z.B. die – dazwischenliegende – Spannung Ue,ergebnis = 0, 875 V angesehen werden kann (oder beliebige andere zwischen 0,75 V und 1,00 V liegende Spannungen).
  • Eine entsprechend wie oben beschrieben durchgeführte Messung für die Spannung Ue wird dann, wie in 3 veranschaulicht ist, auch für das – auf das (erste) Mess-Intervall t1 folgende – Messintervall t2 durchgeführt (d.h. zu bestimmten, zeitlich relativ nahe aufeinanderfolgenden Messzeitpunkten t2,0, t2,1, t2,2, t2,3, t2,4 – bei jeweils geänderter Spannung Vinterface,external – die Spannung Vinterface,external mit der Spannung Ue verglichen), etc.
  • Wie aus 3 hervorgeht, kann das – zu testende – Signal Ue z.B. ein digitales, zwischen einem „logisch hohen" (vgl. die Mess-Intervalle t1, t2, t3, t4) und – ab z.B. dem Zeitpunkt t5,0 – „logisch niedrigen" Zustand (vgl. das Mess-Intervall t5, etc.) wechselndes (AC-)Signal sein, welches z.B. durch Reflexionen, Übersprechen, etc. verfälscht bzw. verformt worden ist.
  • Durch das oben beschriebene Verfahren kann auf exakte Weise der Signalverlauf des am o.g. Anschluß des Halbleiter-Bauelements 103a, 103b, 103c anliegenden Signals (Ue) ermittelt bzw. gemessen werden, ohne dass durch die Messung die elektrischen Eigenschaften des Halbleiter-Bauelement-Anschlusses verändert werden, und damit das zu messende bzw. zu beurteilende Signal (Ue) – zusätzlich – verfälscht wird.
  • Die Messergebnisse können – wie z.B. in 5 veranschaulicht ist – z.B. dadurch an einer Anzeigeeinrichtung, z.B. einem Bildschirm 20 visualisiert werden, dass sämtliche jeweils einem bestimmten Meß-Intervall t1, t2 etc. zugeordnete Messergebnisse jeweils in einer Reihe übereinanderliegend (oder nebeneinanderliegend) dargestellt werden (insbesondere z.B. dadurch, dass – abhängig davon, ob zu einem bestimmten Messzeitpunkt t1,0, t1,1, t1,2, t1,3, t1,4, ... t1,n, t1,n+1, t1,n+2 die Spannung Ua „logisch hoch" oder „logisch niedrig" ist, ein dem jeweiligen Messzeitpunkt t1,0, t1,1, t1,2, t1,3, t1,4, ... t1,n, t1,n+1, t1,n+2 zugeordnetes Anzeige-Element (oder mehrere derartige Elemente) aktiviert, oder deaktiviert wird (bzw. z.B. „stark" oder „schwach", oder in verschiedenen Farben, etc. zum Leuchten gebracht wird)).
    • 1
    Signal-Receiver-Schaltungsabschnitt
    2
    Komparator-Schaltung
    3
    Signal-Durchschalt-Schaltung
    4a
    Leitung
    4b
    Leitung
    5a
    n-Kanal-MOSFET
    5b
    n-Kanal-MOSFET
    6
    Strom-Quellen-Einrichtung
    7a
    Widerstand
    7b
    Widerstand
    8a
    Leitung
    8b
    Leitung
    9a
    Leitung
    9b
    Leitung
    10a
    Leitung
    10b
    Leitung
    10c
    Leitung
    11a
    Leitung
    11b
    Leitung
    11c
    Leitung
    12
    Gleichspannungs-Quellen-Einrichtung
    13
    Umschalt-Einrichtung
    14a
    Leitung
    14b
    Leitung
    15
    Leitung
    16
    Leitung
    17a
    p-Kanal-MOSFET
    17b
    n-Kanal-MOSFET
    18a
    Leitung
    18b
    Leitung
    18c
    Leitung
    18d
    Leitung
    18e
    Leitung
    19
    Leitung
    20
    Bildschirm
    102
    Wafer
    103a
    Halbleiter-Bauelement
    103b
    Halbleiter-Bauelement
    103c
    Halbleiter-Bauelement
    103d
    Halbleiter-Bauelement
    106
    Testgerät
    107
    Zersäge-Maschine
    108
    probecard
    109a
    Kontakt-Nadel
    109b
    Kontakt-Nadel
    111a
    Carrier
    111b
    Carrier
    111c
    Carrier
    111d
    Carrier
    112a
    Bauelement-Gehäuse
    112b
    Bauelement-Gehäuse
    112c
    Bauelement-Gehäuse
    112d
    Bauelement-Gehäuse
    113
    elektronisches Modul
    116
    Testgerät
    118
    probecard
    119a
    Kontakt-Nadel
    119b
    Kontakt-Nadel
    126a
    Testgerät
    126b
    Testgerät
    126c
    Testgerät
    126d
    Testgerät
    129a
    Leitung
    129b
    Leitung
    129c
    Leitung
    129d
    Leitung
    136a
    Testgerät
    136b
    Testgerät
    136c
    Testgerät
    136d
    Testgerät
    139a
    Leitung
    139b
    Leitung
    139c
    Leitung
    139d
    Leitung
    146
    Testgerät
    149
    Leitung

Claims (11)

  1. Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen (103a, 103b, 103c, 103d), welches die Schritte aufweist: a) Anlegen eines Signals (Ue), dessen Qualität getestet werden soll, an einen Anschluß (4a) eines Halbleiter-Bauelements (103a, 103b, 103c, 103d); b) Anlegen eines einen bestimmten Spannungspegel aufweisenden Vergleichssignals (Vinterface,external) an einen weiteren Anschluß (14b) des Halbleiter-Bauelements (103a, 103b, 103c, 103d); c) Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external); d) Ändern der Höhe des Spannungspegels des Vergleichssignals (Vinterface,external); e) Erneutes Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external); f) Ändern der Höhe des Spannungspegels des Vergleichssignals (Vinterface,external) auf eine von der bei den Schritten b) und d) verwendeten Vergleichssignal-Spannungspegel-Höhe unterschiedliche Höhe; g) Erneutes Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external).
  2. Verfahren nach Anspruch 1, wobei beim Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external) ermittelt wird, ob die Höhe des Vergleichssignals-Spannungspegels größer oder kleiner ist als die Höhe des Spannungspegels des Signals (Ue).
  3. Verfahren nach einem der vorhergehenden Ansprüche, wobei beim Vergleichen des Signals (Ue) mit dem Vergleichssignal (Vinterface,external) eine Komparator-Schaltung (2) verwendet wird.
  4. Verfahren nach Anspruch 3, wobei die Komparator-Schaltung (2) zusätzlich – beim Normalbetrieb des Halbleiter- Bauelements (103a, 103b, 103c, 103d) – zur Auswertung von an dem Anschluß (4a) anliegenden Eingangssignalen (Ue) verwendet wird.
  5. Verfahren nach einem der vorhergehenden Ansprüche, wobei als Ergebnis des Vergleichens des Signals (Ue) mit dem Vergleichssignal (Vinterface,external) ein Vergleichs-Ergebnis-Signal (Ua), insbesondere ein digitales Vergleichs-Ergebnis-Signal (Ua) bereitgestellt wird.
  6. Verfahren nach Anspruch 5, wobei das Vergleichs-Ergebnis-Signal (Ua) direkt an einen zusätzlichen Anschluß des Halbleiter-Bauelements (103a, 103b, 103c, 103d) weitergeleitet wird.
  7. Verfahren nach Anspruch 5, wobei das Vergleichs-Ergebnis-Signal (Ua) nicht direkt an einen Anschluß des Halbleiter-Bauelements (103a, 103b, 103c, 103d) weitergeleitet wird, sondern – indirekt – durch ein an einem weiteren Anschluß des Halbleiter-Bauelements (103a, 103b, 103c, 103d) ausgegebenes, auf das Signal (Ue) reaktives Signal auf die Höhe des Vergleichs-Ergebnis-Signals (Ua) rückgeschlossen wird.
  8. Verfahren nach einem der vorhergehenden Ansprüche, wobei das Signal (Ue), dessen Qualität getestet werden soll, ein DC-Signal ist.
  9. Verfahren nach einem der Ansprüche 1 bis 7, wobei das Signal (Ue), dessen Qualität getestet werden soll, ein AC-Signal ist.
  10. Verfahren nach Anspruch 9, wobei die Schritte a)- g), bzw. eine Vielzahl weiterer, den Schritten d) und e) entsprechende Schritte durchgeführt werden, während die Höhe des Spannungspegels des AC-Signals im wesentlichen konstant ist.
  11. Test-Gerät (106, 116, 126a, 126b, 126c, 126d, 136a, 136b, 136c, 136d, 146) zur Durchführung eines Verfahrens nach einem der Ansprüche 1 bis 10, welches aufweist: – eine Signal-Ausgabeeinrichtung zum Ausgeben eines Signals (Ue), dessen Qualität getestet werden soll, an einen Anschluß (4a) eines Halbleiter-Bauelements (103a, 103b, 103c, 103d); und – eine weitere Signal-Ausgabeeinrichtung zum Ausgeben eines einen bestimmten Spannungspegel aufweisenden Vergleichssignals (Vinterface,external) an einen weiteren Anschluß (14b) des Halbleiter-Bauelements (103a, 103b, 103c, 103d) zum Vergleich des Signals (Ue) mit dem Vergleichssignal (Vinterface,external) im Halbleiter-Bauelement (103a, 103b, 103c, 103d), und zum Ausgeben eines gegenüber dem zunächst ausgegebenen Vergleichssignal (Vinterface,external) einen Spannungspegel geänderter Höhe aufweisenden weiteren Vergleichssignals (Vinterface,external) an den weiteren Anschluß (14b) des Halbleiter-Bauelements (103a, 103b, 103c, 103d) zum Vergleich des Signals (Ue) mit dem weiteren Vergleichssignal (Vinterface,external) im Halbleiter-Bauelement, sowie zum Ausgeben eines gegenüber dem zunächst ausgegebenen Vergleichssignal (Vinterface,external) und dem weiteren Vergleichssignal (Vinterface,external) einen Spannungspegel geänderter Höhe aufweisenden zusätzlichen Vergleichssignals (Vinterface,external) an den weiteren Anschluß (14b) des Halbleiter-Bauelements (103a, 103b, 103c, 103d) zum Vergleich des Signals (Ue) mit dem zusätzlichen Vergleichssignal (Vinterface,external) im Halbleiter-Bauelement.
DE10344641A 2003-09-25 2003-09-25 Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät Expired - Fee Related DE10344641B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10344641A DE10344641B4 (de) 2003-09-25 2003-09-25 Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät
US10/948,741 US7317323B2 (en) 2003-09-25 2004-09-24 Signal test procedure for testing semi-conductor components and a test apparatus for testing semi-conductor components

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10344641A DE10344641B4 (de) 2003-09-25 2003-09-25 Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät

Publications (2)

Publication Number Publication Date
DE10344641A1 DE10344641A1 (de) 2005-05-12
DE10344641B4 true DE10344641B4 (de) 2007-07-12

Family

ID=34428129

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10344641A Expired - Fee Related DE10344641B4 (de) 2003-09-25 2003-09-25 Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät

Country Status (2)

Country Link
US (1) US7317323B2 (de)
DE (1) DE10344641B4 (de)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US12210054B2 (en) * 2022-11-29 2025-01-28 Texas Instruments Incorporated Method for accurate reference voltage trimming

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10107180A1 (de) * 2001-02-15 2002-09-26 Infineon Technologies Ag Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer und Betriebsverfahren
US20030046624A1 (en) * 2001-08-28 2003-03-06 Ali Muhtaroglu Structural input levels testing using on-die levels generators

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3772595A (en) * 1971-03-19 1973-11-13 Teradyne Inc Method and apparatus for testing a digital logic fet by monitoring currents the device develops in response to input signals
US3976940A (en) * 1975-02-25 1976-08-24 Fairchild Camera And Instrument Corporation Testing circuit
US6657452B2 (en) * 1999-12-17 2003-12-02 Infineon Technologies Ag Configuration for measurement of internal voltages of an integrated semiconductor apparatus
US6747470B2 (en) * 2001-12-19 2004-06-08 Intel Corporation Method and apparatus for on-die voltage fluctuation detection
US6879175B2 (en) * 2003-03-31 2005-04-12 Teradyne, Inc. Hybrid AC/DC-coupled channel for automatic test equipment

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10107180A1 (de) * 2001-02-15 2002-09-26 Infineon Technologies Ag Testsystem zur Funktionsprüfung eines Halbleiterbauelements auf einem Wafer und Betriebsverfahren
US20030046624A1 (en) * 2001-08-28 2003-03-06 Ali Muhtaroglu Structural input levels testing using on-die levels generators

Also Published As

Publication number Publication date
US7317323B2 (en) 2008-01-08
US20050093564A1 (en) 2005-05-05
DE10344641A1 (de) 2005-05-12

Similar Documents

Publication Publication Date Title
DE3750674T2 (de) Halbleiterintegrierte Schaltung mit Prüffunktion.
DE10323668A1 (de) Intergrierter Schaltkreischip und Wafer sowie Prüfverfahren und -vorrichtung
DE19801557B4 (de) Kontakt-Prüfschaltung in einer Halbleitereinrichtung
DE69730116T2 (de) Verfahren zur inspektion einer integrierten schaltung
DE2504076A1 (de) Anordnung und verfahren zur kontaktpruefung von halbleiterschaltungen
DE10344641B4 (de) Signal-Test-Verfahren beim Test von Halbleiter-Bauelementen, sowie Test-Gerät
DE10063102A1 (de) Anordnung und Messung interner Spannungen in einer integrierten Halbleitervorrichtung
DE102005041614A1 (de) Halbleiter-Bauelement-Testsystem mit Test-Schnittstellen-Einrichtung
DE19917586C2 (de) Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
DE10146177C2 (de) Wafer mit zusätzlichen Schaltungsteilen im Kerfbereich zum Testen von integrierten Schaltungen auf dem Wafer
DE102021118672A1 (de) Testsystem und -verfahren für chip-entkopplungskondensatorschaltungen
DE10328719B4 (de) Verfahren zum Testen von elektronischen Bauteilen
DE10326338A1 (de) Halbleiter-Bauelement-Test-Verfahren, sowie Test-System zum Testen von Halbleiter-Bauelementen
DE102006011706B4 (de) Halbleiter-Bauelement, sowie Halbleiter-Bauelement-Test-Verfahren
DE10243603B4 (de) Verfahren zur Verwendung beim Trimmen, Halbleiter-Bauelement-Test-Gerät zum Durchführen des Verfahrens und Halbleiter-Bauelement-Test-System
DE10060585A1 (de) Vorrichtung und Verfahren zur Untersuchung einer integrierten Halbleiterschaltung
DE19831563A1 (de) Anordnung zum Testen von Chips
DE102006007439B4 (de) Halbleitereinzelchip, System und Verfahren zum Testen von Halbleitern unter Verwendung von Einzelchips mit integrierten Schaltungen
DE10131386C2 (de) Verfahren zur Überprüfung einer leitenden Verbindung zwischen Kontaktstellen
DE10256692A1 (de) Test-Gerät, Test-System und Test-Verfahren, insbesondere zum Testen der Kontaktierung zwischen einem Halbleiter-Bauelement und einem Carrier
DE102004031436B4 (de) Einrichtung und Verfahren zum Kalibrieren eines Halbleiter-Bauelement-Test-Systems, insbesondere einer probecard bzw. eines Halbleiter-Bauelement-Testgeräts
DE10328709A1 (de) Halbleiter-Bauelement-Test-Verfahren, sowie Test-System zum Testen von Halbleiter-Bauelementen
DE102006059743B4 (de) Verfahren zum Trimmen eines Parameters eines Halbleiter-Bauelements
DE10151394B4 (de) Wafer und Verfahren zum Überwachen eines Halbleiterproduktionsprozesses
DE10143455B4 (de) Verfahren und Vorrichtung zum Testen von zu testenden Schaltungseinheiten mit erhöhter Datenkompression für Burn-in

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE

8339 Ceased/non-payment of the annual fee