[go: up one dir, main page]

DE10309502B4 - Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur - Google Patents

Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur Download PDF

Info

Publication number
DE10309502B4
DE10309502B4 DE10309502A DE10309502A DE10309502B4 DE 10309502 B4 DE10309502 B4 DE 10309502B4 DE 10309502 A DE10309502 A DE 10309502A DE 10309502 A DE10309502 A DE 10309502A DE 10309502 B4 DE10309502 B4 DE 10309502B4
Authority
DE
Germany
Prior art keywords
metal
contact point
intermediate layer
photoresist
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10309502A
Other languages
English (en)
Other versions
DE10309502A1 (de
Inventor
Se-yong Hwasung Oh
Nam-seog Cheonan Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of DE10309502A1 publication Critical patent/DE10309502A1/de
Application granted granted Critical
Publication of DE10309502B4 publication Critical patent/DE10309502B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P14/47
    • H10W72/071
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K3/00Tools, devices, or special appurtenances for soldering, e.g. brazing, or unsoldering, not specially adapted for particular methods
    • B23K3/06Solder feeding devices; Solder melting pans
    • B23K3/0607Solder feeding devices
    • B23K3/0623Solder feeding devices for shaped solder piece feeding, e.g. preforms, bumps, balls, pellets, droplets
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H10W72/019
    • H10W72/20
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0367Metallic bump or raised conductor not used as solder bump
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0364Conductor shape
    • H05K2201/0373Conductors having a fine structure, e.g. providing a plurality of contact points with a structured tool
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10674Flip chip
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/048Self-alignment during soldering; Terminals, pads or shape of solder adapted therefor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing the conductive pattern
    • H05K3/243Reinforcing the conductive pattern characterised by selective plating, e.g. for finish plating of pads
    • H10W72/012
    • H10W72/01255
    • H10W72/07251
    • H10W72/224
    • H10W72/251
    • H10W72/252
    • H10W72/29
    • H10W72/951
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Wire Bonding (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

Verfahren zur Herstellung eines Lothügels mit folgenden Schritten:
– Aufbringen einer Zwischenschicht (606, 607) über einer Kontaktstelle (602),
– Bilden eines Photoresists (615) über einer Oberfläche der Zwischenschicht,
– Strukturieren des Photoresists, um wenigstens eine Öffnung (616) zu definieren, welche die Oberfläche der Zwischenschicht teilweise freilegt,
– Füllen der wenigstens einen Öffnung des Photoresists mit einem Metall (611) bis zu einer ersten Tiefe,
– Füllen der wenigstens einen Öffnung des Photoresists mit einem Lotmaterial (605) bis zu einer zweiten Tiefe derart, dass das Lotmaterial auf dem Metall innerhalb jeder der wenigstens einen Öffnung gestapelt wird,
– Entfernen des Photoresists, um das Metall und das Lotmaterial freizulegen, wobei das Metall und das Lotmaterial wenigstens einen Vorsprung bilden, der sich von der Oberfläche der Zwischenschicht nach oben erstreckt,
– Entfernen der Zwischenschicht über der Kontaktstelle in einem von dem wenigstens einen Vorsprung freigelassenen Bereich,...

Description

  • Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Lothügelstruktur, insbesondere für eine Halbleiterpackung, sowie auf eine Lothügelstruktur
  • Mit der Entwicklung von integrierten Schaltkreisen (ICs) zu höheren Geschwindigkeiten und einer höheren Anzahl an Anschlüssen nähern sich Zwischenverbindungstechniken der ersten Ebene, die Drahtbondtechnologien verwenden, ihren Grenzen oder haben sie erreicht. Neue, verbesserte Technologien zur Erzielung von Drahtbondstrukturen mit feinem Rastermaß können mit der Forderung nicht Schritt halten, die aus erhöhten IC-Chip-Prozessgeschwindigkeiten und höheren Anzahlen von IC-Chip-Anschlüssen resultiert. Somit besteht der momentane Trend darin, Drahtbondstrukturen durch andere Packungsstrukturen zu ersetzen, wie Flip-Chip-Packungen und Waferebenenpackungen (WLP).
  • Flip-Chip-Packungen und WLP-Strukturen sind teilweise charakterisiert durch die Bereitstellung von Lothügeln, die Zwischenverbindungsanschlüsse des IC-Chips verbinden. Wenn nicht anders spezifiziert, soll der Ausdruck "Lothügel" hierin ebenso "Lotkugeln" einschließen. Die Bauelementzuverlässigkeit ist somit stark von der Struktur und dem Material jedes Lothügels und seiner Effektivität als elektrische Zwischenverbindung abhängig.
  • Eine herkömmliche Lothügelstruktur wird unter Bezugnahme auf die 1 und 2 beschrieben, wo entsprechende Elemente durch die gleichen Bezugszeichen bezeichnet sind. 1 zeigt den Zustand einer Flip-Chip-Packung vor dem Anbringen auf einem Leiterplatten(PCB)-Substrat, und 2 zeigt die auf dem PCB-Substrat angebrachte Flip-Chip-Packung.
  • In den 1 und 2 ist ein integrierter Schaltkreischip (IC) 1 mit einer Chipkontaktstelle 2 ausgerüstet, die typischerweise aus Aluminium gebildet ist. Eine Öffnung ist in einer oder mehreren Passivierungsschichten 3 und 4 definiert, die eine Oberfläche der Chipkontaktstelle 2 freilegen. Zwischen einem Lothügel 5 und der Chipkontaktstelle 2 sind eine oder mehrere Unterlothügel-Metallurgieschichten 6 und 7 eingefügt.
  • Die UBM-Schichten 6 und 7 wirken dahingehend, den Kontakthügel 5 zuverlässig an der Chipkontaktstelle 2 zu befestigen und eine Absorption von Feuchtigkeit in die Chipkontaktstelle 2 und den IC-Chip 1 zu verhindern. Typischerweise wirkt die erste UBM-Schicht 6 als Haftschicht und wird durch Sputtern von Cr, Ti oder TiW aufgebracht. Außerdem wirkt die zweite UBM-Schicht 7 typischerweise als Benetzungsschicht und wird durch Sputtern von Cu, Ni oder NiV aufgebracht. Optional kann auch eine dritte Oxidationsschutzschicht aus Au aufgebracht werden.
  • Bezugnehmend auf 2 wird der Lothügel 5 an einer PCB-Kontaktstelle 8 eines PCB-Substrats 9 angebracht.
  • Mechanische Beanspruchungen des Lothügels 5 sind eine Quelle struktureller Veränderungen, welche die Zuverlässigkeit des Bauelements wesentlich beeinträchtigen können. Das heißt, wenn sich der Chip während der Verwendung erwärmt, dehnen sich sowohl der Chip als auch die PCB in der Abmessung aus. Umgekehrt ziehen sich sowohl der Chip als auch das PCB-Substrat in der Abmessung zusammen, wenn sich der Chip während einer Stillstandsphase abkühlt. Der Chip und das PCB-Substrat weisen nicht angepasste thermische Ausdehnungskoeffizienten auf und dehnen sich daher mit verschiedenen Raten aus und ziehen sich mit verschiedenen Raten zusammen, und setzen somit den zwischenliegenden Lothügel mechanischen Beanspruchungen aus. 3 stellt eine Anzahl von Beispielen dar, in denen Beanspruchungen verursacht haben, dass sich Risse in den Lothügeln bilden. In dieser Figur bezeichnet das Bezugszeichen 2 eine Chipkontaktstelle, das Bezugszeichen 5 bezeichnet den Lothügel, das Bezugszeichen 8 bezeichnet die PCB-Kontaktstelle und das Bezugszeichen 10 bezeichnet einen Riss oder Sprung. Je größer der Riss ist, desto mehr wird die Zwischenverbindung beeinträchtigt und es können Ausfälle des Bauelements auftreten, wenn sich die Risse durch die gesamte Lothügelstruktur hindurch ausbreiten.
  • Aus den Offenlegungsschriften DE 101 22 942 A1 , JP 2000-164 617 A und JP 07-142 488 A sind Lothügelstrukturen bekannt, bei denen über einer Zwischenschicht, die sich auf einer Kontaktstelle befindet, ein einzelner, säulenförmiger Metallvorsprung gebildet ist, der in einem darauf gebildeten Lothügel eingebettet ist. Zur Herstellung wird zuerst eine Metallstruktur mit dem säulenförmigen Metallvorsprung gebildet und dann darüber ein Tropfen geschmolzenen Lotsaufgebracht.
  • In der nachveröffentlichten Offenlegungsschrift DE 101 57 205 A1 ist die Bildung eines Kontakthöckers mit profilierter Oberflächenstruktur beschrieben, wobei der Kontakthöcker z. B. mehrere säulenförmige Metallvorsprünge beinhaltet. Durch die Profilierung soll die Aufnahme von Lotpasten oder Klebstoffen beim Dippen des Kontakthöckers in ein entsprechendes Reservoir verbessert werden.
  • In der Offenlegungsschrift JP 05-259 166 A ist die Bildung eines Dendrit-Kontakthügels beschrieben, der eine von einer Elektrodenschicht vorstehende, metallische Dendrit-Struktur und ein elektrisch nichtleitendes Harzmaterial umfasst, welches die Zwischenräume zwischen den verschiedenen Zweigen der metallischen Dendrit-Struktur ausfüllt. Die elektrisch leitende Verbindung erfolgt dann von der metallischen Dendrit-Struktur zu einer gegenüberliegenden planen Elektrodenkontaktstelle über ein zwischengefügtes, elektrisch leitendes, aushärtbares Harzmaterial.
  • Aus den Patentschriften US 5 185 073 A und US 5 759 046 A ist es bekannt, profilierte Kontaktstellen mit Hilfe von Dendrit-Strukturen zu bilden, wofür verschiedene Metallmaterialien vorgeschlagen werden. Die dendritischen Kontaktstellenprofile dienen zur elektrischen Kontaktierung mit einem gegenüberliegenden Lothügel.
  • In der Offenlegungsschrift JP 09-205 096 A ist eine Lothügelstruktur beschrieben, die auf einer Elektrodenkontaktstelle eine metallische Schicht und eine von dieser vorstehende Elektrode sowie einen diesen Aufbau einbettenden Lothügel umfasst. Die vorstehende Elektrode besteht aus einem Lotmaterial, das einen höheren Schmelzpunkt besitzt als das Lotmaterial des umgebenden Lothügels.
  • Der Erfindung liegt als technisches Problem die Bereitstellung einer Lothügelstruktur mit verbessertem Aufbau, der die Ausbreitung von Rissen oder Sprüngen in der Lotstruktur vermindert, und eines zugehörigen Herstellungsverfahrens zugrunde.
  • Die Erfindung löst dieses Problem durch die Bereitstellung einer Lothügelstruktur mit den Merkmalen des Anspruchs 9 sowie eines zugehörigen Herstellungsverfahrens mit den Merkmalen des Anspruchs 1.
  • Vorteilhafte Weiterbildungen der Erfindung sind in den Unteransprüchen angegeben.
  • Vorteilhafte Ausführungsformen der Erfindung und zu deren besserem Verständnis dienende herkömmliche Ausführungsbeispiele werden vorliegend näher erläutert und sind in den Zeichnungen dargestellt, in denen zeigen:
  • 1 eine herkömmliche Flip-Chip-Struktur vor der Anbringung auf einem Leiterplattensubstrat,
  • 2 eine herkömmliche Flip-Chip-Struktur nach dem Anbringen auf einem Leiterplattensubstrat,
  • 3 Photographien herkömmlicher Strukturen, in denen sich Sprünge innerhalb von Lothügeln derselben gebildet haben,
  • 4a eine Querschnittansicht einer nicht erfindungsgemäßen Lothügelstruktur,
  • 4b eine Querschnittansicht entlang der Linie I-I' von 4a,
  • 5a bis 5i Querschnittansichten zur Veranschaulichung eines nicht erfindungsgemäßen Verfahrens zur Herstellung einer Lothügelstruktur und
  • 6a bis 6g Querschnittansichten zur Veranschaulichung eines Verfahrens zur Herstellung einer Lothügelstruktur gemäß einer Ausführungsform der Erfindung.
  • Die Erfindung ist wenigstens teilweise charakterisiert durch den Einschluss von einem oder mehreren Metallvorsprüngen innerhalb des Lothügelmaterials, um ein Hindernis zu bilden, das die Ausbreitung eines Risses innerhalb des Lothügelmaterials erschwert. Wenngleich die Metallvorsprünge jede beliebige Anzahl von Formen annehmen können, wird die Erfindung nachstehend unter Bezugnahme auf eine bevorzugte Ausführungsform beschrieben, wobei zum besseren Verständnis auch auf nicht erfindungsgemäße Beispiele eingegangen wird.
  • 4a ist eine Querschnittansicht einer nicht erfindungsmäßen Lothügelstruktur und 4b eine Querschnittansicht entlang der Linie I-I' von 4a. Die Lothügelstruktur beinhaltet eine Kontaktstelle 402 eines elektronischen Bauelements, wie eines IC-Chips 401. Der IC-Chip 401 ist vorzugsweise in einer Flip-Chip-Packung oder einer Waferebenenpackung enthalten. Eine Öffnung ist in einer oder mehreren Passivierungsschichten 403 und 404 definiert, die eine Oberfläche der Chipkontaktstelle 402 freilegt. Zwischen einem Lothügel 405 und der Chipkontaktstelle 402 sind eine oder mehrere Zwischenschichten 406 und 407 eingefügt. Die Zwischenschichten 406 und 407 können Unterlothügel-Metallurgie(UBM)-Schichten sein. Die Schicht 406 kann zum Beispiel eine aus Cr, Ti oder TiW bestehende UBM-Haftschicht sein, und die Schicht 407 kann eine aus Cu, Ni oder NiV bestehende Benetzungsschicht sein. Außerdem kann eine zusätzliche Oxidationsschutzschicht aus Au vorgesehen sein.
  • Der Lothügel 405 befindet sich über der Zwischenschicht 407. Ein Beispiel für die Abmessungen des Lothügels ist 100 μm × 100 μm, und Beispiele für ein Material, aus dem der Lothügel besteht, beinhalten Sn, Pb, Ni, Au, Ag, Cu, Bi und deren Legierungen. Außerdem erstreckt sich wenigstens ein Metallvorsprung 411 von einer Oberfläche der Zwischen schicht 407 nach oben und ist innerhalb des Lothügels 405 eingebettet. In dieser Ausführungsform erstreckt sich, wie in den 4a und 4b gezeigt, eine Mehrzahl von Metallvorsprüngen 411 von der Oberfläche der Zwischenschicht 407 nach oben und ist innerhalb des Lothügels 405 eingebettet. Aufgrund des Aufschmelzens des Lotmaterials während der Fertigung ist der Schmelzpunkt des Materials des Lothügels 405 vorzugsweise niedriger als der Schmelzpunkt der Metallvorsprünge 411. Ein Beispiel der Breite jedes Vorsprungs 411 ist etwa 5 μm bis 70 μm, und Beispiele für das Material, aus dem die Metallvorsprünge 411 bestehen, umfassen Ni, Cu, Pd, Pt und Legierungen derselben.
  • Wie am besten in 4b gezeigt, definiert ein Querschnitt der Mehrzahl von Vorsprüngen 411 eine regelmäßige Gitterstruktur in einer Ebene parallel zu der Kontaktstelle 402. Im Allgemeinen tendiert jeglicher Riss in dem Lothügel dazu, sich horizontal durch das Kontakthügelmaterial hindurch auszubreiten, und demgemäß wirkt die regelmäßige Gitterstruktur aus Metallvorsprüngen 411 als Hindernis für die Ausbreitung eines Risses. Diese Hindernisse haben den Effekt, dass sie die Rissbeständigkeit erhöhen und des Weiteren den Ausbreitungspfad eines jeglichen Risses verlängern, wenn er durch das Lothügelmaterial hindurch wandert, wodurch die Wahrscheinlichkeit für einen Bauelementausfall verringert wird.
  • Viele weitere Strukturen von Metallvorsprüngen 411, sowohl regelmäßige als auch unregelmäßige, können angewandt werden, wie versetzte parallele Reihen von Vorsprüngen oder konzentrische Sätze von Strukturen. Außerdem können die einzelnen Vorsprünge 411 Querschnitte aufweisen, die sich von den im Allgemeinen quadratischen Querschnitten von 4b unterscheiden, wie elliptische Querschnitte, polygonale Querschnitte und Kombinationen derselben. Überdies kann ein einzelner, zusammenhängender Vorsprung zum Beispiel in der Form einer spiralförmigen oder Zickzack-Struktur vorgesehen sein. Schließlich ist die Erfindung nicht auf die säulenförmigen Vorsprünge 411 mit vertikalen Seitenwänden beschränkt, wie in 4a dargestellt. Zum Beispiel können stattdessen Vorsprünge mit schrägen oder eingekerbten Seitenwänden gebildet werden. Außerdem können Vorsprünge mit nicht regelmäßigen geometrischen Formen vorgesehen sein, wie die in einer späteren Ausführungsform beschriebenen Dendrit-Strukturen.
  • Ein nicht erfindungsgemäßes Verfahren zur Herstellung einer Lothügelstruktur wird nunmehr unter Bezugnahme auf die 5a bis 5i beschrieben. In 5a ist eine Öffnung in einer oder mehreren Passivierungsschichten 503 und 504 definiert, die eine Oberfläche einer Chipkontaktstelle 502 freilegt, die typischerweise aus Aluminium besteht. Wenigstens eine Zwischenschicht 506 und 507 ist über den Passivierungsschichten 503 und 504 und über der freigelegten Oberfläche der Chipkontaktstelle 502 ausgebildet. Die Zwischenschichten 506 und 507 können Unterlothügel-Metallurgie(UBM)-Schichten sein. Die Schicht 506 kann zum Beispiel eine aus Cr, Ti oder TiW bestehende UBM-Haftschicht sein, und die Schicht 507 kann eine aus Cu, Ni oder NiV bestehende Benetzungsschicht sein. Außerdem kann auch eine zusätzliche Oxidationsschutzschicht aus Au vorgesehen sein.
  • Als nächstes wird in 5b ein Photoresist 515 über der Zwischenschicht 507 strukturiert, um so einen oder mehrere Oberflächenbereiche der Zwischenschicht 507 freizulegen. In dieser Ausführungsform hat eine Mehrzahl von Öffnungen 516 in dem Photoresist 515 einen Querschnitt, der eine Gitterstruktur in einer Ebene parallel zu der Kontaktstelle definiert.
  • Dann wird in 5c ein Metall 511 aufgebracht, zum Beispiel durch Elektroplattieren, um so die Öffnungen bis zu einer gegebenen Höhe zu füllen. Beispiele für das Metall 511 umfassen Ni, Cu, Pd, Pt und Legierungen derselben. Der Photoresist 515 wird dann entfernt, wobei die resultierende Struktur eine Mehrzahl von Metallvorsprüngen 511 aufweist, die sich von der Oberfläche der Zwischenschicht 507 nach oben erstrecken, wie in 5d gezeigt.
  • Als nächstes wird, wie in 5e gezeigt, ein weiterer Photoresist 517 strukturiert, der eine Öffnung 518 aufweist, welche die Zwischenschicht 507 und die Metallvorsprünge 511 freilegt. Die Öffnung 518 definiert einen Lothügelbereich. Dann wird in 5f ein Lötmaterial 505 aufgebracht, um so die Öffnungen 518 bis zu einer gegebenen Höhe zu füllen. Beispiele für das Lotmaterial 505 umfassen Sn, Pb, Ni, Au, Ag, Cu, Bi und Legierungen derselben. Der Photoresist 517 wird dann entfernt, wobei die resultierende Struktur die Mehrzahl von Metallvorsprüngen 511 aufweist, die sich von der Oberfläche der Zwischenschicht 507 nach oben erstrecken und in dem Lotmaterial 505 eingebettet sind, wie in 5g gezeigt.
  • Dann wird in 5h unter Verwendung des Lotmaterials 505 als Maske ein Ätzprozess zwecks Entfernung der Zwischenschichten (UBM) 506 und 507 außerhalb eines Bereichs der Lothügelstruktur durchgeführt. Dieser Ätzvorgang wird in dem Fall ausgeführt, in dem sich die UBM-Schichten kontinuierlich zwischen benachbarten Lothügeln erstrecken. Schließlich wird in 5i das Lothügelmaterial 505 auf oder über seinen Schmelzpunkt erwärmt, so dass das Lothügelmaterial 505 in eine kugelförmige Konfiguration aufgeschmolzen wird.
  • Nunmehr wird ein Verfahren zur Herstellung einer Lothügelstruktur gemäß einer Ausführungsform der Erfindung unter Bezugnahme auf die 6a bis 6g beschrieben. In 6a wird eine Öffnung in einer oder mehreren Passivierungsschichten 603 und 604 definiert, die eine Oberfläche einer Chipkontaktstelle 602 freilegt, die typischerweise aus Aluminium besteht. Wenigstens eine Zwischenschicht 606 und 607 wird über den Passivierungsschichten 603 und 604 und über der freigelegten Oberfläche der Chipkontaktstelle 602 gebildet. Die Zwischenschichten 606 und 607 können Unterlothügel-Metallurgie(UBM)-Schichten sein. Die Schicht 606 kann zum Beispiel eine aus Cr, Ti oder TiW bestehende UBM-Haftschicht sein, und die Schicht 607 kann eine aus Cu, Ni oder NiV bestehende Benetzungsschicht sein. Außerdem kann auch eine zusätzliche Oxidationsschutzschicht aus Au vorgesehen sein.
  • Als nächstes wird in 6b ein Photoresist 615 über der Zwischenschicht 607 strukturiert, um so einen oder mehrere Oberflächenbereiche der Zwischenschicht freizulegen. In dieser Ausführungsform weist eine Mehrzahl von Öffnungen 616 in dem Photoresist 615 einen Querschnitt auf, der eine Gitterstruktur in einer Ebene parallel zu der Kontaktstelle definiert.
  • Dann wird in 6c ein Metall 611 aufgebracht, zum Beispiel durch Elektroplattieren, um so die Öffnungen bis zu einer gegebenen Höhe zu füllen. Beispiele für das Metall 611 umfassen Ni, Cu, Pd, Pt und Legierungen derselben.
  • Als nächstes wird in 6d ein Lothügelmaterial 605 aufgebracht, um so die Öffnungen 616 in dem Photoresist zu füllen. Beispiele für das Lotmaterial 605 umfassen Sn, Pb, Ni, Au, Ag, Cu, Bi und Legierungen derselben. Der Photoresist 617 wird dann entfernt, wobei die resultierende Struktur eine Mehrzahl gestapelter Strukturen aufweist, wobei jede der gestapelten Strukturen einen Metallvorsprung 611 und einen Teil des Lothügelmaterials 605 beinhaltet, wie in 6e gezeigt.
  • Dann wird in 6f unter Verwendung des Lothügelmaterials 605 und der Metallvorsprünge 611 als Maske ein Ätzprozess zwecks Entfernung der (UBM-)Zwischenschichten 606 und 607 außerhalb des Lothügelbereichs und zwischen den gestapelten Strukturen des Lothügelmaterials 605 und der Metallvorsprünge 611 durchgeführt. Dieser Ätzvorgang wird in dem Fall ausgeführt, in dem sich die UBM-Schichten kontinuierlich zwischen benachbarten Lothügeln erstrecken. Schließlich wird in 6g das Lothügelmaterial 605 auf oder über seinen Schmelzpunkt erwärmt, so dass das Lothügelmaterial 605 in eine kugelförmige Konfiguration aufgeschmolzen wird.

Claims (13)

  1. Verfahren zur Herstellung eines Lothügels mit folgenden Schritten: – Aufbringen einer Zwischenschicht (606, 607) über einer Kontaktstelle (602), – Bilden eines Photoresists (615) über einer Oberfläche der Zwischenschicht, – Strukturieren des Photoresists, um wenigstens eine Öffnung (616) zu definieren, welche die Oberfläche der Zwischenschicht teilweise freilegt, – Füllen der wenigstens einen Öffnung des Photoresists mit einem Metall (611) bis zu einer ersten Tiefe, – Füllen der wenigstens einen Öffnung des Photoresists mit einem Lotmaterial (605) bis zu einer zweiten Tiefe derart, dass das Lotmaterial auf dem Metall innerhalb jeder der wenigstens einen Öffnung gestapelt wird, – Entfernen des Photoresists, um das Metall und das Lotmaterial freizulegen, wobei das Metall und das Lotmaterial wenigstens einen Vorsprung bilden, der sich von der Oberfläche der Zwischenschicht nach oben erstreckt, – Entfernen der Zwischenschicht über der Kontaktstelle in einem von dem wenigstens einen Vorsprung freigelassenen Bereich, – um die Kontaktstelle in diesem Bereich freizulegen, und – Aufschmelzen des Lotmaterials, um einen Lothügel mit dem darin eingebetteten Metall zu bilden.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass der Photoresist eine Mehrzahl von Öffnungen definiert und das Metall und das Lotmaterial eine entsprechende Mehrzahl von Vorsprüngen definiert, wenn der Photoresist entfernt wird.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass ein Querschnitt der Mehrzahl von Öffnungen in dem Photoresist in einer Ebene parallel zu der Kontaktstelle eine Gitterstruktur definiert.
  4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass wenigstens ein Teil der Metallvorsprünge als eine säulenförmige Struktur mit einem in einer Ebene parallel zu der Kontaktstelle elliptischen oder polygonalen Querschnitt gebildet wird.
  5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Zwischenschicht eine Unterlothügel-Metallurgie (UBM) ist, die eine über der Kontaktstelle ausgebildete Metallhaftschicht und eine über der Metallhaftschicht ausgebildete Metallbenetzungsschicht umfasst.
  6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, dass die UBM des Weiteren eine über der Metallbenetzungsschicht ausgebildete Metalloxidations-Schutzschicht umfasst.
  7. Verfahren nach irgendeinem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass das Metall aus der Gruppe ausgewählt wird, die aus Ni, Cu, Pd, Pt und Legierungen derselben besteht.
  8. Verfahren nach irgendeinem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass das Lotmaterial aus der Gruppe ausgewählt wird, die aus Sn, Pb, Ni, Au, Ag, Cu, Bi und Legierungen derselben besteht.
  9. Lothügelstruktur mit folgenden Merkmalen: – einer Kontaktstelle (602), – einer Zwischenschicht (606, 607), die sich über der Kontaktstelle befindet und eine Mehrzahl von die Kontaktstelle freilegenden Öffnungen aufweist, – einem Lothügel (605), der sich über der Zwischenschicht befindet und sich mit Berührkontakt zur Kontaktstelle in den Öffnungen der Zwischenschicht erstreckt, und – einer Mehrzahl von Metallvorsprüngen (611), die sich von einer Oberfläche der Zwischenschicht nach oben erstrecken und in dem Lothügel eingebettet sind.
  10. Lothügelstruktur nach Anspruch 9, dadurch gekennzeichnet, dass die Metallvorsprünge ein Metall beinhalten, das aus der Gruppe ausgewählt ist, die aus Ni, Cu, Pd, Pt und Legierungen derselben besteht.
  11. Lothügelstruktur nach Anspruch 9 oder 10, dadurch gekennzeichnet, dass das Material des Lothügels aus der Gruppe ausgewählt ist, die aus Sn, Pb, Ni, Au, Ag, Cu, Bi und Legierungen derselben besteht.
  12. Lothügelstruktur nach einem der Ansprüche 9 bis 11, dadurch gekennzeichnet, dass der Schmelzpunkt eines Materials des Lothügels niedriger als der Schmelzpunkt des Materials der Metallvorsprünge ist.
  13. Lothügelstruktur nach einem der Ansprüche 9 bis 12, dadurch gekennzeichnet, dass sich die Kontaktstelle auf einem Halbleiterchip befindet, der in einer Flip-Chip-Packung oder einer Waferebenenpackung enthalten ist.
DE10309502A 2003-01-10 2003-02-26 Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur Expired - Fee Related DE10309502B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/339456 2003-01-10
US10/339,456 US6959856B2 (en) 2003-01-10 2003-01-10 Solder bump structure and method for forming a solder bump

Publications (2)

Publication Number Publication Date
DE10309502A1 DE10309502A1 (de) 2004-07-22
DE10309502B4 true DE10309502B4 (de) 2009-01-02

Family

ID=32594813

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10309502A Expired - Fee Related DE10309502B4 (de) 2003-01-10 2003-02-26 Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur

Country Status (5)

Country Link
US (2) US6959856B2 (de)
JP (1) JP2004221524A (de)
KR (1) KR100509318B1 (de)
DE (1) DE10309502B4 (de)
TW (1) TWI237859B (de)

Families Citing this family (87)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI313507B (en) 2002-10-25 2009-08-11 Megica Corporatio Method for assembling chips
TWI245402B (en) 2002-01-07 2005-12-11 Megic Corp Rod soldering structure and manufacturing process thereof
US20050026416A1 (en) * 2003-07-31 2005-02-03 International Business Machines Corporation Encapsulated pin structure for improved reliability of wafer
TWI239620B (en) * 2003-09-05 2005-09-11 Advanced Semiconductor Eng Method for forming ball pads of ball grid array package substrate
KR100541396B1 (ko) * 2003-10-22 2006-01-11 삼성전자주식회사 3차원 ubm을 포함하는 솔더 범프 구조의 형성 방법
KR100585104B1 (ko) * 2003-10-24 2006-05-30 삼성전자주식회사 초박형 플립칩 패키지의 제조방법
KR100568006B1 (ko) * 2003-12-12 2006-04-07 삼성전자주식회사 플립 칩 패키지의 오목형 솔더 범프 구조 형성 방법
CN1635634A (zh) * 2003-12-30 2005-07-06 中芯国际集成电路制造(上海)有限公司 生产芯片级封装用焊垫的方法与装置
FR2866753B1 (fr) * 2004-02-25 2006-06-09 Commissariat Energie Atomique Dispositif microelectronique d'interconnexion a tiges conductrices localisees
US7465654B2 (en) * 2004-07-09 2008-12-16 Megica Corporation Structure of gold bumps and gold conductors on one IC die and methods of manufacturing the structures
US7452803B2 (en) * 2004-08-12 2008-11-18 Megica Corporation Method for fabricating chip structure
US7170187B2 (en) * 2004-08-31 2007-01-30 International Business Machines Corporation Low stress conductive polymer bump
US20060056680A1 (en) * 2004-09-13 2006-03-16 Sandy Stutsman 3D volume construction from DICOM data
US7547969B2 (en) 2004-10-29 2009-06-16 Megica Corporation Semiconductor chip with passivation layer comprising metal interconnect and contact pads
US8294279B2 (en) 2005-01-25 2012-10-23 Megica Corporation Chip package with dam bar restricting flow of underfill
DE102005009358B4 (de) * 2005-03-01 2021-02-04 Snaptrack, Inc. Lötfähiger Kontakt und ein Verfahren zur Herstellung
US20060211167A1 (en) * 2005-03-18 2006-09-21 International Business Machines Corporation Methods and systems for improving microelectronic i/o current capabilities
CN100367464C (zh) * 2005-03-28 2008-02-06 联华电子股份有限公司 制造金属凸块的方法
TWI261330B (en) * 2005-05-06 2006-09-01 Via Tech Inc Contact structure on chip and package thereof
JP2007019473A (ja) * 2005-06-10 2007-01-25 Nec Electronics Corp 半導体装置
US7960269B2 (en) 2005-07-22 2011-06-14 Megica Corporation Method for forming a double embossing structure
US20070045845A1 (en) * 2005-08-31 2007-03-01 Anand Lal Ball grid array interface structure and method
CN101523584A (zh) * 2005-09-02 2009-09-02 国际整流器公司 用于半导体器件电极的保护阻挡层
US8319343B2 (en) * 2005-09-21 2012-11-27 Agere Systems Llc Routing under bond pad for the replacement of an interconnect layer
US7952206B2 (en) * 2005-09-27 2011-05-31 Agere Systems Inc. Solder bump structure for flip chip semiconductor devices and method of manufacture therefore
KR101288790B1 (ko) * 2005-09-27 2013-07-29 에이저 시스템즈 엘엘시 플립 칩 반도체 디바이스들을 위한 솔더 범프 구조 및 이의제조 방법
US7397121B2 (en) 2005-10-28 2008-07-08 Megica Corporation Semiconductor chip with post-passivation scheme formed over passivation layer
US8552560B2 (en) * 2005-11-18 2013-10-08 Lsi Corporation Alternate pad structures/passivation inegration schemes to reduce or eliminate IMC cracking in post wire bonded dies during Cu/Low-K BEOL processing
US7494924B2 (en) * 2006-03-06 2009-02-24 Freescale Semiconductor, Inc. Method for forming reinforced interconnects on a substrate
US7453154B2 (en) * 2006-03-29 2008-11-18 Delphi Technologies, Inc. Carbon nanotube via interconnect
US8063486B2 (en) * 2006-05-15 2011-11-22 Panasonic Corporation Circuit board, method for manufacturing the same, and semiconductor device
US7598620B2 (en) * 2006-05-31 2009-10-06 Hebert Francois Copper bonding compatible bond pad structure and method
JP4354469B2 (ja) * 2006-08-11 2009-10-28 シャープ株式会社 半導体装置および半導体装置の製造方法
US8168537B2 (en) * 2006-08-17 2012-05-01 Nxp B.V. Semiconductor component and assumbly with projecting electrode
EP2054935A2 (de) * 2006-08-17 2009-05-06 Nxp B.V. Prüfung einer elektrode auf korrekte unterschneidung während eines ätzungsverfahrensschrittes
KR100744150B1 (ko) * 2006-09-11 2007-08-01 삼성전자주식회사 반도체 패키지용 기판 및 그의 제조 방법
KR101328551B1 (ko) * 2006-10-02 2013-11-13 삼성전자주식회사 반도체 장치
KR101309319B1 (ko) * 2006-11-22 2013-09-13 삼성디스플레이 주식회사 액정표시장치 구동회로 및 그의 제조방법과 액정표시장치구동회로가 실장 된 액정표시장치
US7821132B2 (en) * 2007-06-05 2010-10-26 Xilinx, Inc. Contact pad and method of forming a contact pad for an integrated circuit
US7667335B2 (en) * 2007-09-20 2010-02-23 Stats Chippac, Ltd. Semiconductor package with passivation island for reducing stress on solder bumps
US8501612B2 (en) * 2007-09-20 2013-08-06 Semiconductor Components Industries, Llc Flip chip structure and method of manufacture
US7939949B2 (en) * 2007-09-27 2011-05-10 Micron Technology, Inc. Semiconductor device with copper wirebond sites and methods of making same
US20090091026A1 (en) * 2007-10-05 2009-04-09 Powertech Technology Inc. Stackable semiconductor package having plural pillars per pad
US7888257B2 (en) * 2007-10-10 2011-02-15 Agere Systems Inc. Integrated circuit package including wire bonds
WO2009058143A1 (en) * 2007-10-31 2009-05-07 Agere Systems Inc. Bond pad support structure for semiconductor device
EP2075834A1 (de) * 2007-12-28 2009-07-01 INTERUNIVERSITAIR MICROELEKTRONICA CENTRUM vzw (IMEC) Löthöcker zum Flip-Chip-Bonden mit höherer Dichte
US20090174069A1 (en) * 2008-01-04 2009-07-09 National Semiconductor Corporation I/o pad structure for enhancing solder joint reliability in integrated circuit devices
KR101485105B1 (ko) * 2008-07-15 2015-01-23 삼성전자주식회사 반도체 패키지
DE102010005465B4 (de) * 2009-01-26 2014-11-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Elektrisches oder elektronisches Bauelement und Verfahren zum Herstellen eines Anschlusses
KR20100087564A (ko) * 2009-01-28 2010-08-05 삼성전자주식회사 접속단자 형성 방법
JP5432543B2 (ja) * 2009-02-21 2014-03-05 新日本無線株式会社 半導体装置の製造方法
US7989356B2 (en) * 2009-03-24 2011-08-02 Stats Chippac, Ltd. Semiconductor device and method of forming enhanced UBM structure for improving solder joint reliability
KR101049083B1 (ko) * 2009-04-10 2011-07-15 (주)실리콘화일 3차원 구조를 갖는 이미지 센서의 단위 화소 및 그 제조방법
US9035459B2 (en) * 2009-04-10 2015-05-19 International Business Machines Corporation Structures for improving current carrying capability of interconnects and methods of fabricating the same
JP5378130B2 (ja) * 2009-09-25 2013-12-25 株式会社東芝 半導体発光装置
JP2013030498A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 半導体装置
JP5036840B2 (ja) * 2010-03-25 2012-09-26 株式会社東芝 発光素子
US8294264B2 (en) * 2010-03-30 2012-10-23 Taiwan Semiconductor Manufacturing Company, Ltd. Radiate under-bump metallization structure for semiconductor devices
US8198699B1 (en) * 2010-04-19 2012-06-12 Altera Corporation Integrated circuit package with non-solder mask defined like pads
US9070851B2 (en) 2010-09-24 2015-06-30 Seoul Semiconductor Co., Ltd. Wafer-level light emitting diode package and method of fabricating the same
KR101709959B1 (ko) 2010-11-17 2017-02-27 삼성전자주식회사 범프 구조물, 이를 갖는 반도체 패키지 및 반도체 패키지의 제조 방법
US8492892B2 (en) 2010-12-08 2013-07-23 International Business Machines Corporation Solder bump connections
US10833033B2 (en) * 2011-07-27 2020-11-10 Taiwan Semiconductor Manufacturing Co., Ltd. Bump structure having a side recess and semiconductor structure including the same
US9230933B2 (en) * 2011-09-16 2016-01-05 STATS ChipPAC, Ltd Semiconductor device and method of forming conductive protrusion over conductive pillars or bond pads as fixed offset vertical interconnect structure
US9159686B2 (en) 2012-01-24 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. Crack stopper on under-bump metallization layer
KR101936232B1 (ko) * 2012-05-24 2019-01-08 삼성전자주식회사 전기적 연결 구조 및 그 제조방법
US9620468B2 (en) * 2012-11-08 2017-04-11 Tongfu Microelectronics Co., Ltd. Semiconductor packaging structure and method for forming the same
US9761549B2 (en) * 2012-11-08 2017-09-12 Tongfu Microelectronics Co., Ltd. Semiconductor device and fabrication method
JP2014154844A (ja) * 2013-02-13 2014-08-25 Toshiba Corp 半導体装置
US9768142B2 (en) 2013-07-17 2017-09-19 Taiwan Semiconductor Manufacturing Company, Ltd. Mechanisms for forming bonding structures
US9659891B2 (en) 2013-09-09 2017-05-23 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device having a boundary structure, a package on package structure, and a method of making
US9583470B2 (en) * 2013-12-19 2017-02-28 Intel Corporation Electronic device with solder pads including projections
US20150262920A1 (en) * 2014-03-17 2015-09-17 Texas Instruments Incorporated Integrated circuit package
EP2942815B1 (de) * 2014-05-08 2020-11-18 Nexperia B.V. Halbleiterbauelement und Herstellungsverfahren dafür
JP6476871B2 (ja) * 2014-05-22 2019-03-06 株式会社村田製作所 回路基板、蓄電装置、電池パックおよび電子機器
KR20160001033A (ko) * 2014-06-26 2016-01-06 에스케이하이닉스 주식회사 반도체 패키지
CN205944139U (zh) 2016-03-30 2017-02-08 首尔伟傲世有限公司 紫外线发光二极管封装件以及包含此的发光二极管模块
DE102016108060B4 (de) * 2016-04-29 2020-08-13 Infineon Technologies Ag Packungen mit hohlraumbasiertem Merkmal auf Chip-Träger und Verfahren zu ihrer Herstellung
US10840203B2 (en) * 2016-05-06 2020-11-17 Smoltek Ab Assembly platform
US9984987B2 (en) * 2016-08-05 2018-05-29 Nanya Technology Corporation Semiconductor structure and manufacturing method thereof
CN106180951B (zh) * 2016-08-22 2019-02-22 京信通信技术(广州)有限公司 多维度多平面多点位同步点锡装置及点锡方法
US10163827B1 (en) * 2017-11-14 2018-12-25 Taiwan Semiconductor Manufacturing Co., Ltd. Package structure with protrusion structure
CN109727950B (zh) * 2018-12-26 2020-12-04 中国电子科技集团公司第四十四研究所 一种混成式焦平面倒装集成用凸点结构及其制作方法
CN111613596B (zh) * 2019-02-25 2022-01-14 中芯国际集成电路制造(上海)有限公司 封装结构及其形成方法
JP7226186B2 (ja) 2019-08-23 2023-02-21 三菱電機株式会社 半導体装置
US11721642B2 (en) 2021-06-17 2023-08-08 Nxp Usa, Inc. Semiconductor device package connector structure and method therefor
DE102021130307A1 (de) 2021-11-19 2023-05-25 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip und verfahren zum verbinden eines halbleiterchips mit einem anschlussträger

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
JPH05259166A (ja) * 1992-03-13 1993-10-08 Hitachi Ltd デンドライトバンプ及びその作製方法
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH09205096A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 半導体素子およびその製造方法および半導体装置およびその製造方法
US5759046A (en) * 1996-12-30 1998-06-02 International Business Machines Corporation Dendritic interconnection system
JP2000164617A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
DE10122942A1 (de) * 2000-11-08 2002-05-29 Mitsubishi Electric Corp Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden
DE10157205A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0513418A (ja) * 1991-07-04 1993-01-22 Mitsubishi Electric Corp 半導体装置およびその製造方法
JPH0547768A (ja) * 1991-08-14 1993-02-26 Toshiba Corp バンプ形成方法
JP2725501B2 (ja) * 1991-10-31 1998-03-11 日本電気株式会社 ハンダバンプ構造および形成方法
JPH05182973A (ja) 1992-01-07 1993-07-23 Fujitsu Ltd 半導体装置の製造方法
US5545589A (en) * 1993-01-28 1996-08-13 Matsushita Electric Industrial Co., Ltd. Method of forming a bump having a rugged side, a semiconductor device having the bump, and a method of mounting a semiconductor unit and a semiconductor device
JP2780631B2 (ja) * 1994-03-09 1998-07-30 日本電気株式会社 電子部品の接続構造およびその製造方法
US5431328A (en) * 1994-05-06 1995-07-11 Industrial Technology Research Institute Composite bump flip chip bonding
JPH07335648A (ja) * 1994-06-09 1995-12-22 Citizen Watch Co Ltd 半導体装置の突起電極
US5674326A (en) * 1994-09-21 1997-10-07 Motorola, Inc. Solder paste
DE4442960C1 (de) * 1994-12-02 1995-12-21 Fraunhofer Ges Forschung Lothöcker für die Flip-Chip-Montage und Verfahren zu dessen Herstellung
US5958590A (en) * 1995-03-31 1999-09-28 International Business Machines Corporation Dendritic powder materials for high conductivity paste applications
US5837119A (en) * 1995-03-31 1998-11-17 International Business Machines Corporation Methods of fabricating dendritic powder materials for high conductivity paste applications
JPH0982760A (ja) * 1995-07-07 1997-03-28 Toshiba Corp 半導体装置、半導体素子およびその半田接続部検査方法
US5758046A (en) * 1995-12-01 1998-05-26 Lucas Digital, Ltd. Method and apparatus for creating lifelike digital representations of hair and other fine-grained images
JP2751912B2 (ja) * 1996-03-28 1998-05-18 日本電気株式会社 半導体装置およびその製造方法
US5813870A (en) * 1996-07-12 1998-09-29 International Business Machines Corporation Selectively filled adhesives for semiconductor chip interconnection and encapsulation
JPH10125685A (ja) * 1996-10-16 1998-05-15 Casio Comput Co Ltd 突起電極およびその形成方法
US5939786A (en) * 1996-11-08 1999-08-17 International Business Machines Corporation Uniform plating of dendrites
US5929521A (en) * 1997-03-26 1999-07-27 Micron Technology, Inc. Projected contact structure for bumped semiconductor device and resulting articles and assemblies
JPH11111885A (ja) * 1997-10-07 1999-04-23 Sony Corp 半導体装置およびその製造方法
JP2000091371A (ja) * 1998-09-11 2000-03-31 Seiko Epson Corp 半導体装置およびその製造方法
JP4011214B2 (ja) * 1998-11-13 2007-11-21 富士通株式会社 半導体装置及び半田による接合方法
TW460991B (en) * 1999-02-04 2001-10-21 United Microelectronics Corp Structure of plug that connects the bonding pad
US6495916B1 (en) * 1999-04-06 2002-12-17 Oki Electric Industry Co., Ltd. Resin-encapsulated semiconductor device
US6181569B1 (en) * 1999-06-07 2001-01-30 Kishore K. Chakravorty Low cost chip size package and method of fabricating the same
KR100298827B1 (ko) * 1999-07-09 2001-11-01 윤종용 재배선 기판을 사용한 웨이퍼 레벨 칩 스케일 패키지 제조방법
US6297562B1 (en) * 1999-09-20 2001-10-02 Telefonaktieboalget Lm Ericsson (Publ) Semiconductive chip having a bond pad located on an active device
JP2001168125A (ja) * 1999-12-03 2001-06-22 Nec Corp 半導体装置
JP2001223293A (ja) * 2000-02-09 2001-08-17 Nec Corp 半導体装置及びその製造方法
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置
US6638847B1 (en) 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
US6456879B1 (en) * 2000-05-15 2002-09-24 Pacesetter, Inc. Method and device for optimally altering stimulation energy to maintain capture of cardiac tissue
DE10045534B4 (de) * 2000-09-13 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil mit Außenanschlußelementen ausgebildet als Kapillarelement, Verfahren zur Herstellung und Anordnung
US6570396B1 (en) * 2000-11-24 2003-05-27 Kulicke & Soffa Investment, Inc. Interface structure for contacting probe beams
US6638638B2 (en) * 2001-09-18 2003-10-28 Samsung Electronics Co., Ltd. Hollow solder structure having improved reliability and method of manufacturing same
US6696757B2 (en) * 2002-06-24 2004-02-24 Texas Instruments Incorporated Contact structure for reliable metallic interconnection

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5185073A (en) * 1988-06-21 1993-02-09 International Business Machines Corporation Method of fabricating nendritic materials
JPH05259166A (ja) * 1992-03-13 1993-10-08 Hitachi Ltd デンドライトバンプ及びその作製方法
JPH07142488A (ja) * 1993-11-15 1995-06-02 Nec Corp バンプ構造及びその製造方法並びにフリップチップ実装 構造
JPH09205096A (ja) * 1996-01-24 1997-08-05 Toshiba Corp 半導体素子およびその製造方法および半導体装置およびその製造方法
US5759046A (en) * 1996-12-30 1998-06-02 International Business Machines Corporation Dendritic interconnection system
JP2000164617A (ja) * 1998-11-25 2000-06-16 Sanyo Electric Co Ltd チップサイズパッケージおよびその製造方法
DE10122942A1 (de) * 2000-11-08 2002-05-29 Mitsubishi Electric Corp Elektrodenformungsverfahren und dafür benutzte Basis zur Formung von Bump-Elektroden
DE10157205A1 (de) * 2001-11-22 2003-06-12 Fraunhofer Ges Forschung Kontakthöcker mit profilierter Oberflächenstruktur sowie Verfahren zur Herstellung

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
Patent Abstracts of Japan & JP 05259166 A; *
Patent Abstracts of Japan & JP 07142488 A; *
Patent Abstracts of Japan & JP 2000164617 A; *
Patent Abstracts of Japan: JP 2000-164 617 A; JP 0 7-142 488 A; JP 05-259 166 A

Also Published As

Publication number Publication date
TW200412635A (en) 2004-07-16
JP2004221524A (ja) 2004-08-05
US20040134974A1 (en) 2004-07-15
DE10309502A1 (de) 2004-07-22
US20050208751A1 (en) 2005-09-22
KR100509318B1 (ko) 2005-08-22
KR20040064578A (ko) 2004-07-19
TWI237859B (en) 2005-08-11
US6959856B2 (en) 2005-11-01

Similar Documents

Publication Publication Date Title
DE10309502B4 (de) Verfahren zur Herstellung einer Lothügelstruktur und Lothügelstruktur
DE69628161T2 (de) Eine löthöckerstruktur für ein mikroelektronisches substrat
DE102011016361B4 (de) Wafer-Level-Chip-Scale-Package-Vorrichtung mit Kontakthöcker-Einheiten, die so konfiguriert sind, dass sie durch mechanische Spannung bedingte Ausfälle vermindern
DE60219779T2 (de) Flussmittelfreie flip-chip-verbindung
DE10101948B4 (de) Verfahren zum Anordnen eines Halbleiterchips auf einem Substrat und auf einem Substrat montierbarer Halbleiterbaustein
DE102008028072B4 (de) Verfahren zum Herstellen von Halbleitervorrichtungen
DE10229182B4 (de) Verfahren zur Herstellung einer gestapelten Chip-Packung
DE69526895T2 (de) Verfahren zur Herstellung einer halbleitenden Anordnung und einer Halbleiterscheibe
DE102012109319B4 (de) Bump-on-Trace-Baugruppenstruktur und Verfahren zur Herstellung derselben
DE10333841A1 (de) Halbleiterbauteil in Halbleiterchipgröße mit flipchipartigen Außenkontakten und Verfahren zur Herstellung desselben
DE112006003036T5 (de) Halbleiterchipgehäuse mit einem Leitungsrahmen und einem Clip sowie Verfahren zur Herstellung
DE102011105354A1 (de) Vorrichtung mit Kontakthöckereinheiten, die ein Barrieremetall umfassen.
DE10392377T5 (de) Auf Waferniveau beschichtete stiftartige Kontakthöcker aus Kupfer
EP1351298A2 (de) Method for producing a semiconductor wafer
DE10125035A1 (de) Halbleiterbauteil
DE212021000205U1 (de) Halbleiterbauteil
DE102013105084B4 (de) Bump-on-trace-verbindungsstruktur für flip-chip-gehäuse
DE102013106299A1 (de) Chipanordnungen und ein Verfahren zum Ausbilden einer Chipanordnung
DE10345247B4 (de) Verwendung von Leiterbahnen als Krallkörper
DE102005040213A1 (de) Halbleiterbauelement mit Elektrode und Herstellungsverfahren
DE10011368A1 (de) Halbleiterbauelement und Verfahren zu seiner Herstellung
DE102014019169A1 (de) Gehäuse mit einem Substrat mit eingebetteter Metallspur überlappt von Verbindungsstelle
DE102009050743A1 (de) Halbleitervorrichtung und Herstellungsverfahren
DE102012107876A1 (de) Trägerplatte, Vorrichtung mit Trägerplatte sowie Verfahren zur Herstellung einer Trägerplatte
DE10241589B4 (de) Verfahren zur Lötstopp-Strukturierung von Erhebungen auf Wafern

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee