[go: up one dir, main page]

DE10256200B4 - Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle - Google Patents

Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle Download PDF

Info

Publication number
DE10256200B4
DE10256200B4 DE10256200.8A DE10256200A DE10256200B4 DE 10256200 B4 DE10256200 B4 DE 10256200B4 DE 10256200 A DE10256200 A DE 10256200A DE 10256200 B4 DE10256200 B4 DE 10256200B4
Authority
DE
Germany
Prior art keywords
film
charge trapping
flash memory
memory cell
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10256200.8A
Other languages
English (en)
Other versions
DE10256200A1 (de
Inventor
Byung Jin Ahn
Byung Soo Park
Sung Jae Chung
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10256200A1 publication Critical patent/DE10256200A1/de
Application granted granted Critical
Publication of DE10256200B4 publication Critical patent/DE10256200B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/04Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0466Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS]
    • G11C16/0475Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells with charge storage in an insulating layer, e.g. metal-nitride-oxide-silicon [MNOS], silicon-oxide-nitride-oxide-silicon [SONOS] comprising two or more independent storage sites which store independent data
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B43/00EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B69/00Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B99/00Subject matter not provided for in other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • H10D30/68Floating-gate IGFETs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/01Manufacture or treatment
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D86/00Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
    • H10D86/201Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates the substrates comprising an insulating layer on a semiconductor body, e.g. SOI

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

Flash-Speicherzelle (200), mit: einem Tunneloxidfilm (27), der an einem gegebenen Bereich eines SOI-Substrats (20) gebildet ist; einem Ladungseinfangfilm (28) auf dem Tunneloxidfilm; einem dielektrischen Film (29) auf dem Ladungseinfangfilm (28); ersten und zweiten Kanal-Bereichen (23a, 23b) an dem SOI-Substrat (20) unter beiden Enden des Ladungseinfangfilms (28); einem Source-Bereich (21), der zwischen den ersten und zweiten Kanal-Bereichen (23a, 23b) gebildet ist; erste und zweite Drain-Bereiche (25a, 25b) an dem SOI-Substrat (20) an beiden Seiten des Ladungseinfangfilms (28); eine auf dem dielektrischen Film (29) gebildete Wortleitung (31); und einem Source-Bereich (21), der zwischen den ersten und zweiten Kanal-Bereichen (23a, 23b) gebildet ist, wobei sich der Source-Bereich (21) unterhalb des Ladungseinfangfilms (28) befindet, und wobei Daten von zwei Bits oder vier Bits in einer einzigen Zelle gespeichert werden können, indem Elektronen individuell in den Ladungseinfangfilm (28) auf den ersten und zweiten Kanal-Bereichen (23a, 23b) eingespeist werden, oder die eingespeisten Elektronen entladen werden, abhängig von an den Source-Bereich (21), die Wortleitung (31) und die ersten und zweiten Drain-Bereiche (25a, 25b) angelegten Spannungen.

Description

  • Gebiet der Erfindung:
  • Die vorliegende Erfindung betrifft eine Flash-Speicherzelle und ein Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle. Insbesondere betrifft die Erfindung eine Flash-Speicherzelle mit einer Silicium-Oxid-Nitrid-Oxid-Silicium(SONOS)-Struktur, in welcher Silicium, ein Oxidfilm, ein Nitridfilm, ein Oxidfilm und Silicium aufeinanderfolgend gestapelt sind, und ein Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle.
  • Stand der Technik:
  • Eine Flash-Speicherzelle ist eine permanente Speichervorrichtung, die elektrisch programmiert und gelöscht wird. Eine Grundstruktur und der Programmier-/Lösch-Betrieb der Flash-Speicherzelle sind unten beschrieben.
  • 1 ist eine Querschnittsansicht einer herkömmlichen Flash-Speicherzelle zur Erläuterung der Struktur und der Programmier-/Lösch-Operation der Flash-Speicherzelle.
  • Wie in 1 gezeigt ist, beinhaltet die Flash-Speicherzelle einen Tunneloxidfilm 12, einen Ladungseinfangfilm 13, welches aus einer ersten Polysiliciumschicht besteht, einen dielektrischen ONO-Film 14, ein Steuer-Gate 15, bestehend aus einer zweiten Polysiliciumschicht, und Source- und Drain-Bereiche 16a, 16b, die an beiden Kanten des Tunneloxidfilms 12 ausgebildet sind, wobei alle diese Bestandteile aufeinanderfolgend auf einem Halbleitersubstrat 11 gestapelt sind.
  • In der wie oben konstruierten Flash-Speicherzelle werden, wenn das Steuer-Gate 15 mit einer hohen Spannung von ungefähr 9 V versehen wird, und der Drain-Bereich 16b mit einer Spannung von ungefähr 5 V mit einem Puls von ungefähr 5 μs versehen wird, heiße Kanalelektronen (channel hot eletrons) auf der Oberfläche des Halbleitersubstrats 11 unterhalb des Gate-Oxidfilms 12 erzeugt. Die erzeugten heißen Elektronen werden anschließend in dem Ladungseinfangfilm 13 durch den Gate-Oxidfilm 12 gespeichert, so dass eine Programmieroperation durchgeführt wird.
  • Weiterhin werden, wenn das Steuer-Gate 15 in der Flash-Speicherzelle mit einer negativen Spannung von ungefähr –9 V versehen wird, und das Halbleitersubstrat 11 mit einer hohen Spannung von ungefähr 9 V versehen wird, die an dem Ladungseinfangfilm 13 gespeicherten Elektronen von dem Ladungseinfangfilm 13 entladen, basierend auf einem Fowler-Nordheim-Tunneleffekt, so dass eine Löschoperation durchgeführt wird.
  • Die wie oben konstruierte Flash-Speicherzelle wird durch mehrmalige Behandlungs-/Ätz-Verfahren gebildet. Daher bestehen Probleme darin, dass die Prozessschritte kompliziert sind, und es schwierig ist, einen Prozessrahmen zu erhalten. Weiterhin erfordert eine herkömmliche Flash-Speicherzelle einen großen Bereich im Vergleich zu peripheren Vorrichtungen, und es können nur Daten mit einem Bit pro Zelle gespeichert werden. Daher besteht ein Problem dahingehend, dass die Effizienz hinsichtlich des Integrationsgrads vermindert ist.
  • Mit der Zeit wird ein Kantenteil des Tunneloxidfilms durch verschiedene Ätz- und/oder Ionenimplantationsverfahren zur Bildung des Steuer-Gates und des Ladungseinfangfilms, nachdem ein Tunneloxidfilm dünn ausgebildet wurde, beschädigt. Es besteht daher ein Problem darin, dass die Ladungsspeicherkapazität des Ladungseinfangfilms abgebaut wird. In diesem Fall besteht aufgrund dessen, dass in einem ungünstigen Fall eine fehlerhafte Zelle auftreten kann, ein Problem darin, dass die Zuverlässigkeit der Vorrichtung und des Verfahrens verschlechtert wird.
  • In der US 6 274 907 B1 sind eine Flash-Speicherzelle und ihre Herstellung beschrieben. Die Herstellung der Flash-Speicherzelle umfasst ein Bilden eines Source-Bereichs an einem SOI-Substrat, ein Bilden eines Drain-Bereichs, bestehend aus einem N-Typ-Störstellenbereich, ein Bilden eines Vorrichtungsisolationsfilms auf dem Drain-Bereich, ein Bilden einer Stapelstruktur, in welcher ein Tunneloxidfilm, ein Floating Gate und ein dielektrischer Film auf dem Source-Bereich gestapelt sind, wobei die Stapelstruktur durch den Vorrichtungsisolationsfilm abgetrennt ist. Des Weiteren umfasst das Herstellungsverfahren ein Bilden einer Schicht eines leitfähigen Materials und anschließend ein Bilden einer Wortleitung mittels eines Ätzprozesses unter Verwendung einer Wortleitungsmaske.
  • Die US 6 044 022 A betrifft ein Verfahren zur Programmierung einer Flash-Speicherzelle. Ein weiteres Verfahren zur Programmierung einer Flash-Speicherzelle geht ist in der US 6 181 597 B1 beschrieben.
  • Des Weiteren betreffen die WO 00/54335 A1 und die WO 01/31695 A1 Halbleiterspeichervorrichtungen mit nicht-löschbaren Speichern.
  • Die Aufgabe der vorliegenden Erfindung besteht darin, eine Flash-Speicherzelle und ein Verfahren zur Herstellung von dieser sowie ein Programmier-/Lösch-/Lese-Verfahren, mittels welcher die Flash-Speicherzelle betreibbar ist, bereitzustellen, wobei eine Beschädigung des Tunneloxidfilms verhinderbar ist.
  • Die Aufgabe wird durch die Flash-Speicherzelle gemäß Anspruch 1, das Verfahren zur Herstellung einer Flash-Speicherzelle gemäß dem Anspruch 9, das Verfahren zur Herstellung einer Flash-Speicherzelle gemäß dem Anspruch 15, das verfahren zur Programmierung einer Flash-Speicherzelle gemäß dem Anspruch 21, das Verfahren zur Programmierung einer Flash-Speicherzelle gemäß dem Anspruch 24, das Verfahren zum Programmieren einer Flash-Speicherzelle gemäß dem Anspruch 27, das Verfahren zum Löschen einer Flash-Speicherzelle gemäß dem Anspruch 31, das Verfahren zum Lesen einer Flash-Speicherzelle gemäß dem Anspruch 34 und das Verfahren zum Lesen einer Flash-Speicherzelle gemäß dem Anspruch 37 gelöst.
  • Bezüglich Obigem besteht der Ladungseinfangfilm aus einem Nitridfilm und der Tunneloxidfilm, der Ladungseinfangfilm und der dielektrische Film weisen eine ONO-Struktur auf.
  • Nachdem eine Flash-Speicherzelle hergestellt wurde, wird ein Zwischenschicht-Isolationsfilm auf der gesamten Struktur gebildet, und ein Kontaktstopfen bzw. Kontaktstecker bzw. Kontaktanschluss wird anschließend zur Verbindung mit gegebenen Bereichen einer Source-Region und einer Drain-Region gebildet. Zu dieser Zeit wird der Kontaktstopfen einer nach dem anderen alle 5 bis 10 Zellen gebildet. Die Anzahl der Kontaktstopfen wird abhängig von einer Konstruktionsvorgabe bzw. -regel oder einer anzulegenden Spannung eingestellt.
  • Bezüglich dem oben Erwähnten beinhalten die vier Zustände einen ersten Zustand, in dem Elektronen nicht in ein Ende des Ladungseinfangfilms eingespeist bzw. eingeströmt werden, einen zweiten Zustand, in dem Elektronen nur in eine linke Seite einer Seite des Ladungseinfangfilms eingespeist werden, einen dritten Zustand, in dem Elektronen nur in eine rechte Seite einer Seite des Ladungseinfangfilms eingespeist werden, und einen vierten Zustand, in dem Elektronen in das gesamte eine Ende des Ladungseinfangfilms eingespeist werden.
  • Zu dieser Zeit beträgt die Programmierspannung 9 V bis 10 V und alle Bereiche der anderen Zellen sind in dem Verfahren der Elektroneneinspeisung in den Ladungseinfangfilm gefloatet.
  • Bei dem oben erwähnten beträgt unterstützende Löschspannung –10 V bis –12 V, und sämtliche Bereiche der anderen Zellen werden in dem Prozess der Entladung von Elektronen, die in den Ladungseinfangfilm eingespeist wurden, gefloatet.
  • Bei dem oben Erwähnten werden die Daten von zwei Bits unterschieden als ’11’, entsprechend einem Fall, dass sowohl die ersten und zweiten Ströme mit einem gegebenen Wert erfasst werden, und ’10’, entsprechend einem Fall, dass der erste Strom mit einem gegebenen Wert erfasst wird, und der zweite Strom mit 0 A erfasst wird, ’01’ entsprechend einem Fall, dass der erste Strom mit 0 A erfasst wird, und der zweite Strom mit einem gegebenen Wert erfasst wird, und ’00’ entsprechend einem Fall, dass sowohl die ersten und zweiten Ströme mit 0 A erfasst werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorher erwähnten Aspekte der vorliegenden Erfindung werden in der nachfolgenden Beschreibung erläutert, die im Zusammenhang mit den anliegenden Zeichnungen zu sehen ist, wobei:
  • 1 eine Querschnittsansicht einer herkömmlichen Flash-Speicherzelle zur Beschreibung einer Struktur und einer Programmier-/Lösch-Operation der Flash-Speicherzelle ist;
  • 2 ein Layout-Diagramm einer Flash-Speicherzelle gemäß der vorliegenden Erfindung ist;
  • 3 eine Querschnittsansicht der Flash-Speicherzelle entlang der Linie X-X' in 2 ist;
  • 4A bis 4E Layout-Diagramme der Flash-Speicherzellen zur Beschreibung eines Verfahrens zur Herstellung der Flash-Speicherzelle sind;
  • 5A bis 5E Querschnittsansichten von Flash-Speicherzellen zur Beschreibung eines Verfahrens zur Herstellung der Flash-Speicherzelle gemäß der vorliegenden Erfindung sind;
  • 6A und 6B Querschnittsansichten von Bereichen sind, in welchen ein Source-Kontakt-Stopfen und ein Drain-Kontakt-Stopfen gebildet werden, die entlang einer X-Achsenrichtung in der in 4E gezeigten Flash-Speicherzelle, entnommen sind;
  • 7A bis 7D Querschnittsansichten der Flash-Speicherzellen zur Beschreibung eines Verfahrens zur Programmierung der Flash-Speicherzelle sind, die in 3 gezeigt ist;
  • 8 eine Querschnittsansicht der Flash-Speicherzelle zur Beschreibung eines Verfahrens zum Löschen der Flash-Speicherzelle ist, die in 3 gezeigt ist;
  • 9 eine Querschnittsansicht der Flash-Speicherzelle zur Beschreibung eines Verfahrens zum Lesen von in der Flash-Speicherzelle gespeicherten Daten ist; und
  • 10A und 10B Querschnittsansichten von Flash-Speicherzellen zur Beschreibung eines Verfahrens zum Lesen der Flash-Speicherzelle gemäß der vorliegenden Erfindung sind.
  • AUSFÜHRLICHE BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird im Detail mittels einer bevorzugten Ausführungsform unter Bezug auf die anliegenden Zeichnungen beschrieben, wobei gleiche Bezugszeichen verwendet werden, um gleiche oder ähnliche Teile anzuzeigen.
  • 2 ist ein Layout-Diagramm einer Flash-Speicherzelle der vorliegenden Erfindung und 3 ist eine Querschnittsansicht der Flash-Speicherzelle entlang der Linie X-X' in 2.
  • Mit Bezug nun auf 2 und 3 beinhaltet eine Flash-Speicherzelle 200 gemäß der vorliegenden Erfindung einen ONO-Film 30, der auf einem gegebenen Bereich eines SOI-Halbleitersubstrats 20 gebildet ist, erste und zweite Kanalbereiche 23a, 23b, die über dem SOI-Substrat 20 an beiden Kanten des ONO-Films 30 gebildet sind, einen Source-Bereich 21, der zwischen den ersten und zweiten Kanalbereichen 23a, 23b gebildet ist, erste und zweite Drain-Bereiche 25a, 25b, die über dem SOI-Substrat 20 an beiden Seiten des ONO-Films 30 gebildet sind, und eine Wortleitung 31, die auf dem ONO-Film 30 gebildet ist.
  • Der ONO-Film 30 weist eine Struktur auf, in welcher ein unterer Oxidfilm 27, ein Nitridfilm 28 und ein oberer Oxidfilm 29 aufeinanderfolgend gestapelt sind. Zu dieser Zeit dient der untere Oxidfilm 27 als ein Tunneloxidfilm, der Nitridfilm 28 dient als einen Ladungseinfangfilm, und der obere Oxidfilm 29 dient als ein Isolierfilm zur Verhinderung, dass Elektronen, die in den Nitridfilm 28 eingeströmt wurden, zur Wortleitung 31 fließen.
  • Die ersten und zweiten Kanalbereiche 23a, 23b bestehen aus einem P-Typ-Störstellenbereich 23. Die ersten und zweiten Drain-Bereiche 25a, 25b bestehen aus einem N-Typ-Störstellenbereich. Zu diesem Zeitpunkt werden die ersten und zweiten Drain-Bereiche 25a, 25b in dem P-Typ-Störstellenbereich 23 gebildet, um den ersten Kanalbereich 23a zu bilden, sowie den P-Typ-Störstellenbereich 23, der den zweiten Kanalbereich 23b bildet. Der Source-Bereich 21 wird durch eine Isolierschicht 20b isoliert, die in dem SOI-Substrat 20 und dem P-Typ-Störstellenbereich 23 an dessen beiden Seiten vorhanden ist. Der Source-Bereich 21 wird so elektrisch von einem anderen Source-Bereich getrennt. Ein Vorrichtungsisolationsfilm 26 wird auf den ersten und zweiten Drain-Bereichen 25a, 25b gebildet, so dass der ONO-Film 30 elektrisch getrennt wird.
  • Ein Source-Kontaktstopfen 33a wird auf dem Source-Bereich 21 der Flash-Speicherzelle 200, die oben konstruiert wurde, gebildet. Ein Drain-Kontaktstopfen 33b wird in dem Drain-Bereich 25a, 25b gebildet. Der Source-Kontaktstopfen 33a und der Drain-Kontaktstopfen 33b, werden einer nach dem anderen, alle 5 bis 10 Zellen 200, gebildet. Die Zahl der Stopfen kann variieren, abhängig von einer Konstruktionsregel oder einer anzulegenden Spannung.
  • Ein Verfahren zur Herstellung der oben konstruierten Flash-Speicherzelle wird unten beschrieben.
  • 4A bis 4E sind Layout-Diagramme der Flash-Speicherzellen zur Beschreibung eines Verfahrens zur Herstellung der Flash-Speicherzelle und 5A bis 5E sind Querschnittsansichten der Flash-Speicherzellen zur Beschreibung eines Verfahrens von Herstellung der Flash-Speicherzelle gemäß der vorliegenden Erfindung.
  • Der Bezug auf 4A und 5A wird ein erstes Photoresistmuster 22 auf dem SOI-Substrat 20 gebildet, in welchem die Isolierschicht 20b einer gegebenen Tiefe gebildet wird. Ein erster Ionenimplantationsprozess wird anschließend durchgeführt, um einen P-Typ-Störstellenbereich 23 zu bilden. Zu dieser zeit ist die Tiefe des P-Typ-Störstellenbereichs 23 auf eine Tiefe begrenzt, in welcher die Isolierschicht 20b gebildet wird.
  • Das SOI-Substrat 20 weist eine Stapelstruktur auf, wobei ein Siliciumsubstrat 20a, eine Isolierschicht 20b und eine Siliciumschicht 20c, die mit N-Typ-Störstellen dotiert ist, aufeinandergefolgend gebildet. Die Siliciumschicht 20c des SOI-Substrats 20, für welche ein erster Ionenimplantationsprozess nicht durchgeführt wird, ist durch den Source-Bereich 21 definiert. Der P-Typ-Störstellenbereich 23 wird in einer Y-Achsenrichtung gebildet, und der Source-Bereich 21 wird ebenfalls in einer Y-Achsenrichtung gebildet und bildet einen gemeinsamen Source-Bereich. Die Siliciumschicht 20c wird gebildet unter Verwendung von N-Typ-Störstellen. Der Source-Bereich 21 wird ebenfalls ein N-Typ. Daher ist es nicht erforderlich, einen Störstellen-Ionenimplantationsprozess durchzuführen, um den Source-Bereich 21 zu definieren. Im Fall, dass die Konzentration an Störstellen des Source-Bereichs 21 erhöht werden soll, wird ein zusätzlicher Ionenimplantationsprozess für den Source-Bereich 21 durchgeführt.
  • Mit Bezug auf 4A und 5B wird nun das erste Photoresistmuster 22 entfernt. Ein zweites Photoresistmuster 24, mit welchem ein zentraler Bereich des P-Typ-Störstellenbereichs 23 belichtet wird, wird anschließend gebildet. Die Drain-Bereiche 25a, 25b, die aus einem N-Typ-Störstellenbereich bestehen, werden an dem zentralen Bereich des P-Typ-Störstellenbereichs 23 mittels eines zweiten Störstellen-Ionenimplantationsprozesses gebildet. Zwei N-Typ-Störstellenbereiche machen ein Paar aus und werden erste und zweite Drain-Bereiche 25a, 25b für eine einzige Flash-Speicherzelle. Zu diesem Zeitpunkt werden erste und zweite Drain-Bereiche 25a, 25b mit hohen Konzentrationen, verglichen mit dem P-Typ-Störstellenbereich 23, gebildet. Die ersten und zweiten Drain-Bereiche 25a, 25b werden in einer Y-Achsenrichtung gebildet, um einen gemeinsamen Drain-Bereich zu bilden.
  • Während die ersten und zweiten Drain-Bereiche 25a, 25b an dem zentralen Bereich des P-Typ-Störstellenbereichs 23 gebildet werden, wird ein Kantenteil des P-Typ-Störstellenbereichs 23, in welchem die ersten und zweiten Drain-Bereiche 25a, 25b nicht gebildet werden, durch die ersten und zweiten Kanal-Bereiche 23a, 23b definiert.
  • Mit Bezug nun auf 4B und 5C wird, nachdem das zweite Photoresistmuster 24 entfernt wurde, ein Vorrichtungsisolationsfilm 26 an den Drain-Bereichen 25a, 25b gebildet. Zu dieser Zeit besteht der Vorrichtungsisolierungsfilm 26 aus einem Oxidfilm, der mittels eines thermischen Oxidationsverfahrens erzeugt wurde. Der Vorrichtungsisolationsfilm 26, der durch den thermischen Oxidationsprozess gebildet wurde, wird schnell an den Drain-Bereichen 25a, 25b, die eine relativ höhere Konzentration an Störstellen aufweisen als andere Bereiche, aufgewachsen. Der an anderen Stellen, ausgenommen den Drain-Bereichen 25a, 25b, gebildete Oxidfilm kann daher leicht mittels eines Reinigungsverfahrens entfernt werden.
  • Bezüglich 4C und 5D werden ein unterer Oxidfilm 27, ein Nitridfilm 28 und ein oberer Oxidfilm 29 aufeinanderfolgend auf der gesamten Struktur ausgebildet. Der obere Oxidfilm 29, der Nitridfilm 28 und der untere Oxidfilm 27 auf dem Vorrichtungsisolationsfilm 26 werden anschließend mittels eines Muster- bzw. Maskenverfahrens entfernt. Der obere Oxidfilm 29, der Nitridfilm 28 und der untere Oxidfilm 27 verbleiben nur auf dem Source-Bereich 21 und dem ersten und zweiten Kanal-Bereich 23a, 23b des P-Typ-Störstellenbereichs 23. So wird ein ONO-Film 30, bestehend aus dem oberen Oxidfilm 29, dem Nitridfilm 28 und dem unteren Oxidfilm 27 gebildet. Zu dieser Zeit dient der untere Oxidfilm 27 als ein Tunneloxidfilm, der Nitridfilm 28 dient als Ladungseinfangfilm und der obere Oxidfilm 29 dient als Isolierfilm zur Verhinderung, dass in den Nitridfilm 28 eingeflossene Elektronen zu einer Wortleitung fließen, die in einem nachfolgenden Schritt gebildet werden soll. zu dieser zeit überlappen beide Enden des ONO-Films 30 mit den ersten und zweiten Kanal-Bereichen 23a, 23b. Aufgrund dessen können verschiedene Daten an beiden Enden des Nitridfilms 28 durch die ersten und zweiten Kanal-Bereiche 23a, 23b gespeichert werden. So ist es möglich, zwei Bits in einer einzigen Zelle zu speichern.
  • Währenddessen können in dem Verfahren zur Bildung des unteren Oxidfilms 27 in dem ONO-Film 30 der Vorrichtungsisolationsfilm 26 und der untere Oxidfilm 27 gleichzeitig gebildet werden. Mit anderen Worten kann in 5C der untere Oxidfilm 27 direkt gebildet werden, ohne den Vorrichtungsisolationsfilm 26 zu bilden. Ähnlich wird der untere Oxidfilm 27 schnell in den Drain-Bereichen 25a, 25b, welche eine relativ höhere Störstellenkonzentration als andere Bereiche aufweisen, aufgewachsen. Daher wird der untere Oxidfilm 27 in den Drain-Bereichen 25a, 25b dick ausgebildet. Unter Verwendung dieses Phänomens kann der Vorrichtungsisolationsfilm 26 auch unter Verwendung des Verfahrens zur Bildung des unteren Oxidfilms 27 gebildet werden.
  • Mit Bezug auf 4D und 5E wird eine leitfähige Materialschicht auf der gesamten Struktur ausgebildet. Eine Wortleitung 31, die aus dem leitfähigen Material gebildet wird, wird anschließend durch ein Maskenverfahren gebildet. Die leitfähige Materialschicht besteht aus einer Polysiliciumschicht. Auf diese Weise wird die Flash-Speicherzelle 200, die ein Gate aus einer SONOS-Struktur aufweist, wobei der ONO-Film 30 und die Polysiliciumschicht gestapelt sind, auf dem SOI-Substrat 20 gebildet.
  • In der Flash-Speicherzelle 200 dient der Nitridfilm 28 in dem ONO-Film 30 als einen Ladungseinfangfilm. Beide Enden des ONO-Films 30 überlappen mit den ersten und zweiten Kanal-Bereichen 23a, 23b, die aus dem P-Typ-Störstellenbereich 23 bestehen. Daten werden unabhängig an dem ONO-Film 30 gespeichert, indem Elektronen an beiden Enden des Nitridfilms 28 durch die ersten und zweiten Kanal-Bereiche 23a, 23b eingespeist werden oder die Elektronen entladen werden. So ist es möglich, Daten von zwei Bits in einer Flash-Speicherzelle 200 zu speichern.
  • Anschließend wird ein Stopfen bzw. Anschluss in dem Source-Bereich 21 und den ersten und zweiten Drain-Bereichen 25a, 25b gebildet.
  • 6A ist eine Querschnittsansicht eines Bereichs, in welchem ein Source-Anschluss bzw. -Stopfen gebildet werden wird, gesehen in einer X-Achsenrichtung in 4E, und 6B ist eine Querschnittsansicht eines Bereichs, in welchem ein Drain-Anschluss gebildet werden wird, betrachtet in einer X-Achsenrichtung in 4E.
  • Mit Bezug auf 4E, 6A und 6B wird eine Zwischenisolationsschicht 32 auf der gesamten Struktur gebildet. Die Zwischenisolationsschicht 32 auf dem Source-Bereich 21 und dem Vorrichtungsisolationsfilm 26 und die Zwischenisolationsschicht 32 auf den Drain-Bereichen 25a, 25b werden anschließend geätzt, um ein Kontaktloch zu bilden. Anschließend wird ein leitfähiges Material in das Kontaktloch eingebracht, um einen Source-Kontaktstopfen 33a und einen Drain-Kontaktstopfen 33b zu bilden. Zu dieser Zeit werden der Source-Kontaktstopfen 33a und der Drain-Kontaktstopfen 33b einer nach dem anderen in 5 bis 10 Zellen 200 gebildet. Die Anzahl der Stopfen kann variiert werden, abhängig von einer Konstruktionsvorgabe oder einer anzulegenden Spannung.
  • Mit dem obigen Verfahren wird die Flash-Speicherzelle 200 hergestellt, welche den ONO-Film 30, die ersten und zweiten Kanal-Bereiche 23a, 23b, den Source-Bereich 21 und erste und zweite Drain-Bereiche 25a, 25b sowie die Wortleitung 31 aufweist.
  • Ein Verfahren zur Programmierung der oben konstruierten Flash-Speicherzelle wird unten beschrieben.
  • 7A bis 7D sind Querschnittsansichten der Flash-Speicherzellen zur Beschreibung eines Verfahrens zur Programmierung der Flash-Speicherzelle, die in 3 gezeigt ist.
  • Mit Bezug auf 7A ist es mit der Flash-Speicherzelle gemäß der vorliegenden Erfindung möglich, unabhängig Daten zu speichern, indem Elektronen in das andere Ende des Nitridfilms 28 eingespeist werden, unterschiedlich von dem des durch den ersten Kanalbereich 23a gehenden Endes.
  • Eine Operation des Einströmens der Elektronen in ein Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, durch den ersten Kanal-Bereich 23a, wird unten mit Bezug auf die 7A und 7B beschrieben.
  • Mit Bezug auf 7A wird, um die Flash-Speicherzelle zu programmieren, die Wortleitung 31 mit einer Programmierspannung von 9 V bis 12 V versehen, und der erste Drain-Bereich 25a wird mit einer Spannung von ungefähr 5 V versehen. Der Source-Bereich 21 ist mit einem Erdungsanschluss GND verbunden. Weiterhin wird, um zu verhindern, dass Elektronen in das andere Ende des Nitridfilms 28 durch den zweiten Kanal-Bereich 23b einfließen, der zweite Drain-Bereich 25b ebenfalls an den Erdungsanschluss GND angeschlossen. Zu dieser Zeit sind alle Bereiche um die Flash-Speicherzelle gefloatet, wodurch eine Programmieroperation verhindert wird.
  • Wenn die Spannung mit den obigen Bedingungen angelegt wird, werden von dem ersten Kanal-Bereich 23a heiße Träger (Englisch: hot carriers) erzeugt. Die heißen Träger werden anschließend an dem einen Ende des Nitridfilms 28 durch den unteren Oxidfilm 27 des ONO-Films 30 mittels der an die Wortleitung 31 angelegten Spannung eingefangen. Hierdurch ist die Programmieroperation für ein Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, abgeschlossen.
  • Eine andere Ausführungsform einer Programmieroperation zur Einspeisung von Elektronen in ein Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, durch den ersten Kanal-Bereich 23a, wird nun beschrieben.
  • Mit Bezug auf 7B wird, um die Flash-Speicherzelle zu programmieren, die Wortleitung 31 mit einer Programmierspannung von 9 V bis 12 V versehen, und der Source-Bereich 21 mit einer Spannung von etwa 5 V versehen. Zu dieser Zeit ist der erste Drain-Bereich 25a mit dem Erdungsanschluss GND verbunden. Weiterhin ist, um zu verhindern, dass Elektronen in das andere Ende des Nitridfilms 28 durch den zweiten Kanal-Bereich 23b fließen, der zweite Drain-Bereich 25b gefloatet. Zu dieser Zeit sind alle Bereiche um die Flash-Speicherzellen herum gefloatet, wodurch eine Programmieroperation verhindert wird.
  • Wenn die Spannung mit den obigen Bedingungen angelegt wird, werden heiße Träger von dem ersten Kanal-Bereich 23a gebildet. Die heißen Träger werden anschließend an einem Ende des Nitridfilms 28 durch den unteren Oxidfilm 27 des ONO-Films 30 mittels der an die Wortleitung 31 angelegten Spannung aufgefangen. Dadurch ist die Programmieroperation für ein Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, abgeschlossen.
  • Mit Bezug nun auf 7C ist es mit der Flash-Speicherzelle gemäß der vorliegenden Erfindung möglich, unabhängig Daten zu speichern, indem die Elektronen in das andere Ende des Nitridfilms 28 eingespeist werden, unterschiedlich von dem des durch den zweiten Kanalbereich 23b gehenden Endes.
  • Eine Operation zum Einspeisen der Elektronen in das andere Ende des aus dem Nitridfilm 28 bestehenden Ladungseinfangfilms wird unten beschrieben.
  • Um die Flash-Speicherzelle zu programmieren wird an die Wortleitung 31 eine Programmierspannung von 9 V bis 12 V angelegt, und der zweite Drain-Bereich 25b wird mit einer Spannung von ungefähr 5 V versehen. Zu dieser Zeit ist der Source-Bereich 21 mit dem Erdungsanschluss GND verbunden. Weiterhin ist, um zu verhindern, dass Elektronen in ein Ende des Nitridfilms 28 durch den ersten Kanal-Bereich 23a einfließen, der erste Drain-Bereich 25a an den Erdungsanschluss GND angeschlossen. Zu dieser Zeit sind alle Bereiche um die Flash-Speicherzelle herum gefloatet, wodurch eine Programmieroperation verhindert wird.
  • Wenn die Spannung mit den obigen Bedingungen angelegt wird, werden heiße Träger von dem zweiten Kanal-Bereich 23b erzeugt. Die heißen Träger werden anschließend an dem anderen Ende des Nitridfilms 28 durch den unteren Oxidfilm 27 des ONO-Films 30 mittels der an die Wortleitung 31 angelegten Spannung eingefangen. Dadurch ist die Programmieroperation für das andere Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, abgeschlossen.
  • Eine andere Ausführungsform einer Programmieroperation zum Einspeisen von Elektronen in ein Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, durch den zweiten Kanal-Bereich 23b wird mit Bezug auf die 7D beschrieben.
  • Um die Flash-Speicherzelle zu programmieren, wird die Wortleitung 31 mit einer Programmierspannung von 9 V bis 12 V versehen, und der Source-Bereich 21 wird mit einer Spannung von ungefähr 5 V versehen. Zu dieser Zeit ist der zweite Drain-Bereich 25b an den Erdungsanschluss GND angeschlossen. Weiterhin wird, um zu verhindern, dass Elektronen in ein Ende des Nitridfilms 28 durch den ersten Kanal-Bereich 23a fließen, der erste Drain-Bereich 25a gefloatet. Zu dieser Zeit sind alle Bereiche um die Flash-Speicherzelle herum gefloatet, wodurch eine Programmieroperation verhindert wird.
  • Wenn die Spannung mit den obigen Bedingungen angelegt wird, werden heiße Träger von dem zweiten Kanal-Bereich 23b erzeugt. Die heißen Träger werden anschließend an dem anderen Ende des Nitridfilms 28 durch den unteren Oxidfilm 27 des ONO-Films 30 mittels der an die Wortleitung 31 angelegten Spannung eingefangen. Dadurch ist die Programmieroperation für das andere Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, abgeschlossen.
  • Ein Verfahren zum Löschen der Flash-Speicherzelle wird unten beschrieben.
  • 8 zeigt eine Querschnittsansicht der Flash-Speicherzelle zur Beschreibung eines Verfahrens zum Löschen der Flash-Speicherzelle, die in 3 gezeigt ist.
  • Wie in 8 gezeigt ist, wird, um die Elektronen zu entladen, die in den Ladungseinfangfilm, bestehend aus dem Nitridfilm 28, mittels einer Programmieroperation eingespeist wurden, die Wortleitung 31 mit einer Löschspannung von ungefähr –10 V versehen, und die ersten und zweiten Drain-Bereiche 25a, 25b werden mit einer Spannung von etwa 5 V versehen, in einem Zustand, in dem der Source-Bereich 21 gefloatet ist. Zu dieser Zeit sind alle Bereiche um die Flash-Speicherzelle gefloatet, wodurch eine Löschoperation verhindert wird.
  • Wenn die Spannung mit den obigen Bedingungen angelegt wird, werden Elektronen, die in ein Ende und das andere Ende des Nitridfilms 28 eingeflossen sind, durch die ersten und zweiten Kanal-Bereiche 23a und 23b entladen. Dadurch ist die Löscheroperation für ein Ende und das andere Ende des Ladungseinfangfilms, bestehend aus dem Nitridfilm 28, abgeschlossen.
  • Ein Verfahren zum Lesen von Daten, die in der Flash-Speicherzelle gespeichert sind, wird unten beschrieben.
  • 9 ist eine Querschnittsansicht der Flash-Speicherzelle zur Beschreibung eines Verfahrens zum Lesen von in der Flash-Speicherzelle gespeicherten Daten.
  • Wie in 9 gezeigt ist, wird, um die in der Flash-Speicherzelle gespeicherten Daten zu lesen, die Wortleitung 31 mit einer Lesespannung von ungefähr 4 V versehen, und der Source-Bereich 21 wird mit einer Spannung von 0 bis 0,8 V versehen. Ein Stromspiegel (Englisch: current mirror) (nicht gezeigt) ist an die ersten und zweiten Drain-Bereiche 25a, 25b angeschlossen. Wenn die Lesespannung an die Wortleitung 31 angelegt wird, werden Kanäle in den ersten und zweiten Kanal-Bereichen 23a und 23b gebildet. So strömen erste und zweite Zellströme IC1 und IC2 in den ersten und zweiten Kanal-Bereich 23a und 23b. Durch die ersten und zweiten Zellströme IC1 und IC2 wird ein Programmierzustand an einem Ende und dem anderen Ende des Nitridfilms 28 detektiert. Daten von zwei Bits, die in der Flash-Speicherzelle gespeichert sind, werden so gelesen.
  • Bezüglich Obigem ist es möglich, obwohl Daten von zwei Bits gespeichert werden, abhängig von Elektronen, die in beide Enden des Nitridfilms 28 eingespeist wurden, Daten von zwei Bits an einem Ende und dem anderen Ende des Nitridfilms 28 zu speichern, indem eine Programmieroperationsbedingung zur Einspeisung der Elektronen an jedem Ende gesteuert wird. Es ist so möglich, Daten von vier Bits in einer einzigen Zelle zu speichern.
  • Ein Verfahren zur Speicherung von vier Bits in einer einzigen Zelle und das Lesen hiervon wird unten beschrieben.
  • Obwohl die Elektronen in ein Ende des Nitridfilms 28 eingespeist werden unter Verwendung des Programmierverfahrens, welches mit Bezug auf die 7A und 7B beschrieben wurde, kann ein Ort eines Endes des Nitridfilms 28, in welchen die Elektronen eingespeist werden, variiert werden, abhängig von dem in 7A beschriebenen Programmierverfahren und dem in 7B beschriebenen Programmierverfahren. Mit anderen Worten, wenn die Elektronen basierend auf dem in 7A beschriebenen Verfahren eingespeist werden, werden die Elektronen in eine linke Seite eines Ende des Nitridfilms 28 eingespeist. Auf der anderen Seite werden, wenn die Elektronen mit dem in 7B beschriebenen Verfahren eingespeist werden, die Elektronen in eine rechte Seite eines Endes des Nitridfilms 28 eingespeist. Dies trifft auch zu, wenn Elektronen in das andere Ende des Nitridfilms 28 eingespeist werden, unter Verwendung des Programmierverfahrens, das in 7C und 7D beschrieben ist.
  • Insbesondere ist es möglich, wenn ein Zustand, bei dem keine Elektronen in ein Ende des Nitridfilms 28 geströmt werden, da die Programmieroperation nicht durchgeführt wird, als ’11’ definiert wird, ein Zustand, bei dem Elektronen nur in eine linke Seite eines Endes des Nitridfilms 28 durch die in 7A beschriebenen Programmieroperation eingespeist werden, als ’10’ definiert wird, ein Zustand, bei dem die Elektronen nur in eine rechte Seite eines Endes des Nitridfilms 28 durch die in 7D beschriebene Programmieroperation eingespeist werden, als ’01’ definiert wird, und ein Zustand, bei dem die Elektronen, die in die linken und rechten Seiten eines Endes des Nitridfilms 28 durch die in 7A und 7B beschriebenen Programmieroperationen eingespeist werden, als ’00’ definiert wird, Daten von zwei Bits nur an einem Ende des Nitridfilms 28 zu speichern. Ähnlich ist es möglich, wenn das obige Verfahren an dem anderen Ende des Nitridfilms 28 durchgeführt wird, Daten von vier Bits in einer einzigen Flash-Speicherzelle zu speichern, unter Verwendung von beiden Enden des Nitridfilms 28.
  • Ein Verfahren zum Lesen von Daten durch Erfassen der vier Zustände, die durch die oben beschriebenen Programmierverfahren definiert werden, wird unten beschrieben.
  • 10A und 10B sind Querschnittsansichten von Flash-Speicherzellen zur Beschreibung eines Verfahrens zum Lesen der Flash-Speicherzelle gemäß der vorliegenden Erfindung.
  • Ein Verfahren zum Messen eines Zellstroms und Lesen von Daten, abhängig von einem Zustand der Elektronen, die in ein Ende des Nitridfilms eingespeist wurden, wird mit Bezug auf die 10A und 10B beschrieben.
  • Ein erster Zellstrom IC11, gemessen an dem Source-Bereich 21, und ein zweiter Zellstrom IC12, gemessen an dem ersten Drain-Bereich 25a, können variiert werden, abhängig von der Position der Elektronen, die in ein Ende des Nitridfilms 28 eingespeist wurden, und einer an den ersten Drain-Bereich 25a und dem Source-Bereich 21 angelegten Spannung.
  • Wie in 10A gezeigt ist, wird in einem Zustand, in welchem der erste Drain-Bereich 25a mit dem Erdungsanschluss GND verbunden ist, der erste Zellstrom IC11, der in den Source-Bereich 21 fließt, durch Anlegen einer Spannung von ungefähr 3 V an die Wortleitung 31 und einer Spannung von ungefähr 1 V an den Source-Bereich 21 erfasst. Zu dieser Zeit ist der zweite Drain-Bereich 25b gefloatet, um einen Fehler aufgrund des Stromflusses in den zweiten Drain-Bereich 25b in dem Prozess der Erfassung des ersten Zellstroms IC11 zu verhindern.
  • Anschließend wird, wie in 10B gezeigt ist, in einem Zustand, in dem der Source-Bereich 25a mit dem Erdungsanschluss GND verbunden ist, der zweite Zellstrom IC12, der in den ersten Drain-Bereich 25a fließt, durch Anlegen einer Spannung von etwa 3 V an die Wortleitung 31 und Anlegen einer Spannung von ungefähr 1 V an den ersten Drain-Bereich 25a erfasst. Ähnlich wird der zweite Drain-Bereich 25b gefloatet, um einen Fehler aufgrund des Stromflusses in den zweiten Drain-Bereich 25b in dem Verfahren des Abtastens des zweiten Zellstroms IC12 zu verhindern.
  • Bei den obigen Lesebedingungen, wenn sowohl der erste Strom IC11 als auch der zweite Strom IC12 auf einen gegebenen Wert hin erfasst werden, bedeutet dies, dass keine Elektronen in nur ein Ende des Nitridfilms 28 eingespeist werden, da die Programmieroperation nicht durchgeführt wird. Daher entsprechen die gespeicherten Daten dem Zustand ’11’.
  • Andererseits bedeutet es, wenn der erste Strom IC11 auf einen bestimmten Wert hin erfasst wird, und der zweite Strom IC12 mit 0 A erfasst wird, dass Elektronen in die linke Seite eines Ende des Nitridfilms 28 durch das in 7A gezeigte Programmierverfahren eingespeist werden. Daher entsprechen die gespeicherten Daten ’10’.
  • Weiterhin bedeutet es, wenn der erste Strom IC11 mit 0 V erfasst wird, und der zweite Strom IC12 mit einem gegebenen Wert erfasst wird, dass die Elektronen nur in die rechte Seite eines Endes des Nitridfilms 28 durch das in 7B gezeigte Programmierverfahren eingespeist werden. Daher entsprechen die gespeicherten Daten ’01’.
  • Wenn sowohl die ersten und die zweiten Ströme IC11 und IC12 mit 0 A erfasst werden, bedeutet dies, dass die Elektronen in beide Seiten eines Endes des Nitridfilms 28 durch die beiden in 7A und 7B gezeigten Programmierverfahren eingespeist werden. Die gespeicherten Daten entsprechen daher ’00’.
  • So ist es möglich, Daten von zwei Bits an einem Ende des Nitridfilms 28 zu speichern, und die gespeicherten Daten zu lesen, indem Elektronen in ein Ende des Nitridfilms, abhängig von dem in 7A und 7B gezeigten Programmierverfahren, eingespeist werden und anschließend die ersten und zweiten Zellströme, abhängig von den in 10A und 10B gezeigten Leseverfahren, erfasst werden.
  • Ähnlich ist es möglich, Daten von zwei Bits an dem anderen Ende des Nitridfilms zu speichern und die gespeicherten Daten zu lesen, wenn das Verfahren mit dem anderen Ende des Nitridfilms durchgeführt wird. So ist es möglich, Daten von vier Bits in einer einzigen Speicherzelle zu speichern.
  • Wie oben beschrieben ist, können Daten von zwei oder mehr Bits gemäß der vorliegenden Erfindung stabil in einer einzigen Zelle gespeichert werden. Daher weist die vorliegende Erfindung einen herausragenden Effekt dahingehend auf, dass der Integrationsgrad einer Vorrichtung verbessert werden kann.
  • Weiterhin werden zunächst ein Source-Bereich und ein Drain-Bereich gebildet, und anschließend wird der Tunneloxidfilm gebildet. So ist es möglich, eine Beschädigung eines Tunneloxidfilms aufgrund eines Ionenimplantationsverfahrens zu verhindern. Als ein Ergebnis kann die vorliegende Erfindung die elektrischen Eigenschaften einer Vorrichtung bzw. Komponente aufweisen.
  • Weiterhin wird die Flash-Speicherzelle so ausgebildet, dass sie eine SONOS-Struktur aufweist. Daher können die Verfahrensschritte vermindert werden, und die Zuverlässigkeit des Verfahrens verbessert werden.

Claims (40)

  1. Flash-Speicherzelle (200), mit: einem Tunneloxidfilm (27), der an einem gegebenen Bereich eines SOI-Substrats (20) gebildet ist; einem Ladungseinfangfilm (28) auf dem Tunneloxidfilm; einem dielektrischen Film (29) auf dem Ladungseinfangfilm (28); ersten und zweiten Kanal-Bereichen (23a, 23b) an dem SOI-Substrat (20) unter beiden Enden des Ladungseinfangfilms (28); einem Source-Bereich (21), der zwischen den ersten und zweiten Kanal-Bereichen (23a, 23b) gebildet ist; erste und zweite Drain-Bereiche (25a, 25b) an dem SOI-Substrat (20) an beiden Seiten des Ladungseinfangfilms (28); eine auf dem dielektrischen Film (29) gebildete Wortleitung (31); und einem Source-Bereich (21), der zwischen den ersten und zweiten Kanal-Bereichen (23a, 23b) gebildet ist, wobei sich der Source-Bereich (21) unterhalb des Ladungseinfangfilms (28) befindet, und wobei Daten von zwei Bits oder vier Bits in einer einzigen Zelle gespeichert werden können, indem Elektronen individuell in den Ladungseinfangfilm (28) auf den ersten und zweiten Kanal-Bereichen (23a, 23b) eingespeist werden, oder die eingespeisten Elektronen entladen werden, abhängig von an den Source-Bereich (21), die Wortleitung (31) und die ersten und zweiten Drain-Bereiche (25a, 25b) angelegten Spannungen.
  2. Flash-Speicherzelle (200) nach Anspruch 1, wobei der Ladungseinfangfilm (28) aus einem Nitridfilm besteht.
  3. Flash-Speicherzelle (200) nach Anspruch 1, wobei die ersten und zweiten Kanal-Bereiche (23a, 23b) jeweils aus einem P-Typ-Störstellenbereich (23) bestehen, und wobei die ersten und zweiten Drain-Bereiche (25a, 25b) aus einem N-Typ-Störstellenbereich bestehen.
  4. Flash-Speicherzelle (200) nach Anspruch 3, wobei die ersten und zweiten Drain-Bereiche (25a, 25b) in einem P-Typ-Störstellenbereich (23) gebildet sind, welcher den ersten Kanal-Bereich (23a) bildet, und einem P-Typ-Störstellenbereich (23), der den zweiten Kanal-Bereich (23b) bildet.
  5. Flash-Speicherzelle (200) nach Anspruch 1, wobei ein unterer Teil des Source-Bereichs (21) von einem in dem SOI-Substrat (20) enthaltenen Isolierfilm begrenzt wird, wodurch der Source-Bereich (21) von anderen Source-Bereichen (21) elektrisch isoliert ist.
  6. Flash-Speicherzelle (200) nach Anspruch 1, weiterhin umfassend einen Vorrichtungsisolationsfilm (26), der auf den ersten und zweiten Drain-Bereichen (25a, 25b) ausgebildet ist, wodurch der Ladungseinfangfilm (28) durch den Vorrichtungsisolationsfilm (26) getrennt ist.
  7. Flash-Speicherzelle (200) nach Anspruch 1, weiterhin umfassend einen Kontaktstopfen (33a, 33b), der zur elektrischen Verbindung mit dem Source-Bereich (21) und den ersten und zweiten Drain-Bereichen (25a, 25b) ausgebildet ist.
  8. Flash-Speicherzelle (200) nach Anspruch 7, wobei der Kontaktstopfen (33a, 33b) einer nach dem anderen alle 5 bis 10 Zellen angeordnet ist, und die Anzahl der Kontaktstopfen (33a, 33b) durch eine Konstruktionsregel oder anzulegende Spannung variiert ist.
  9. Verfahren zur Herstellung einer Flash-Speicherzelle (200), mit den Schritten: Bilden eines P-Typ-Störstellenbereichs (23) und eines Source-Bereichs (21) an einem SOI-Substrat (20); Bilden eines Drain-Bereichs (25a, 25b), bestehend aus einem N-Typ-Störstellenbereich, an einem zentralen Bereich des P-Typ-Störstellenbereichs (23); Bilden eines Vorrichtungsisolationsfilms (26) auf dem Drain-Bereich (25a, 25b); Bilden einer Stapelstruktur, in welcher ein Tunneloxidfilm (27), ein Ladungseinfangfilm (28) und ein dielektrischer Film auf dem Source-Bereich (21) und dem P-Typ-Störstellenbereich (23) gestapelt sind, wobei die Stapelstruktur durch den Vorrichtungsisolationsfilm (26) abgetrennt ist, und beide Enden der Stapelstruktur mit einem Teil des P-Typ-Störstellenbereichs (23) überlappen; und Bilden einer Schicht eines leitfähigen Materials und anschließend Bilden einer Wortleitung (31) mittels eines Ätzprozesses unter Verwendung einer Wortleitungsmaske.
  10. Verfahren nach Anspruch 9, wobei das SOI-Substrat (20) eine Stapelstruktur aufweist, in welcher ein Siliciumsubstrat (20a), eine Isolierschicht (20b) und eine N-Typ-Störstellen enthaltende Siliciumschicht (20c) aufeinanderfolgend gebildet werden, wobei der Source-Bereich (21) aus der Siliciumschicht (20c) besteht.
  11. Verfahren nach Anspruch 9, wobei der Ladungseinfangfilm (28) aus einem Nitridfilm besteht und der dielektrische Film (29) aus einem Oxidfilm besteht, und wobei der Tunneloxidfilm (27), der Ladungseinfangfilm (28) und der dielektrische Film (29) eine ONO-Struktur aufweisen.
  12. Verfahren nach Anspruch 9, weiterhin umfassend den Schritt, dass nach Durchführung des Ätzprozesses für die Wortleitung (31) der dielektrische Film (29), der Ladungsein- fangfilm (28) und der Tunneloxidfilm (27) mittels eines selbstjustierenden Prozesses geätzt werden.
  13. Verfahren nach Anspruch 9, weiterhin umfassend den Schritt, dass nachdem der Zwischenschichtisolationsfilm auf der gesamten Struktur gebildet wird, ein Kontaktstopfen (33a, 33b) gebildet wird, der mit einem gegebenen Bereich des Source-Bereichs (21) und des Drain-Bereichs (25a, 25b) verbunden ist.
  14. Verfahren nach Anspruch 13, wobei der Kontaktstopfen (33a, 33b) einer nach dem anderen alle 5 bis 10 Zellen gebildet wird, und die Anzahl der Kontaktstopfen (33a, 33b) abhängig von einer Konstruktionsregel oder einer anzulegenden Spannung variiert wird.
  15. Verfahren zur Herstellung einer Flash-Speicherzelle (200), mit den Schritten: Bilden eines P-Typ-Störstellenbereichs (23) und eines Source-Bereichs (21) in einem SOI-Substrat (20); Bilden eines Drain-Bereichs (25a, 25b), bestehend aus N-Typ-Störstellenbereich, an dem zentralen Bereich des P-Typ-Störstellenbereichs (23); Bilden eines Vorrichtungsisolationsfilms (26) an dem Drain-Bereich (25a, 25b) und eines Tunneloxidfilms an dem P-Typ-Störstellenbereich (23) und dem Source-Bereich (21), mittels eines thermischen Oxidationsverfahrens; Bilden eines Ladungseinfangfilms (28) und eines dielektrischen Films (29) mit einer Stapelstruktur auf dem Tunneloxidfilm (27); und Bilden einer Schicht eines leitfähigen Materials und anschließend Bilden einer Wortleitung (31) mittels eines Ätzprozesses unter Verwendung einer Wortleitungsmaske.
  16. Verfahren nach Anspruch 15, wobei das SOI-Substrat (20) eine Stapelstruktur aufweist, in welcher ein Siliciumsubstrat (20a), eine Isolierschicht (20b) und eine mit N-Typ-Störstellen dotierte Siliciumschicht (20c) aufeinanderfolgend gebildet werden, wobei der Source-Bereich (21) aus der Siliciumschicht (20c) besteht.
  17. Verfahren nach Anspruch 15, wobei der Ladungseinfangfilm (28) aus einem Nitridfilm besteht und der dielektrische Film (29) aus einem Oxidfilm besteht und wobei der Tunneloxidfilm (27), der Ladungseinfangfilm (28) und der dielektrische Film (29) eine ONO-Struktur aufweisen.
  18. Verfahren nach Anspruch 15, weiterhin umfassend den Schritt, dass nachdem der Ätzprozess für die Wortleitung (31) durchgeführt wurde, der dielektrische Film (29), der La- dungseinfangfilm (28) und der Tunneloxidfilm (27) mittels ei- nes selbstjustierenden Ätzprozesses geätzt werden.
  19. Verfahren nach Anspruch 15, weiterhin umfassend den Schritt, dass nachdem der Zwischenisolationsfilm auf der gesamten Struktur gebildet wird, ein Kontaktstopfen (33a, 33b) gebildet wird, der mit einem gegebenen Bereich des Source-Bereichs (21) und des Drain-Bereichs (25a, 25b) verbunden ist.
  20. Verfahren nach Anspruch 19, wobei der Kontaktstopfen (33a, 33b) einer nach dem anderen alle 5 bis 10 Zellen gebildet wird, und die Anzahl der Kontaktstopfen (33a, 33b) abhängig von einer Konstruktionsregel oder einer anzulegenden Spannung variiert wird.
  21. Verfahren zur Programmierung einer Flash-Speicherzelle (200) zum Speichern von Daten in der in Anspruch 1 beanspruchten Flash-Speicherzelle (200), dadurch gekennzeichnet, dass: in einem Zustand, in welchem an die Wortleitung (31) eine Programmierspannung angelegt wird, und der Source-Bereich (21) mit einem Erdungsanschluss verbunden ist, der zweite Drain-Bereich (25b) mit dem Erdungsanschluss (GND) verbunden ist, und der erste Drain-Bereich (25a) mit einer Spannung von ungefähr 5 V versehen wird, in dem Fall, dass die Elektronen in ein Ende des Ladungseinfangfilms (28), bestehend aus einem Nitridfilm, eingespeist werden; und der erste Drain-Bereich (25a) mit dem Erdungsanschluss (GND) verbunden ist, und der zweite Drain-Bereich (25b) mit einer Spannung von ungefähr 5 V versehen wird, in dem Fall, dass Elektronen in das andere Ende des Ladungseinfangfilms (28) eingespeist werden; wobei Elektronen unabhängig in ein Ende und das andere Ende des Ladungseinfangfilms (28) eingespeist werden, um Daten von zwei Bits in einer einzigen Zelle zu speichern.
  22. Verfahren nach Anspruch 21, wobei die Programmierspannung 9 V bis 10 V beträgt.
  23. Verfahren nach Anspruch 21, wobei alle Bereiche der anderen Zellen in dem Prozess des Einspeisens von Elektronen in den Ladungseinfangfilm (28) gefloatet sind.
  24. Verfahren zur Programmierung einer Flash-Speicherzelle (200) zum Speichern von Daten in der Flash-Speicherzelle (200), die in Anspruch 1 beansprucht wurde, dadurch gekennzeichnet, dass: in einem Zustand, in welchem die Wortleitung (31) mit einer Programmierspannung versehen wird, und der Source-Bereich (21) mit einer Spannung von ungefähr 5 V versehen wird, der erste Drain-Bereich (25a) mit dem Erdungsanschluss (GND) verbunden ist, und der zweite Drain-Bereich (25b) gefloatet wird in dem Fall, dass die Elektronen in ein Ende des Ladungseinfangfilms (28), bestehend aus einem Nitridfilm, eingespeist werden; und der zweite Drain-Bereich (25b) mit dem Erdungsanschluss (GND) verbunden ist, und der erste Drain-Bereich (25a) gefloatet wird in dem Fall, dass Elektronen in das andere Ende des Ladungseinfangfilms (28) eingespeist werden; wobei Elektronen unabhängig in ein Ende und das andere Ende des Ladungseinfangfilms (28) eingespeist werden, um Daten von zwei Bits in einer einzigen Zelle zu speichern.
  25. Verfahren nach Anspruch 24, wobei die Programmierspannung 9 V bis 10 V beträgt.
  26. Verfahren nach Anspruch 24, wobei alle Bereiche der anderen Zellen in dem Prozess des Einspeisens von Elektronen in dem Ladungseinfangfilm (28) gefloatet sind.
  27. Verfahren zum Programmieren einer Flash-Speicherzelle (200) zum Speichern von Daten in der in Anspruch 1 beanspruchten Flash-Speicherzelle (200), dadurch gekennzeichnet, dass: ein Ende des Ladungseinfangfilms (28) mit vier Zuständen programmiert wird, indem selektiv folgendes durchgeführt wird: eine erste Programmieroperation, durch welche Elektronen in eine linke Seite eines Endes des Ladungseinfangfilms (28) eingespeist werden, indem der Source-Bereich (21) an den Erdungsanschluss (GND) angeschlossen wird, und eine Spannung von ungefähr 5 V an den ersten Drain-Bereich (25a) angeschlossen wird, in einem Zustand, in welchem die Wortleitung (31) mit einer Programmierspannung versehen wird, und der zweite Drain-Bereich (25b) mit dem Erdungsanschluss (GND) verbunden ist; und eine zweite Programmieroperation, durch welche Elektronen in eine rechte Seite eines Endes des Ladungseinfangfilms (28) eingespeist werden, indem eine Spannung von ungefähr 5 V an den Source-Bereich (21) angelegt wird, und der erste Drain-Bereich (25a) an den Erdungsanschluss (GND) angeschlossen wird, in einem Zustand, in dem die Wortleitung (31) mit einer Programmierspannung versehen ist, und der zweite Drain-Bereich (25b) gefloatet ist, und das andere Ende des Ladungseinfangfilms (28) durch das gleiche Verfahren programmiert wird, wobei Daten von vier Bits in einer einzigen Flash-Speicherzelle (200) gespeichert werden.
  28. Verfahren nach Anspruch 27, wobei die vier Zustände beinhalten: einen ersten Zustand, in dem Elektronen nicht in ein Ende des Ladungseinfangfilms (28) eingespeist werden; einen zweiten Zustand, in dem Elektronen nur in eine linke Seite einer Seite des Ladungseinfangfilms (28) eingespeist werden, einen dritten Zustand, in dem Elektronen nur in eine rechte Seite einer Seite des Ladungseinfangfilms (28) eingespeist werden, und einen vierten Zustand, in dem Elektronen in das gesamte eine Ende des Ladungseinfangfilms (28) eingespeist werden.
  29. Verfahren nach Anspruch 27, wobei die Programmierspannung 9 V bis 10 V beträgt.
  30. Verfahren nach Anspruch 27, wobei alle Bereiche der anderen Zellen in dem Prozess des Einspeisens von Elektronen in den Ladungseinfangfilm (28) gefloatet sind.
  31. Verfahren zum Löschen einer Flash-Speicherzelle (200) zum Löschen von in der in Anspruch 1 beanspruchten Flash-Speicherzelle (200) gespeicherten Daten, dadurch gekennzeichnet, dass: in einem Zustand, in dem die Wortleitung (31) mit einer Löschspannung versehen wird, und der Source-Bereich (21) gefloatet ist, eine Spannung von 5 V an die ersten und zweiten Drain-Bereiche (25a, 25b) angelegt wird, um Elektronen zu entladen, die in ein Ende und das andere Ende des Ladungseinfangfilms (28), bestehend aus einem Nitridfilm, eingespeist wurden, wodurch die Löschoperation durchgeführt wird.
  32. Verfahren nach Anspruch 31, wobei die Löschspannung –10 V bis –12 V beträgt.
  33. Verfahren nach Anspruch 31, wobei alle Bereiche anderer Zellen in dem Prozess des Entladens von Elektronen, die in den Ladungseinfangfilm (28) eingespeist wurden, gefloatet sind.
  34. Verfahren zum Lesen einer Flash-Speicherzelle (200) zum Lesen von Daten, die in der in Anspruch 1 beanspruchten Flash-Speicherzelle (200) gespeichert sind, dadurch gekennzeichnet, dass: in einem Zustand, in dem die Wortleitung (31) mit einer Lesespannung versehen wird, und der Source-Bereich (21) mit einer Spannung von 0 V bis 0,8 V versehen ist, die ersten und zweiten Zellströme, die in den ersten und zweiten Kanal-Bereichen (23a, 23b) fließen, erfasst werden, um einen Programmierzustand eines Endes und des anderen Endes des Ladungseinfangfilms (28) zu bestimmen, wodurch Daten von zwei Bits, die in der Flash-Speicherzelle (200) gespeichert sind, gelesen werden.
  35. Verfahren nach Anspruch 34, wobei die Lesespannung ungefähr 3 V beträgt.
  36. Verfahren nach Anspruch 34, wobei die ersten und zweiten Zellströme der ersten und zweiten Drain-Bereiche (25a, 25b) erfasst werden, indem ein Stromspiegel an die ersten und zweiten Drain-Bereiche (25a, 25b) angeschlossen wird.
  37. Verfahren zum Lesen einer Flash-Speicherzelle (200) zum Lesen von Daten, die in der in Anspruch 1 beanspruchten Flash-Speicherzelle (200) gespeichert sind, für welche die Programmieroperation durchgeführt wird, dadurch gekennzeichnet, dass: der erste Drain-Bereich (25a) an den Erdungsanschluss (GND) angeschlossen ist, und der erste Zellstrom, der in den Source-Bereich (21) fließt, anschließend erfasst wird, in einem Zustand, in dem die Wortleitung (31) mit einer Lesespannung versehen ist, und der Source-Bereich (21) mit einer Spannung von ungefähr 1 V versehen ist, und der Source-Bereich (21) an den Erdungsanschluss (GND) angeschlossen ist, und anschließend der zweite Zellstrom, der in den ersten Drain-Bereich (25a) fließt, erfasst wird, in einem Zustand, in welchem die Wortleitung (31) mit einer Lesespannung versehen wird, und der erste Drain-Bereich (25a) mit einer Spannung von ungefähr 1 V versehen wird, wobei Daten von zwei Bits, die an einem Ende des Ladungseinfangfilms (28) gespeichert sind, detektiert werden; und Daten von vier Bits, die in der Flash-Speicherzelle (200) gespeichert sind, gelesen werden, indem der Strom erfasst wird, der in das andere Ende des Ladungseinfangfilms (28) fließt, wobei das gleiche Verfahren verwendet wird.
  38. Verfahren nach Anspruch 37, wobei die Lesespannung ungefähr 3 V beträgt.
  39. Verfahren nach Anspruch 37, wobei der zweite Drain-Bereich (25b) in dem Prozess des Abtastens der ersten und zweiten Ströme gefloatet ist.
  40. Verfahren nach Anspruch 37, wobei die Daten von zwei Bits wie folgt unterschieden werden: ’11’ entsprechend einem Fall, dass die ersten und zweiten Ströme mit einem gegebenen Wert erfasst werden, ’10’ entsprechend einem Fall, dass der erste Strom mit einem gegebenen Wert erfasst wird, und der zweite Strom mit 0 A erfasst wird, ’01’ entsprechend einem Fall, dass der erste Strom mit 0 A erfasst wird, und der zweite Strom mit einem gegebenen Wert erfasst wird, und ’00’ entsprechend einem Fall, dass der erste und der zweite Strom mit 0 A erfasst werden.
DE10256200.8A 2001-12-29 2002-12-02 Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle Expired - Fee Related DE10256200B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2001-0087976A KR100426488B1 (ko) 2001-12-29 2001-12-29 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법
KR2001-87976 2001-12-29

Publications (2)

Publication Number Publication Date
DE10256200A1 DE10256200A1 (de) 2003-07-17
DE10256200B4 true DE10256200B4 (de) 2014-04-30

Family

ID=19717898

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10256200.8A Expired - Fee Related DE10256200B4 (de) 2001-12-29 2002-12-02 Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle

Country Status (4)

Country Link
US (2) US6703275B2 (de)
JP (2) JP4177084B2 (de)
KR (1) KR100426488B1 (de)
DE (1) DE10256200B4 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100474850B1 (ko) * 2002-11-15 2005-03-11 삼성전자주식회사 수직 채널을 가지는 비휘발성 sonos 메모리 및 그 제조방법
JP4818578B2 (ja) * 2003-08-06 2011-11-16 ルネサスエレクトロニクス株式会社 不揮発性半導体記憶装置およびその製造方法
US7629640B2 (en) * 2004-05-03 2009-12-08 The Regents Of The University Of California Two bit/four bit SONOS flash memory cell
US7298646B1 (en) 2004-08-11 2007-11-20 Altera Corporation Apparatus for configuring programmable logic devices and associated methods
JP4927708B2 (ja) * 2005-02-28 2012-05-09 スパンション エルエルシー 半導体装置及びその製造方法
KR20090116088A (ko) * 2008-05-06 2009-11-11 삼성전자주식회사 정보 유지 능력과 동작 특성이 향상된 커패시터리스 1t반도체 메모리 소자
US7969808B2 (en) * 2007-07-20 2011-06-28 Samsung Electronics Co., Ltd. Memory cell structures, memory arrays, memory devices, memory controllers, and memory systems, and methods of manufacturing and operating the same
KR20100070158A (ko) * 2008-12-17 2010-06-25 삼성전자주식회사 커패시터가 없는 동작 메모리 셀을 구비한 반도체 메모리 장치 및 이 장치의 동작 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6044022A (en) * 1999-02-26 2000-03-28 Tower Semiconductor Ltd. Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays
WO2000054335A1 (en) * 1999-03-09 2000-09-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a non-volatile memory
US6181597B1 (en) * 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations
WO2001031695A1 (en) * 1999-10-25 2001-05-03 Fasl Llc High temperature oxide deposition for eeprom devices
US6274907B1 (en) * 1999-06-15 2001-08-14 Fujitsu Limited Nonvolatile semiconductor memory device and its manufacture

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5168334A (en) 1987-07-31 1992-12-01 Texas Instruments, Incorporated Non-volatile semiconductor memory
JPH06163923A (ja) * 1992-11-25 1994-06-10 Sharp Corp 不揮発性メモリの製造方法
US5898619A (en) * 1993-03-01 1999-04-27 Chang; Ko-Min Memory cell having a plural transistor transmission gate and method of formation
US5411905A (en) * 1994-04-29 1995-05-02 International Business Machines Corporation Method of making trench EEPROM structure on SOI with dual channels
US5429969A (en) * 1994-05-31 1995-07-04 Motorola, Inc. Process for forming electrically programmable read-only memory cell with a merged select/control gate
US6054734A (en) 1996-07-26 2000-04-25 Sony Corporation Non-volatile memory cell having dual gate electrodes
KR100244268B1 (ko) 1997-04-02 2000-02-01 김영환 비휘발성 메모리 소자 및 제조 방법
US5889302A (en) * 1997-04-21 1999-03-30 Advanced Micro Devices, Inc. Multilayer floating gate field effect transistor structure for use in integrated circuit devices
US5966603A (en) * 1997-06-11 1999-10-12 Saifun Semiconductors Ltd. NROM fabrication method with a periphery portion
US5973358A (en) 1997-07-01 1999-10-26 Citizen Watch Co., Ltd. SOI device having a channel with variable thickness
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
JP4810712B2 (ja) * 1997-11-05 2011-11-09 ソニー株式会社 不揮発性半導体記憶装置及びその読み出し方法
US6492694B2 (en) * 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6087222A (en) * 1998-03-05 2000-07-11 Taiwan Semiconductor Manufacturing Company Method of manufacture of vertical split gate flash memory device
US6025627A (en) * 1998-05-29 2000-02-15 Micron Technology, Inc. Alternate method and structure for improved floating gate tunneling devices
US6337502B1 (en) * 1999-06-18 2002-01-08 Saifun Semicinductors Ltd. Method and circuit for minimizing the charging effect during manufacture of semiconductor devices
JP2001044391A (ja) * 1999-07-29 2001-02-16 Fujitsu Ltd 半導体記憶装置とその製造方法
US6180538B1 (en) * 1999-10-25 2001-01-30 Advanced Micro Devices, Inc. Process for fabricating an ONO floating-gate electrode in a two-bit EEPROM device using rapid-thermal-chemical-vapor-deposition
US6269023B1 (en) 2000-05-19 2001-07-31 Advanced Micro Devices, Inc. Method of programming a non-volatile memory cell using a current limiter
JP2002050705A (ja) * 2000-08-01 2002-02-15 Fujitsu Ltd 半導体記憶装置及びその製造方法
US6566682B2 (en) * 2001-02-09 2003-05-20 Micron Technology, Inc. Programmable memory address and decode circuits with ultra thin vertical body transistors
US6436765B1 (en) * 2001-02-09 2002-08-20 United Microelectronics Corp. Method of fabricating a trenched flash memory cell
US6348381B1 (en) * 2001-02-21 2002-02-19 Macronix International Co., Ltd. Method for forming a nonvolatile memory with optimum bias condition
US6426898B1 (en) * 2001-03-05 2002-07-30 Micron Technology, Inc. Method of reducing trapped holes induced by erase operations in the tunnel oxide of flash memory cells
US6461906B1 (en) * 2001-03-14 2002-10-08 Macronix International Co., Ltd. Method for forming memory cell by using a dummy polysilicon layer
JP4152598B2 (ja) * 2001-03-16 2008-09-17 スパンション エルエルシー 半導体装置の製造方法
TW508590B (en) * 2001-05-09 2002-11-01 Macronix Int Co Ltd Operating method of flash memory with symmetrical dual channel
TW503509B (en) * 2001-10-29 2002-09-21 Macronix Int Co Ltd Manufacture method of substrate/oxide nitride/oxide/silicon device
US6514831B1 (en) * 2001-11-14 2003-02-04 Macronix International Co., Ltd. Nitride read only memory cell
JP2003152115A (ja) * 2001-11-16 2003-05-23 Ememory Technology Inc 嵌入式フラッシュメモリ構造及び操作方法
US6482706B1 (en) * 2001-12-10 2002-11-19 Macronix International Co., Ltd. Method to scale down device dimension using spacer to confine buried drain implant
US6627945B1 (en) * 2002-07-03 2003-09-30 Advanced Micro Devices, Inc. Memory device and method of making
US6610586B1 (en) * 2002-09-04 2003-08-26 Macronix International Co., Ltd. Method for fabricating nitride read-only memory

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6181597B1 (en) * 1999-02-04 2001-01-30 Tower Semiconductor Ltd. EEPROM array using 2-bit non-volatile memory cells with serial read operations
US6044022A (en) * 1999-02-26 2000-03-28 Tower Semiconductor Ltd. Programmable configuration for EEPROMS including 2-bit non-volatile memory cell arrays
WO2000054335A1 (en) * 1999-03-09 2000-09-14 Koninklijke Philips Electronics N.V. Semiconductor device comprising a non-volatile memory
US6274907B1 (en) * 1999-06-15 2001-08-14 Fujitsu Limited Nonvolatile semiconductor memory device and its manufacture
WO2001031695A1 (en) * 1999-10-25 2001-05-03 Fasl Llc High temperature oxide deposition for eeprom devices

Also Published As

Publication number Publication date
JP2008219027A (ja) 2008-09-18
US20040135195A1 (en) 2004-07-15
JP2003218246A (ja) 2003-07-31
US6703275B2 (en) 2004-03-09
US6960805B2 (en) 2005-11-01
KR20030057874A (ko) 2003-07-07
US20030123285A1 (en) 2003-07-03
KR100426488B1 (ko) 2004-04-14
JP4813513B2 (ja) 2011-11-09
DE10256200A1 (de) 2003-07-17
JP4177084B2 (ja) 2008-11-05

Similar Documents

Publication Publication Date Title
DE4219854C2 (de) Elektrisch löschbare und programmierbare Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben
DE68929225T2 (de) Nichtflüchtiger Halbleiterspeicher
DE69429264T2 (de) Byte-löschbares EEPROM, das mit einem mit einer einzigen Stromversorgung versehenen Flash-EPROM-System kompatibel ist
DE60111348T2 (de) Verfahren zum Auslesen eines nichtflüchtigen Halbleiterspeichers und nichtflüchtiger Halbleiterspeicher
DE4233790C2 (de) EEPROM, Verfahren zu dessen Herstellung und Verfahren zu dessen Betreiben
DE10392314B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit einem Ausbilden einer Hartmaskenerweiterung für eine Speicherwortleitung
DE69527388T2 (de) EEPROM-Zelle mit Isolationstransistor und Betriebs- und Herstellungsverfahren
DE19619705C2 (de) Nichtflüchtige Halbleiterspeichervorrichtung mit einem in einem Graben angeordneten Gateelektrodenabschnitt und deren Herstellungsverfahren
DE69023961T2 (de) Bit- und Block-Löschen einer elektrisch löschbaren und programmierbaren Nur-Lese-Speicheranordnung.
DE19533709C2 (de) Nicht-flüchtige Halbleiterspeichervorrichtung mit einem Zweischicht-Schwebe-Gate-Aufbau und Herstellungsverfahren derselben
DE19611438B4 (de) Flash-EEPROM-Speicherzelle mit zwei Floatinggate-Elektroden und Verfahren zu deren Herstellung
DE10228565B4 (de) Nicht-flüchtige Speichervorrichtung und Verfahren zur Herstellung derselben
DE112013005968B4 (de) Halbleitervorrichtung
DE112005001595B4 (de) Verfahren zum Verbessern der Löschspannungsverteilung für ein Flash-Speicher-Array mit Platzhalterwortleitungen
DE112014005480T5 (de) Systeme, Verfahren und Vorrichtung für Speicherzellen mit gemeinsamen Source-Leitungen
DE112005000665T5 (de) Ladungseinfangende Speicherzellenanordnung und Herstellungsverfahren
DE69622115T2 (de) Verbesserungen an nichtflüchtigen Speicheranordnungen oder bezüglich derselben
DE102009003920A1 (de) Speichervorrichtung
DE102008032551B4 (de) Speicherbauelement-Chip und Verfahren zur Herstellung integrierter Speicherbauelemente
DE19807010B4 (de) Verfahren zur Herstellung einer nichtflüchtigen Speichereinrichtung
DE69329088T2 (de) Verfahren zum Herstellen einer AMG-EPROM mit schneller Zugriffszeit
DE10256200B4 (de) Flash-Speicherzelle und Verfahren zur Herstellung dieser, sowie ein Programmier-/Lösch-/Lese-Verfahren in der Flash-Speicherzelle
DE19748495C2 (de) EEPROM-Zellstruktur und Verfahren zum Programmieren bzw. Löschen ausgewählter EEPROM-Zellstrukturen sowie EEPROM-Zellenfeld
DE112013005990T5 (de) Eingebetteter Ladungseinfang-Split-Gate-Flashspeicher und Assoziierte Verfahren
DE102005057170B4 (de) Speichervorrichtung und Verfahren zum Betreiben einer Speichervorrichtung

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8110 Request for examination paragraph 44
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final
R020 Patent grant now final

Effective date: 20150131

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee
R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0027115000

Ipc: H01L0027115630