[go: up one dir, main page]

DE102009021486A1 - Einstellen der Schwellwertspannung für komplexe Transistoren durch Diffusion in einem dielektrischen Gatedeckschichtmaterial vor der Stabilisierung des Gatedielektrikumsstapels - Google Patents

Einstellen der Schwellwertspannung für komplexe Transistoren durch Diffusion in einem dielektrischen Gatedeckschichtmaterial vor der Stabilisierung des Gatedielektrikumsstapels Download PDF

Info

Publication number
DE102009021486A1
DE102009021486A1 DE102009021486A DE102009021486A DE102009021486A1 DE 102009021486 A1 DE102009021486 A1 DE 102009021486A1 DE 102009021486 A DE102009021486 A DE 102009021486A DE 102009021486 A DE102009021486 A DE 102009021486A DE 102009021486 A1 DE102009021486 A1 DE 102009021486A1
Authority
DE
Germany
Prior art keywords
dielectric material
metal
forming
gate
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102009021486A
Other languages
English (en)
Other versions
DE102009021486B4 (de
Inventor
Richard Carter
Martin Trentzsch
Sven Beyer
Rohit Pal
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Adeia Semiconductor Advanced Technologies Inc
Original Assignee
GlobalFoundries Dresden Module One LLC and Co KG
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Dresden Module One LLC and Co KG, GlobalFoundries Inc filed Critical GlobalFoundries Dresden Module One LLC and Co KG
Priority to DE102009021486A priority Critical patent/DE102009021486B4/de
Priority to US12/775,555 priority patent/US8198192B2/en
Priority to SG2011078110A priority patent/SG175787A1/en
Priority to PCT/US2010/034164 priority patent/WO2010132319A1/en
Priority to CN201080026437.2A priority patent/CN102460681B/zh
Priority to TW099115398A priority patent/TWI506704B/zh
Publication of DE102009021486A1 publication Critical patent/DE102009021486A1/de
Priority to US13/444,955 priority patent/US8525289B2/en
Application granted granted Critical
Publication of DE102009021486B4 publication Critical patent/DE102009021486B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H10D64/01338
    • H10D64/01342
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/0123Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0144Manufacturing their gate insulating layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01Manufacture or treatment
    • H10D84/02Manufacture or treatment characterised by using material-based technologies
    • H10D84/03Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/60Electrodes characterised by their materials
    • H10D64/66Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/681Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered
    • H10D64/685Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator having a compositional variation, e.g. multilayered being perpendicular to the channel plane

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

Es werden komplexe Gateelektrodenstrukturen hergestellt, um eine Deckschicht mit einer gewünschten Sorte vorzusehen, die in das Gatedielektrikumsmaterial vor dem Ausführen einer Behandlung zum Stabilisieren des empfindlichen Gatedielektrikumsmaterials verteilt wird. Auf diese Weise können komplexe Metallgateelektrodenstrukturen mit großem ε auf der Grundlage geringerer Temperaturen und kleinerer Anfangskonzentrationen für eine schwellwerteinstellende Sorte im Vergleich zu konventionellen Strategien hergestellt werden. Ferner kann ein einzelnes metallenthaltendes Elektrodenmaterial für beide Arten von Transistoren aufgebracht werden.

Description

  • Gebiet der vorliegenden Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung die Herstellung komplexer integrierter Schaltungen mit modernsten Transistorelementen, die aufwendige Gateelektrodenstrukturen mit komplexen Gatedielektrika enthalten, etwa einem Gatedielektrikum mit großem ε und einem metallenthaltenden Elektrodenmaterial.
  • Beschreibung des Stands der Technik
  • Die Herstellung moderner integrierter Schaltungen, etwa von CPU's, Speicherbauelementen, ASIC's (anwendungsspezifische integrierte Schaltungen) und dergleichen erfordert die Herstellung einer großen Anzahl an Schaltungselementen auf einer vorgegebenen Chipfläche gemäß einem spezifizierten Schaltungsaufbau. In einer Fülle von elektronischen Schaltungen repräsentieren Feldeffekttransistoren eine wichtige Art an Schaltungselementen, die das Leistungsverhalten der integrierten Schaltungen im Wesentlichen bestimmen. Im Allgemeinen werden aktuell eine Vielzahl von Prozesstechnologien zur Herstellung von Feldeffekttransistoren eingesetzt, wobei für viele Arten komplexer Schaltungen die MOS-Technologie aktuell eine der vielversprechendsten Vorgehensweisen auf Grund der guten Eigenschaften im Hinblick auf die Arbeitsgeschwindigkeit und/oder Leistungsaufnahme und/oder Kosteneffizienz ist. Während der Herstellung komplexer integrierter Schaltungen unter Anwendung von beispielsweise der MOS-Technologie werden Millionen Transistoren, beispielsweise n-Kanaltransistoren und/oder p-Kanaltransistoren, auf einem Substrat hergestellt, das eine kristalline Halbleiterschicht aufweist. Ein Feldeffekttransistor enthält, unabhängig davon, ob ein n-Kanaltransistor oder ein p-Kanaltransistor betrachtet wird, typischerweise sogenannte pn-Übergänge, die durch eine Grenzfläche stark dotierter Gebiete, die als Drain- und Sourcegebiete bezeichnet werden, mit einem leicht dotierten oder nicht-dotierten Gebiet gebildet sind, etwa einem Kanalgebiet, das zwischen den stark dotierten Gebieten angeordnet ist. In einem Feldeffekttransistor wird die Leitfähigkeit des Kanalgebiets, d. h. der Durchlassstrom des leitenden Kanals, durch eine Gateelektrode gesteuert, die benachbart zu dem Kanalgebiet ausgebildet und davon durch eine dünne isolierende Schicht getrennt ist. Die Leitfähigkeit des Kanalgebiets beim Aufbau eines leitenden Kanals auf Grund des Anlegens einer geeigneten Steuerspannung an die Gateelektrode hängt von der Dotierstoffkonzentration, der Beweglichkeit der Ladungsträger und – für eine gegebene Abmessung des Kanalgebiets an der Transistorbreitenrichtung – von dem Abstand zwischen dem Sourcegebiet und dem Draingebiet ab, der auch als Kanallänge bezeichnet wird. Somit beeinflusst in Verbindung mit der Fähigkeit, rasch einen leitenden Kanal unter der isolierenden Schicht beim Anlegen der Steuerspannung an der Gateelektrode aufzubauen, die Leitfähigkeit des Kanalgebiets wesentlich das Leistungsverhalten von MOS-Transistoren. Da somit die Geschwindigkeit des Aufbaus des Kanals, die von der Leitfähigkeit der Gateelektrode abhängt, und der Kanalwiderstand im Wesentlichen die Transistoreigenschaften bestimmen, ist die Reduzierung der Kanallänge – und damit verknüpft die Verringerung des Kanalwiderstands, was wiederum eine Zunahme des Gatewiderstands auf der Grund der geringeren Abmessungen nach sich zieht – ein wichtiges Entwurfskriterium, um eine Zunahme der Arbeitsgeschwindigkeit integrierter Schaltungen zu erreichen.
  • Gegenwärtig wird der Hauptteil der integrierten Schaltungen auf der Grundlage von Silizium hergestellt auf Grund der nahezu unbegrenzten Verfügbarkeit, auf Grund der gut verstandenen Eigenschaften von Silizium und zugehöriger Materialien und Prozesse und auf Grund der Erfahrung, über die letzten 50 Jahre gewonnen wurde. Daher bleibt Silizium mit hoher Wahrscheinlichkeit das Material der Wahl für künftige Schaltungsgenerationen, die durch Massenproduktionsverfahren hergestellt werden. Ein Grund für die überragende Rolle des Siliziums bei der Herstellung von Halbleiterbauelementen sind die guten Eigenschaften einer Silizium/Siliziumdioxidgrenzfläche, die eine zuverlässige elektrische Isolation unterschiedlicher Gebiete ermöglicht. Die Silizium/Siliziumdioxidgrenzfläche ist bei hohen Temperaturen stabil und ermöglicht damit das Ausführen nachfolgender Hochtemperaturprozesse, wie sie beispielsweise während Ausheizprozessen erforderlich sind, um Dotierstoffe zu aktivieren und um Kristallschäden auszuheilen, ohne die elektrischen Eigenschaften der Grenzfläche zu beeinträchtigen.
  • Aus den zuvor dargelegten Gründen wird Siliziumdioxid vorzugsweise als ein Basismaterial für eine Gateisolationsschicht in Feldeffekttransistoren eingesetzt, die die Gateelektrode, die häufig aus Polysilizium und metallenthaltenden Materialien aufgebaut ist, von dem Siliziumkanalgebiet trennt. Beim stetigen Verbessern der Bauteilleistungseigenschaften von Feldeffekttransistoren wird die Länge der Kanalgebiets ständig verringert, um die Schaltge schwindigkeit und den Durchlassstrom zu verbessern. Da das Transistorleistungsverhalten durch die Spannung gesteuert wird, die der Gateelektrode zugeführt wird, um die Oberfläche des Kanalgebiets auf eine ausreichend hohe Ladungsträgerdichte zu invertieren, um damit den gewünschten Durchlassstrom bei einer vorgegebenen Spannung bereitzustellen, ist ein gewisser Grad an kapazitiver Kopplung erforderlich, die durch den Kondensator erzeugt wird, der durch die Gateelektrode, das Kanalgebiet und das dazwischen angeordnete Siliziumdioxid gebildet wird. Es zeigt sich, dass die Verringerung der Kanallänge eine erhöhte kapazitive Kopplung erfordert, um das sogenannte Kurzkanalverhalten während des Transistorbetriebs zu vermeiden. Das Kurzkanalverhalten kann zu einem erhöhten Leckstrom und zu einer ausgeprägten Abhängigkeit der Schwellwertspannung von der Kanallänge führen. Aggressiv skalierte Transistorbauelemente mit einer relativ geringen Versorgungsspannung und damit mit einer geringeren Schwellwertspannung weisen ggf. einen exponentiellen Anstieg des Leckstromes auf, wobei auch eine erhöhte kapazitive Kopplung der Gateelektrode an das Kanalgebiet erforderlich ist. Daher muss die Dicke der Siliziumdioxidschicht entsprechend verringert werden, um die erforderliche hohe Kapazität zwischen dem Gate und dem Kanalgebiet zu erzeugen. Beispielsweise erfordert eine Kanallänge von ungefähr 80 nm ein Gatedielektrikum, das aus Siliziumdioxid hergestellt ist, mit einer Dicke von ungefähr 1,2 nm. Obwohl die Verwendung von Hochgeschwindigkeitstransistorelementen mit einem extrem kurzen Kanal auf Hochgeschwindigkeitssignalwege beschränkt wird, wohingegen Transistorelemente mit einem längeren Kanal weniger kritische Schaltungsbereiche eingesetzt werden, etwa in Form von Speichertransistorelementen, führt der relativ hohe Leckstrom, der durch das direkte Tunneln von Ladungsträgern durch eine sehr dünne Siliziumdioxidgateisolationsschicht hervorgerufen wird, Werte bei einer Oxiddicke im Bereich von 1 bis 2 nm, die nicht mit dem Erfordernis für Leistungsanforderungen gewisser integrierter Schaltungen verträglich sind, selbst wenn nur Transistoren in geschwindigkeitskritischen Wegen mit einer äußerst dünnen Gateoxidschicht hergestellt werden.
  • Es wurden daher diverse Maßnahmen vorgeschlagen, um die dielektrische Isolationsfestigkeit und die wirksame Dielektrizitätskonstante des Siliziumdioxidmaterials zu erhöhen, etwa das Ausführen von Behandlungen auf der Grundlage von Stickstoff, um einen gewissen Anstiegsstoff einzubauen. Obwohl diese Behandlungen des Basisoxidmaterials deutliche Verbesserungen vergeben, ist für die weitere Größenreduzierung der Transistorabmessungen ein noch aufwendigeres Vorgehen erforderlich. Zu diesem Zweck wird das Ersetzen des Siliziumdioxidmaterials für die Gateisolationsschichten in Betracht gezogen, insbeson dere für Gateschichten auf Basis eines sehr dünnen Siliziumdioxids. Mögliche alternative Materialien sind solche, die eine deutlich höhere Permittivität aufweisen, so dass eine physikalisch größere Dicke einer entsprechend ausgebildeten Gateisolationsschicht eine kapazitive Kopplung erzeugt, die durch eine extrem dünne siliziumdioxidbasierte Schicht erreicht würde. Es wurde daher vorgeschlagen, zumindest einen Teil des konventionellen Siliziumdioxids durch ein Material mit großer Permittivität zu ersetzen, etwa durch Tantaloxid (Ta2O5) mit einem ε von ungefähr 25, durch Strontiumtitanoxid (SrTiO3) mit einem ε von ungefähr 150, durch Hafniumoxid (HfO2), HfSiO, Zirkonoxid (ZrO2) und dergleichen.
  • Des weiteren kann das Transistorleistungsverhalten verbessert werden, indem ein geeignetes leitendes Material für die Gateelektrode vorgesehen wird, so dass das für gewöhnlich verwendete Polysiliziummaterial ersetzt wird, da Polysilizium eine Ladungsträgerverarmung in der Nähe der Grenzfläche zum Gatedielektrikum aufweist, wodurch die wirksame Kapazität zwischen dem Kanalgebiet und der Gateelektrode verringert wird. Es wurde daher ein Gatestapel vorgeschlagen, in welchem ein dielektrisches Material mit großem ε für eine erhöhte Kapazität auf der Grundlage der gleichen oder einer größeren Dicke als eine siliziumdioxidbasierte Schicht sorgt, wobei zusätzliche Leckströme auf einem akzeptablen Niveau gehalten werden. Andererseits ist das nicht-Polysiliziummaterial, etwa Titannitrid, und dergleichen, so gebildet, dass mit dem dielektrischen Material mit großem ε in Verbindung ist, wodurch das Vorhandensein einer Verarmungszone im Wesentlichen vermieden wird.
  • Nach der Herstellung der komplexen Gatestrukturen mit einem dielektrischen Material mit großem ε sind jedoch Hochtemperaturbehandlungen und andere Prozesse erforderlich, die das Material mit großem ε deutlich beeinflussen können.
  • Aus diesem Grunde werden viele dielektrische Materialien mit großem ε einer der Abscheidung nachgeordneten Behandlung unterzogen, um eine bessere Stabilität der Materialeigenschaften während der weiteren Bearbeitung zu erreichen. Beispielsweise ist typischerweise eine Einkapselung des dielektrischen Materials mit großem ε erforderlich, um die Wechselwirkung mit den metallenthaltenden. Elektrodenmaterialien und anderen Prozessumgebungen, die während der weiteren Bearbeitung des Bauelements angetroffen werden, zu verringern. Ferner muss ggf. die Kristallisierungstemperatur des dielektrischen Materials mit großem ε erhöht werden, um eine bessere Stabilität während nachfolgender Hochtem peraturprozesse zu erreichen, die typischerweise für die Fertigstellung der grundlegenden Transistorkonfiguration erforderlich sind. Andere Materialmodifizierungen können eine Phasenseparation der dielektrischen Materialien mit großem ε beinhalten und es muss auch eine Diffusion von Implantationssorten, die in einen oberen Bereich der Gateelektrodenstrukturen während der weiteren Bearbeitung eingebracht werden, verhindert werden. Ferner kann eine Verschiebung der Austrittsarbeit und eine Verringerung der Permittivität des dielektrischen Materials mit großem ε, was mit einer Zunahme der Schichtdicke einhergehen kann, zu einer ausgeprägten Schwellwertspannungsänderung des Transistors führen, wobei angenommen wird, dass dies durch eine ausgeprägte Wechselwirkung der Gatestapelmaterialien mit Sauerstoff hervorgerufen wird. Beispielsweise weisen Hafniumoxid und Zirkonoxid eine sehr hohe Oxidationsrate in Anwesenheit von Sauerstoff und erhöhten Temperaturen auf, woraus sich eine ausgeprägte Modifizierung der Materialeigenschaften ergibt, was zu einer signifikanten Variabilität der Transistoreigenschaften führen kann. Folglich ist es sehr schwer, die Schwellwertspannung von Transistoren auf der Grundlage eines dielektrischen Materials mit großem ε genau einzustellen, das in einer frühen Fertigungsphase bereitgestellt wird. In einigen konventionellen Vorgehensweisen wird ein gewisser Grad an Stabilisierung von Materialeigenschaften erreicht durch eine Behandlung des dielektrischen Materials mit großem ε unmittelbar nach dem Abscheiden, beispielsweise in Form einer Nitrierung und dergleichen, um damit die weitere Bearbeitung der empfindlichen gatedielektrischen Materialien zu verbessern. Andererseits muss ggf. die Schwellwertspannung der Transistoren speziell auf der Grundlage eines entsprechenden Austrittsarbeitsmetalls in Verbindung mit dem dielektrischen Material mit großem ε eingestellt werden. In einigen konventionellen Vorgehensweisen wird die Schwellwertsspannungseinstellung bewerkstelligt, indem eine gewisse Metallsorte in das dielektrische Material mit großem ε eingebaut wird, um damit eine gewünschte Austrittsarbeit in Verbindung mit einem metallenthaltenden Material, das auf der dielektrischen Schicht mit großem ε gebildet ist, zu erreichen. Eine effiziente Technik zum Einbau der gewünschten Metallsorte in das dielektrische Material mit großem ε ist das Vorsehen einer Deckschicht mit der gewünschten Diffusionssorte und das Ausführen einer Wärmebehandlung, um die Diffusion der Metallsorte in das dielektrische Material mit großem ε zu initiieren. Der Einbau gewünschter Metallsorte für n-Kanaltransistoren und p-Kanaltransistoren wird typischerweise während einer geeigneten Fertigungsphase ausgeführt, beispielsweise in einer sehr späten Phase nach der Fertigstellung der grundlegenden Transistorkonfiguration, oder in einer frühen Fertigungsphase, d. h. nach dem Bereitstellen des stabilisierten dielektrischen Materials mit großem ε und nach dem Bilden einer Deckschicht, wobei diese die gewünschte Metallsorte für den betrachteten Transistor aufweist. Auf Grund der besseren Stabilität des dielektrischen Materials mit großem ε sind jedoch moderate Prozesstemperaturen und Konzentrationen der gewünschten Metallsorte erforderlich, die Transistoreigenschaften negativ beeinflussen können, wodurch das schließlich erreichte Gesamtverhalten der Transistoren beeinträchtigt wird.
  • Angesichts der zuvor beschriebenen Situation betrifft die vorliegende Offenbarung Verfahren und Techniken, in denen eine bessere Stabilisierung von empfindlichen dielektrischen Materialien von Gateelektrodenstrukturen erreicht wird, wobei eines oder mehrere der oben erkannten Probleme vermieden oder zumindest in der Auswirkung reduziert wird.
  • Überblick über die vorliegende Offenbarung
  • Im Allgemeinen betrifft die vorliegende Offenbarung Techniken und Halbleiterbauelemente, in denen eine verbesserte Integrität und damit Stabilität des dielektrischen Materials mit großem ε auf der Grundlage einer geeigneten Behandlung, etwa einer Nitrierung, einer Oxidation und dergleichen, erreicht wird, wobei vor der Stabilisierung der Materialeigenschaften eine gewünschte schwellwerteinstellende Sorte in das dielektrische Material mit großem ε eingebaut wird. Dazu werden das dielektrische Material mit großem ε und eine geeignete Deckschicht oder Deckschichten vor dem Ausführen der Stabilisierungsbehandlung gebildet, so dass ein besseres Verhalten in dem Diffusionsprozess erreicht wird, wobei nach dem Einbau der schwellwerteinstellenden Sorte in das dielektrische Material mit großem ε die nachfolgende Stabilisierung für eine besserer Integrität und damit Stabilität der resultierenden Schwellwertspannung. Folglich kann nach dem Einbau der gewünschten schwellwerteinstellenden Sorte in das dielektrische Material mit großem ε ein beliebiges geeignetes Elektrodenmaterial auf das dielektrische Material mit großem ε aufgebracht werden, was in einer frühen Fertigungsphase oder nach dem Fertigstellung der grundlegenden Transistorkonfiguration bewerkstelligt werden kann.
  • Ein anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Gatedielektrikumsmaterials über einem Halbleitergebiet eines Halbleiterbauelements, wobei das Gatedielektrikumsmaterial ein dielektrisches Material mit großem ε aufweist. Das Verfahren um fasst ferner das Bilden eines metallenthaltenden Materials über dem Gatedielektrikumsmaterial, wobei das metallenthaltende Material eine schwellwerteinstellende Sorte umfasst. Ferner wird eine Wärmebehandlung ausgeführt, um einen Teil der schwellwerteinstellenden Sorte in das Gatedielektrikumsmaterial zu verteilen. Das Verfahren umfasst ferner das Entfernen des metallenthaltenden Materials von dem Gatedielektrikumsmaterial und das Ausführen einer Behandlung, um das Gatedielektrikumsmaterial zu stabilisieren. Ferner wird ein metallenthaltendes Elektrodenmaterial auf dem Gatedielektrikumsmaterial gebildet. Des weiteren umfasst das Verfahren das Bilden einer Gateelektrodenstruktur eines Transistors auf der Grundlage des metallenthaltenden Elektrodenmaterials und auf der Grundlage des Gatedielektrikumsmaterials.
  • Ein weiteres anschauliches hierin offenbartes Verfahren umfasst das Bilden eines Gatedielektrikumsmaterials über einem ersten aktiven Gebiet und einem zweiten aktiven Gebiet. Ferner wird ein erstes metallenthaltendes Material selektiv über dem ersten aktiven Gebiet hergestellt. Das Verfahren umfasst ferner das Bilden eines zweiten metallenthaltenden Materials über dem zweiten aktiven Gebiet. Des weiteren umfasst das Verfahren das Ausführen einer Wärmebehandlung, um eine Diffusion einer ersten Sorte von dem ersten metallenthaltenden Material in das Gatedielektrikummaterial über dem ersten aktiven Gebiet in Gang zu setzen, und um eine Diffusion der zweiten Sorte aus dem zweiten metallenthaltenden Material in das Gatedielektrikumsmaterial über dem zweiten aktiven Gebiet in Gang zu setzen. Des weiteren umfasst das Verfahren das Entfernen des ersten und des zweiten metallenthaltenden Materials und das Ausführen einer Behandlung, um das Gatedielektrikumsmaterial zu stabilisieren.
  • Ein anschauliches hierin offenbartes Halbleiterbauelement umfasst ein erste aktives Gebiet und eine erste Gateelektrodenstruktur, die auf dem ersten aktiven Gebiet gebildet ist. Die erste Gateelektrodenstruktur umfasst ein dielektrisches Basismaterial und ein dielektrisches Material mit großem ε, das auf dem dielektrischen Basismaterial gebildet ist, wobei das dielektrische Material mit großem ε eine erste schwellwerteinstellende Metallsorte in der ersten Gateelektrodenstruktur aufweist. Das Halbleiterbauelement umfasst ferner ein zweites aktives Gebiet und eine zweite, auf dem zweiten aktiven Gebiet gebildete Gateelektrodenstruktur. Die zweite Gateelektrodenstruktur umfasst das dielektrische Basismaterial und das dielektrische Material mit großem ε, das auf dem dielektrischen Basismaterial gebildet ist, wobei das dielektrische Material mit großem ε eine zweite schwellwerteinstellende Metallsorte in der zweiten Gateelektrodenstruktur aufweist. Des weiteren umfasst das Halbleiterbauelement ein metallenthaltendes Elektrodenmaterial, das auf dem dielektrischen Material mit großem ε in der ersten und der zweiten Gateelektrodenstruktur gebildet ist.
  • Kurze Beschreibung der Zeichnungen
  • Weitere Ausführungsformen der vorliegenden Offenbarung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird, in denen:
  • 1a bis 1g schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung einer komplexen Gateelektrodenstruktur auf der Grundlage eines dielektrischen Materials mit großem ε und auf der Grundlage eines metallenthaltenden Elektrodenmaterials zeigen, wobei eine schwellwerteinstellende Sorte in das dielektrische Material mit großem ε vor dem Stabilisieren der Materialeigenschaften gemäß anschaulicher Ausführungsformen eingebaut wird; und
  • 2a bis 2j schematisch Querschnittsansichten eines Halbleiterbauelements während diverser Fertigungsphasen bei der Herstellung von Gateelektrodenstrukturen unterschiedlicher Transistorarten zeigen, in denen die schwellwerteinstellende Sorte vor dem Stabilisieren des dielektrischen Materials mit großem ε gemäß noch weiterer anschaulicher Ausführungsformen eingebaut wird.
  • Detaillierte Beschreibung
  • Obwohl die vorliegende Offenbarung mit Bezug zu den Ausführungsformen beschrieben ist, wie sie in der folgenden detaillierten Beschreibung sowie in den Zeichnungen dargerstellt sind, sollte beachtet werden, dass die folgende detaillierte Beschreibung sowie die Zeichnungen nicht beabsichtigen, den hierin offenbarten Gegenstand auf die speziellen anschaulichen offenbarten Ausführungsformen einzuschränken, sondern die beschriebenen anschaulichen Ausführungsformen stellen lediglich beispielhaft die diversen Aspekte der vorliegenden Offenbarung der, deren Schutzbereich durch die angefügten Patentansprüche definiert ist.
  • Die vorliegende Offenbarung stellt Halbleiterbauelemente und Techniken bereit, in denen empfindliche Gatedielektrikumsmaterialien so behandelt werden, dass diese eine geeignete Sorte zum Einstellen der gesamten Transistoreigenschaften, etwa der Schwellwertspannung und dergleichen, vor der Ausführung einer Behandlung zum Stabilisieren der Materialeigenschaften der Gatedielektrikumsschicht erhalten. Wie zuvor erläutert ist, können die hierin offenbarten Prinzipien vorteilhaft auf empfindliche dielektrische Materialien mit großem ε angewendet werden, die eine Neigung besitzen, die Materialeigenschaften bei Einwirkung gewisser Umgebungsbedingungen oder Prozessbedingungen zu ändern, die während der weiteren Bearbeitung des Halbleiterbauelements auftreten. Gemäß den hierin offenbarten Prinzipien werden die gewünschten Transistoreigenschaften, beispielsweise bezüglich der Schwellwertspannung, nach dem Abscheiden des empfindlichen dielektrischen Materials und vor einer Stabilisierungsbehandlung eingestellt, um die Effizienz des Einbaus der gewünschten Sorte, etwa einer Metallsorte, zu verbessern. Folglich kann die gewünschte Sorte durch Diffusion auf der Grundlage weniger anspruchsvoller Prozessbedingungen eingebaut werden, d. h. auf der Grundlage einer geringeren Prozesstemperatur und Konzentration, so dass andere Bauteileigenschaften durch die Schwellwerteinstellung weniger beeinflusst werden. Auf Grund der nachfolgenden Beibehaltung der Materialeigenschaften durch eine beliebige geeignete Modifizierung, etwa eine Nitrierung und dergleichen, kann die weitere Bearbeitung fortgesetzt werden, indem ein einzelnes Elektrodenmaterial für beide Arten an Transistoren bereitgestellt wird, wodurch die gesamte Prozesseffizienz verbessert wird.
  • In einigen anschaulichen Ausführungsformen wird die Einstellung der Transistoreigenschaften auf der Grundlage des Einbaus einer Sorte in das empfindliche dielektrische Material vor dessen Stabilisierung ebenfalls komplexe „konventionelle” Gatedielektrikumsmaterialien angewendet, etwa auf siliziumdioxidbasierte Materialien in Verbindung mit geeigneten Gateelektrodenmaterialien, etwa Polysilizium, Silizium/Germanium und dergleichen. Sofern somit in den hierin beschriebenen Ausführungsformen oder in den angefügten Patentansprüchen dies nicht anders explizit beschrieben ist, sollte das Gatedielektrikumsmaterial nicht auf dielektrische Materialien mit großem ε eingeschränkt erachtet werden.
  • Mit Bezug zu den begleitenden Zeichnungen werden nunmehr weitere anschauliche Ausführungsformen detaillierter beschrieben.
  • 1a zeigt schematisch die Querschnittsansicht eines Halbleiterbauelements 100 mit einem Substrat 101, über welchem eine Halbleiterschicht 102 gebildet ist. Das Substrat 101 repräsentiert ein beliebiges geeignetes Trägermaterial, um darüber die Halbleiterschicht 102 herzustellen, und repräsentiert beispielsweise ein kristallines Substratmaterial, ein isolierendes Material und dergleichen. Beispielsweise ist eine vergrabene isolierende Schicht auf einem im Wesentlichen kristallinen Substratmaterial hergestellt, woran sich die Halbleiterschicht 102 anschließt, wodurch eine SOI-(Silizium-auf-Isolator-)Konfiguration gebildet wird. Das Halbleiterbauelement 102 repräsentiert ein beliebiges geeignetes Material, etwa ein Siliziummaterial möglicherweise in Verbindung mit anderen Komponenten, etwa Germanium, Kohlenstoff und dergleichen, um die gewünschten Transistoreigenschaften zu erreichen. In der in 1a gezeigten Fertigungsphase repräsentiert der dargestellte Teil der Halbleiterschicht 102 ein aktives Gebiet eines Transistors und enthält somit eine gewisse grundlegende Dotierung, um die grundlegenden Transistoreigenschaften, etwa die Leitfähigkeitsart, festzulegen. In dieser Hinsicht ist eine aktives Gebiet als ein Teil der Halbleiterschicht 102 zu verstehen, der lateral durch eine geeignete Isolationsstruktur (nicht gezeigt) begrenzt ist und der geeignete Dotierstoffprofile enthält oder umfasst, um einen oder mehrere pn-Übergänge zu bilden. Ferner umfasst das Halbleiterbauelement 100 ein Gatedielektrikumsmaterial 110, das auf der Halbleiterschicht 102 gebildet ist. In einigen anschaulichen Ausführungsformen umfasst das Gatedielektrikumsmaterial 110 ein dielektrisches Material mit großem ε 112, etwa Hafniumoxid, Zirkonoxid, Hafniumsiliziumoxid und dergleichen, wobei dies von den gesamten Prozess- und Bauteilerfordernissen abhängt. Wenn ein direkter Kontakt des dielektrischen Materials mit großem ε 112 mit der Halbleiterschicht 102 als ungeeignet erachtet wird, beispielsweise im Hinblick auf die thermische Stabilität und dergleichen, wird eine dielektrische Basisschicht 111 so vorgesehen, dass diese als eine Grenzfläche zwischen dem dielektrischen Material mit großem ε 112 und der Halbleiterschicht 102 dient. Z. B. repräsentiert das Material 111 ein „konventionelles” siliziumdioxidbasiertes Material mit einer gewünschten reduzierten Dicke von beispielsweise 1 nm oder weniger. Andererseits wird eine kombinierte Dicke und eine relative Permittivität des Gatedielektrikumsmaterials 110 so gewählt, dass es den gewünschten Transistoreigenschaften möglicherweise in Kombination mit einer gewissen Modifizierung der Eigenschaften des dielektrischen Materials 110 in einer späteren Fertigungsphase entspricht. Wie zuvor erläutert ist, sind die Materialeigenschaften des dielektrischen Materials 110 relativ variabel, beispielsweise im Hinblick auf einen oder mehrere der zuvor beschriebenen Einflüsse, so dass eine Stabilisierung der Materialeigenschaften in einer späteren Fertigungsphase vorgese hen wird, in der auch eine zusätzliche Anpassung, etwa im Hinblick auf die gesamte Dielektrizitätskonstante, bewerkstelligt wird, indem eine geeignete Sorte, etwa Stickstoff, Sauerstoff und dergleichen eingebaut wird. In der gezeigten Fertigungsphase ist eine Deckschicht 120 auf dem dielektrischen Material 110 gebildet und enthält eine geeignete Sorte, die in das dielektrische Material 110 eingebaut wird, um damit dessen Eigenschaften einzustellen, beispielsweise im Hinblick auf eine Schwellwertspannung eines Transistors, der auf der Grundlage des Gatedielektrikumsmaterials 110 hergestellt wird. Des weiteren sorgt die Deckschicht 120 für eine bessere Integrität des Gatedielektrikumsmaterials 110 während der weiteren Bearbeitung. In einer anschaulichen Ausführungsform umfasst die Deckschicht 120 eine erste Schicht 121, die eine gewünschte Diffusionssorte, etwa ein Metall, aufweist, das in das dielektrische Material 110 eingebaut wird, um die gewünschte Austrittsarbeit und damit die Schwellwertspannungseinstellung für einen Transistor zu erreichen, der noch in und über der Halbleiterschicht 102 herzustellen ist. Beispielsweise enthält die Schicht 121 eine Diffusionssorte von Aluminium, Tantal und dergleichen, die geeignete Kandidaten zum Einstellen der Schwellwertspannung eines p-Kanaltransistors bzw. eines n-Kanaltransistors repräsentieren. Z. B. wird die Schicht 121 in Form einer Lanthanum-Schicht mit einer Dicke von mehreren Angstrom bereitgestellt, wenn ein n-Kanaltransistor auf der Grundlage des Gatedielektrikumsmaterials 110 zu bilden ist. Ferner ist eine zweite Schicht 122 vorgesehen, etwa in Form von Titannitrid und dergleichen, die in effizienter Weise die bessere Integrität während der weiteren Bearbeitung sorgt. Es sollte beachtet werden, dass die Deckschicht 120 zusätzliche Schichten aufweisen kann, etwa eine zusätzliche Titannitridschicht direkt auf dem dielektrischen Material mit großem ε 112, wenn dies für die weitere Bearbeitung als geeignet erachtet wird.
  • Das in 1a gezeigte Halbleiterbauelement 100 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Herstellung entsprechender Isolationsstrukturen (nicht gezeigt) und dem Einführen einer Dotierstoffsorte in die Schicht 102, um die grundlegenden Transistoreigenschaften einzustellen, wird das Gatedielektrikumsmaterial 110 hergestellt, beispielsweise auf der Grundlage komplexer Abscheidetechniken, möglicherweise in Verbindung mit Oxidationsprozessen und dergleichen. Beispielsweise wird die Schicht 111, falls diese vorgesehen ist, ggf. auf der Grundlage einer thermischen Oxidation, einer nasschemischen Oxidation und dergleichen hergestellt, wenn ein Siliziumdioxidmaterial vorzusehen ist. Daraufhin wir das dielektrische Material mit großem ε 112 auf der Grundlage gut etablierter Abscheidetechniken hergestellt, etwa durch CVD (chemische Dampfab scheidung) und dergleichen. Beispielsweise wird in komplexen Anwendungen das dielektrische Material mit großem ε mit einer Dicke von 10 bis 20 Angstrom aufgebracht, wenn beispielsweise Hafniumoxid als das dielektrische Material mit großem ε eingesetzt wird. Daraufhin wird die Deckschicht 120 auf Grundlage gut etablierter Abscheiderezepte hergestellt, etwa durch Bilden von Titannitrid auf der Grundlage von CVD und dergleichen. In ähnlicher Weise wird eine die Diffusionssorte enthaltende Schicht, etwa die Schicht 121, durch CVD und dergleichen aufgebracht.
  • 1b zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Herstellungsphase, in der das Bauelement 100 der Einwirkung einer weiteren Abscheideumgebung 104 ausgesetzt ist, um eine Schutzschicht 103 auf der Deckschicht 120 herzustellen. Die Schutzschicht 103 ist aus einem beliebigen geeigneten Material aufgebaut, etwa einem Siliziummaterial und dergleichen, das mit hoher Effizienz in einer späteren Fertigungsphase entfernt werden kann, ohne die Integrität des Gatedielektrikumsmaterials 110 in unerwünschter Weise zu beeinträchtigen. Die Schutzschicht 103 wird für das Verbessern der Integrität der Deckschicht 120 vorgesehen, wenn eine Einwirkung darauf durch eine Prozessumgebung während der weiteren Bearbeitung als ungeeignet erachtet wird. Beispielsweise besitzt Titannitrid eine ausgeprägte Oxidationsrate, wenn dieses der Einwirkung der Umgebungsatmosphäre bei erhöhten Temperaturen ausgesetzt wird. In anderen Fällen dient die Schutzschicht 103 als eine effiziente Wärmeverteilungsschicht, beispielsweise komplexer Ausheiztechniken, die während der weiteren Bearbeitung des Bauelements 110 ggf. eingesetzt werden. Es sollte beachtet werden, dass eine Vielzahl gut etablierter Prozessrezepte verfügbar sind und während des Abscheideprozesses 104 eingesetzt werden kann. Beispielsweise wird eine Dicke der Schicht 103 im Bereich von 10 bis 30 nm gewählt, wobei auch andere Werte ausgewählt werden können, wenn dies als geeignet erachtet wird.
  • 1c zeigt schematisch das Halbleiterbauelement 100, wenn es einer erhöhten Temperatur während eines Ausheizprozesses 105 ausgesetzt ist, während welchem eine gewünschte Diffusionssorte von der Deckschicht 120 in das dielektrische Material 110 verteilt wird. Während des Ausheizprozesses 105 werden die wirksame Prozesstemperatur und die Dauer somit geeignet ausgewählt, um eine gewünschte Konzentration der Diffusionssorte, d. h. der schwellwerteinstellenden Sorte, innerhalb des dielektrischen Materials 110 zu erhalten, wobei jedoch, wie zuvor erläutert ist, die geringer ausgeprägte „Stabilität” des die lektrischen Materials 110 für bessere Prozessbedingungen während des Prozesses 105 sorgt. Bei Temperaturen von ungefähr 900 Grad C und höher kann somit eine effiziente Diffusion wirksam in Gang gesetzt werden, wobei die Dauer und die Temperatur so gewählt sind, dass die betrachtete Sorte, etwa beispielsweise Lanthanum, Aluminium und dergleichen, an einer gewünschten Tiefe innerhalb des Gatedielektrikumsmaterials 110 angeordnet wird. Somit diffundiert eine Sorte 121a, die in der Schicht 121 oder in der Schicht 122 enthalten ist, wie dies zuvor erläutert ist, in das dielektrische Material 110 mit einer gewünschten Konzentration. In einigen anschaulichen Ausführungsformen wird der Prozess 105 so gesteuert, dass auch eine gewisse Menge der Sorte in die Basisschicht 111 eindiffundiert, wenn dieses als geeignet erachtet wird, um die Gesamteigenschaften des dielektrischen Materials 110 einzustellen. Geeignete Prozessparameter für den Ausheizprozess 105 können effizient auf der Grundlage von Experimenten festgelegt werden, in denen die Diffusionsrate einer gewünschten Sorte für das dielektrische Material 110 bestimmt wird. Der Ausheizprozess 105 wird auf der Grundlage einer beliebigen geeigneten Ausheiztechnik ausgeführt, etwa durch schnelle thermische Ausheizprozesse, lasergestützte Ausheizprozesse, blitzlichtgestützte Ausheizprozesse und dergleichen. In einigen anschaulichen Ausführungsformen wird der Ausheizprozess 105 auf Grundlage eines lasergestützten Systems ausgeführt, in welchem dem Bauelement 100 der Strahl in lokal beschränkter Weise zugeführt wird, wodurch die Möglichkeit geschaffen wird, die Schwellwertspannung der Transistoren in lokal unterschiedlicher Weise einzustellen. Beispielsweise ist in einigen Bauteilgebieten eine höhere Schwellwertspannung wünschenswert, was erreicht werden kann, indem die wirksame Einwirkzeit und Temperatur des Prozesses 105 geeignet eingestellt werden, was somit zu einer entsprechenden Änderung der Diffusion der Sorte 112a in das dielektrische Material 110 führt. Folglich können unterschiedliche „Nuancen” aus Transistoren durch lokal unterschiedliches Einstellen der Menge und/oder der Eindringtiefe der Sorte 121a in dem dielektrischen Material 110 erhalten werden. Zu diesem Zweck können gut etablierte lasergestützte Ausheizsysteme in Verbindung mit einer entsprechenden Positionsinformation angewendet werden, um die Ausheizparameter in geeigneter Weise einzustellen, beispielsweise durch Anpassen der Abtastbewegung des entsprechenden Ausheizsystems und dergleichen. Wie zuvor erläutert ist, bewahr die Schutzschicht 103, falls diese vorgesehen ist, während des Ausheizprozesses 105 die Integrität der Deckschicht 120 und kann bei Bedarf das Verhalten des Ausheizprozesses 105 etwa im Hinblick auf das Absorbieren von Strahlungsenergie verbessern, wenn die Deckschicht 120 eine erhöhte Reflektivität und dergleichen besitzt.
  • 1d zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie bezeigt, unterliegt das Bauelement 100 einem oder mehrere reaktiven Prozessen 106, während welchem die Schutzschicht 102 und die Deckschicht 120 (siehe 1c) entfernt werden. Beispielsweise umfasst die Ätzsequenz 106 eine beliebige geeignete Ätzchemie, um die Schutzschicht 103 abzutragen, etwa auf der Grundlage von Ammoniumhydroxid und dergleichen, Tetramethylammoniumhydroxid (TMAH) und dergleichen, um Siliziummaterial selektiv zur Deckschicht abzutragen. In anderen Fällen wird ein anderes geeignetes Ätzrezept eingesetzt, wobei dies von der Materialzusammensetzung der Schutzschicht 10d3, wie sie in 1c gezeigt ist, abhängt. Daraufhin wird die Deckschicht (siehe 1c) entfernt, beispielsweise auf der Grundlage eines nasschemischen Ätzrezepts unter Anwendung einer Ammoniumwasserstoffperoxidmischung (APM) abgetragen, die effizient Materialien, etwa Titannitrid und dergleichen, in Verbindung mit der Diffusionsschicht 121 entfernt, während die Ätzung an dem dielektrischen Material 110 stoppt, da beispielsweise eine Vielzahl von dielektrischen Materialien mit großem ε verbesserte Ätzstoppeigenschaften im Hinblick auf eine Vielzahl von Ätzrezepten besitzen. Folglich wird in einigen anschaulichen Ausführungsformen das Gatedielektrikumsmaterial 110 während der Ätzsequenz 106 freigelegt und wird damit für die weitere Behandlung vorbereitet, um eine bessere Stabilität des Gatedielektrikumsmaterials 110 zu erreichen. Es sollte beachtet werden, dass das dielektrische Material 110 darin eine gewisse Menge der Sorte 121a auf Grund des vorhergehenden Ausheizprozesses 105 (siehe 1c) aufweisen kann. Beispielsweise kann die Diffusionssorte 121a in der Schicht 112 gebildet sein, während in anderen Ausführungsformen die Sorte 121a sich auch bis in die Basisschicht 111 erstreckt.
  • 1e zeigt schematisch das Halbleiterbauelement 100 während einer weiteren Behandlung 102, die auf der Grundlage beliebiger geeigneter Prozesstechniken ausgeführt wird, um die Stabilität des Gatedielektrikumsmaterials 110 im Hinblick auf weitere Hochtemperaturprozesse, im Hinblick auf die Einwirkung durch andere Prozessbedingungen und dergleichen, zu verbessern, wie dies zuvor erläutert ist. Insbesondere verleiht der Prozess 107 dem Gatedielektrikumsmaterial 110 im Hinblick auf eine Diffusion anderer Sorten eine erhöhte Stabilität, wodurch die Verteilung der Sorte 121a innerhalb des dielektrischen Materials 110 stabilisiert und damit im Wesentlichen beibehalten wird, was somit zu einem geringeren Grad an Variabilität der schließlich erreichten Schwellwertspannung führt. In einigen anschaulichen Ausführungsformen umfasst die Behandlung 107 ein Nitrierungsprozess, möglicherweise in Verbindung mit einem Oxidationsschritt, um Stickstoff möglicherweise in Verbindung mit Sauerstoff zumindest in einen oberen Bereich des Gatedielektrikumsmaterials 110 einzuführen. Zu diesem Zweck können beliebige geeignete Prozesstechniken eingesetzt werden, etwa plasmagestützte Behandlungen in einer stickstoffenthaltenden Atmosphäre und dergleichen. In ähnlicher Weise kann eine Oxidation angewendet werden, wenn dies als geeignet erachtet wird, wobei plasmagestützte Oxidationsrezepte angewendet werden können, wodurch somit unerwünscht hohe Temperaturen vermieden werden, die ansonsten zu einer ausgeprägten Diffusion der Sorte 121a während einer anfänglichen Phase der Behandlung 107 führen können. In einigen anschaulichen Ausführungsformen werden die Prozessparameter der Behandlung 107 so gewählt, dass eine gewünschte Sorte, etwa Stickstoff, ebenfalls in die Basisschicht 111, falls diese vorgesehen ist, eingeführt werden, wodurch ebenfalls deren Eigenschaften verbessert werden, beispielsweise im Hinblick auf die resultierende Dielektrizitätskonstante, im Hinblick auf die Diffusionsblockierwirkung und dergleichen. Während der Behandlung 107 können somit die Eigenschaften der Schicht 110 eingestellt und gleichzeitig „konserviert” werden, da das dielektrische Material 110 eine deutlich bessere Stabilität während der weiteren Bearbeitung aufweist, wie dies auch zuvor erläutert ist.
  • 1f zeigt schematisch das Halbleiterbauelement 100 während eines weiteren Abscheideprozesses 108, während welchem ein geeignetes metallenthaltendes Elektrodenmaterial 113 auf dem Gatedielektrikumsmaterial 110 vorgesehen wird. Beispielsweise wird das metallenthaltende Elektrodenmaterial 113 in Form von Titannitrid mit einer Dicke von ungefähr 1 bis 10 nm vorgesehen, wobei jedoch auch andere Werte abhängig von den gesamten Prozessbedingungen ausgewählt werden können. Der Abscheideprozess 108 wird auf der Grundlage etablierter Prozessrezepte durchgeführt.
  • 1g zeigt schematisch das Halbleiterbauelement 100 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Gateelektrodenstruktur 115 über der Halbleiterschicht 102 ausgebildet und enthält das Gatedielektrikumsmaterial 110 mit einer besseren Stabilität und mit geeignet eingestellten Eigenschaften, etwa im Hinblick auf eine Schwellwertspannung, wie dies auch zuvor erläutert ist. Des weiteren ist das metallenthaltende Elektrodenmaterial 113 auf dem dielektrischen Material 110 gebildet, woran sich ein weiteres Elektrodenmaterial oder Platzhaltematerial 114, etwa in Form von Silizium, Silizium/Germanium und dergleichen, anschließt. Es sollte beachtet werden, dass das Material 114 auch weitere Materialien aufweisen kann, etwa eine Deckschicht, falls dies für die weitere Bearbeitung des Halbleiterbauelements 100 erforderlich ist. Ferner ist eine Schutzschicht 109, etwa aus Siliziumnitrid, auf der Halbleiterschicht 102 und der Gateelektrodenstruktur 115 gebildet, wodurch eine bessere Integrität der Gateelektrodenstruktur 115 während der weiteren Bearbeitung erreich wird. Beispielsweise ist die Schutzschicht 109 der Einwirkung einer anisotropen Ätzumgebung in einer nachfolgenden Fertigungsphase ausgesetzt, um entsprechende Seitenwandabstandshalterelemente für die Gateelektrodenstruktur 115 zu bilden, wodurch die Integrität von deren Seitenwänden während der weiteren Bearbeitung bewahrt wird.
  • Das in 1g gezeigte Halbleiterbauelement 100 kann auf der Grundlage gut etablierter Prozesstechniken hergestellt werden, in denen das Material 114 auf dem Elektrodenmaterial 113 möglicherweise in Verbindung mit weiteren Deckmaterialien und dergleichen abgeschieden wird. Daraufhin wird eine komplexe Strukturierungsprozesssequenz ausgeführt, indem aufwendige Lithographie- und Ätztechniken enthalten sind, um die Gateelektrodenstruktur 115 herzustellen, woran sich das Abscheiden des Materials 109 anschließt, was auf der Grundlage thermisch aktivierter CVD-Techniken und dergleichen bewerkstelligt werden kann. Somit wird die Gateelektrodenstruktur 115 mit dem Gatedielektrikumsmaterial 110 in einem stabilisierten Zustand bereitgestellt, wobei auch eine Schwellwertspannung auf der Basis des dielektrischen Materials 110 und auf der Basis des Elektrodenmaterials 113 für einen Transistor eingestellt ist, der auf der Grundlage der Gateelektrodenstruktur 115 herzustellen ist.
  • Mit Bezug zu den 2a bis 2j werden nunmehr weitere anschauliche Ausführungsformen beschrieben, in denen Transistoreigenschaften, etwa die Schwellwertspannung, vor dem Stabilisieren eines empfindlichen dielektrischen Materials für unterschiedliche Arten an Transistoren eingestellt wird.
  • 2a zeigt schematisch eine Querschnittsansicht eines Halbleiterbauelements 200, das ein Substrat 201 aufweist, über welchem eine Halbleiterschicht 202 gebildet ist. Im Hinblick auf das Substrat 201 und die Halbleiterschicht 202 gelten die gleichen Kriterien, wie sie zuvor mit Bezug zu dem Bauelement 100 erläutert sind. Ferner trennt eine Isolationsstruktur 202c ein erstes aktives Gebiet 202a von einem zweiten aktiven Gebiet 202b. Beispielsweise repräsentiert das erste aktive Gebiet 202a ein n-dotiertes Wannengebiet in und über welchem ein p-Kanaltransistor während der weiteren Bearbeitung herzustellen ist. In ähnlicher Weise repräsentiert das aktive Gebiet 202b das aktive Gebiet eines n-Kanaltransistors. Es sollte jedoch beachtet werden, dass die folgende Grenze aus Prozessen auch auf eine Konfiguration angewendet werden kann, in der das aktive Gebiet 202a einen n-Kanaltransistor repräsentiert, während das aktive Gebiet 202b einen p-Kanaltransistor darstellt. In der gezeigten Fertigungsphase ist ferner ein Gatedielektrikumsmaterial 210 über dem ersten und dem zweiten aktiven Gebiet 202a, 202b gebildet, woran sich eine Deckschicht 220 anschließt. In der gezeigten Ausführungsform umfasst das dielektrische Material 210 ein dielektrisches Basismaterial 211, etwa ein siliziumdioxidbasiertes Material und dergleichen, in Verbindung mit einer dielektrischen Materialschicht mit großem ε 212. Es sollte jedoch beachtet werden, dass das dielektrische Material 210 in Form einer einzelnen Materialschicht bereitgestellt werden kann oder dass dieses aus drei oder mehr Teilschichten aufgebaut sein kann, wenn dies als geeignet erachtet wird. In ähnlicher Weise umfasst die Deckschicht 220 einen geeigneten Aufbau, um ein Material 221 bereitzustellen, das eine Diffusionssorte enthält, die in geeigneter Weise so gewählt ist, dass die Schwellwertspannung für einen Transistor eingestellt wird, der in und über dem aktiven Gebiet 202a herzustellen ist. Beispielsweise enthält die Deckschicht 220 das Material 221 und eine erste und eine zweite Deckschicht 222, 223, die beispielsweise aus Titannitrid und dergleichen aufgebaut sind, die die Materialschicht 221 einschließen. Beispielsweise ist die Schicht 221 aus Lanthanum oder Aluminium aufgebaut, wobei dies von der Art des Transistors abhängt, dessen Schwellwertspannung auf der Grundlage der Materialschicht 221 einzustellen ist. In der gezeigten Ausführungsform repräsentiert die Schicht 221 eine Aluminiumschicht mit einer Dicke von ungefähr 0,1 bis 1,5 nm, während die Schichten 222, 223 eine Dicke von beispielsweise von 1 bis 3 nm besitzen. in einer anschaulichen Ausführungsform enthält das aktive Gebiet 202a ein geeignet ausgewähltes Halbleitermaterial 202d, etwa in Form einer Silizium/Germanium-Legierung, um für einen gewünschten Bandlückenabstand zu sorgen, der in Verbindung mit einem entsprechenden Einbau der Sorte in der Schicht 221, für eine geeignete Schwellwertspannung eines p-Kanaltransistors sorgt.
  • Das in 2a gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesse hergestellt werden. Nach der Ausbildung der Isolationsstruktur 202c wird das grundlegende Dotierstoffprofil der aktiven Gebiete 202a, 202b auf Grundlage gut etablierter Maskierungsschemata in Verbindung mit Implantationsprozessen eingerichtet. Daraufhin wird die Halbleiterlegierung 202d selektiv auf dem aktiven Gebiet 202a hergestellt, was bewerkstelligt werden kann, indem selektive epitaktische Aufwachstechniken in Verbindung mit einem geeigneten Maskierungsschema zum Abdecken des aktiven Gebiets 202b während des Abscheideprozesses bewerkstelligt werden kann. Danach wird das Gatedielektrikumsmaterial in einer geeigneten Weise hergestellt, wie dies auch zuvor mit Bezug zu dem Bauelement 100 beschrieben ist. Daraufhin wird die Deckschicht 220 unter Anwendung gut etablierter Abscheidetechniken aufgebracht, wie dies zuvor erläutert ist.
  • 2b zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung einer Ätzumgebung 230 das selektive Entfernen der Deckschicht 220 von dem aktiven Gebiet 202b auf der Grundlage einer Ätzmaske 231, etwa einer Lackmaske, ausgesetzt ist. Der Ätzprozess 220 kann auf der Grundlage ähnlicher Ätztechniken ausgeführt werden, wie sie zuvor mit Bezug zu der Ätzsequenz 106 in 1d beschrieben sind. Folglich wird das Material 221 mit der gewünschten Diffusionssorte, etwa mit Aluminium, selektiv von dem aktiven Gebiet 202a abgetragen.
  • 2c zeigt schematisch das Halbleiterbauelement 200 mit einer weiteren Deckschicht 225, die über den aktiven Gebieten 202a, 202b gebildet ist. Die Deckschicht 225 umfasst eine beliebige geeignete Konfiguration, um eine Diffusionssorte in einer Schicht 226 möglicherweise in Verbindung mit einer oder mehreren zusätzlichen Deckmaterialien 227 bereitzustellen. Beispielsweise enthält die Schicht 226 eine Diffusionssorte, die eine geeignete Einstellung der Schwellwertspannung des Transistors ermöglicht, der in und über dem aktiven Gebiet 202b herzustellen ist. In dem gezeigten Beispiel enthält die Schicht 226 Lanthanium, das einen geeigneten Kandidaten zum Einstellen der Schwellwertspannung eines n-Kanaltransistors repräsentiert. Das zusätzliche Deckmaterial 227 kann Titannitrid oder eine andere geeignete Materialzusammensetzung aufweisen. Im Hinblick auf Prozesstechniken zur Herstellung der Deckschicht 225 sei auf die Schicht 221 und 121 verwiesen, wie sie zuvor beschrieben sind.
  • 2d zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine Schutzschicht 203, die beispielsweise aus Silizium oder einem anderen geeigneten Material aufgebaut ist, über der Deckschicht 225 gebildet. Ferner unterliegt das Bauelement 200 der Einwirkung erhöhter Temperaturen während eines Ausheizprozesses 205, um die Diffusion der entsprechenden Sorte in den Deckschich ten 225 und 220 in das dielektrische Material 210 in Gang zu setzen. Folglich diffundiert die Sorte der Schicht 226, etwa Lanthanum, effizient in das dielektrische Material 210 über dem aktiven Gebiet 202b, während eine entsprechende ausgeprägte Lanthanumdiffusion in der Schicht 222 der Deckschicht 220, die über dem aktiven Gebiet 202a gebildet ist, unterdrückt wird. Andererseits diffundiert die Sorte in der Schicht 221 effizient in das dielektrische Material 210 über dem aktiven Gebiet 202a. Auf diese Weise wird die Schwellwertspannungseinstellung für unterschiedliche Arten von Transistoren während des Ausheizprozesses 205 erreicht, wobei ein gewisser Grad an individueller Anpassung des Diffusionsverhaltens erreicht werden kann, indem beispielsweise die Schicht 223 bereitgestellt wird, was zu einer gewissen Art an „Diffusionswiderstand” führt, wodurch die gewünschte Anpassung für einen gegebenen Satz an Prozessparametern des Prozessors 205 gelingt. Es sollte beachtet werden, dass im Hinblick auf das Anpassen der Schwellwertspannung in unterschiedlichen Bauteilgebieten des Bauelements 200 die gleichen Kriterien gelten, wie sie zuvor erläutert sind. D. h., darauf können lokal unterschiedliche Ausheizparameter angewendet werden, um unterschiedliche „Nuancen im Transistorverhalten” der Transistorelemente zu erhalten.
  • 2e zeigt schematisch das Halbleiterbauelement 200, wenn es der Einwirkung einer Sequenz aus Ätzprozessen 206 unterliegt, während welcher die Schutzschicht 203 unter die Deckschichten 225 und 220 (siehe 2d) entfernt werden, wodurch durch Gatedielektrikumsmaterial 210 freigelegt wird, was eine unterschiedliche Materialzusammensetzung über dem aktiven Gebiet 202a bis 202b besitzt, wie dies auch durch 210a, 210b angegeben ist, auf Grund des Einbaus einer unterschiedlichen Art an Dotierstoffsorte, wie dies zuvor erläutert ist. Die Ätzsequenz 206 kann auf der Grundlage ähnlicher Ätzrezepte ausgeführt werden, wie sie zuvor mit Bezug zu der Ätzsequenz 106 der 1d erläutert sind. Nach der Ätzsequenz 206 kann somit das Dielektrikumsmaterial 210 freigelegt werden und wird somit für eine weitere Behandlung zur Verbesserung Stabilität vorbereitet.
  • 2f zeigt schematisch das Halbleiterbauelement 200 während einer Behandlung 207 zum Stabilisieren der Eigenschaften der dielektrischen Schicht 210, wodurch ebenfalls die Verteilung und die Konzentration der entsprechenden Diffusionssorte stabilisiert werden, die für die unterschiedlichen dielektrischen Materialien 210a, 210b über den aktiven Gebieten 202a, 202b sorgt. Im Hinblick auf die Behandlung 207 gelten ähnliche Kriterien, wie sie zuvor erläutert sind. D. h., es können Stickstoff und/oder Sauerstoff auf der Grundlage ge eignet ausgewählter Prozessparameter eingebaut werden, um die „endgültigen” Eigenschaften der Gatedielektrikumsmaterialien 210a, 210b einzustellen, und um eine bessere Stabilität während der weiteren Bearbeitung zu erreichen.
  • 2g zeigt schematisch das Halbleiterbauelement 200 während eines Abscheideprozesses 208, in welchem ein metallenthaltendes Gateelektrodenmaterial 213 über den aktiven Gebieten 202a, 202b gebildet wird. D. h., das Elektrodenmaterial 213 wird in einigen anschaulichen Ausführungsformen direkt auf dem Gatedielektrikumsmaterial 210 gebildet, d. h. auf den jeweiligen Bereichen mit unterschiedlichen Eigenschaften 210a, 210b, ohne dass unterschiedliche Metalle für die Austrittsarbeit erforderlich sind, wie dies in konventionellen Lösungen der Fall ist, in denen die eigentliche Schwellwertspannung in einer späteren Phase eingestellt wird. Im Hinblick auf geeignete Materialien und Abscheidetechniken sei auf das Halbleiterbauelement 100 verwiesen.
  • 2h zeigt schematisch das Halbleiterbauelement 200 in einer weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist eine erste Gateelektrodenstruktur 125a auf dem aktiven Gebiet 202a gebildet und enthält das Gateelektrikumsmaterial 210a gefolgt von dem Elektrodenmaterial 213 und einem weiteren Elektrodenmaterial 214, das auch Deckmaterialien und dergleichen aufweisen kann, wie dies für die weitere Bearbeitung des Bauelements 200 erforderlich ist. In ähnlicher Weise ist eine zweite Gateelektrodenstruktur 235b auf dem aktiven Gebiet 202b gebildet und enthält das Gatedielektrikumsmaterial 210b, gefolgt von dem Elektrodenmaterial 213 und dem weiteren Elektrodenmaterial 214. Das Material 214 kann Siliziummaterial, ein Silizium/Germaniummaterial und dergleichen enthalten, wie dies für die weitere Bearbeitung des Bauelements 200 und für die gewünschten gesamten Bauteileigenschaften erforderlich ist. Es sollte beachtet werden, dass in einigen anschaulichen Ausführungsformen das Material 214 durch ein gut leitendes Metall in einer späteren Fertigungsphase ersetzt werden kann, d. h. nach dem Fertigstellen der grundlegenden Transistorstrukturen und über den aktiven Gebieten 202a, 202b.
  • Das in 2h gezeigte Halbleiterbauelement 200 kann auf der Grundlage ähnlicher Prozesstechniken hergestellt werden, wie sie zuvor mit Bezug zu dem Halbleiterbauelement 100 beschrieben sind. D. h., nach dem Herstellen des metallenthaltenden Elektrodenmaterials 213 wird Material 214 abgeschieden und nachfolgend auf der Grundlage aufwendiger Lithographie- und Ätztechniken strukturiert, um die Gateelektrodenstrukturen 235a, 235b mit einer Größe gemäß den Entwurfsregeln zu erhalten. Beispielsweise beträgt für modernste Halbleiterbauelemente eine Gatelänge, d. h. in 2h die horizontale Erstreckung des Elektrodenmaterials 213, ungefähr 50 nm und weniger, etwa 40 nm und weniger. Daraufhin wird eine Schutzschicht 209 gebildet, um die Integrität von Seitenwänden der Gateelektrodenstrukturen 235a, 235b während der weiteren Bearbeitung zu bewahren.
  • 2i zeigt schematisch einen Teil der Gateelektrodenstruktur 235a, 235 in einer detaillierteren Ansicht. Wie gezeigt, enthält die Gateelektrodenstruktur 235a die Basisschicht 211 in Verbindung mit dem dielektrischen Material mit großem ε 212, wobei die Basisschicht 211 eine bessere Stabilität beispielsweise auf Grund des Einbaus einer Stickstoffsorte und dergleichen besitzt, was während der vorhergehenden Behandlung 207 (siehe 2f) bewerkstelligt wird. Des weiteren ist in dem dielektrischen Material 212 eine Diffusionssorte eingebaut, etwa Aluminium 226a, was in Verbindung mit der Halbleiterlegierung 202c zu einer geeigneten Halbleiterspannung für einen p-Kanaltransistor führt. Die dielektrische Schicht 212 umfasst ferner eine geeignete Sorte, etwa Stickstoff, Sauerstoff und dergleichen, die zuvor eingebaut wurde, um eine bessere Stabilität des Materials 212 zu erhalten.
  • In ähnlicher Weise enthält die Gateelektrodenstruktur 235b das dielektrische Material mit großem ε 212, das über der Basisschicht 211 gebildet ist, wobei eine Diffusionssorte 221, etwa Lanthanum, und dergleichen, eingebaut ist, um damit die gewünschte Schwellwertspannung zu erreichen. In ähnlicher Weise kann die Schicht 212 die Sorte 212d zur Verbesserung der Stabilität des Materials 212 enthalten.
  • Es sollte beachtet werden, dass bei Bedarf die Sorten 226a, 221a auch in der Basisschicht 211 eingebaut sein können, wodurch Eigenschaften modifiziert werden können. Zum Beispiel kann ein Dioxidmaterial in ein Silikat umgewandelt werden, wodurch die Dielektrizitätskonstante des Basismaterials 211 vergrößert wird. Folglich bietet die zuvor beschriebene Prozesssequenz einen höheren Grad an Flexibilität bei der Einstellung der gesamten Transistoreigenschaften, indem in geeigneter Weise ein empfindliches Gatedielektrikumsmaterial modifiziert wird, wobei dennoch die unterschiedlichen Eigenschaften für n-Kanaltransistoren und p-Kanaltransistoren während einer gemeinsamen Fertigungssequenz erreicht werden.
  • 2j zeigt schematisch das Halbleiterbauelement 200 in eine weiter fortgeschrittenen Fertigungsphase. Wie gezeigt, ist ein erster Transistor 250a auf der Grundlage der Gateelektrodenstruktur 235a gebildet. In ähnlicher Weise ist ein zweiter Transistor 205b auf der Grundlage der Gateelektrodenstruktur 235b gebildet. Wie zuvor erläutert ist, repräsentieren die Transistoren 250a, 250b einen p-Kanaltranistor und einen n-Kanaltransistor. Die Transistoren 250a, 250b enthalten Drain- und Sourcegebiete 251 mit einem geeigneten vertikalen und lateralen Dotierstoffprofil entsprechend den gewünschten Transistoreigenschaften. Beispielsweise wird das Dotierstoffprofil der Drain- und Sourcegebiete 251 auf der Grundlage einer Abstandshalterstruktur 255 erzeugt, die an Seitenwänden der Gateelektrodenstrukturen 235a, 235b gebildet ist. Ferner sind Metallsilizidgebiete 252 in den Drain- und Sourcegebieten 251 und möglicherweise in den Gateelektrodenstrukturen 235a, 235b gebildet, während in anderen Fällen, wie dies auch zuvor erläutert ist, das Material 214 ein Deckmaterial aufweist, das in einer späteren Fertigungsphase entfernt wird, wenn der verbleibende Bereich des Materials 214 durch ein gut leitendes Metall zu ersetzen ist. In einigen anschaulichen Ausführungsformen enthalten einer oder beide Transistoren 250a, 250b ein verformungsinduzierendes Halbleitermaterial 254, das in den jeweiligen aktiven Gebieten eingebettet ist. Beispielsweise ist in dem Transistor 250a die Halbleiterlegierung 254 eingebaut, beispielsweise in Form einer Silizium/Germanium-Legierung, um eine kompressive Verformung in einem Kanalgebiet 253 zu erzeugen, wodurch das Gesamtleistungsverhalten des Transistors 250a weiter verbessert wird. In anderen Fällen wird ein entsprechendes Material, etwa eine Silizium/Kohlenstofflegierung und dergleichen, in den Transistor 250b vorgesehen, um dessen Leistungsverhalten zu verbessern.
  • Das in 2j gezeigte Halbleiterbauelement 200 kann auf der Grundlage der folgenden Prozesstechniken hergestellt werden. Nach dem Strukturieren der Gateelektrodenstrukturen 235a, 235b wird das Material 254 bei Bedarf durch gut etablierte Prozesstechniken hergestellt, in denen Aussparungen in dem aktiven Gebiet 202a erzeugt und nachfolgend mit dem Material 254 auf der Grundlage selektiver epitaktischer Aufwachstechniken gefüllt werden. Danach werden die Drain- und Sourcegebiete 251 durch Ionenimplantation unter Anwendung der Abstandshalterstruktur 255 als Implantationsmaske gebildet. Daraufhin werden Ausheizprozesse ausgeführt, wobei die bessere Stabilität der Gatedielektrikumsmaterialien 210a, 210b im Wesentlichen die voreingestellten Eigenschaften bewahrt, wie dies auch zuvor erläutert ist. Als nächstes werden die Metallsilizidgebiete 252 auf der Grundlage gut etablierter Silizidierungstechniken hergestellt. Im Anschluss daran wird ein dielektri sches Zwischenschichtmaterial aufgebracht, das ein verformungsinduzierendes dielektrisches Material zum Verbessern des Leistungsverhaltens eines oder beider Transistoren 250a, 250b enthalten kann. In einigen anschaulichen Ausführungsformen (nicht gezeigt) wird das dielektrische Zwischenschichtmaterial so strukturiert, dass die obere Fläche der Gateelektrodenstrukturen 235a, 235b frei liegt, um das Material 214 zu entfernen und um ein gewünschtes Metall einzufüllen, etwa Aluminium, Wolfram und dergleichen.
  • Es gilt also: Die vorliegende Offenbarung stellt Halbleiterbauelemente und Fertigungstechniken bereit, in denen die Diffusion von schwellwerteinstellenden Sorten in das dielektrische Material von Transistorelementen bei geringeren Temperaturen und Dosiswerten im Vergleich zu konventionellen Strategien möglich ist. Die Materialeigenschaften können durch eine nachfolgende Behandlung, etwa auf der Grundlage einer Nitrierung oder einer anderen geeigneten Behandlung „bewahrt” werden, wodurch die erforderliche bessere Stabilität während der weiteren Bearbeitung erreicht wird. Während der Diffusion der Deckschichten der Atomsorten in das dielektrische Material können die Sorten auch in eine Basisschicht bei Bedarf eingebaut werden, wodurch dessen dielektrische Eigenschaften verbessert werden. Während der nachfolgenden Behandlung zum Stabilisieren des empfindlichen Gatedielektrikumsmaterials kann eine entsprechende Behandlung der Basisschicht erreicht werden, indem etwa Stickstoff und dergleichen eingebaut wird. Nach dem Stabilisieren der Materialeigenschaften des empfindlichen Dielektrikumsmaterials kann somit die weitere Bearbeitung ausgeführt werden, indem ein einzelnes metallenthaltendes Elektrodenmaterial aufgebracht wird, wodurch die gesamte Prozesseffizienz höher wird. In einigen Fällen wird die Diffusion von Material in das Gatedielektrikumsmaterial in einer frühen Fertigungsphase auch auf siliziumdioxidbasierte Materialien angewendet, wobei eine nachfolgende Behandlung, etwa eine Nitrierung, somit die zuvor eingestellte Materialeigenschaften bewahrt. Daraufhin wird ein „konventionelles” Elektrodenmaterial, etwa Polysilizium, amorphes Silizium, Silizium/Germanium und dergleichen, aufgebracht.
  • Weitere Modifizierungen und Variationen der vorliegenden Offenbarung werden für den Fachmann angesichts dieser Beschreibung offenkundig. Daher ist dient diese Beschreibung als lediglich der Anschauung und ist für die Zwecke gedacht, dem Fachmann die allgemeine Art und Weise des Ausführens der hierin offenbarten Lehre zu ermitteln. Selbstverständlich sind die hierin gezeigten Formen des erfindungsgemäßen Konzepts als die gegenwärtig bevorzugten Ausführungsformen zu betrachten.

Claims (25)

  1. Verfahren mit: Bilden eines Gatedielektrikumsmaterials über einem aktiven Gebiet eines Halbleiterbauelements, wobei das Gatedielektrikumsmaterial ein dielektrisches Material mit großem ε aufweist; Bilden eines metallenthaltenden Materials über dem Gatedielektrikumsmaterial, wobei das metallenthaltende Material eine schwellwerteinstellende Sorte enthält; Ausführen einer Wärmebehandlung, um einen Teil der schwellwerteinstellenden Sorte in das Gatedielektrikumsmaterial zu verteilen; Entfernen des metallenthaltenden Materials von dem Gatedielektrikumsmaterial; Ausführen einer Behandlung, um das Gatedielektrikumsmaterial zu stabilisieren; Bilden eines metallenthaltenden Elektrodenmaterials auf dem Gatedielektrikumsmaterial; und Bilden einer Gateelektrodenstruktur eines Transistors auf der Grundlage des metallenthaltenden Elektrodenmaterials und des Gatedielektrikumsmaterials.
  2. Verfahren nach Anspruch 1, wobei Ausführen einer Behandlung zum Stabilisieren des Gatedielektrikumsmaterials umfasst: Einbauen von Stickstoff und/oder Sauerstoff in das dielektrische Material mit großem ε.
  3. Verfahren nach Anspruch 1, wobei Ausführen einer Behandlung zur Stabilisierung des Gatedielektrikumsmaterials umfasst: Einbauen von Stickstoff und/oder Sauerstoff in eine Basisschicht des Gatedielektrikumsmaterials.
  4. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Schutzschicht über dem metallenthaltenden Material und Ausführen der Wärmebehandlung in Anwesenheit der Schutzschicht.
  5. Verfahren nach Anspruch 4, wobei die Schutzschicht Silizium umfasst.
  6. Verfahren nach Anspruch 1, wobei das metallenthaltende Material Lanthanum oder Aluminium enthält.
  7. Verfahren nach Anspruch 6, wobei das metallenthaltende Material Lanthanum enthält und wobei das Verfahren umfasst: Bilden eines n-Kanaltransistors auf der Grundlage der Gateelektrodenstruktur.
  8. Verfahren nach Anspruch 6, wobei das metallenthaltende Material Aluminium aufweist und wobei das Verfahren ferner umfasst: Bilden eines p-Kanaltransistors auf der Grundlage der Gateelektrodenstruktur.
  9. Verfahren nach Anspruch 8, das ferner umfasst: Bilden einer Halbleiterlegierung auf dem Halbleitergebiet vor dem Bilden des Gatedielektrikumsmaterials.
  10. Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer Beschichtung zumindest an Seitenwänden der Gateelektrodenstruktur.
  11. Verfahren mit: Bilden eines Gatedielektrikumsmaterials über einem ersten aktiven Gebiet und einem zweiten aktiven Gebiet; Bilden eines ersten metallenthaltenden Materials selektiv über dem ersten aktiven Gebiet; Bilden eines zweiten metallenthaltenden Materials über dem zweiten aktiven Gebiet; Ausführen einer Wärmebehandlung, um eine Diffusion einer ersten Sorte von dem ersten metallenthaltenden Material in das Gatedielektrikumsmaterial über dem ersten aktiven Ge biet in Gang zu setzen und um eine Diffusion einer zweiten Sorte von dem zweiten metallenthaltenden Material in das Gatedielektrikumsmaterials über dem zweiten aktiven Gebiet in Gang zu setzen; Entfernen des ersten und des zweiten metallenthaltenden Materials; und Ausführen einer Behandlung zur Stabilisierung des Gatedielektrikumsmaterials.
  12. Verfahren nach Anspruch 11, das ferner umfasst: Bilden eines metallenthaltenden Elektrodenmaterials auf dem Gatedielektrikumsmaterial und Bilden einer ersten Gateelektrodenstruktur über dem ersten aktiven Gebiet und Bilden einer zweiten Gateelektrodenstruktur über dem zweiten aktiven Gebiet.
  13. Verfahren nach Anspruch 12, das ferner umfasst: Bilden einer Schutzschicht über dem ersten und dem zweiten metallenthaltenden Material und Ausführen der Wärmebehandlung in Anwesenheit der Schutzschicht.
  14. Verfahren nach Anspruch 11, wobei Bilden des ersten metallenthaltenden Materials umfasst: Bilden einer ersten Deckschicht, Bilden einer ersten Diffusionsschicht, die die erste Sorte enthält, auf der ersten Deckschicht und Bilden einer zweiten Deckschicht auf der ersten Diffusionsschicht.
  15. Verfahren nach Anspruch 14, wobei Bilden des zweiten metallenthaltenden Materials umfasst: Entfernen zumindest der zweiten Deckschicht und der ersten Diffusionsschicht und dem zweiten aktiven Gebiet und Bilden einer zweiten Diffusionsschicht, die die zweite Sorte enthält, über dem ersten und dem zweiten aktiven Gebiet.
  16. Verfahren nach Anspruch 11, wobei Bilden des Gatedielektrikumsmaterials umfasst: Bilden eines dielektrischen Materials mit großem ε über dem ersten und dem zweiten aktiven Gebiet.
  17. Verfahren nach Anspruch 16, das ferner umfasst: Bilden einer schwellwerteinstellenden Halbleiterlegierung auf dem aktiven Gebiet vor dem Bilden des Gatedielektrikumsmaterials.
  18. Verfahren nach Anspruch 17, wobei die erste Gateelektrodenstruktur eine Gateelektrodenstruktur eines p-Kanaltransistors repräsentiert.
  19. Halbleiterbauelement mit: einem ersten aktiven Gebiet; einer ersten Gateelektrodenstruktur, die über dem ersten aktiven Gebiet gebildet ist, wobei die erste Gateelektrodenstruktur ein dielektrisches Basismaterial und ein dielektrisches Material mit großem ε, das auf dem dielektrischen Basismaterial gebildet ist, aufweist, wobei das dielektrische Material mit großem ε eine erste schwellwerteinstellende Metallsorte in der ersten Gateelektrodenstruktur aufweist; einem zweiten aktiven Gebiet; einer zweiten Gateelektrodenstruktur, die auf dem zweiten aktiven Gebiet gebildet ist und das dielektrische Basismaterial und das dielektrische Material mit großem ε, das auf dem dielektrischen Basismaterial gebildet ist, aufweist, wobei das dielektrische Material mit großem ε eine zweite schwellwerteinstellende Metallsorte in der zweiten Gateelektrodenestruktur aufweist; und einem metallenthaltenden Elektrodenmaterial, das auf dem dielektrischen Material mit großem ε in der ersten und der zweiten Gateelektrodenstruktur gebildet ist.
  20. Halbleiterbauelement nach Anspruch 19, wobei die erste schwellwerteinstellende Sorte Aluminium aufweist und wobei die zweite schwellwerteinstellende Sorte Lanthanum aufweist.
  21. Halbleiterbauelement nach Anspruch 19, wobei die erste Gateelektrodenstruktur auf einer schwellwerteinstellenden Halbleiterlegierung gebildet ist.
  22. Halbleiterbauelement nach Anspruch 19, wobei das metallenthaltende Elektrodenmaterial Titan und Stickstoff aufweist.
  23. Halbleiterbauelement nach Anspruch 19, wobei die erste und die zweite Gateelektrodenstruktur ferner ein weiteres Elektrodenmaterial aufweisen, das auf dem metallenthaltenden Elektrodenmaterial gebildet ist.
  24. Halbleiterbauelement nach Anspruch 23, wobei das weitere Elektrodenmaterial Silizium aufweist.
  25. Halbleiterbauelement nach Anspruch 19, wobei das dielektrische Material mit großem ε in der ersten und der zweiten Gateelektrodenstruktur eine Grenzfläche mit dem metallenthaltenden Elektrodenmaterial bildet und wobei das dielektrische Material mit großem ε Stickstoff und/oder Sauerstoff an der Grenzfläche zur Stabilisierung der Grenzfläche aufweist.
DE102009021486A 2009-05-15 2009-05-15 Verfahren zur Feldeffekttransistor-Herstellung Active DE102009021486B4 (de)

Priority Applications (7)

Application Number Priority Date Filing Date Title
DE102009021486A DE102009021486B4 (de) 2009-05-15 2009-05-15 Verfahren zur Feldeffekttransistor-Herstellung
US12/775,555 US8198192B2 (en) 2009-05-15 2010-05-07 Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization
PCT/US2010/034164 WO2010132319A1 (en) 2009-05-15 2010-05-10 Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization
CN201080026437.2A CN102460681B (zh) 2009-05-15 2010-05-10 稳定栅极介电层前藉由扩散栅极介电覆盖层调整复杂晶体管的阈值电压
SG2011078110A SG175787A1 (en) 2009-05-15 2010-05-10 Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization
TW099115398A TWI506704B (zh) 2009-05-15 2010-05-14 藉由在閘極電介質穩定前使閘極電介質覆蓋層材料擴散以調整精巧型電晶體臨限電壓之方法
US13/444,955 US8525289B2 (en) 2009-05-15 2012-04-12 Adjusting threshold voltage for sophisticated transistors by diffusing a gate dielectric cap layer material prior to gate dielectric stabilization

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102009021486A DE102009021486B4 (de) 2009-05-15 2009-05-15 Verfahren zur Feldeffekttransistor-Herstellung

Publications (2)

Publication Number Publication Date
DE102009021486A1 true DE102009021486A1 (de) 2010-11-18
DE102009021486B4 DE102009021486B4 (de) 2013-07-04

Family

ID=42979170

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102009021486A Active DE102009021486B4 (de) 2009-05-15 2009-05-15 Verfahren zur Feldeffekttransistor-Herstellung

Country Status (6)

Country Link
US (2) US8198192B2 (de)
CN (1) CN102460681B (de)
DE (1) DE102009021486B4 (de)
SG (1) SG175787A1 (de)
TW (1) TWI506704B (de)
WO (1) WO2010132319A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012215988A1 (de) * 2012-04-25 2013-10-31 Globalfoundries Inc. CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009015747B4 (de) * 2009-03-31 2013-08-08 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen und Gatedielektrikum mit großem ε und einer Zwischenätzstoppschicht
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung
JP5435720B2 (ja) * 2009-12-21 2014-03-05 パナソニック株式会社 半導体装置
US8343865B2 (en) * 2010-01-21 2013-01-01 Renesas Electronics Corporation Semiconductor device having dual work function metal
DE102010063296B4 (de) * 2010-12-16 2012-08-16 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Herstellungsverfahren mit reduzierter STI-Topograpie für Halbleiterbauelemente mit einer Kanalhalbleiterlegierung
DE102010064281B4 (de) * 2010-12-28 2017-03-23 GLOBALFOUNDRIES Dresden Module One Ltd. Liability Company & Co. KG Herstellung einer Kanalhalbleiterlegierung durch Erzeugen eines Hartmaskenschichtstapels und Anwenden eines plasmaunterstützten Maskenstrukturierungsprozesses
CN102651313B (zh) * 2011-02-25 2014-12-24 中国科学院微电子研究所 Pmos器件叠层结构的制备和栅功函数调节方法
US8865538B2 (en) * 2012-03-30 2014-10-21 Tokyo Electron Limited Method of integrating buried threshold voltage adjustment layers for CMOS processing
DE102012205977B4 (de) 2012-04-12 2017-08-17 Globalfoundries Inc. Halbleiterbauelement mit ferroelektrischen Elementen und schnellen Transistoren mit Metallgates mit großem ε sowie Herstellungsverfahren
US20130277766A1 (en) * 2012-04-23 2013-10-24 Globalfoundries Inc. Multiple high-k metal gate stacks in a field effect transistor
KR102066851B1 (ko) 2013-02-25 2020-02-11 삼성전자 주식회사 반도체 장치 및 그 제조 방법
US9177803B2 (en) * 2013-03-14 2015-11-03 Globalfoundries Inc. HK/MG process flows for P-type semiconductor devices
US20150021698A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation Intrinsic Channel Planar Field Effect Transistors Having Multiple Threshold Voltages
US20150021699A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation FIN Field Effect Transistors Having Multiple Threshold Voltages
US9202697B2 (en) * 2013-07-19 2015-12-01 Globalfoundries Inc. Forming a gate by depositing a thin barrier layer on a titanium nitride cap
CN104752316B (zh) * 2013-12-25 2018-03-20 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
CN104934376B (zh) * 2014-03-18 2019-01-18 中芯国际集成电路制造(上海)有限公司 一种制作半导体器件的方法
US9293556B2 (en) * 2014-07-29 2016-03-22 Globalfoundries Inc. Semiconductor structure including a ferroelectric transistor and method for the formation thereof
KR102315333B1 (ko) * 2015-02-04 2021-10-19 삼성전자주식회사 회로 디자인 시스템 및 이를 이용한 반도체 회로
US9391030B1 (en) * 2015-02-19 2016-07-12 International Business Machines Corporation On-chip semiconductor device having enhanced variability
CN109980014B (zh) * 2019-03-26 2023-04-18 湘潭大学 一种后栅极铁电栅场效应晶体管及其制备方法
US11575023B2 (en) 2020-11-11 2023-02-07 International Business Machines Corporation Secure chip identification using random threshold voltage variation in a field effect transistor structure as a physically unclonable function

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1531496A2 (de) * 2003-11-12 2005-05-18 Samsung Electronics Co., Ltd. Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE112006001809T5 (de) * 2005-07-21 2008-05-08 Infineon Technologies Ag CMOS-Transistoren mit doppeltem Gate-Dielektrikum mit hohem k und Verfahren zur Herstellung derselben
US20080237604A1 (en) * 2007-03-30 2008-10-02 Husam Niman Alshareef Plasma nitrided gate oxide, high-k metal gate based cmos device
US20090098693A1 (en) * 2007-10-16 2009-04-16 Kazuaki Nakajima Method for manufacturing a semiconductor device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6287897B1 (en) * 2000-02-29 2001-09-11 International Business Machines Corporation Gate dielectric with self forming diffusion barrier
KR100444603B1 (ko) * 2001-12-22 2004-08-16 주식회사 하이닉스반도체 탄탈륨 펜타 옥사이드-알루미늄 옥사이드 유전체막 제조방법 및 이를 적용한 반도체 소자
JP2004197862A (ja) * 2002-12-19 2004-07-15 Strawberry Corporation ヒンジ装置並びにヒンジ装置を用いた電子機器
JP4619637B2 (ja) 2003-09-09 2011-01-26 財団法人国際科学振興財団 半導体装置及びその製造方法
JP2006253267A (ja) 2005-03-09 2006-09-21 Sony Corp 半導体装置の製造方法および半導体装置
US7160781B2 (en) 2005-03-21 2007-01-09 Infineon Technologies Ag Transistor device and methods of manufacture thereof
JP2007243009A (ja) * 2006-03-10 2007-09-20 Renesas Technology Corp 半導体装置およびその製造方法
JPWO2007116470A1 (ja) * 2006-03-31 2009-08-20 富士通株式会社 半導体装置及びその製造方法
EP2053653A1 (de) 2007-10-24 2009-04-29 Interuniversitair Microelektronica Centrum Vzw Halbleitervorrichtung mit dualer Austrittsarbeit und Verfahren zu deren Herstellung
JP5178152B2 (ja) * 2007-11-05 2013-04-10 株式会社東芝 相補型半導体装置及びその製造方法
DE102009021486B4 (de) * 2009-05-15 2013-07-04 Globalfoundries Dresden Module One Llc & Co. Kg Verfahren zur Feldeffekttransistor-Herstellung

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1531496A2 (de) * 2003-11-12 2005-05-18 Samsung Electronics Co., Ltd. Halbleiterbauelemente mit Transistoren und Herstellungsverfahren dazu
DE112006001809T5 (de) * 2005-07-21 2008-05-08 Infineon Technologies Ag CMOS-Transistoren mit doppeltem Gate-Dielektrikum mit hohem k und Verfahren zur Herstellung derselben
US20080237604A1 (en) * 2007-03-30 2008-10-02 Husam Niman Alshareef Plasma nitrided gate oxide, high-k metal gate based cmos device
US20090098693A1 (en) * 2007-10-16 2009-04-16 Kazuaki Nakajima Method for manufacturing a semiconductor device

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Harris, H. Rusty [et al.]: Band-Engineered Low PMOS VT with High-K/Metal Gate Featured in a Dual Channel CMOS Integration Scheme. In: Symp. VLSI Techn. 2007, Tech. Dig., S. 154/155 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102012215988A1 (de) * 2012-04-25 2013-10-31 Globalfoundries Inc. CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE102012215988B4 (de) * 2012-04-25 2014-05-22 Globalfoundries Inc. CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε
US8735240B2 (en) 2012-04-25 2014-05-27 Globalfoundries Inc. CET and gate current leakage reduction in high-k metal gate electrode structures by heat treatment after diffusion layer removal

Also Published As

Publication number Publication date
US20120193727A1 (en) 2012-08-02
US20100289089A1 (en) 2010-11-18
DE102009021486B4 (de) 2013-07-04
WO2010132319A8 (en) 2011-12-29
TW201115649A (en) 2011-05-01
CN102460681A (zh) 2012-05-16
US8198192B2 (en) 2012-06-12
TWI506704B (zh) 2015-11-01
US8525289B2 (en) 2013-09-03
WO2010132319A1 (en) 2010-11-18
CN102460681B (zh) 2014-04-09
SG175787A1 (en) 2011-12-29

Similar Documents

Publication Publication Date Title
DE102009021486B4 (de) Verfahren zur Feldeffekttransistor-Herstellung
DE102009031155B4 (de) Einstellen einer Schwellwertspannung für komplexe Transistoren durch Diffundieren einer Metallsorte in das Gatedielektrikum vor der Gatestrukturierung
DE102009055392B4 (de) Halbleiterbauelement und Verfahren zur Herstellung des Halbleiterbauelements
DE102009047310B4 (de) Austrittsarbeitseinstellung in Gate-Stapeln mit großem ε für Bauelemente mit unterschiedlichen Schwellwertspannungen
DE102009039418B4 (de) Einstellung der Austrittsarbeit in Gate-Stapeln mit großem ε, die Gatedielektrika mit unterschiedlicher Dicke enthalten
DE102009023376B4 (de) Einstellen der Austrittsarbeit in Metallgateelektrodenstrukturen mit großem ε durch selektives Entfernen einer Barrierenschicht
DE102009010883B4 (de) Einstellen eines nicht-Siliziumanteils in einer Halbleiterlegierung während der FET-Transistorherstellung mittels eines Zwischenoxidationsprozesses
DE102008064671B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer Gatestruktur und Erhöhung der Integrität eines Gatestapels mit großem ε durch Schützen einer Beschichtung an der Gateunterseite während des Freilegens der Gateobseite
DE102009047307B4 (de) Verfahren zur Vergrößerung der Stabilität eines Gatedielektrikums mit großem ε in einem Gatestapel mit großem ε durch eine sauerstoffreiche Titannitriddeckschicht
DE102009015715B4 (de) Verfahren zur Herstellung eines Transistorbauelements mit Bewahren der Integrität eines Gatestapel mit großem ε durch einen Versatzabstandshalter, der zum Bestimmen eines Abstands einer verformungsinduzierenden Halbleiterlegierung verwendet wird, und Transistorbauelement
DE102009006802B3 (de) Verfahren und Halbleiterbauelement mit Einstellung der Austrittsarbeit in einer Gateelektrodenstruktur mit großem ε nach der Transistorherstellung unter Anwendung von Lanthanum
DE102009047891B4 (de) Verfahren zur Herstellung eines Transistors mit verbesserten Füllbedingungen in einem Austauschgateverfahren durch Eckenverrundung vor dem vollständigen Entfernen eines Platzhaltermaterials
DE102009006801B4 (de) Verfahren zur Herstellung eines Feldeffekt-Kurzkanaltransistors mit geringerer Längenfluktuation durch Verwenden eines amorphen Elektrodenmaterials während der Implantation
DE102009055393B4 (de) Verfahren zur Herstellung und Halbleiterbauelement mit besserem Einschluss von empfindlichen Materialien einer Metallgateelektrodenstruktur mit großem ε
DE102009046250B4 (de) Verfahren zur Kantenverrundung in einem Austauschgateverfahren auf der Grundlage eines Opferfüllmaterials, das vor der Abscheidung des Austrittsarbeitsmetalls aufgebracht wird
DE102012215988A1 (de) CET und GATE-Leckstromverringerung in Metall-GATE-Elektrodenstrukturen mit grossem ε durch Wärmebehandlung und nach Entfernung der Diffusionsschicht
DE102010063907B4 (de) Verfahren mit Deckschichtentfernung von Gateelektrodenstrukturen nach selektivem Bilden eines verformungsinduzierenden Halbleitermaterials
DE102008063432B4 (de) Verfahren zum Einstellen der Verformung, die in einem Transistorkanal eines FET hervorgerufen wird, durch für die Schwellwerteinstellung vorgesehenes Halbleitermaterial
DE102011005718B4 (de) Verfahren zum Verringern der Äquivalenzdicke von Dielektriika mit großem ε in Feldeffekttranistoren durch Ausführen eines Ausheizprozesses bei geringer Temperatur
DE102010064291B4 (de) Verfahren zur Herstellung von Transistoren mit Metallgateelektrodenstrukturen mit großem ε mit einem polykristallinen Halbleitermaterial und eingebetteten verformungsinduzierenden Halbleiterlegierungen
DE102010063774A1 (de) Herstellung einer Kanalhalbleiterlegierung mittels einer Nitridhartmaskenschicht und einer Oxidmaske
DE102010028459B4 (de) Reduzierte STI-Topographie in Metallgatetransistoren mit großem ε durch Verwendung einer Maske nach Abscheidung einer Kanalhalbleiterlegierung
DE102009055438A1 (de) Höhere Integrität einer Metallgateelektrodenstruktur mit großem ε durch Anwenden eines Opferabstandshalters für die Deckschichtabtragung
DE102011090169A1 (de) Strukturierung empfindlicher metallenthaltender Schichten mit erhöhter Maskenmaterialhaftung durch Bereitstellen einer modifizierten Oberflächenschicht
DE102011003385B4 (de) Verfahren zur Herstellung einer Halbleiterstruktur mit verformungsinduzierendem Halbleitermaterial

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division
R020 Patent grant now final

Effective date: 20131005

R081 Change of applicant/patentee

Owner name: TESSERA ADVANCED TECHNOLOGIES, INC. (N. D. GES, US

Free format text: FORMER OWNERS: GLOBALFOUNDRIES DRESDEN MODULE ONE LLC & CO. KG, 01109 DRESDEN, DE; GLOBALFOUNDRIES INC., GRAND CAYMAN, KY

R082 Change of representative

Representative=s name: PATENTANWAELTE WALLACH, KOCH, DR. HAIBACH, FEL, DE

R079 Amendment of ipc main class

Free format text: PREVIOUS MAIN CLASS: H01L0021823800

Ipc: H10D0084850000