[go: up one dir, main page]

DE10225925B4 - Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere - Google Patents

Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere Download PDF

Info

Publication number
DE10225925B4
DE10225925B4 DE10225925A DE10225925A DE10225925B4 DE 10225925 B4 DE10225925 B4 DE 10225925B4 DE 10225925 A DE10225925 A DE 10225925A DE 10225925 A DE10225925 A DE 10225925A DE 10225925 B4 DE10225925 B4 DE 10225925B4
Authority
DE
Germany
Prior art keywords
range
etching
layer
photoresist
photoresist pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE10225925A
Other languages
English (en)
Other versions
DE10225925A1 (de
Inventor
Sung-Kwon Ichon Lee
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR10-2001-0037411A external-priority patent/KR100524812B1/ko
Priority claimed from KR1020010037495A external-priority patent/KR20030001129A/ko
Priority claimed from KR10-2001-0037409A external-priority patent/KR100524813B1/ko
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of DE10225925A1 publication Critical patent/DE10225925A1/de
Application granted granted Critical
Publication of DE10225925B4 publication Critical patent/DE10225925B4/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H10P50/73
    • H10P50/283
    • H10W20/069
    • H10W20/081
    • H10W20/089
    • H10P14/6334

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Drying Of Semiconductors (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Semiconductor Memories (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Materials For Photolithography (AREA)

Abstract

Ätzverfahren unter Verwendung eines Photolackmusters als Ätzmaske mit folgenden Schritten:
Bilden einer Photolackschicht auf einer Ätzzielschicht;
Bilden von Photolackmustern durch Entwickeln der Photolackschicht nach Belichten der Photolackschicht mit einer Lichtquelle, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt;
Bilden einer Polymerschicht und gleichzeitiges Ätzen eines Teils der Ätzzielschicht mit einer Mischung eines Plasmas eines Fluor-basierten Gases, eines Argonplasmas und eines O2-Plasmas, wobei das Fluor-basierte Gas CxFy oder CaHbFc ist und wobei x, y, a, b und c im Bereich von 1 bis 10 liegen; und
Nach dem Bilden der Polymerschicht und Ätzen des Teils der Ätzzielschicht, Ätzen der geätzten Ätzzielschicht unter Verwendung der Polymerschicht und des Photolackmusters als Ätzmaske.

Description

  • Technisches Gebiet der Erfindung
  • Die vorliegende Erfindung betrifft ein Verfahren zum Herstellen von Halbleitervorrichtungen, und insbesondere ein Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere, welche durch eine Belichtung mit einer Lichtquelle einer Wellenlänge im Bereich von 157 nm bis 193 nm, wie z.B. einem Argonfluorid (ArF)-Laser oder einem Fluor (F2)-Laser, gebildet wird.
  • Bei Herstellungsverfahren für Halbleiterspeichervorrichtungen wird die Photolithographie verwendet, um Muster auf einem Substrat mit verschiedenen Materialien zu bilden. Ein Photolackpolymer wird auf eine Zielschicht aufgebracht und selektiv mit einer Maske belichtet, um eine Photoreaktion in dem Photolack zu induzieren. Dann wird der Photolack entwickelt, um eine Ätzbarriere zum Ätzen der Zielschicht zu bilden, und vorbestimmte Muster werden durch Ätzen der Zielschicht erhalten.
  • Die Integration der Halbleiterspeichervorrichtung wurde unter Verwendung der Lithographietechnologie verbessert. Im Allgemeinen werden Lithographieprozesse mit einem Belichtungsprozess und einem Entwicklungsprozess ausgeführt. Jüngst repräsentieren Lithographieprozesse üblicherweise einen Belichtungsprozess, und die Lithographietechnologie wird klassifiziert in optische Lithographie oder nicht-optische Lithographie.
  • Die Entwicklung der Photolithographie wurde vorangebracht durch die Entwicklung in jedem Feld der Belichtungsausrüstung, des Photolackmaterials, der Masken und der Prozesse. Im Gebiet des Belichtungssystems wurde eine Linse mit hoher numerischer Apertur von mehr als 0,6 sowie Hardware, welche eine Ausrichtung vorsieht, entwickelt. Bezüglich der Entwicklung des Photolackmaterials ist ein chemisch verstärkter Photolack repräsentativ. Die Entwicklungen einer Phasenverschiebungsmaske und einer optischen Proximity-Korrektur sind gute Repräsentanten auf dem Gebiet der Maske. Ebenfalls wurden trilinearer Lack (TLR), bilinearer Lack (BLR), Oberflächenabbildung (TSI) und antireflektive Beschichtung (ARC) als Prozesse entwickelt.
  • Die anfängliche Belichtungsausrüstung ist ein Kontaktdrucker, wobei eine Maske direkt mit einem Substrat kontaktiert wird und durch einen Betreiber ausgerichtet wird, der direkt auf die Maske und das Substrat mit nacktem Auge sieht. Mit erniedrigtem Abstand zwischen dem Substrat und der Maske kann die Auflösung verbessert werden, und das Substrat wird mit einem Näherungsdrucker belichtet, wie z.B. einem Soft-Kontakt oder Hard-Kontakt (unterhalb 10 μm) in Abhängigkeit von dem Zwischenraum.
  • In den frühen 1970er Jahren wurde eine Belichtungsausrüstung eines Projektionstyps entwickelt, welcher eine optische Vorrichtung unter Verwendung von Reflexion oder Brechung von Licht verwendet, und die Auflösung wurde, verbessert und die Lebensdauer einer Maske wurde vergrößert. Daraus resultierend begann die Belichtungsausrüstung des Projektionstyps in der Produktentwicklung großer Substrate angewendet zu werden.
  • Mitte der 1970er Jahre begann die Verwendung eines Steppers unter Verwendung einer optischen Projektionsvorrichtung, und die Entwicklung der Lithographietechnologie begann, welche zur Massenproduktion von Halbleitern beitrug. Der Stepper ist eine abgekürzte Form von "Step and Repeat" bzw. "Schritt und Wiederholung". Die Belichtungsausrüstung unter Verwendung des Steppers wurde implementiert zur Verbesserung der Auflösungsund Ausrichtungsgenauigkeit. Bei dem anfänglichen Stepper wurde ein reduziertes Projektionsbelichtungsverfahren entworfen, bei dem ein Verhältnis des Maskenmusters zum Substrat 5:1 oder 10:1 betrug. Jedoch wurde das reduzierte Projektionsbelichtungsverfahren von 5:1 allgemein verwendet aufgrund von Beschränkungen des Maskenmusters.
  • Ein Scanner eines "Step and Scanning"- bzw. "Schritt und Scan"-Typs wurde in den frühen 1990er Jahren entwickelt, welcher das Verhältnis auf 4:1 reduzierte. Jedoch arbeitet der Scanner schlecht hinsichtlich des Maskenmusters, wohingegen der Scanner als Belichtungsgerät verwendet wurde, um die Produktionseffizienz zu erhöhen, und regelmäßiger verwendet wurde mit abnehmenden Chipgrößen.
  • Die Auflösung ist stark korreliert mit der Wellenlänge der Lichtquelle. Die Wellenlänge des Steppers unter Verwendung des "Schritt und Wiederholung"-Typs wurde in folgender Reihenfolge geändert: 436 nm (g-Linie), 365 nm (i-Linie), 248 nm KrF-Laser (Tiefes Ultraviolett, DUV). Ein anfängliches Belichtungsgerät unter Verwendung einer g-Linie (Wellenlänge (λ) = 436 nm) konnte ein Muster von einem 0,5 μm-Grad implementieren, und eine Belichtungsausrüstung unter Verwendung der i-Linie (λ = 365 nm) könnte ein Muster mit einem Grad von 0,3 μm implementieren. Bei der DUV-Photolithographie unter Verwendung von Licht mit einer Wellenlänge von 248 nm könnte ein Muster von einem Grad von 0,8 μm implementiert werden wegen Problemen eines Zeitverzögerungseffekts und einer Basisabhängigkeit. Dementsprechend ist es notwendig, eine neue DUV-Lithographie unter Verwendung eines ArF-Lasers zu entwickeln, dessen Wellenlänge 193 nm beträgt, um ein Muster unterhalb von 0,15 μm zu bilden.
  • Die DUV-Lithographietechnologie hat eine exzellente Auflösung für die i-Linie und DOF, jedoch ist eine solche Technologie schwer zu kontrollieren. Dieses Problem kann optisch aufgrund einer kurzen Wellenlänge auftreten und/oder chemisch aufgrund der Verwendung eines chemisch verstärkten Lacks. Wenn die Wellenlänge kürzer wird, variiert die kritische Dimension (CD) aufgrund einer stehenden Welle, und eine Überentwicklung wird erzeugt durch Reflexionslicht aufgrund einer Differenz der Basisphasen. Die CD-Variation einer Linienbreite ändert sich periodisch durch die Interferenz von einfallendem Licht und reflektiertem Licht und wird ebenfalls geändert durch eine kleine Variation einer Dicke eines Photolacks oder eines Basisfilms. Ein chemisch verstärkter Lack muss angewendet werden, um die Empfindlichkeit bei den DUV-Prozessen zu verbessern. Jedoch gibt es Probleme bei der PED (Nachbelichtungsverzögerung)-Stabilität, Basisabhängigkeit usw. bezüglich des Reaktionsmechanismus.
  • Jetzt ist eine Belichtungsausrüstung unter Verwendung eines ArF-Lasers (λ = 193 nm) entwickelt, um ein Muster von 0,11 μm zu bilden. Ein Hauptpunkt bei der ArF-Belichtungstechnologie ist die Entwicklung eines Photolacks für ArF. Grundlegendermaßen muss der Photolack, der für KrF verwendet wird, verbessert werden, um eine Benutzung bei ArF zu ermöglichen. Jedoch kann der Photolack für KrF, wie z.B. ein Polymertyp aus der Cycloolefin-Maleinsäureanhydrid-Familie, eine Acrylat-Familie oder ein Mischungstyp mit Benzolringstruktur nicht verwendet werden im Fall der Anwendung des ArF-Lasers. Der Photolack mit der Benzolringstruktur wurde verwendet im Fall der Anwendung eines KrF-Lasers für die i-Linie zum Gewährleisten der Toleranz zum Trockenätzen. Wenn der Photolack mit der Benzolringstruktur verwendet wird im Fall der Anwendung eines ArF-Lasers, wird, da das Absorptionsvermögen von Licht bei einer Wellenlänge von 193 nm erhöht wird, nämlich der Wellenlänge des ArF-Lasers, die Durchlässigkeit des Lichts reduziert, so dass es unmöglich ist, die untere Seite des Photolacks zu belichten. Zusätzlichermaßen wird, wenn die ArF-Lithographie technologie bei Verwendung von Photolacken verwendet wird, bei, denen die Benzolringe enthalten sind, die Deformation des Photolackmusters verursacht. Ebenfalls kann das Photolackmuster auf einer Seite beim Ätzprozess Cluster bilden.
  • Beispielsweise wird bei dem Ätzprozess ein Photolackmuster eines Striationstyps, welches durch Belichtung mit einem ArF-Laser gebildet wird, deformiert. Die Deformation des Photolackmusters, welches durch die Belichtung mit dem ArF-Laser gebildet wird, wird ebenfalls erzeugt im Ätzprozess zur Bildung eines Kontaktlochs. Deshalb ist es unmöglich, mit dem Photolackmuster ein Kontaktloch zu erhalten, dessen kritische Dimension 0,1 μm oder weniger beträgt, und zwar wegen der photolithographischen Begrenzung.
  • Deshalb wurde ein Photolack, der keine Benzolringe aufweist, die Toleranz zum Trockenätzen gewährleistet, ein gutes Haftvermögen aufweist und mit 2,23% TMAH entwickelt werden kann, geschaffen.
  • 1A bis 1D sind Diagramme zum Zeigen eines Prozesses zum Bilden eines Bitleitungskontakts mit der ArF-Lithographietechnologie gemäß dem Stand der Technik.
  • 1A zeigt ein Layout einer aktiven Schicht 11, Wortleitungen 12, eine Bitleitung 13 und einen Bitleitungskontaktstöpsel zwischen der aktiven Schicht 11 und der Bitleitung.
  • 1B ist eine Querschnittsansicht entlang der Linie X-X' von 1A, und sie zeigt die Bitleitung 13, welche gemäß dem Stand der Technik gebildet wird. In 1B bezeichnet Bezugszeichen '10' ein Substrat, und '15' bzw. '16' bezeichnen eine Zwischenschicht-Isolierschicht. Wie in 1B gezeigt, wird der Bitleitungskontaktstöpsel 14 freigelegt nach der Bildung der Bitleitung 13 wegen der Beschränkung der kritischen Dimension.
  • Zusätzlich können, wie in 1C gezeigt, Unterschneidungen 18 gebildet werden durch die Beschädigung, welche während des Ätzprozesse zum Bilden der Bitleitung 13 verursacht wird.
  • Ebenfalls wird der freigelegte Bitleitungskontaktstöpsel 14 beschädigt während des Ätzprozesses zum Bilden der Bitleitung 13. Deshalb wird ein Graben T in dem Kontaktstöpsel 14 gebildet, der Graben T mit einer Isolationsschicht 19 gefüllt und somit ein Hohlraum V gebildet in der Zwischenschicht-Isolierschicht 19. Die Bitleitung 13 kann kurzgeschlossen werden mit anderen leitenden Leitungen aufgrund des Leerraums V, und ein Kontaktwiderstand kann erhöht werden aufgrund der Isolierschicht 19, welche in den Graben gefüllt wird.
  • Wie oben erwähnt, ist es nicht einfach, die kritische Dimension des Kontaktlochs zu reduzieren, und deshalb wird ein Verfahren zum Verfließen des Photolackmusters durchgeführt bei einer hohen Temperatur, um einen Kontaktbereich zu definieren, der eine reduzierte kritische Dimension aufweist. Jedoch verursacht das Verfahren eine weitere Hürde der Verdünnung des Photolackmusters, welches benachbarte Bereiche des Kontaktlochs bedeckt. Dementsprechend ist die kritische Dimension des Kontaktlochs beschränkt auf 90 nm, sogar falls das Verfahren des Zerfließenlassens des Photolackmusters angewendet wird.
  • Die US Patentschrift Nr. US 6,218 084 B1 beschreibt ein Verfahren zum Entfernen einer Photoresist-/Polymerschicht auf einem Substrat. Dabei wird auch ein zusätzlicher in-situ Plasma-Ätzschritt unter Verwendung eines Gasgemisches mit Sauerstoff durchgeführt, um die Photoresist-/Polymerschicht ohne Überreste, Beschädigungen an dem Substrat und dem Oxid und ohne Änderungen der kritischen Dimension der Öffnung während des Ätzschritts zu entfernen.
  • Die US Patentschrift Nr. 5,908,735 A beschreibt ein Verfahren zum Entfernen eines Polymers einer Halbleitervorrichtung mit den Schritten: Ausbilden eines Photoresist-Musters auf einer Ätzzielschicht; Ätzen der Ätzzielschicht unter Verwendung eines Gasgemischs, das Kohlenstoff/Fluorverbindungen und Sauerstoffgas enthält; und Entfernen des Photoresist-Musters bei einer Temperatur unterhalb von 200°C. Gleichzeitig wird ein Polymer trocken geätzt, wobei das Polymer während des Ätzens der Ätzzielschicht erzeugt wird und das Photoresist-Muster in der Trockenätzkammer entfernt wird.
  • Schließlich beschreibt die US Patentschrift Nr. 5,895,740 A ein Verfahren zum Ausbilden eines Kontaktlochs in einer nichtleitenden Schicht einer Halbleitervorrichtung. Dabei wird zunächst eine Photolackschicht auf der Ätzzielschicht gebildet und diese strukturiert. Danach wird in einem ersten Plasma-Ätzschritt das Photolackmuster nicht als Ätzmaske verwendet, sondern lediglich mit einem Plasma-Gemisch aus einem Argonplasma, einem CO-Plasma und einem Plasma eines fluorbasierten Gases beaufschlagt, wobei ein Polymer entsteht, das sich auf dem Photolackmuster und den Seitenwänden von darin enthaltenen Kontaktlöchern abscheidet. Durch einen weiteren Ätzschritt wird das abgeschiedene Polymer anisotrop auf den horizontalen Flächen des Photolackmusters und auf dem Boden der Kontaktlöcher entfernt, sodass letztlich ein modifiziertes Kontaktloch im Photoresist-Muster mit geringerem Durchmesser entsteht. In einem abschließenden Ätzschritt wird das verengte Kontaktloch als Ätzmaske für die darunter liegende zu ätzende Schicht eingesetzt. Auch hierbei wird eine Mischung aus Plasmen eingesetzt, die Argon und ein fluorbasiertes Gas enthalten.
  • Zusammenfassung der Erfindung
  • Es ist deshalb eine Aufgabe der vorliegenden Erfindung, ein Ätzverfahren zu schaffen, das in der Lage ist, die Deformationen des Photolackmusters zu verhindern, welche durch Belichtung mit einer Lichtquelle gebildet werden, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt, wie z.B. einem Argonfluorid (ArF)-Laser oder einem Fluorlaser (F2-Laser).
  • In Übereinstimmung mit einem Aspekt der vorliegenden Erfindung ist ein Ätzverfahren unter Verwendung eines Photolackmusters als Ätzmaske geschaffen, welches folgende Schritte aufweist: Beschichten einer Photolackschicht auf eine Ätzzielschicht; Bilden eines Photolackmusters durch Entwickeln der Photolackschicht nach Belichten der Photolackschicht mit einer Lichtquelle, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt; Bilden einer Polymerschicht und Ätzen eines Bereichs der Ätzzielschicht in simultaner Weise mit einer Mischung eines Fluor-basierten Gases, eines Argongases und eines O2-Gases, wobei das Fluor-basierte Gas CxFy oder CaHbFc ist, und wobei x, y, a, b und c im Bereich von 1 bis 10 liegen; und Ätzen der Ätzzielschicht unter Verwendung der Polymerschicht und des Photolackmusters als Ätzmaske.
  • Das Verfahren kann weiterhin einen Schritt des Härtens des Photolackmusters nach oder vor dem Schritt des Bildens der Polymerschicht aufweisen.
  • Das Verfahren kann weiterhin einen Schritt des Zerfließenlassens des Photolackmusters vor dem Schritt des Bildens der Polymerschicht aufweisen.
  • Kurzbeschreibung der Zeichnungen
  • Die obigen und weitere Aufgaben und Merkmale der vorliegenden Erfindung werden klar erscheinen aus der folgenden Beschreibung der bevorzugten Ausführungsform im Zusammenhang mit den begleitenden Zeichnungen.
  • Es zeigen:
  • 1A bis 1D Diagramme zum Illustrieren eines Verfahrens zum Bilden eines Kontaktlochs unter Verwendung einer ArF-Lithographietechnologie gemäß dem Stand der Technik;
  • 2A bis 2D Querschnittansichten zum Illustrieren eines Prozesses zum Bilden eines Kontakts unter Verwendung einer ArF-Lithographietechnologie gemäß einer ersten Ausführungsform der vorliegenden Erfindung;
  • 3A bis 3E Querschnittsansichten zum Illustrieren eines Prozesses zum Bilden eines Kontakts unter Verwendung einer ArF-Lithographietechnologie gemäß einer zweiten Ausführungsform der vorliegenden Erfindung;
  • 4A bis 4F Querschnittsansichten zum Illustrieren eines Prozesses zum Bilden eines Kontakts unter Verwendung einer ArF-Lithographietechnologie gemäß einer dritten Ausführungsform der vorliegenden Erfindung; und
  • 5 eine Darstellung zum Zeigen von Variationen der kritischen Dimension der Photolackmuster gemäß Variationen der Temperatur.
  • Detaillierte Beschreibung der bevorzugten Ausführungsformen
  • Im Folgenden wird ein Ätzverfahren, welches in der Lage ist, die Deformation des Photolackmusters zu verhindern, das gebildet wird durch Belichtung mit einer Lichtquelle, deren Wellenlänge im Bereich von 157 nm bis 193 nm ist, beispielsweise einem ArF-Laser oder einem F2-Laser, gemäß der Offenbarung detailliert beschrieben werden unter Bezugnahme auf die begleitenden Zeichnungen.
  • 2A bis 2D sind Querschnittsansichten zum Illustrieren eines Verfahrens zum Bilden eines Kontaktlochs gemäß einer ersten Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf 2A werden Gate-Elektroden 21 als Beispiel benachbarter leitender Muster gebildet auf einem Halbleitersubstrat 20, und eine Hartmaske 22 und Spacer 23 werden auf der Oberfläche bzw. den Seitenwänden der Elektrode gebildet, und dann wird eine Zwischenschicht-Isolierschicht 24 über dem Halbleitersubstrat 20 gebildet. Die Hartmaske 24 verhindert, dass die Gate-Elektrode während eines folgenden selbstausgerichteten Kontaktätzprozesses beschädigt wird. Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung werden die Hartmaske und die Spacer aus einer Nitridschicht gebildet, und die Zwischenschicht-Isolierschicht wird aus einem Oxid einer fortschrittlichen Planarisierungsschicht gebildet, einer Borphosphosilicat(BPSG)-, einer Spin-on-Glas (SOG)-, einer Hochdichte-Plasmaoxid- oder einer Nitridschicht.
  • Danach wird ein Photolack auf die Zwischenschicht-Isolierschicht 24 beschichtet, und Photolackmuster 25 werden durch Belichtung mit einer Lichtquelle gebildet, deren Wellenlänge im Bereich 157 nm bis 193 nm liegt, beispielsweise einem ArF-Laser oder einem F2-Laser. Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung werden die Photolackmuster 25 gebildet durch Aufbringen eines Lacks der Cycloolefin-Maleinsäureanhydrid-Familie oder einer Acrylat-Familie mit einer Dicke im Bereich von 500 Å bis etwa 6000 Å.
  • Mit Bezug auf 2B wird eine Polymerschicht 26 auf dem Photolackmuster unter Verwendung eines Plasmas gebildet, welche durch ein Mischgas aus Fluor und Sauerstoff erzeugt wird, und dann werden gehärtete Photolackmuster 25' unter Verwendung von Ar gebildet.
  • Die Polymerschicht 26 wird durch ein Sauerstoff- und Fluorplasma gebildet, welches durch ein Fluor-basiertes Gas, wie z. B. CxFy oder CaHbFc gebildet wird, wobei x, y, a, b und c im Bereich von 1 bis 10 liegen, einem F2-Gas und einem O2-Gas bei einer Temperatur im Bereich von etwa 25°C bis etwa 80°C. Dabei wird das O2-Gas zugeführt mit einer Rate von etwa 1 sccm bis etwa 5 sccm.
  • Die gehärteten Photolackmuster 25' werden durch eine Argonplasmabehandlung oder eine Argonionenimplantation gebildet, um die Ätztoleranz zu verbessern. Die Argonplasmabehandlung wird bei einem geringen Druck im Bereich von etwa 1 mTorr bis etwa 10 mTorr und einer hohen Leistung im Bereich von etwa 500 W bis etwa 2000 W gebildet. Die Argonionenimplantation wird durchgeführt durch Implantieren von Argonionen mit einer Dosis im Bereich von etwa 1010/cm3 bis etwa 1015/cm3 mit einer Energie im Bereich von 100 Kev bis 300 Kev. Deshalb ist es möglich, zu verhindern, dass die Photolackmuster deformiert werden, indem die gehärteten Photolackmuster bei dem geringen Druck und der hohen Leistung gebildet werden.
  • Mit Bezug auf 2C wird die Zwischenschicht-Isolierschicht 24 zum Bilden eines Kontaktlochs 27 geätzt, um den Spacer 23 und die Oberfläche des Halbleitersubstrats zwischen den benachbarten Gate-Elektroden 21 unter Verwendung der Polymerschicht 26 und den gehärteten Photolackmustern als Maske zu bilden. Beim Ätzprozess zum Bilden des Kontaktlochs 27 wird das Halbleitersubstrat 10 auf einer konstanten Temperatur gehalten, und in einem Plasma, erzeugt durch ein Fluorbasiertes Gas, wie z.B. CxFy oder CaHbFc, wobei x, y, a, b und c im Bereich von 1 bis 10 liegen, sowie in einem Argongas. Nach dem Ätzprozess wird ein Reinigungsprozess durchgeführt zum Entfernen der Byprodukte, wie z.B. eines Polymers.
  • Mit Bezug auf 2D werden die Polymerschicht 26 und die gehärteten Photolackmuster entfernt.
  • Durch die erste Ausführungsform der vorliegenden Erfindung ist es möglich, dass die Photolackmuster, welche durch die Belichtung mit einer Lichtquelle gebildet werden, deren Wellenlängen im Bereich von 157 nm bis 193 nm liegt, deformiert werden durch Härten der Photolackmuster, auf denen die Polymerschicht gebildet ist.
  • 3A bis 3E sind Querschnittsansichten zum Illustrieren eines Verfahrens zum Bilden einer Bitleitung unter Verwendung einer ArF-Lithographietechnologie gemäß einer zweiten Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf 3A wird eine Zwischenschicht-Isolierschicht 32 auf einem Halbleitersubstrat 30 gebildet, in dem eine aktive Schicht 31, wie z.B. ein Sourcebereich oder ein Drainbereich gebildet ist. Darauf wird die Zwischenschicht-Isolierschicht 32 derart geätzt, dass ein Kontaktloch gebildet ist, welches die aktive Schicht 31 freilegt, und dann wird eine leitende Schicht über dem Halbleitersubstrat 30 gebildet. Ein Prozess zum Einebnen der leitenden Schicht wird durchgeführt, bis die Oberfläche der Zwischenschicht-Isolierschicht 32 freigelegt ist, wodurch ein Bitleitungs-Kontaktstopfen 33 erhalten wird, der mit der aktiven Schicht 31 über das Kontaktloch in Verbindung steht. Darauf wird eine Zwischenschicht-Isolierschicht 34 auf der Zwischenschicht-Isolierschicht 32 und dem Bitleitungs-Kontaktstopfen 32 gebildet. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung wird die leitende Schicht aus einer einkristallinen Siliciumschicht gebildet, welche durch selektives Epitaxiewachstum gebildet wird, oder eine polykristalline Siliciumschicht gebildet, und die Zwischenschicht-Isolierschicht 34 wird aus einem Oxid einer fortschrittlichen Planarisierungsschicht gebildet, einem Borphosphosilicat (BPSG), einem Spin-on-Glas (SOG), einem hochdichten Plasmaoxid oder einer Nitridschicht.
  • Mit Bezug auf 3B werden Photolackmuster 35 durch Belichten mit einer Lichtquelle gebildet, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt, wie z.B. einem ArF-Laser oder einem F2-Laser, und zwar auf der Zwischenschicht-Isolierschicht 34, und die Photolackmuster 35 werden zum Verbessern der Ätztoleranz gehärtet. Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung werden die Photolackmuster 35 aus einem Lack der Cycloolefin-Maleinsäureanhydrid-Familie oder einer Acrylat-Familie gebildet. Die Photolackmuster 35 werden durch eine Argonionenimplantation oder eine Elektronenstrahlinjektion gehärtet. Im Fall einer Elektronenstrahlinjektion können die Photolackmuster geschrumpft werden, und deshalb ist es notwendig, den Elektronenstrahl mit hinreichender Energie zu injizieren. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung wird der Elektronenstrahl mit einer Energie im Bereich von etwa 400 μC/cm3 bis etwa 4000 μC/cm3 injiziert.
  • Mit Bezug auf 3C wird eine Polymerschicht 36 in einer Dicke im Bereich von etwa 50 Å bis etwa 500 Å zu dieser Zeit gebildet, und ein Teil der Zwischenschicht-Isolierschicht 34 wird simultan geätzt. Die Polymerschicht wird gebildet durch Zuführen von etwa 5 sccm bis 20 sccm eines Fluor-basierten Gases, etwa 100 sccm bis 1000 sccm eines Argongases und etwa 1 sccm bis 5 sccm eines O2-Gases bei einem Druck im Bereich von etwa 10 mTorr bis etwa 50 mTorr mit einer Leistung im Bereich von etwa 500 W bis etwa 2000 W und während einer Zeitdauer von etwa 10 bis 60 Sekunden. Das Fluor-basierte Gas ist CxFy oder CaHbFc, wobei x, y, a, b und c im Bereich von 1 bis 10 liegen. Es ist möglich, die kritische Dimension eines Kontaktloches durch die Dicke der Polymerschicht 36 zu reduzieren.
  • Mit Bezug auf 3D wird die Zwischenschicht-Isolierschicht 34 zum Bilden eines Kontaktloches 37 geätzt, welches den Bitleitungs-Kontaktstopfen 22 freilegt, und zwar unter Verwendung der gehärteten Photolackmuster 35 als Maske, welche mit der Polymerschicht 36 bedeckt sind. Danach werden die Photolackmuster 35 und die Polymerschicht 36 entfernt.
  • Mit Bezug auf 3E wird eine Bitleitung 38, welche mit dem Bitleitungs-Kontaktstopfen über das Kontaktloch 37 in Verbindung steht, gebildet. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung wird die Bitleitung 38 aus W, Ti oder Co gebildet.
  • Durch die zweite Ausführungsform der vorliegenden Erfindung ist es möglich, Feinmuster zu bilden und die Zuverlässigkeit zu verbessern, indem die Polymerschicht auf den Photolackmustern gebildet wird, welche durch die Belichtung mit einer Lichtquelle gebildet werden, die im Bereich von 157 nm bis 193 nm liegt, und zwar nach dem Härten der Photolackmuster.
  • 4A bis 4F sind Querschnittsansichten zum Illustrieren eines Verfahrens zum Bilden einer Bitleitung unter Verwendung einer ArF-Lithographietechnologie gemäß einer dritten Ausführungsform der vorliegenden Erfindung.
  • Mit Bezug auf 4A wird eine Zwischenschicht-Isolierschicht 42 auf einem Halbleitersubstrat 40 gebildet, in dem eine aktive Schicht 41, wie z.B. ein Sourcebereich oder ein Drainbereich, gebildet ist. Danach wird die Zwischenschicht-Isolierschicht 42 selektiv geätzt, um ein Kontaktloch zu bilden, welches die aktive Schicht 41 freilegt, und dann wird eine leitende Schicht über dem Halbleitersubstrat 40 gebildet, und ein Verfahren zum Einebnen der leitenden Schicht wird durchgeführt, bis die Oberfläche der Zwischenschicht-Isolierschicht 42 freigelegt ist, wodurch ein Bitleitungs- Kontaktstopfen 43 erhalten wird, der mit der aktiven Schicht 41 über das Kontaktloch in Verbindung steht. Darauf folgend wird eine Zwischenschicht-Isolierschicht 44 auf der Zwischenschicht-Isolierschicht 42 und dem Bitleitungs-Kontaktstopfen 43 gebildet. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung wird die leitende Schicht aus einer einkristallinen Siliciumschicht gebildet, die durch selektives Epitaxiewachstum aufgewachsen wird, oder eine polykristalline Siliziumschicht, und die Zwischenschicht-Isolierschicht 44 wird aus einem Oxid einer fortschrittlichen Planarisierungsschicht gebildet, einem Borphosphosilicat (BPSG), einem Spin-on-Glas (SOG), einem hochdichten Plasmaoxid oder einer Nitridschicht.
  • Mit Bezug auf 4B werden Photolackmuster 45 durch Belichtung mit einer Lichtquelle gebildet, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt, wie z.B. einem ArF-Laser oder einem F2-Laser, und zwar auf der Zwischenschicht-Isolierschicht 44. Die Photolackmuster definieren Kontaktlöcher, deren kritische Dimension d1 beträgt, um einen Kontaktbereich freizulegen. Bei einer bevorzugten Ausführungsform der vorliegenden Erfindung werden die Photolackmuster 45 aus einem Lack der Cycloolefin-Maleinsäureanhydrid-Familie oder einer Acrylat-Familie gebildet.
  • Mit Bezug auf 4C wird ein Fließprozess durchgeführt, um die kritische Dimension des Kontaktlochs von d1 auf d2 zu reduzieren. Der Fließprozess wird durchgeführt bei einer Temperatur im Bereich von etwa 100°C bis etwa 220°C bei einem Normaldruck in einer Zeit von 1 Minute bis 30 Minuten unter Verwendung einer Heizplatte, eines Ofens oder eines UV-Heizens.
  • Mit Bezug auf 4D wird eine Polymerschicht 46 auf den Photolackmustern 45 gebildet, welche den Fließprozess unterlaufen haben, um die kritische Dimension des Kontaktlochs von d2 auf d3 zu reduzieren. Die Polymerschicht wird gebildet durch Zu führung von etwa 5 sccm bis 20 sccm eines Fluor-basierten Gases, etwa 100 sccm bis 1000 sccm eines Argongases und etwa 1 sccm bis 5 sccm eines O2-Gases im Druckbereich von etwa 10 mTorr bis etwa 50 mTorr mit einer Leistung im Bereich von etwa 500 W bis etwa 2000 W.
  • Das Fluor-basierte Gas ist CxFy oder CaHbFc, wobei x, y, a, b und c im Bereich von 1 bis 10 liegen. Es ist möglich, die Zuverlässigkeit der Herstellung durch Schützen der Photolackmuster 45 mit der Polymerschicht 46, welche den Fließprozess unterlaufen haben, zu verbessern und die kritische Dimension des Kontaktlochs und die Dicke der Polymerschicht 46 zu reduzieren.
  • Mit Bezug auf 4E wird die Zwischenschicht-Isolierschicht 44 geätzt, um ein Kontaktloch 47 zu bilden, welches die kritische Dimension d3 aufweist und den Bitleitungs-Kontaktstopfen 42 freilegt, und zwar unter Verwendung der Photolackmuster 45 als Maske, welche mit der Polymerschicht 46 bedeckt sind. Darauf werden die Photolackmuster 45 und die Polymerschicht 46 entfernt.
  • Mit Bezug auf 4F wird eine Bitleitung 48, die mit dem Bitleitungskontaktstopfen 42 über das Kontaktloch 47 kontaktiert ist, gebildet. Bei der bevorzugten Ausführungsform der vorliegenden Erfindung wird die Bitleitung 48 aus W, Ti oder Co gebildet.
  • 5 zeigt die Fließtemperaturabhängigkeit der kritischen Dimensionen K und K'. In 5 bezeichnet K die kritische Dimension des Photolackmusters, welches mit einer Belichtung mit einer Lichtquelle gebildet ist, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt, wie z.B. einem ArF-Laser oder einem F2-Laser, und zwar in Übereinstimmung mit dem üblichen Verfahren, und K' bezeichnet die kritische Dimension des Photo lackmusters, welches durch die vorliegende Erfindung gebildet ist. D.h., die kritische Dimension K' wird erhalten von dem Photolackmuster, auf dem eine Polymerschicht nach einem Fließprozess gebildet wird. Wie in 5 gezeigt, ist es möglich, die kritische Dimension um etwa 20 Å zu reduzieren. Durch die dritte Ausführungsform der vorliegenden Erfindung ist es möglich, Feinmuster zu bilden und die Zuverlässigkeit zu erhöhen, indem die Polymerschicht auf den Photolackmustern gebildet wird, welche durch die Belichtung mit einer Lichtquelle gebildet werden, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt, nachdem die Photolackmuster zerfließen gelassen worden sind.
  • Dementsprechend ist es möglich, zu verhindern, dass die Photolackmuster während des Ätzprozesses mit den Photolackmustern als Maske deformiert werden, indem die Polymerschicht auf den Photolackmustern gebildet wird, und durch gleichzeitiges Ätzen eines Teils der Zwischenschicht-Isolierschicht mit dem Plasma aus Fluor und Sauerstoff. Ebenfalls ist es möglich, zu verhindern, dass die Photolackmuster deformiert werden durch Verwendung der Photolackmuster als Ätzmaske, nachdem die Polymerschicht auf den Photolackmustern gebildet worden ist, welche den Fließprozess zum Definieren des Feinbereichs unterlaufen haben. Ebenfalls ist es möglich, die kritische Dimension um die Dicke der Polymerschicht zu reduzieren, und somit kann ein Feinmuster erhalten werden. Ebenfalls kann die Ätztoleranz der Photolackmuster verbessert werden durch Härten der Photolackmuster mit einer Injektion von Argon oder einem Elektronenstrahl.
  • Obwohl die vorliegende Erfindung bezüglich bestimmter Ausführungsformen beschrieben worden ist, wird den Fachleuten klar erscheinen, dass verschiedene Änderungen durchgeführt werden können, ohne vom Schutzumfang der Erfindung, der in den folgenden Patentansprüchen definiert ist, abzuweichen.

Claims (20)

  1. Ätzverfahren unter Verwendung eines Photolackmusters als Ätzmaske mit folgenden Schritten: Bilden einer Photolackschicht auf einer Ätzzielschicht; Bilden von Photolackmustern durch Entwickeln der Photolackschicht nach Belichten der Photolackschicht mit einer Lichtquelle, deren Wellenlänge im Bereich von 157 nm bis 193 nm liegt; Bilden einer Polymerschicht und gleichzeitiges Ätzen eines Teils der Ätzzielschicht mit einer Mischung eines Plasmas eines Fluor-basierten Gases, eines Argonplasmas und eines O2-Plasmas, wobei das Fluor-basierte Gas CxFy oder CaHbFc ist und wobei x, y, a, b und c im Bereich von 1 bis 10 liegen; und Nach dem Bilden der Polymerschicht und Ätzen des Teils der Ätzzielschicht, Ätzen der geätzten Ätzzielschicht unter Verwendung der Polymerschicht und des Photolackmusters als Ätzmaske.
  2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Lichtquelle ein ArF-Laser oder ein F2-Laser ist.
  3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Photolackschicht aus der Cycloolefin-Maleinsäureanhydrid-Familie oder Acrylat-Familie gebildet ist.
  4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Polymerschicht durch das Plasma durch Zuführen von 5 sccm bis 20 sccm des Fluor-basierten Gases, 100 sccm bis 1000 sccm eines Argongases und 1 sccm bis 5 sccm eines O2-Gases gebildet wird.
  5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, dass die Polymerschicht bei einer Temperatur im Bereich von 25°C bis 80°C bei einem Druck im Bereich von 10 mTorr bis 50 mTorr mit einer Leistung im Bereich von 500 W bis 2000 W während einer Zeit von 10 bis 60 Sekunden gebildet wird.
  6. Verfahren nach Anspruch 1, gekennzeichnet dadurch, dass ein Schritt des Härtens des Photolackmusters nach dem Schritt des Bildens des Photolackmusters durchgeführt wird.
  7. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass beim Schritt des Härtens des Photolackmusters Ar-Ionen in das Photolackmuster implantiert werden.
  8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass die Ar-Ionen durch eine Dosis im Bereich von 1010/cm3 bis 1015/cm3 mit einer Energie im Bereich von 100 keV bis 300 keV implantiert werden.
  9. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass das Photolackmuster beim Schritt des Härtens mit einem Argonplasma behandelt wird.
  10. Verfahren nach Anspruch 9, dadurch gekennzeichnet, dass der Schritt des Härtens des Photolackmusters durchgeführt wird bei einem Druck im Bereich von 1 mTorr bis 10 mTorr mit einer Leistung im Bereich von 500 W bis 2000 W.
  11. Verfahren nach Anspruch 6, dadurch gekennzeichnet, dass beim Schritt des Härtens in das Photolackmuster mittels eines Elektronenstrahls Elektronen injiziert werden.
  12. Verfahren nach Anspruch 11, dadurch gekennzeichnet, dass mittels eines Elektronenstrahls Elektronen mit einer Energie im Bereich von 400 μC/cm3 bis 4000 μC/cm3 injiziert werden.
  13. Verfahren nach Anspruch 1, gekennzeichnet dadurch, dass der Schritt des Härtens des Photolackmusters nach dem Bilden der Polymerschicht durchgeführt wird.
  14. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass beim Schritt des Härtens des Photolackmusters Ar-Ionen implantiert werden.
  15. Verfahren nach Anspruch 14, dadurch gekennzeichnet, dass die Ar-Ionen mit einer Dosis im Bereich von 1010/cm3 bis 1015/cm3 mit einer Energie im Bereich von 100 keV bis 300 keV implantiert werden.
  16. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass das Photolackmuster beim Schritt des Härtens mit einem Ar-Plasma behandelt wird.
  17. Verfahren nach Anspruch 16, dadurch gekennzeichnet, dass der Schritt des Härtens des Photolackmusters bei einem Druck im Bereich von 1 mTorr bis 10 mTorr mit einer Leistung im Bereich von 500 W bis 2000 W durchgeführt wird.
  18. Verfahren nach Anspruch 13, dadurch gekennzeichnet, dass mittels eines Elektronenstrahls Elektronen mit einer Energie im Bereich von 400 μC/cm3 bis 4000 μC/cm3 injiziert wird.
  19. Verfahren nach Anspruch 1, gekennzeichnet durch den Schritt des Zerfließenlassens des Photolackmusters zur Verminderung einer kritischen Dimension eines Kontaktloches nach dem Schritt des Bildens des Photolackmusters.
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass der Schritt des Zerfließenlassens des Photolackmusters zur Verminderung einer kritischen Dimension eines Kontaktloches durchgeführt wird bei einer Temperatur im Bereich von 100°C bis 220°C bei Normaldruck während einer Zeit von 1 Minute bis 30 Minuten unter Verwendung einer Heizplatte, eines Ofens oder einer UV-Heizung.
DE10225925A 2001-06-28 2002-06-11 Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere Expired - Fee Related DE10225925B4 (de)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
KR10-2001-0037411A KR100524812B1 (ko) 2001-06-28 2001-06-28 불화아르곤 전사법을 이용한 비트라인 형성 방법
KR01-37409 2001-06-28
KR1020010037495A KR20030001129A (ko) 2001-06-28 2001-06-28 불화아르곤 전사법을 이용한 자기 정렬 콘택 형성 방법
KR10-2001-0037409A KR100524813B1 (ko) 2001-06-28 2001-06-28 불화아르곤용 포토레지스트를 이용한 비트라인 형성 방법
KR01-37495 2001-06-28
KR01-37411 2001-06-28

Publications (2)

Publication Number Publication Date
DE10225925A1 DE10225925A1 (de) 2003-02-06
DE10225925B4 true DE10225925B4 (de) 2006-11-02

Family

ID=27350487

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10225925A Expired - Fee Related DE10225925B4 (de) 2001-06-28 2002-06-11 Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere

Country Status (3)

Country Link
US (1) US7125496B2 (de)
JP (1) JP4389242B2 (de)
DE (1) DE10225925B4 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6866986B2 (en) * 2002-07-10 2005-03-15 Cypress Semiconductor Corporation Method of 193 NM photoresist stabilization by the use of ion implantation
JP3672900B2 (ja) * 2002-09-11 2005-07-20 松下電器産業株式会社 パターン形成方法
JP3742069B2 (ja) * 2003-05-16 2006-02-01 沖電気工業株式会社 半導体素子の製造方法
JP4538209B2 (ja) * 2003-08-28 2010-09-08 株式会社日立ハイテクノロジーズ 半導体装置の製造方法
JP4343022B2 (ja) * 2004-05-10 2009-10-14 東京エレクトロン株式会社 基板の処理方法及び基板の処理装置
KR100672671B1 (ko) * 2004-12-29 2007-01-24 동부일렉트로닉스 주식회사 씨모스 이미지 센서 및 그 제조방법
KR100649032B1 (ko) * 2005-08-10 2006-11-27 동부일렉트로닉스 주식회사 씨모스 이미지 센서의 제조방법
US20070181530A1 (en) * 2006-02-08 2007-08-09 Lam Research Corporation Reducing line edge roughness
JP4745121B2 (ja) * 2006-05-17 2011-08-10 株式会社東芝 半導体装置製造におけるパターン形成方法
US7491343B2 (en) * 2006-09-14 2009-02-17 Lam Research Corporation Line end shortening reduction during etch
US7407597B2 (en) * 2006-09-14 2008-08-05 Lam Research Corporation Line end shortening reduction during etch
US8986562B2 (en) 2013-08-07 2015-03-24 Ultratech, Inc. Methods of laser processing photoresist in a gaseous environment
JP6386394B2 (ja) * 2015-02-18 2018-09-05 東芝メモリ株式会社 複合プロセス装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US5908735A (en) * 1995-12-16 1999-06-01 Hyundai Electronics Industries Co., Ltd. Method of removing polymer of semiconductor device
US6218084B1 (en) * 1998-12-15 2001-04-17 United Microelectronics Corp. Method for removing photoresist layer

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4859573A (en) * 1984-08-13 1989-08-22 Ncr Corporation Multiple photoresist layer process using selective hardening
JPH01307228A (ja) * 1988-06-06 1989-12-12 Hitachi Ltd パターン形成法
JPH02252233A (ja) * 1989-03-27 1990-10-11 Matsushita Electric Ind Co Ltd 微細パターン形成方法
US5126289A (en) * 1990-07-20 1992-06-30 At&T Bell Laboratories Semiconductor lithography methods using an arc of organic material
US5549784A (en) * 1992-09-04 1996-08-27 Intel Corporation Method for etching silicon oxide films in a reactive ion etch system to prevent gate oxide damage
US5648198A (en) * 1994-12-13 1997-07-15 Kabushiki Kaisha Toshiba Resist hardening process having improved thermal stability
US5660957A (en) * 1996-05-16 1997-08-26 Fujitsu Limited Electron-beam treatment procedure for patterned mask layers
JPH104084A (ja) * 1996-06-18 1998-01-06 Sony Corp 金属系膜のエッチング方法
JP3297324B2 (ja) * 1996-10-30 2002-07-02 富士通株式会社 レジスト組成物、レジストパターンの形成方法及び半導体装置の製造方法
JP3902835B2 (ja) * 1997-06-27 2007-04-11 東京応化工業株式会社 ポジ型ホトレジスト組成物
US6074569A (en) * 1997-12-09 2000-06-13 Hughes Electronics Corporation Stripping method for photoresist used as mask in Ch4 /H2 based reactive ion etching (RIE) of compound semiconductors
US6635185B2 (en) * 1997-12-31 2003-10-21 Alliedsignal Inc. Method of etching and cleaning using fluorinated carbonyl compounds
KR20000001567A (ko) 1998-06-12 2000-01-15 윤종용 포토마스킹공정에서의 해상도 한계에 따른 사이즈 영향을최소화 하기 위한 패턴막 형성방법 및 그의 구조
US6069087A (en) * 1998-08-25 2000-05-30 Micron Technology, Inc. Highly selective dry etching process
JP2000091318A (ja) * 1998-09-09 2000-03-31 Fujitsu Ltd 半導体装置の製造方法
KR100372816B1 (ko) 1999-06-22 2003-02-17 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성방법
KR100327346B1 (ko) * 1999-07-20 2002-03-06 윤종용 선택적 폴리머 증착을 이용한 플라즈마 식각방법 및 이를이용한 콘택홀 형성방법
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
KR100338940B1 (ko) 1999-11-18 2002-05-31 박종섭 반도체 장치의 콘택홀 형성방법
US6551446B1 (en) * 2000-08-11 2003-04-22 Applied Materials Inc. Externally excited torroidal plasma source with a gas distribution plate
US6458671B1 (en) * 2001-02-16 2002-10-01 Applied Materials Inc. Method of providing a shallow trench in a deep-trench device
KR100550640B1 (ko) * 2001-11-30 2006-02-09 주식회사 하이닉스반도체 불화아르곤 노광원을 이용한 패턴 형성 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5908735A (en) * 1995-12-16 1999-06-01 Hyundai Electronics Industries Co., Ltd. Method of removing polymer of semiconductor device
US5895740A (en) * 1996-11-13 1999-04-20 Vanguard International Semiconductor Corp. Method of forming contact holes of reduced dimensions by using in-situ formed polymeric sidewall spacers
US6218084B1 (en) * 1998-12-15 2001-04-17 United Microelectronics Corp. Method for removing photoresist layer

Also Published As

Publication number Publication date
DE10225925A1 (de) 2003-02-06
JP4389242B2 (ja) 2009-12-24
US20030000920A1 (en) 2003-01-02
US7125496B2 (en) 2006-10-24
JP2003133295A (ja) 2003-05-09

Similar Documents

Publication Publication Date Title
DE102010000033B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE10228774B4 (de) Verfahren zum Bilden feiner Muster in Halbleiteranordnungen
DE10225925B4 (de) Ätzverfahren unter Verwendung einer Photolack-Ätzbarriere
DE69303585T2 (de) Verfahren zur Herstellung eines Motivs
DE69308755T2 (de) Verfahren zur Herstellung eines Musters durch Silylierung
DE102004002902A1 (de) Herstellungsverfahren für ein elektronisches Bauteil
DE102009046242B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Kontaktdurchführungen mit unterschiedlicher Größe durch Aufteilen des Kontaktlochstrukturierungsprozesses
EP0286708A1 (de) Verfahren zur Herstellung von Kontaktöffnungen in einer Doppellagenisolation
EP0338102B1 (de) Verfahren zur Herstellung von integrierten Halbleiterstrukturen welche Feldeffekttransistoren mit Kanallängen im Submikrometerbereich enthalten
US7566525B2 (en) Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication
DE112005000736B4 (de) System und Verfahren zur Herstellung von Kontaktlöchern
DE4410505C2 (de) Verfahren zum Herstellen eines Reliefbildes im Submikrometerbereich
DE10339988B4 (de) Verfahren zur Herstellung einer antireflektierenden Schicht
DE112006000811T5 (de) Ätzprozess für CD-Reduzierung eines ARC-Materials
DE102004009336A1 (de) Verfahren zum Unterdrücken eines Lithographievorgangs am Rand einer Halbleiterscheibe
DE10228325B4 (de) Verfahren zur Herstellung einer Halbleiterspeichervorrichtung durch den Einsatz eines mit ArF-Laserstrahl belichteten Photoresist-Musters
DE4339466C2 (de) Verfahren zur Bildung von Mustern unter Verwendung eines Mehrschichtresists
WO2002029879A1 (de) Verfahren zum ätzen von organischen antireflexionsschichten
DE69803335T2 (de) Herstellung von sub-lithographischen Strukturen
DE10151628C2 (de) Ein Verfahren zur Verbesserung der Oberflächengleichförmigkeit einer antireflektierenden Beschichtung, die zur Erzeugung von Kontaktanschlüssen verwendet wird
DE4126635A1 (de) Verfahren zur bildung eines mikromusters unterhalb der aufloesungsgrenze eines photolithographischen prozesses
DE102010063778B4 (de) Verfahren zur Herstellung einer Gateelektrodenstruktur mit erhöhter Strukturierungsgleichmäßigkeit
TWI299884B (en) Etching method using photoresist etch barrier
DE102007015499A1 (de) Effizienzsteigerung für die Lithographie von Kontaktdurchführungen und Kontakten unter Anwendung einer Doppelbelichtung auf der Grundlage von linienartigen Strukturelementen
DE10313893A1 (de) Vermeidung der Bildung eines Resistsockels auf einer TERA-Hartmaske

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
8127 New person/name/address of the applicant

Owner name: MAGNACHIP SEMICONDUCTOR, LTD., CHEONGJU, KR

8127 New person/name/address of the applicant

Owner name: HYNIX SEMICONDUCTOR INC., ICHON, KYONGGI, KR

8364 No opposition during term of opposition
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee

Effective date: 20140101